JP2856108B2 - 周波数逸脱検出回路 - Google Patents
周波数逸脱検出回路Info
- Publication number
- JP2856108B2 JP2856108B2 JP7132491A JP13249195A JP2856108B2 JP 2856108 B2 JP2856108 B2 JP 2856108B2 JP 7132491 A JP7132491 A JP 7132491A JP 13249195 A JP13249195 A JP 13249195A JP 2856108 B2 JP2856108 B2 JP 2856108B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- reference clock
- counter
- value
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/001—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which a pulse counter is used followed by a conversion into an analog signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は周波数逸脱検出回路に関
し、特に同期網を構築する装置において基準クロックの
繰返し周波数の逸脱を検出する回路に関する。
し、特に同期網を構築する装置において基準クロックの
繰返し周波数の逸脱を検出する回路に関する。
【０００２】
【従来の技術】同期網を構築する装置において基準クロ
ックの繰返し周波数を監視することは、装置を正しく動
作させる上で重要である。
ックの繰返し周波数を監視することは、装置を正しく動
作させる上で重要である。
【０００３】従来の周波数逸脱検出回路としては、特開
平４―２６０２３８号公報に記載されているものがあ
る。これは図５に示されているように、２つのクロック
源１１、１２の出力同士の周波数のずれを、周波数ずれ
検出装置１０内のクロックパルス差検出手段２０で検出
するものである。そして、この検出値が許容限界値外の
値である場合に判定手段２２から判定信号が送出される
構成である。
平４―２６０２３８号公報に記載されているものがあ
る。これは図５に示されているように、２つのクロック
源１１、１２の出力同士の周波数のずれを、周波数ずれ
検出装置１０内のクロックパルス差検出手段２０で検出
するものである。そして、この検出値が許容限界値外の
値である場合に判定手段２２から判定信号が送出される
構成である。
【０００４】また、特開平３―９９５４０号公報に記載
されている回路では、主クロックパルスと従クロックパ
ルスとの位相差を検出している。これは図６に示されて
いるように、位相差検出手段４で主クロックパルスと従
クロックパルスとの位相差を検出し、この検出結果をも
とにクロックパルスの障害を検出するものである。
されている回路では、主クロックパルスと従クロックパ
ルスとの位相差を検出している。これは図６に示されて
いるように、位相差検出手段４で主クロックパルスと従
クロックパルスとの位相差を検出し、この検出結果をも
とにクロックパルスの障害を検出するものである。
【０００５】さらにまた、特開平３―１０２９３３号公
報に記載されている回路は、図７に示されているよう
に、外部のクロック供給源１、２から夫々入力されるク
ロックと内部の基準クロック発生手段３からの基準クロ
ックとの周波数誤差を検出する構成である。
報に記載されている回路は、図７に示されているよう
に、外部のクロック供給源１、２から夫々入力されるク
ロックと内部の基準クロック発生手段３からの基準クロ
ックとの周波数誤差を検出する構成である。
【０００６】さらにまた、特開平４―１５７８３４号公
報では、比較している２つのクロックの繰返し周波数を
あるデータパターンで表現し、そのパターンの規則性を
監視している。そして、パターンが不規則になったとき
に周波数がずれていると判断する構成である。
報では、比較している２つのクロックの繰返し周波数を
あるデータパターンで表現し、そのパターンの規則性を
監視している。そして、パターンが不規則になったとき
に周波数がずれていると判断する構成である。
【０００７】
【発明が解決しようとする課題】上述した各公報に記載
されている従来技術では、周波数逸脱の検出条件が固定
的であり、検出条件を一切変更することができないとい
う欠点がある。
されている従来技術では、周波数逸脱の検出条件が固定
的であり、検出条件を一切変更することができないとい
う欠点がある。
【０００８】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的は周波数逸脱の
検出条件を柔軟に変更することのできる周波数逸脱検出
回路を提供することである。
るためになされたものであり、その目的は周波数逸脱の
検出条件を柔軟に変更することのできる周波数逸脱検出
回路を提供することである。
【０００９】
【課題を解決するための手段】本発明による周波数逸脱
検出回路は、現用の基準クロックに応じて所定期間の間
カウントを行うカウンタと、前記カウンタによるカウン
ト値の上位Ｋビット（Ｋは２以上の整数）の各ビット同
士の同一性を検出して前記基準クロックの繰返し周波数
が本来の周波数から逸脱しているかどうかを判定する逸
脱判定手段と、前記カウンタがフリーラン状態になって
そのカウント値が所定値に達したとき前記カウンタのカ
ウント動作を停止せしめる手段とを含むことを特徴とす
る。
検出回路は、現用の基準クロックに応じて所定期間の間
カウントを行うカウンタと、前記カウンタによるカウン
ト値の上位Ｋビット（Ｋは２以上の整数）の各ビット同
士の同一性を検出して前記基準クロックの繰返し周波数
が本来の周波数から逸脱しているかどうかを判定する逸
脱判定手段と、前記カウンタがフリーラン状態になって
そのカウント値が所定値に達したとき前記カウンタのカ
ウント動作を停止せしめる手段とを含むことを特徴とす
る。
【００１０】本発明による他の周波数逸脱検出回路は、
現用の基準クロックに応じて所定期間の間カウントを行
うカウンタと、前記カウンタによるカウント値の下位Ｍ
ビット（Ｍは２以上の整数）と外部入力値との大小関係
を検出して前記基準クロックの繰返し周波数が本来の周
波数から逸脱していると判定する逸脱判定手段と、前記
カウンタがフリーラン状態になってそのカウント値が所
定値に達したとき前記カウンタのカウント動作を停止せ
しめる手段とを含むことを特徴とする。
現用の基準クロックに応じて所定期間の間カウントを行
うカウンタと、前記カウンタによるカウント値の下位Ｍ
ビット（Ｍは２以上の整数）と外部入力値との大小関係
を検出して前記基準クロックの繰返し周波数が本来の周
波数から逸脱していると判定する逸脱判定手段と、前記
カウンタがフリーラン状態になってそのカウント値が所
定値に達したとき前記カウンタのカウント動作を停止せ
しめる手段とを含むことを特徴とする。
【００１１】
【作用】現用の基準クロックに応じて所定期間の間カウ
ントを行う。このカウント値の上位Ｋビットのビット同
士の同一性により基準クロックの繰返し周波数が本来の
周波数から逸脱しているかどうかを判定する。また、カ
ウント値の下位Ｍビットと外部入力値との大小関係によ
り基準クロックの繰返し周波数が本来の周波数から逸脱
していると判定する。カウント値が所定値に達したとき
カウンタのフリーラン状態であるものとしてそのカウン
ト動作を停止せしめる。基準クロックの繰返し周波数が
本来の周波数から逸脱していると判定されたとき現用の
基準クロックから予備の基準クロックへ切替える。
ントを行う。このカウント値の上位Ｋビットのビット同
士の同一性により基準クロックの繰返し周波数が本来の
周波数から逸脱しているかどうかを判定する。また、カ
ウント値の下位Ｍビットと外部入力値との大小関係によ
り基準クロックの繰返し周波数が本来の周波数から逸脱
していると判定する。カウント値が所定値に達したとき
カウンタのフリーラン状態であるものとしてそのカウン
ト動作を停止せしめる。基準クロックの繰返し周波数が
本来の周波数から逸脱していると判定されたとき現用の
基準クロックから予備の基準クロックへ切替える。
【００１２】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１３】図１は本発明による周波数逸脱検出回路の
一実施例の構成を示すブロック図である。図において本
発明の一実施例による周波数逸脱検出回路６は、クロッ
ク１０１を分周して検出時間用クロックパルス１１８を
出力する分周回路１０３と、この出力されたクロックパ
ルス１１８の立上りエッジを基準クロック１０２で検出
してロード信号１１９として送出するエッジ検出回路１
０４と、このロード信号１１９の入力に応答してロード
値１０５がロードされ基準クロック１０２に応じてカウ
ントダウンを行うダウンカウンタ１０６とを含んで構成
されている。
一実施例の構成を示すブロック図である。図において本
発明の一実施例による周波数逸脱検出回路６は、クロッ
ク１０１を分周して検出時間用クロックパルス１１８を
出力する分周回路１０３と、この出力されたクロックパ
ルス１１８の立上りエッジを基準クロック１０２で検出
してロード信号１１９として送出するエッジ検出回路１
０４と、このロード信号１１９の入力に応答してロード
値１０５がロードされ基準クロック１０２に応じてカウ
ントダウンを行うダウンカウンタ１０６とを含んで構成
されている。
【００１４】また、本発明の一実施例による周波数逸脱
検出回路６は、出力カウント値の上位１２ビットを用い
て繰返し周波数の逸脱が大きい場合を検出する検出回路
１１２と、出力カウント値の下位１０ビットを用いて繰
返し周波数の逸脱が小さい場合を検出する比較回路１０
７と、出力カウント値の上位１２ビットを用いてダウン
カウンタ１０６のフリーラン状態を検出するカウンタフ
リーラン検出回路１１１と、これら各回路からのアラー
ムを入力とするオア回路（ＯＲ）１１６とを含んで構成
されている。
検出回路６は、出力カウント値の上位１２ビットを用い
て繰返し周波数の逸脱が大きい場合を検出する検出回路
１１２と、出力カウント値の下位１０ビットを用いて繰
返し周波数の逸脱が小さい場合を検出する比較回路１０
７と、出力カウント値の上位１２ビットを用いてダウン
カウンタ１０６のフリーラン状態を検出するカウンタフ
リーラン検出回路１１１と、これら各回路からのアラー
ムを入力とするオア回路（ＯＲ）１１６とを含んで構成
されている。
【００１５】次に、かかる構成からなる周波数逸脱検出
回路の使用方法を説明する。図２は図１の周波数逸脱検
出回路を用いてクロックの繰返し周波数の逸脱を検出す
る装置の構成例を示すブロック図である。
回路の使用方法を説明する。図２は図１の周波数逸脱検
出回路を用いてクロックの繰返し周波数の逸脱を検出す
る装置の構成例を示すブロック図である。
【００１６】図において、同期網を構築する装置１に
は、同期源となり得る１番目のクロック源からのクロッ
ク１０１―１、２番目のクロック源からのクロック１０
１―２、…Ｎ番目のクロック源からのクロック１０１―
Ｎ、基準クロック１０２―１及び１０２―２が入力され
ている。基準クロック１０２―１及び１０２―２のうち
の一方を現用、他方を予備として用いる。基準クロック
はセシウム原子発振子（１×１０-11 相当の精度）又は
ルビジウム発振子（１×１０-10 相当の精度）を用いた
発振器から供給される。
は、同期源となり得る１番目のクロック源からのクロッ
ク１０１―１、２番目のクロック源からのクロック１０
１―２、…Ｎ番目のクロック源からのクロック１０１―
Ｎ、基準クロック１０２―１及び１０２―２が入力され
ている。基準クロック１０２―１及び１０２―２のうち
の一方を現用、他方を予備として用いる。基準クロック
はセシウム原子発振子（１×１０-11 相当の精度）又は
ルビジウム発振子（１×１０-10 相当の精度）を用いた
発振器から供給される。
【００１７】それぞれのクロックは装置１内の検出部１
００に入力される。検出部１００内には各クロックに対
応して検出回路６が設けられており、各検出回路６にお
いて周波数逸脱の検出が行われる。そして、その検出結
果１１７は装置１内の監視部９に報告される。
００に入力される。検出部１００内には各クロックに対
応して検出回路６が設けられており、各検出回路６にお
いて周波数逸脱の検出が行われる。そして、その検出結
果１１７は装置１内の監視部９に報告される。
【００１８】監視部９からは検出部１００に対して選択
制御信号８が送出され、この選択制御信号８によりセレ
クタ回路（ＳＥＬ）１２０を動作させる。このセレクタ
回路１２０の制御によって、基準クロック１０２―１及
び１０２―２のうちの一方を各検出回路６に入力する。
なお、選択制御信号８は検出禁止信号としても使用し、
基準クロック１０２―１及び１０２―２のうちの現在選
択されている方（つまり現用）の周波数逸脱の検出は行
わないようにする。
制御信号８が送出され、この選択制御信号８によりセレ
クタ回路（ＳＥＬ）１２０を動作させる。このセレクタ
回路１２０の制御によって、基準クロック１０２―１及
び１０２―２のうちの一方を各検出回路６に入力する。
なお、選択制御信号８は検出禁止信号としても使用し、
基準クロック１０２―１及び１０２―２のうちの現在選
択されている方（つまり現用）の周波数逸脱の検出は行
わないようにする。
【００１９】かかる構成において、現用の基準クロック
について周波数逸脱が検出された場合には、監視部９か
ら送出される選択制御信号８によりセレクタ回路１２０
を制御し、予備の基準クロックに切替える。
について周波数逸脱が検出された場合には、監視部９か
ら送出される選択制御信号８によりセレクタ回路１２０
を制御し、予備の基準クロックに切替える。
【００２０】また、本装置１は図３に示されているよう
に利用できる。すなわち、同図においてはネットワーク
の一部が示されており、図１と同等部分は同一符号によ
り示されている。
に利用できる。すなわち、同図においてはネットワーク
の一部が示されており、図１と同等部分は同一符号によ
り示されている。
【００２１】装置１には他の装置からクロック１０１―
１、１０１―２が入力されている。さらに、装置１には
加入者系からのクロック１０１―３が入力されている。
つまり、同図は上述したＮが「３」の場合の構成であ
る。そして、装置１には外部のクロック源から基準クロ
ック１０２―１及び１０２―２が入力されている。
１、１０１―２が入力されている。さらに、装置１には
加入者系からのクロック１０１―３が入力されている。
つまり、同図は上述したＮが「３」の場合の構成であ
る。そして、装置１には外部のクロック源から基準クロ
ック１０２―１及び１０２―２が入力されている。
【００２２】このように、外部から入力される各クロッ
クについて装置１は上述した周波数逸脱の検出を行うの
である。
クについて装置１は上述した周波数逸脱の検出を行うの
である。
【００２３】図１に戻り、かかる構成において、外部の
クロック源からのクロック１０１は分周回路１０３で分
周され検出時間用クロックパルス１１８が生成される。
クロック源からのクロック１０１は分周回路１０３で分
周され検出時間用クロックパルス１１８が生成される。
【００２４】生成された検出時間用クロックパルス１１
８は、エッジ検出回路１０４に入力され、基準クロック
１０２でそのエッジが検出される。このエッジ検出によ
って基準クロックに同期した１発のパルスが、ダウンカ
ウンタ１０６へのロード入力タイミングをなすロード信
号１１９として出力される。
８は、エッジ検出回路１０４に入力され、基準クロック
１０２でそのエッジが検出される。このエッジ検出によ
って基準クロックに同期した１発のパルスが、ダウンカ
ウンタ１０６へのロード入力タイミングをなすロード信
号１１９として出力される。
【００２５】ダウンカウンタ１０６では、ロード信号を
受けたら基準クロック１０２の周波数を基に予め決めら
れているロード値のカウントダウンを開始する。このロ
ード値は基準クロック１０１の繰返し周波数値によって
決定され、本例では２１ビットであるものとする。
受けたら基準クロック１０２の周波数を基に予め決めら
れているロード値のカウントダウンを開始する。このロ
ード値は基準クロック１０１の繰返し周波数値によって
決定され、本例では２１ビットであるものとする。
【００２６】ただし、このロード値は検出誤差を考慮
し、基準クロック１０２の繰返し周波数値に対応するカ
ウント値から「１」を差し引いた値とする。例えば、基
準クロック１０２の繰返し周波数値に対応する本来の値
が「ＦＦＦＦ」（Ｈ）である場合は、「１」を差し引い
た「ＦＦＦＥ」（Ｈ）をロード値とする。
し、基準クロック１０２の繰返し周波数値に対応するカ
ウント値から「１」を差し引いた値とする。例えば、基
準クロック１０２の繰返し周波数値に対応する本来の値
が「ＦＦＦＦ」（Ｈ）である場合は、「１」を差し引い
た「ＦＦＦＥ」（Ｈ）をロード値とする。
【００２７】ダウンカウンタ１０６は、このロード値か
ら基準クロック１０２に応じてカウントダウンを行い、
次のロード値がロードされるまでカウントダウンを続け
る。そして、カウント値が「００００」で終われば、周
波数逸脱が全くない正規の繰返し周波数であるものと判
断できる。
ら基準クロック１０２に応じてカウントダウンを行い、
次のロード値がロードされるまでカウントダウンを続け
る。そして、カウント値が「００００」で終われば、周
波数逸脱が全くない正規の繰返し周波数であるものと判
断できる。
【００２８】本例における周波数逸脱検出の判定は、２
つに分かれている。一つは周波数逸脱が大きい場合であ
り、もう一つは周波数逸脱が小さい場合である。
つに分かれている。一つは周波数逸脱が大きい場合であ
り、もう一つは周波数逸脱が小さい場合である。
【００２９】周波数逸脱が大きい場合の判定は、出力カ
ウント値である２１ビットのうちの上位１２ビット１１
０を用いて行われる。すなわち、周波数逸脱が大きい場
合には上位１２ビット１１０の値はオール「１」又はオ
ール「０」にならないので、これを周波数逸脱大の検出
回路１１２で検出する。具体的には、上位１２ビット全
ての排他的論理和をとることによって、上位１２ビット
の各ビットの同一性を検出する。その検出の結果、上位
１２ビット１１０の値がオール「１」又はオール「０」
でない場合には、アラーム（警報）１１４が送出され
る。なお、検出回路１１２にはロード信号１１９が入力
されており、ロード信号１１９の立上り時点において各
ビットの同一性を検出する。なお、本例では上位１２ビ
ットとしているが、この値に限定されるものではなく、
上位の複数ビットであれば良い。
ウント値である２１ビットのうちの上位１２ビット１１
０を用いて行われる。すなわち、周波数逸脱が大きい場
合には上位１２ビット１１０の値はオール「１」又はオ
ール「０」にならないので、これを周波数逸脱大の検出
回路１１２で検出する。具体的には、上位１２ビット全
ての排他的論理和をとることによって、上位１２ビット
の各ビットの同一性を検出する。その検出の結果、上位
１２ビット１１０の値がオール「１」又はオール「０」
でない場合には、アラーム（警報）１１４が送出され
る。なお、検出回路１１２にはロード信号１１９が入力
されており、ロード信号１１９の立上り時点において各
ビットの同一性を検出する。なお、本例では上位１２ビ
ットとしているが、この値に限定されるものではなく、
上位の複数ビットであれば良い。
【００３０】周波数逸脱が小さい場合の判定は、カウン
ト値の出力である２１ビットのうちの下位１０ビット１
０９を用いて行われる。ここでは、比較回路１０７にお
いて下位１０ビットと設定された検出値１０８とを比較
して両者の大小関係を検出する。そして比較の結果、下
位１０ビットの方が大きい場合には比較回路１０７から
アラーム１１５が送出される。なお、本例では下位１０
ビットとしているが、この値に限定されるものではな
く、下位の複数ビットであれば良い。
ト値の出力である２１ビットのうちの下位１０ビット１
０９を用いて行われる。ここでは、比較回路１０７にお
いて下位１０ビットと設定された検出値１０８とを比較
して両者の大小関係を検出する。そして比較の結果、下
位１０ビットの方が大きい場合には比較回路１０７から
アラーム１１５が送出される。なお、本例では下位１０
ビットとしているが、この値に限定されるものではな
く、下位の複数ビットであれば良い。
【００３１】ここで、基準クロック１０１の繰返し周波
数が１．５４４［ＭＨｚ］であるものとする。すると、
下位１０ビットの検出可能範囲は、１ビット当たり１÷
（１．５４４×１０-6）＝０．６４７［ｐｐｍ］である
から、１０ビット当たり０．６４７×１０２４＝６６３
［ｐｐｍ］となる。本例では、この値以上の周波数逸脱
を、周波数逸脱が大きい場合としている。逆に、この値
以下の周波数逸脱を、周波数逸脱が小さい場合としてい
る。なお「ｐｐｍ」とは、ｐａｒｔｓ ｐｅｒｍｉｌｌ
ｉｏｎの略称であり、百万分率のことである。
数が１．５４４［ＭＨｚ］であるものとする。すると、
下位１０ビットの検出可能範囲は、１ビット当たり１÷
（１．５４４×１０-6）＝０．６４７［ｐｐｍ］である
から、１０ビット当たり０．６４７×１０２４＝６６３
［ｐｐｍ］となる。本例では、この値以上の周波数逸脱
を、周波数逸脱が大きい場合としている。逆に、この値
以下の周波数逸脱を、周波数逸脱が小さい場合としてい
る。なお「ｐｐｍ」とは、ｐａｒｔｓ ｐｅｒｍｉｌｌ
ｉｏｎの略称であり、百万分率のことである。
【００３２】基準クロック１０１の繰返し周波数が上記
の値以上の場合には、上記のビット数を増やす必要があ
る。
の値以上の場合には、上記のビット数を増やす必要があ
る。
【００３３】ところで、クロック源からのクロック１０
１の周波数が極端に低くなったり、さらには出力が全く
消滅してしまう場合がある。かかる場合は、クロックの
変化点がなくなり、検出判定用のクロックパルスの１周
期が数十秒程度となり、最悪の場合にはダウンカウンタ
１０６は永久にカウントを行うことになる。
１の周波数が極端に低くなったり、さらには出力が全く
消滅してしまう場合がある。かかる場合は、クロックの
変化点がなくなり、検出判定用のクロックパルスの１周
期が数十秒程度となり、最悪の場合にはダウンカウンタ
１０６は永久にカウントを行うことになる。
【００３４】このような場合に対応するために、本例で
はダウンカウンタ１０６のフリーラン状態を検出するカ
ウンタフリーラン検出回路１１１を設けている。そし
て、一定のカウント値に達した場合には、アラーム１１
３が送出されダウンカウンタ１０６のカウント動作を停
止させる。
はダウンカウンタ１０６のフリーラン状態を検出するカ
ウンタフリーラン検出回路１１１を設けている。そし
て、一定のカウント値に達した場合には、アラーム１１
３が送出されダウンカウンタ１０６のカウント動作を停
止させる。
【００３５】以上説明した検出回路１１１のアラーム１
１３、検出回路１１２のアラーム１１４及び比較回路１
０７のアラーム１１５はオア回路１１６に入力されてま
とめられ、検出結果１１７として送出される。
１３、検出回路１１２のアラーム１１４及び比較回路１
０７のアラーム１１５はオア回路１１６に入力されてま
とめられ、検出結果１１７として送出される。
【００３６】要するに本回路６においては、基準クロッ
ク１０２の繰返し周波数が逸脱していなければ、検出時
間内のクロックパルス数は基準クロックの周波数分だけ
存在することになる。このため、カウント値が「０００
０」で終わり、基準クロックは周波数逸脱をしていない
ことがわかる。
ク１０２の繰返し周波数が逸脱していなければ、検出時
間内のクロックパルス数は基準クロックの周波数分だけ
存在することになる。このため、カウント値が「０００
０」で終わり、基準クロックは周波数逸脱をしていない
ことがわかる。
【００３７】一方、基準クロック１０２の繰返し周波数
が逸脱していれば、検出時間が変化してカウント値が
「００００」で終わらず、「００００」以外の値とな
る。この値と設定された検出値１０８とを比較回路１０
７で比較し、この大小関係によって周波数逸脱をしてい
ることがわかる。本例では検出値１０８よりも大きい場
合に周波数が逸脱していると判断する。
が逸脱していれば、検出時間が変化してカウント値が
「００００」で終わらず、「００００」以外の値とな
る。この値と設定された検出値１０８とを比較回路１０
７で比較し、この大小関係によって周波数逸脱をしてい
ることがわかる。本例では検出値１０８よりも大きい場
合に周波数が逸脱していると判断する。
【００３８】また、検出値１０８は外部から自由に変更
できるので、周波数逸脱を厳しく検出したい場合、すな
わちごくわずかな逸脱もアラームとする場合には、この
検出値１０８を小さな値にすれば良い。厳しく検出する
必要がない場合には、検出値１０８を大きな値にすれば
良い。
できるので、周波数逸脱を厳しく検出したい場合、すな
わちごくわずかな逸脱もアラームとする場合には、この
検出値１０８を小さな値にすれば良い。厳しく検出する
必要がない場合には、検出値１０８を大きな値にすれば
良い。
【００３９】繰返し周波数が大きく逸脱している場合に
は、検出回路１１２によって検出結果の上位ビットのオ
ール「０」又はオール「１」を判断するだけで簡単に周
波数逸脱を検出することができるのである。
は、検出回路１１２によって検出結果の上位ビットのオ
ール「０」又はオール「１」を判断するだけで簡単に周
波数逸脱を検出することができるのである。
【００４０】次に、図１の主要部分の動作について図４
を参照して説明する。図においては、図１中のクロック
１０１、クロックパルス１１８、基準クロック１０２及
びロード信号１１９が示されている。クロック１０１は
分周回路１０３において分周され、同図に示されている
ような１周期が１［ｓ］のクロックパルス１１８とな
る。このクロックパルス１１８はエッジ検出回路１０４
に入力され、基準クロック１０２によってそのエッジが
検出される。これにより、ロード信号１１９が生成さ
れ、このロード信号１１９を用いて上述したようにダウ
ンカウンタ１０６へのロードが行われるのである。
を参照して説明する。図においては、図１中のクロック
１０１、クロックパルス１１８、基準クロック１０２及
びロード信号１１９が示されている。クロック１０１は
分周回路１０３において分周され、同図に示されている
ような１周期が１［ｓ］のクロックパルス１１８とな
る。このクロックパルス１１８はエッジ検出回路１０４
に入力され、基準クロック１０２によってそのエッジが
検出される。これにより、ロード信号１１９が生成さ
れ、このロード信号１１９を用いて上述したようにダウ
ンカウンタ１０６へのロードが行われるのである。
【００４１】以上のように、外部から検出値を自由に変
更することにより、周波数逸脱の検出条件、すなわち検
出の度合いを柔軟に変更することができるのである。ま
た、周波数が大きく逸脱した場合にも簡単な構成でそれ
を検出できるのである。
更することにより、周波数逸脱の検出条件、すなわち検
出の度合いを柔軟に変更することができるのである。ま
た、周波数が大きく逸脱した場合にも簡単な構成でそれ
を検出できるのである。
【００４２】なお、上述した実施例においては、ダウン
カウンタを用いているが、アップカンタを用いても良い
ことは明らかである。
カウンタを用いているが、アップカンタを用いても良い
ことは明らかである。
【００４３】
【発明の効果】以上説明したように本発明は、外部から
検出値を自由に変更することにより、周波数逸脱の検出
条件を柔軟に変更することができるという効果がある。
検出値を自由に変更することにより、周波数逸脱の検出
条件を柔軟に変更することができるという効果がある。
【図１】本発明の実施例による周波数逸脱検出回路の構
成を示すブロック図である。
成を示すブロック図である。
【図２】図１の周波数逸脱検出回路を用いてクロックの
繰返し周波数の逸脱を検出する装置の構成例を示すブロ
ック図である。
繰返し周波数の逸脱を検出する装置の構成例を示すブロ
ック図である。
【図３】図２の装置の利用例を示すブロック図である。
【図４】図１の主要部分の動作を示すタイムチャートで
ある。
ある。
【図５】特開平４―２６０２３８号公報による従来技術
を示す図である。
を示す図である。
【図６】特開平３―９９５４０号公報による従来技術を
示す図である。
示す図である。
【図７】特開平３―１０２９３３号公報による従来技術
を示す図である。
を示す図である。
６ 検出回路 ９ 監視部 １０１―１〜１０１―Ｎ クロック １０２―１、１０２―２ 基準クロック １０３ 分周回路 １０４ エッジ検出回路 １０６ ダウンカウンタ １０７ 比較回路 １１１ カウンタフリーラン検出回路 １１２ 周波数逸脱大の検出回路 １１６ オア回路 １２０ セレクタ回路
Claims (5)
- 【請求項１】 現用の基準クロックに応じて所定期間の
間カウントを行うカウンタと、前記カウンタによるカウ
ント値の上位Ｋビット（Ｋは２以上の整数）の各ビット
同士の同一性を検出して前記基準クロックの繰返し周波
数が本来の周波数から逸脱しているかどうかを判定する
逸脱判定手段と、前記カウンタがフリーラン状態になっ
てそのカウント値が所定値に達したとき前記カウンタの
カウント動作を停止せしめる手段とを含むことを特徴と
する周波数逸脱検出回路。 - 【請求項２】 現用の基準クロックに応じて所定期間の
間カウントを行うカウンタと、前記カウンタによるカウ
ント値の下位Ｍビット（Ｍは２以上の整数）と外部入力
値との大小関係を検出して前記基準クロックの繰返し周
波数が本来の周波数から逸脱していると判定する逸脱判
定手段と、前記カウンタがフリーラン状態になってその
カウント値が所定値に達したとき前記カウンタのカウン
ト動作を停止せしめる手段とを含むことを特徴とする周
波数逸脱検出回路。求項１〜３のいずれかに記載の周波
数逸脱検出回路。 - 【請求項３】 前記外部入力値は、その値が変化自在で
あることを特徴とする請求項２記載の周波数逸脱検出回
路。 - 【請求項４】 前記カウンタはロードされた値から前記
基準クロックに応じてカウントダウンを行うダウンカウ
ンタであり、前記所定期間毎に前記基準クロックの繰返
し周波数値に対応する値を前記カウンタにロードするロ
ード手段を更に含むことを特徴とする請求項１〜３のい
ずれかに記載の周波数逸脱検出回路。 - 【請求項５】 前記逸脱判定手段によって前記基準クロ
ックの繰返し周波数が本来の周波数から逸脱していると
判定されたとき該基準クロックから予備の基準クロック
へ切替えるクロック切替手段を更に含むことを特徴とす
る請求項１〜４のいずれかに記載の周波数逸脱検出回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7132491A JP2856108B2 (ja) | 1995-05-31 | 1995-05-31 | 周波数逸脱検出回路 |
| US08/657,596 US5796272A (en) | 1995-05-31 | 1996-05-31 | Frequency deviation detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7132491A JP2856108B2 (ja) | 1995-05-31 | 1995-05-31 | 周波数逸脱検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08331109A JPH08331109A (ja) | 1996-12-13 |
| JP2856108B2 true JP2856108B2 (ja) | 1999-02-10 |
Family
ID=15082623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7132491A Expired - Lifetime JP2856108B2 (ja) | 1995-05-31 | 1995-05-31 | 周波数逸脱検出回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5796272A (ja) |
| JP (1) | JP2856108B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3443534B2 (ja) * | 1998-12-17 | 2003-09-02 | 日本電信電話株式会社 | 原子周波数標準レーザパルス発振器 |
| US20030015496A1 (en) * | 1999-07-22 | 2003-01-23 | Sujit Sharan | Plasma etching process |
| JP5082697B2 (ja) * | 2007-09-07 | 2012-11-28 | セイコーエプソン株式会社 | シリアルインターフェース回路及び電子機器 |
| US8643410B1 (en) * | 2012-09-02 | 2014-02-04 | Freescale Semiconductor, Inc. | System for compensating for variations in clock signal frequency |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0399540A (ja) * | 1989-09-12 | 1991-04-24 | Nec Corp | 同期用クロック回路 |
| JPH03102933A (ja) * | 1989-09-18 | 1991-04-30 | Fujitsu Ltd | 同期クロック選択回路 |
| JPH04157834A (ja) * | 1990-10-20 | 1992-05-29 | Fujitsu Ltd | 周波数ずれ検出回路 |
| JPH04260238A (ja) * | 1991-02-15 | 1992-09-16 | Fujitsu Ltd | クロックの周波数ずれ検出装置 |
| JP3159491B2 (ja) * | 1991-11-08 | 2001-04-23 | 富士通株式会社 | 発振器装置 |
| US5369311A (en) * | 1992-03-06 | 1994-11-29 | Intel Corporation | Clock generator control circuit |
| JPH0793755A (ja) * | 1993-09-22 | 1995-04-07 | Toshiba Corp | 画像情報処理装置 |
| US5381416A (en) * | 1993-11-08 | 1995-01-10 | Unisys Corporation | Detection of skew fault in a multiple clock system |
| JP2760284B2 (ja) * | 1994-06-27 | 1998-05-28 | 日本電気株式会社 | 半導体集積回路装置 |
| US5610561A (en) * | 1995-08-18 | 1997-03-11 | Ventritex, Inc. | Crystal oscillator and back-up circuit with overspeed and underspeed detection |
-
1995
- 1995-05-31 JP JP7132491A patent/JP2856108B2/ja not_active Expired - Lifetime
-
1996
- 1996-05-31 US US08/657,596 patent/US5796272A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5796272A (en) | 1998-08-18 |
| JPH08331109A (ja) | 1996-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1262022A2 (en) | Phase lock loop system and method | |
| KR100871205B1 (ko) | 다중 클럭 위상 결정 시스템 | |
| CN102089972A (zh) | 半导体集成电路 | |
| JP2856108B2 (ja) | 周波数逸脱検出回路 | |
| JP3072720B2 (ja) | 情報処理装置 | |
| US6633991B1 (en) | Method of switching between a first and second clock signal by establishing a trigger time in which both signals are considered to be substantially in-phase | |
| JP4819707B2 (ja) | 冗長演算システムよび演算部 | |
| JPH06104882A (ja) | 網同期クロック供給装置 | |
| JPH088889A (ja) | 外部同期装置 | |
| JP4805547B2 (ja) | 位相同期回路のジッタ検出回路 | |
| JP5270524B2 (ja) | クロック位相同期回路 | |
| JP2500761B2 (ja) | リファレンスクロック切替回路 | |
| JPH05191384A (ja) | 誤り率検出回路 | |
| JP3637510B2 (ja) | 障害監視方法とその回路 | |
| JPH03216025A (ja) | 並列直列変換器 | |
| JPH098786A (ja) | 同期クロック切替方式 | |
| US6859912B2 (en) | Method and circuit arrangement for clock recovery | |
| SU1173415A1 (ru) | Устройство дл статистического контрол логических блоков | |
| JP2000341257A (ja) | 周波数逸脱検出装置と伝送装置及び周波数逸脱検出方法 | |
| KR200262927Y1 (ko) | 클럭 페일 검출장치 | |
| SU1269141A1 (ru) | Устройство дл контрол логических блоков | |
| JPH0567967A (ja) | クロツク発生装置 | |
| JPH10303898A (ja) | 警報発生装置及び位相同期クロック故障時における警報マスク方法 | |
| JP2002043931A (ja) | クロック同期回路 | |
| JPH06252713A (ja) | マーク率１／２パターン再生器 |