KR20070053274A - 시험 장치, 구성 방법, 및 디바이스 인터페이스 - Google Patents

시험 장치, 구성 방법, 및 디바이스 인터페이스 Download PDF

Info

Publication number
KR20070053274A
KR20070053274A KR1020077006207A KR20077006207A KR20070053274A KR 20070053274 A KR20070053274 A KR 20070053274A KR 1020077006207 A KR1020077006207 A KR 1020077006207A KR 20077006207 A KR20077006207 A KR 20077006207A KR 20070053274 A KR20070053274 A KR 20070053274A
Authority
KR
South Korea
Prior art keywords
signal
test
diagnostic
output
electronic device
Prior art date
Application number
KR1020077006207A
Other languages
English (en)
Inventor
노부에이 와시즈
아츠노리 시부야
Original Assignee
주식회사 아도반테스토
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아도반테스토 filed Critical 주식회사 아도반테스토
Publication of KR20070053274A publication Critical patent/KR20070053274A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

입력되는 신호를 출력 포트 중 어느 것으로부터 출력할 것인지를 전환 가능한 버스 스위치부와, 시험 프로그램에 따른 복수의 제어 신호를 버스 스위치부에 입력하고, 각각의 제어 신호를 출력 포트 중 어느 것으로부터 출력할 것인지를 제어하는 제어부와, 전자 디바이스로의 입력 신호를 제어 신호에 기초하여 생성하고, 전자 디바이스가 출력하는 출력 신호를 수취하는 테스트 모듈이 설치되는 복수의 슬롯과, 복수의 슬롯을, 커넥터 중 어느 것에 접속할 것인지를 전환 가능한 디바이스 인터페이스를 포함하는 시험 장치에 있어서, 진단용의 테스트 모듈이 설치된 슬롯으로부터 수취하는 진단용 신호를, 각각의 커넥터를 거쳐, 각각의 테스트 모듈에 순차적으로 공급하고, 각각의 커넥터를 거친 진단용 신호가, 테스트 모듈 중 어느 것에 공급되었는지를 검출하고, 각각의 출력 포트가 커넥터 중 어느 것에 접속되어 있는지를 검출한다.
시험 장치, 구성 파일, 테스트 모듈, 커넥터, 슬롯

Description

시험 장치, 구성 방법, 및 디바이스 인터페이스 {TEST DEVICE, CONFIGURATION METHOD, AND DEVICE INTERFACE}
본 발명은, 전자 디바이스를 시험하는 시험 장치, 당해 시험 장치에 이용되는 디바이스 인터페이스, 및 당해 시험 장치의 구성(configuration) 방법에 관한 것이다. 또한, 본 발명은 아래의 미국 특허출원에 관련된다. 문헌의 참조에 의한 편입이 인정되는 지정국에 대해서는, 아래의 출원에 기재된 내용을 참조에 의해 본 출원에 편입시키고, 본 출원의 기재의 일부로 한다.
출원 번호 10/923,634 출원일 2004년 8월 20일
종래, 반도체 회로 등의 전자 디바이스를 시험하는 시험 장치의 구성으로서, 전자 디바이스를 올려놓는 디바이스 인터페이스와, 디바이스 인터페이스를 거쳐 전자 디바이스와 접속되고, 전자 디바이스에 입력하는 입력 신호의 생성 등을 행하는 테스트 모듈과, 테스트 모듈을 제어하기 위한 신호를 공급하는 제어부를 포함하는 구성이 알려져 있다. 테스트 모듈은, 디바이스 인터페이스와 제어부의 사이에 제공된 슬롯에 설치된다.
[발명이 해결하고자 하는 과제]
통상 이러한 구성에서는, 디바이스 인터페이스에 있어서 전자 디바이스와 접속되는 커넥터와, 각각의 슬롯과의 접속은 고정되어 있고, 사용자가 자유롭게 설정할 수 없었다. 이 때문에, 사용자의 사용 목적에 대응할 수 없는 경우가 있고, 확장성의 관점에서 부적절하였다.
이러한 구성에 대해서, 확장성의 향상을 위해, 각각의 슬롯과, 디바이스 인터페이스에 있어서의 커넥터와의 접속을 자유롭게 설정할 수 있는 구성이 고려될 수 있다. 당해 구성으로 한 경우, 슬롯과 커넥터가 사용자의 설정대로 접속되어 있는지를 진단할 필요가 생긴다. 종래의 시험 장치에서는, 이러한 구성을 상정하고 있지 않기 때문에, 슬롯과 커넥터의 접속 관계를 진단하는 기능은 실현되어 있지 않다.
이를 위해 본 발명은, 상술한 과제를 해결할 수 있는 시험 장치, 구성 방법, 및 디바이스 인터페이스를 제공하는 것을 목적으로 한다. 이 목적은, 청구의 범위의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한 종속항은 본 발명의 다른 유리한 구체예를 규정한다.
[과제를 해결하기 위한 수단]
상기 과제를 해결하기 위해, 본 발명의 제1 형태에 있어서는, 전자 디바이스를 시험하는 시험 장치에 있어서, 복수의 출력 포트를 포함하고, 입력되는 신호를 출력 포트 중 어느 것으로부터 출력할 것인지를 전환 가능한 버스 스위치부와, 전자 디바이스를 시험하기 위한 시험 프로그램에 따른 복수의 제어 신호를 버스 스위치부에 입력하고, 각각의 제어 신호를 출력 포트 중 어느 것으로부터 출력할 것인지를 제어하는 제어부와, 복수의 출력 포트에 대응하여 제공되고, 전자 디바이스에 입력해야 할 입력 신호를 제어 신호에 기초하여 생성하고, 전자 디바이스가 출력하는 출력 신호를 수취하는 테스트 모듈이 설치되는 복수의 슬롯과, 전자 디바이스와 접속되어야 할 복수의 커넥터를 포함하고, 복수의 슬롯을, 커넥터 중 어느 것에 접속할 것인지를 전환 가능한 디바이스 인터페이스를 포함하되, 디바이스 인터페이스는, 진단용의 테스트 모듈이 설치된 슬롯으로부터 수취하는 진단용 신호를, 각각의 커넥터를 거쳐, 각각의 테스트 모듈에 순차적으로 공급하는 진단용 디코더를 더 포함하고, 제어부는, 각각의 커넥터를 거친 진단용 신호가, 테스트 모듈 중 어느 것에 공급되었는지를 검출하고, 당해 검출 결과에 기초하여 각각의 출력 포트가, 커넥터 중 어느 것에 접속되어 있는지를 검출하는, 시험 장치를 제공한다.
시험 장치는, 각각의 출력 포트가, 커넥터 중 어느 것과 접속되어야 하는지를 나타내는 구성 파일을 미리 격납하는 구성 메모리를 더 포함하고, 제어부는, 각각의 출력 포트가, 커넥터 중 어느 것에 접속되어 있는지의 검출 결과와, 구성 파일을 비교함으로써, 복수의 출력 포트와, 복수의 커넥터가 적절하게 접속되어 있는지 아닌지를 판정해도 좋다.
시험 장치는, 각각의 슬롯에 설치되고, 진단용 신호를 수취한 경우에, 소정의 신호를 제어부에 출력하는 진단용 회로를 포함하는 복수의 테스트 모듈을 더 포함해도 좋다. 진단용 회로는, 소정의 신호를, 당해 슬롯과 대응하는 출력 포트를 거쳐 제어부에 출력하고, 제어부는, 출력 포트 중 어느 것으로부터 소정의 신호를 수취했는지에 기초하여, 각각의 출력 포트가, 커넥터 중 어느 것에 접속되어 있는지를 검출해도 좋다.
구성 메모리는, 각각의 슬롯에 설치되어야 할 테스트 모듈을 식별하는 모듈 식별 정보를 더 나타내는 구성 파일을 격납하고, 테스트 모듈은, 당해 테스트 모듈의 모듈 식별 정보를 격납하는 식별 메모리를 더 포함하며, 진단용 회로는, 진단용 신호를 수취한 경우에, 식별 메모리에 격납된 모듈 식별 정보를 제어부에 더 출력하고, 제어부는, 각각의 슬롯에 설치된 테스트 모듈로부터 수취한 모듈 식별 정보와, 당해 슬롯에 설치되어야 할 테스트 모듈의 모듈 식별 정보를 비교하고, 각각의 슬롯에 적절한 테스트 모듈이 설치되어 있는지 아닌지를 더 판정해도 좋다.
테스트 모듈은, 제어 신호에 기초하여 입력 신호를 생성하는 디바이스 시험용 회로를 더 포함하고, 각각의 커넥터는, 디바이스 시험용 회로와 전자 디바이스를 접속하는 디바이스 핀과, 진단용 회로와 진단용 디코더를 접속하는 진단용 핀을 포함해도 좋다.
본 발명의 제2 형태에 있어서는, 전자 디바이스를 시험하는 시험 장치의 구성(configuration)을 행하는 구성 방법에 있어서, 시험 장치는, 복수의 출력 포트를 포함하고, 입력되는 신호를 출력 포트 중 어느 것으로부터 출력할 것인지를 전환 가능한 버스 스위치부와, 전자 디바이스를 시험하기 위한 시험 프로그램에 따른 복수의 제어 신호를 버스 스위치부에 입력하고, 각각의 제어 신호를 출력 포트 중 어느 것으로부터 출력할 것인지를 제어하는 제어부와, 복수의 출력 포트에 대응하여 제공되고, 전자 디바이스에 입력해야 할 입력 신호를 제어 신호에 기초하여 생성하고, 전자 디바이스가 출력하는 출력 신호를 수취하는 테스트 모듈이 설치되는 복수의 슬롯과, 전자 디바이스와 접속되어야 할 복수의 커넥터를 포함하고, 복수의 슬롯을, 커넥터 중 어느 것에 접속할 것인지를 전환 가능한 디바이스 인터페이스를 포함하되, 구성 방법은, 각각의 커넥터를 거쳐 각각의 테스트 모듈로 하여금, 진단용 신호를 순차적으로 공급하게 하는 진단용 신호 공급 단계와, 각각의 커넥터를 거친 진단용 신호가, 테스트 모듈 중 어느 것에 공급되었는지를 검출하는 신호 검출 단계와, 검출 결과에 기초하여, 각각의 출력 포트가, 커넥터 중 어느 것에 접속되어 있는지를 검출하는 위치 검출 단계를 포함하는, 구성 방법을 제공한다.
진단용 신호 공급 단계는, 소정의 슬롯에 배치된 진단용의 테스트 모듈로 하여금, 다른 테스트 모듈에 공급할 진단용 신호를 순차적으로 생성하게 해도 좋다.
본 발명의 제3 형태에 있어서는, 전자 디바이스를 시험하는 시험 장치에 대하여, 전자 디바이스와 시험 장치 본체를 접속하는 디바이스 인터페이스에 있어서, 시험 장치 본체는, 복수의 출력 포트를 포함하고, 입력되는 신호를 출력 포트 중 어느 것으로부터 출력할 것인지를 전환 가능한 버스 스위치부와, 전자 디바이스를 시험하기 위한 시험 프로그램에 따른 복수의 제어 신호를 버스 스위치부에 입력하고, 각각의 제어 신호를 출력 포트 중 어느 것으로부터 출력할 것인지를 제어하는 제어부와, 복수의 출력 포트에 대응하여 제공되고, 전자 디바이스에 입력해야 할 입력 신호를 제어 신호에 기초하여 생성하고, 전자 디바이스가 출력하는 출력 신호를 수취하는 테스트 모듈이 설치되는 복수의 슬롯을 포함하되, 디바이스 인터페이스는, 전자 디바이스와 접속되어야 할 복수의 커넥터와, 복수의 슬롯을, 커넥터 중 어느 것에 접속할 것인지를 전환하는 스위치 회로와, 진단용의 테스트 모듈이 설치된 슬롯으로부터 수취하는 진단용 신호를, 각각의 커넥터를 거쳐, 각각의 테스트 모듈에, 순차적으로 공급하는 진단용 디코더를 포함하는, 디바이스 인터페이스를 제공한다.
또한 상기 발명의 개요는, 본 발명에 필요한 특징의 전체를 열거한 것은 아니며, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
[발명의 효과]
본 발명에 의하면, 전자 디바이스에 접속되는 커넥터와, 테스트 모듈이 설치되는 슬롯 등이, 적절하게 접속되어 있는지를 진단할 수 있다. 또한, 각각의 슬롯에, 적절한 테스트 모듈이 설치되어 있는지를 진단할 수 있다.
도 1은 본 발명의 실시 형태에 의한 시험 장치 100의 구성의 일 예를 도시한다.
도 2는 퍼포먼스 보드 34의 구성의 일 예를 도시한다.
도 3은 진단용의 테스트 모듈 50-1의 구성의 일 예를 도시한다.
도 4는 다른 테스트 모듈 50의 구성의 일 예를 도시한다.
도 5는 커넥터 36의 구성의 일 예를 도시한다.
도 6은 구성 파일의 데이터 구조의 일 예를 도시한다.
도 7은 시험 장치 100의 구성 방법의 일 예를 도시한 플로우 차트이다.
도 8은 S308, S310, S312의 처리의 상세를 설명하는 플로우 차트이다.
[부호의 설명]
10...시스템 제어기, 12...구성 메모리, 14...허브(HUB), 16...사이트, 18...버스 스위치부, 20...슬롯, 30...디바이스 인터페이스, 32...스위치 회로, 34...퍼포먼스 보드, 36...커넥터, 38...진단용 디코더, 50...테스트 모듈, 52...진단용 신호 생성부, 54...버퍼, 56...전압 시프트 회로, 58...디바이스 시험용 회로, 60...제어부, 62...위치 감지 회로, 64...식별 메모리, 66...버퍼, 68...풀업(pull-up) 저항, 70...진단용 회로, 72...디바이스 핀, 74...진단용 핀, 80...진단용 디코더, 100...시험 장치, 200...전자 디바이스
이하, 발명의 실시 형태를 통해 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위의 발명을 한정하는 것은 아니며, 또한 실시 형태의 중에 설명되어 있는 특징의 조합의 전체가 발명의 해결 수단에 필수적인 것은 아니다.
도 1은, 본 발명의 실시 형태에 의한 시험 장치 100의 구성의 일 예를 도시하는 도면이다. 시험 장치 100은, 예를 들면, 반도체 칩 등의 복수의 전자 디바이 스(200-1~200-8, 이하 200으로 총칭한다)를 시험하는 장치이고, 제어부 60, 버스 스위치부 18, 복수의 슬롯(20-1~20-64, 이하 20으로 총칭한다), 복수의 테스트 모듈(50-1~50-64, 이하 50으로 총칭한다), 및 디바이스 인터페이스 30을 포함한다.
제어부 60은, 전자 디바이스 200을 시험하기 위해 미리 정해진 시험 프로그램에 따라, 복수의 제어 신호를 버스 스위치부 18에 입력한다. 제어부 60은, 시스템 제어기 10, 구성 메모리 12, 허브 14, 및 복수의 사이트(16-1~16-8, 이하 16으로 총칭한다)를 포함한다.
시스템 제어기 10은, 시험 프로그램에 따라 시험 장치 100의 동작을 제어한다. 즉, 시험 프로그램에 따른 제어 신호를 생성한다. 복수의 사이트 16은, 시험해야 할 복수의 전자 디바이스 200에 대응하여 설치되고, 대응하는 전자 디바이스 200에 접속되는 테스트 모듈 50을 제어하고, 당해 테스트 모듈 50과 신호의 수수(授受)를 행한다. 허브 14는, 시스템 제어기 10이 발생한 제어 신호를, 각각의 사이트 16에 분배한다. 또한, 구성 메모리 12는, 시험 장치 100의 설정을 나타내는 구성 파일을 미리 격납한다. 여기서, 구성 파일은, 시험 장치 100의 사용자가 미리 격납하는 파일이어도 좋고, 시험 장치 100의 설정이라는 것은, 예를 들면 버스 스위치부 18의 설정, 사용할 테스트 모듈 50의 정보, 디바이스 인터페이스 30의 설정, 버스 스위치부 18의 출력 포트가 디바이스 인터페이스 30의 어느 커넥터와 접속되어야 하는지를 나타내는 정보, 각각의 슬롯 20에 설치되어야 할 테스트 모듈 50을 식별하는 모듈 식별 정보 등이다.
버스 스위치부 18은, 복수의 출력 포트를 갖고, 입력되는 신호를 어느 출력 포트로부터 출력할 것인지를 전환한다. 즉, 버스 스위치부 18은, 각각의 사이트 16에, 어느 출력 포트를 할당할 것인지를 설정한다. 본 예에 있어서의 버스 스위치부 18은 일 예로서, 사이트 16-1에, 출력 포트 1~8을 할당하고, 사이트 16-2에, 출력 포트 9~16을 할당하며, 이하 마찬가지로 각각의 사이트 16에 8개의 포트를 할당한다. 제어부 60은, 버스 스위치부 18을 제어함으로써, 각각의 제어 신호를 어느 출력 포트로부터 출력할 것인지를 제어한다.
복수의 슬롯 20은, 테스트 모듈 50이 설치되는 슬롯이고, 버스 스위치부 18의 복수의 출력 포트에 대응하여 제공된다. 각각의 테스트 모듈 50은, 대응하는 전자 디바이스 200과 신호의 수수를 행하는 모듈이고, 전자 디바이스 200을 시험하기 위한 각각의 기능마다 제공된다. 예를 들면 테스트 모듈 50은, 대응하는 전자 디바이스 200에 입력해야 할 입력 신호를 제어 신호에 기초하여 생성하고, 대응하는 전자 디바이스 200이 출력하는 출력 신호를 수취하며, 당해 전자 디바이스 200의 양부를 판정하는 모듈이어도 좋고, 또한 전자 디바이스 200에 전원 전력을 공급하는 모듈이어도 좋다. 또한 테스트 모듈 50은, 아날로그 또는 디지털 신호의 수수를 전자 디바이스 200과 행하는 모듈이어도 좋고, 직류 또는 교류의 신호의 수수를 전자 디바이스 200과 행하는 모듈이어도 좋다.
디바이스 인터페이스 30은, 전자 디바이스 200을 올려놓는 보드이고, 전자 디바이스 200과 테스트 모듈 50을 전기적으로 접속한다. 디바이스 인터페이스 30은, 복수의 전자 디바이스 200이 접속되는 복수의 커넥터가 제공되는 퍼포먼스 보드 34와, 복수의 슬롯 20을 어느 커넥터에 접속할 것인지를 전환하는 스위치 회로 32를 포함한다. 퍼포먼스 보드 34는, 일반적으로 로드보드(loadboard)라고 불리는 경우도 있다.
본 예의 시험 장치 100에 의하면, 버스 스위치부 18을 전환함으로써, 버스 스위치부 18의 입력 포트와, 출력 포트 및 슬롯 20을 임의로 접속할 수 있다. 또한, 스위치 회로 32를 전환함으로써, 버스 스위치부 18의 출력 포트 및 슬롯 20과, 디바이스 인터페이스 30의 커넥터를 임의로 접속할 수 있다. 스위치 회로 32는, 예를 들면 복수의 케이블을 갖고, 케이블의 배선을 변경함으로써, 슬롯 20과 당해 커넥터와의 접속을 변경해도 좋다. 또한, 스위치 회로 32를, 테스트 픽스쳐(test fixture)라고 부르는 경우도 있다.
도 2는, 퍼포먼스 보드 34의 구성의 일 예를 도시하는 도면이다. 퍼포먼스 보드 34는, 복수의 커넥터(36-1~36-64, 이하 36으로 총칭한다)와, 진단용 디코더 38을 포함한다. 복수의 커넥터 36은, 스위치 회로 32를 거쳐 테스트 모듈 50에 접속되고, 당해 테스트 모듈 50과 전자 디바이스 200을 전기적으로 접속한다. 전술한 바와 같이, 스위치 회로 32를 설정함으로써, 임의의 테스트 모듈 50과, 임의의 커넥터 36을 접속할 수 있다.
본 예의 시험 장치 100은, 전자 디바이스 200을 시험하는 시험 모드와, 버스 스위치부 18의 출력 포트와 커넥터 36과의 접속 관계를 확인하기 위한 진단 모드를 갖는다. 시험 모드에서 동작하는 경우, 각각의 테스트 모듈 50은, 대응하는 커넥터 36을 거쳐 전자 디바이스 200과 신호의 수수를 행한다.
진단 모드에서 동작하는 경우, 시험 장치 100은, 소정의 슬롯 20에 진단용의 테스트 모듈 50을 설치하고, 진단용의 테스트 모듈 50은, 각각의 커넥터 36으로부터, 스위치 회로 32, 다른 테스트 모듈 50, 버스 스위치부 18의 출력 포트의 순서로 진단용의 신호를 전송시킨다. 제어부 60은, 각각의 커넥터 36에 공급한 진단용 신호가, 다른 테스트 모듈 50의 어느 것에 전송되는지를 검출하고, 스위치 회로 32의 설정이, 구성 메모리 12가 격납한 구성 파일과 정합(整合)하는지를 확인한다. 즉, 제어부 60은, 각각의 출력 포트가, 어느 커넥터 36에 접속되어 있는지에 관한 검출 결과와, 구성 파일을 비교함으로써, 복수의 출력 포트와, 복수의 커넥터 36이 적절하게 접속되어 있는지 아닌지를 판정한다. 복수의 출력 포트와 복수의 커넥터 36이 적절하게 접속되어 있지 아니한 경우, 제어부 60은 시험 장치 100의 사용자에게 이를 통지한다.
진단용 디코더 38은, 진단용의 테스트 모듈 50이 설치된 슬롯 20으로부터 수취하는 진단용 신호를, 각각의 커넥터 36을 거쳐, 각각의 테스트 모듈 50에 순차적으로 공급한다. 진단용의 테스트 모듈 50이 설치되는 슬롯 20은 미리 정해져 있고, 본 예에 있어서는, 진단용의 테스트 모듈 50은 슬롯 20-1에 설치된다.
그리고, 진단용 디코더 38은, 복수의 커넥터 36 중 미리 정해진 커넥터 36-1을 거쳐 슬롯 20-1로부터 수취하는 진단용 신호를, 각각의 테스트 모듈 50에 순서대로 공급한다. 여기서, 시험 장치 100이 진단 모드에서 동작하는 경우, 제어부 60은, 진단용의 테스트 모듈 50-1이 설치되어야 하는 슬롯 20-1과, 복수의 커넥터 36 중 당해 미리 정해진 커넥터 36-1을 접속하도록 스위치 32를 제어하고, 진단용의 테스트 모듈 50-1로 하여금 진단용 신호를 생성하게 하기 위한 제어 신호를 공 급한다.
진단용의 테스트 모듈 50-1은, 주어지는 제어 신호에 따라, 각각의 커넥터 36을 지정하는 진단용 신호를 생성한다. 예를 들면, 진단용 테스트 모듈 50-1은, 각각의 커넥터 36을 2진수로 지정하는 복수 비트의 진단용 신호를 생성한다. 진단용 디코더 80은, 2진수의 진단용 신호를, 당해 2진수로 나타내어지는 비트만 1이 되는 복수 비트의 진단용 신호로 디코딩한다. 진단용 디코더 80이 출력하는 진단용 신호의 각각의 비트는, 복수의 커넥터 36 중 어느 것에 대응되고, 당해 진단용 신호의 각각의 비트는, 대응하는 커넥터 36을 거쳐 테스트 모듈 50에 공급된다. 예를 들면, 진단용의 테스트 모듈 50-1은, 1씩 증가하는 2진수의 진단용 신호를 순차적으로 생성함으로써, 각각의 테스트 모듈 50에, 소정의 논리값을 나타내는 진단용 신호를 순차적으로 공급할 수 있다. 이하, 일 예로서 H 논리의 진단용 신호를 이용하여 설명한다.
도 3은, 진단용의 테스트 모듈 50-1의 구성의 일 예를 도시하는 도면이다. 진단용의 테스트 모듈 50-1은, 진단용 신호 생성부 52, 버퍼 54, 및 전압 시프트 회로 56을 포함한다. 진단용 신호 생성부 52는, 상기한 바와 같이, 버스 스위치부 18을 거쳐 제어부 60으로부터 주어지는 제어 신호에 따라 진단용 신호를 생성한다.
예를 들면 제어부 60은, 각각의 커넥터 36을 순차적으로 지정하는 복수의 제어 신호를, 진단용 신호 생성부 52에 순차적으로 공급하고, 진단용 신호 생성부 52는, 각각의 제어 신호에 있어서 지정된 커넥터 36에 대응하는 2진수의 진단용 신호를 순차적으로 생성한다. 버퍼 54는, 진단용 신호 생성부 52와 접압 시프트 회로 56과의 사이에 제공되고, 진단용 신호 생성부 52가 생성한 진단용 신호를, 커넥터 36-1을 거쳐 진단용 디코더 38에 공급한다. 또한 전압 시프트 회로 56은, 버퍼 54가 출력하는 진단용 신호의 전압 레벨을 임의의 레벨로 조정한다.
도 4는, 다른 테스트 모듈 50의 구성의 일 예를 도시하는 도면이다. 여기서, 다른 테스트 모듈 50이라는 것은, 진단용의 테스트 모듈 50-1이 설치되어야 하는 슬롯 20이 아닌 슬롯 20에 설치되는 테스트 모듈 50이다.
테스트 모듈 50은, 전자 디바이스 200을 시험하기 위한 디바이스 시험용 회로 58과, H 논리를 나타내는 진단용 신호를 수취한 경우에, 소정의 신호를 제어부 60에 출력하는 진단용 회로 70을 포함한다. 디바이스 시험용 회로 58은, 시험 장치 100이 시험 모드에서 동작하는 경우에 제어부 60으로부터 주어지는 제어 신호에 의해 제어된다. 또한 디바이스 시험용 회로 58은, 전자 디바이스 200을 시험한 결과를, 버스 스위치부 18을 거쳐 제어부 60에 통지한다.
진단용 회로 70은, H 논리를 나타내는 진단용 신호를 수취한 경우에, 소정의 신호를 제어부 60에 출력한다. 본 예에 있어서 진단용 회로 70은, 당해 소정의 신호를, 당해 테스트 모듈 50이 설치된 슬롯 20과 대응하는, 버스 스위치부 18의 출력 포트 및 입력 포트를 거쳐 제어부 60에 출력한다. 여기서, 당해 소정의 신호라는 것은, 진단용 신호이어도 좋다. 또한, 진단용 회로 70은, 당해 테스트 모듈 50의 정보를 함께 제어부 60에 출력해도 좋다.
제어부 60은, 진단용 회로 70이 출력하는 신호를, 버스 스위치부 18의 어느 출력 포트를 거쳐 수취했는지에 따라, 제어 신호에 의해 지정한 커넥터 36이, 버스 스위치부 18의 어느 출력 포트와 접속되어 있는지를 검출할 수 있다. 또한 제어부 60은, 진단용 회로 70이 출력하는 신호를, 버스 스위치부 18의 어느 입력 포트를 거쳐 수취했는지에 따라, 버스 스위치부 18의 입력 포트, 출력 포트, 슬롯 20, 및 커넥터 36의 접속이, 구성 파일과 정합하는지를 판정할 수 있다.
진단용 회로 70은, 풀업 저항 68, 버퍼 66, 위치 감지 회로 62, 및 식별 메모리 64를 포함한다. 버퍼 66은, 진단용 신호를 위치 감지 회로 62에 입력한다. 위치 감지 회로 62는, 진단용 신호가 입력되는 입력 단자(Loc_SENSE1)를 포함하고, 당해 입력 단자에 H 논리가 입력된 경우에, 제어부 60에 소정의 신호를 출력한다.
식별 메모리 64는, 당해 테스트 모듈 50의, 모듈 식별 정보, 제조자 식별 정보, 제조형(制造型) 번호, 제조 번호를 격납한다. 진단용 회로 70은, H 논리의 진단용 신호를 수취한 경우에, 이 테스트 모듈 50의 정보를 제어부 60에 함께 출력한다. 이 경우, 제어부 60은, 각각의 슬롯 20에 설치된 테스트 모듈 50으로부터 수취한 모듈 식별 정보와, 구성 파일에 있어서의 당해 슬롯 20에 설치되어야 할 테스트 모듈 50의 식별 정보를 비교하고, 각각의 슬롯 20에 적절한 테스트 모듈 50이 설치되어 있는지 아닌지를 더 판정할 수 있다.
또한, 테스트 모듈 50이 복수의 커넥터 36과 접속되어 있는 경우, 위치 감지 회로 62는, 당해 복수의 커넥터 36과 접속되는 복수의 입력 단자를 포함한다. 이 경우, 위치 감지 회로 62는, 각각의 입력 단자에 입력되는 신호마다, 소정의 신호를 출력하는 것이 바람직하다. 예를 들면, 위치 감지 회로 62가 2개의 입력 단자(Loc_SENSE1, LOC_SENSE2)를 포함하는 경우, 위치 감지 회로 62는, 입력 단 자(Loc_SENSE1)에 입력된 신호의 논리값이 H인지 아닌지를 나타내는 정보, 및 입력 단자(LOC_SENSE2)에 입력된 신호의 논리값이 H인지 아닌지를 나타내는 정보를, 제어부 60에 통지하는 것이 바람직하다. 또한, 위치 감지 회로 62가 복수의 입력 단자를 포함하는 경우에 있어서, 하나의 커넥터 36과 접속되는 경우에는, 당해 커넥터 36과 접속되는 위치 감지 회로 62의 입력 단자 이외의 입력 단자에는, L 논리의 신호가 주어진다.
도 5는, 커넥터 36의 구성의 일 예를 도시한다. 커넥터 36은, 디바이스 시험용 회로 58과 전자 디바이스 200을 접속하기 위한 디바이스 핀 72, 및 진단용 회로 70과 진단용 디코더 38을 접속하기 위한 진단용 핀 74를 포함한다. 이러한 구성에 의해, 전자 디바이스 200을 시험하기 위해 시험 장치 100을 설정한 후, 당해 설정을 변경시키지 않고, 시험 장치 100이 적절하게 설정되었는지 아닌지를 확인할 수 있다. 각각의 커넥터 36에 있어서, 디바이스 핀 72와 진단용 핀 74는, 미리 정해진 핀 배열로 설치되는 것이 바람직하다. 또한, 진단용의 테스트 모듈 50-1이 접속되는 커넥터 36은, 진단용 핀 74에 의해, 진단용 디코더 38과 진단용의 테스트 모듈 50-1과 접속한다.
도 6은, 구성 파일의 데이터의 구조의 일 예를 도시하는 도면이다. 도 6에 도시된 바와 같이, 구성 메모리 12는, 슬롯 20의 식별 번호(Slot), 각각의 슬롯 20에 설치되어야 하는 테스트 모듈명(Board Name), 각각의 슬롯 20에 테스트 모듈 50이 설치되는지를 나타내는 존재 정보(Existence), 당해 테스트 모듈 50의 제조자 식별 정보(Vendor ID), 당해 테스트 모듈 50의 식별 정보(Module ID), 당해 테스트 모듈 50이 설치되어야 하는 물리적인 위치를 나타내는 물리 번호(Physical), 당해 테스트 모듈 50의 제조형 번호(Product ID), 당해 테스트 모듈 50의 제조 번호(Product S/N), 당해 테스트 모듈 50에 접속되어야 하는 버스 스위치부 18의 입력 포트 번호, 당해 테스트 모듈 50에 접속되어야 하는 커넥터 36의 식별 번호(PB1, PB2), 및 당해 테스트 모듈 50에 접속되어야 하는 버스 스위치부 18의 출력 포트 번호(Bus Port)를 대응시킨 구성 파일을 미리 격납한다.
도 7은, 시험 장치 100의 구성(configuration) 방법의 일 예를 도시하는 플로우 차트이다. 우선, 전자 디바이스 200을 시험하기 위해 스위치 회로 32의 설정을 행하고, 당해 설정을 고정한다. 다음으로, 당해 설정이 고정되었는지 아닌지를 판정한다(S300). 당해 설정이 고정되어 있지 아니한 경우, 페일 처리(S304)를 행하고, 구성을 종료한다. 당해 설정이 고정되어 있는 경우, 소정의 슬롯 20에, 진단용의 테스트 모듈 50-1이 설치되어 있는지를 판정한다(S302).
진단용의 테스트 모듈 50-1이 소정의 슬롯 20에 설치되어 있지 아니한 경우, 페일 처리(S304)를 행하고, 구성을 종료한다. 진단용의 테스트 모듈 50-1이 소정의 슬롯 20에 설치되어 있는 경우, 구성 파일에 설정되어 있는 물리 번호의 최대값(Module_max)를 취득한다(S306).
다음으로, 물리 번호를 1부터 Module_max까지 변화시키고, 각각의 물리 번호에 대응하는 커넥터 36에, H 논리인 진단용 신호를 순차적으로 공급하고, 각각의 테스트 모듈 50에 진단용 신호를 순차적으로 공급한다(진단용 신호 공급 단계 S308).
다음으로, 도 1부터 도 6에 있어서 설명한 바와 같이, 각각의 커넥터 36을 거친 진단용 신호가, 어느 테스트 모듈 50에 공급되었는지를 검출한다(신호 검출 단계 S310). 그리고, 신호 검출 단계 S310에 있어서의 검출 결과에 기초하여, 각각의 출력 포트가, 어느 커넥터 36에 접속되어 있는지를 검출한다(위치 검출 단계 S312). S310 및 S312의 처리는, S308에 있어서, 어느 하나의 커넥터 36에 진단용 신호를 공급할 때마다, 반복하여 행해져도 좋다.
도 8은, S308, S310, S312의 처리의 상세를 설명하는 플로우 차트이다. 우선, 접속 관계를 진단해야 하는 커넥터 36을 지정한다(S314). 여기서는, 커넥터 식별 번호 1(PB_Jno=1)를 지정한다.
그리고, 지정한 커넥터 36에 공급할 진단용 신호를, 진단용의 테스트 모듈 50-1로 하여금 생성하게 한다(S316). 커넥터 식별 번호 1을 지정한 경우, 예를 들면 테스트 모듈 50-1은, 2진수로 1을 나타내는 진단용 신호를 생성한다.
다음으로, 물리 번호를 지정한다(S318). 여기서는, 물리 번호 1(module_no=1)을 지정한다. 그리고, 당해 물리 번호에 대응하는 커넥터 36의 식별 번호(PB_connector=PB_1)를, 구성 파일로부터 취득한다(S320). 여기서, 당해 테스트 모듈 50이 복수의 커넥터 36과 접속되는 경우, S320에 있어서는, 당해 물리 번호에 대하여 복수의 커넥터 식별 번호가 취득된다(예를 들면, PB_connector=PB_1 및 PB_2).
다음으로, S314에 있어서 지정한 커넥터 식별 번호(PB_Jno)와, S320에 있어서 취득한 커넥터 식별 정보(PB_cpnnector)를 비교한다(S322). PB_cpnnector=PB_Jno인 경우, 당해 물리 번호에 대응하는 테스트 모듈 50의 진단용 회로 70에 H 논리의 진단용 신호가 공급되었는지를 검출한다(S324). 당해 테스트 모듈 50의 진단용 회로 70에 H 논리의 진단용 신호가 공급되었는지는, 예를 들면, 당해 진단용 회로 70으로부터 당해 물리 번호에 대응하는 버스 스위치부 18의 출력 포트에 출력되는 신호에 기초하여 검출할 수 있다. 즉, 출력 포트에 출력되는 신호에 기초하여, 진단용 회로 70의 입력 단자(Loc_SENSE)에 H 논리의 진단용 신호가 입력되었는지를 검출한다.
PB_cpnnector=PB_Jno인 경우, 스위치 회로 32의 설정이 적절하게 행하여져 있으면, 당해 물리 번호에 대응하는 테스트 모듈 50에 H 논리의 진단용 신호가 공급되기 때문에, 당해 진단용 회로 70에 H 논리의 진단용 신호가 공급된 것을 검출한 경우, 패스(Pass) 처리(S326)를 행하고, 검출되지 않은 경우, 페일(Fail) 처리(S330)를 행한다.
또한, S322에 있어서 PB_cpnnector=PB_Jno가 아닌 경우, 당해 물리 번호에 대응하는 테스트 모듈 50의 진단용 회로 70에 H 논리의 진단용 신호가 공급되지 않는지를 검출한다(S324). PB_cpnnector=PB_Jno가 아닌 경우, 스위치 회로 32의 설정이 적절히 행하여져 있다면, 당해 물리 번호에 대응하는 테스트 모듈 50에는 L 논리의 신호가 공급되기 때문에, 당해 진단용 회로 70에 H 논리의 진단용 신호가 공급된 것을 검출한 경우, 페일 처리(S330)를 행하고, L 논리의 신호가 공급된 것을 검출한 경우, 패스 처리(S326)를 행한다.
그리고, 지정한 물리 번호가, S306에 있어서 얻은 물리 번호의 최대값에 1을 더한 것과 같은지 아닌지를 판정함으로써, 모든 물리 번호에 대하여 처리를 행했는지를 판정하고(S332), 처리를 행하지 않은 물리 번호가 있는 경우에는, 지정한 당해 물리 번호에 1을 더하고(S334), S320~S332의 처리를 반복한다. 모든 물리 번호에 대하여 처리를 행한 경우에는, 지정한 커넥터 식별 번호가, 이미 알고 있는 커넥터 수보다 큰지 아닌지를 판정함으로써, 모든 커넥터 36에 대하여 진단을 행하였는지를 판정하고(S336), 미진단의 커넥터 36이 있는 경우에는, 지정한 커넥터 식별 번호에 1을 더하고(S338), S316~336의 처리를 반복한다. 모든 커넥터 36에 대하여 진단이 종료된 경우에는, 구성의 처리를 종료한다.
이러한 처리에 의해, 모든 커넥터 36에 대하여, 적절한 출력 포트와 슬롯 20 등과 접속되어 있는지를 진단할 수 있다.
이상, 실시 형태를 이용하여 본 발명을 설명하였지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위로 한정되지 않는다. 상기 실시 형태에, 다양한 변경 또는 개량을 가할 수 있다. 이러한 변경 또는 개량을 가한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이, 청구의 범위의 기재로부터 명확하다.
상기로부터 명백한 바와 같이, 본 발명에 의하면, 전자 디바이스에 접속되는 커넥터와, 테스트 모듈이 설치되는 슬롯 등이, 적절하게 접속되어 있는지를 진단할 수 있다. 또한, 각각의 슬롯에, 적절한 테스트 모듈이 설치되어 있는지를 진단할 수 있다.

Claims (9)

  1. 전자 디바이스를 시험하는 시험 장치에 있어서,
    복수의 출력 포트를 포함하고, 입력되는 신호를 상기 출력 포트 중 어느 것으로부터 출력할 것인지를 전환 가능한 버스 스위치부와,
    상기 전자 디바이스를 시험하기 위한 시험 프로그램에 따른 복수의 제어 신호를 상기 버스 스위치부에 입력하고, 각각의 상기 제어 신호를 상기 출력 포트 중 어느 것으로부터 출력할 것인지를 제어하는 제어부와,
    상기 복수의 출력 포트에 대응하여 제공되고, 상기 전자 디바이스에 입력해야 할 입력 신호를 상기 제어 신호에 기초하여 생성하고, 상기 전자 디바이스가 출력하는 출력 신호를 수취하는 테스트 모듈이 설치되는 복수의 슬롯과,
    상기 전자 디바이스와 접속되어야 할 복수의 커넥터를 포함하고, 상기 복수의 슬롯을, 상기 커넥터 중 어느 것에 접속할 것인지를 전환 가능한 디바이스 인터페이스를 포함하되,
    상기 디바이스 인터페이스는, 진단용의 상기 테스트 모듈이 설치된 상기 슬롯으로부터 수취하는 진단용 신호를, 각각의 상기 커넥터를 거쳐, 각각의 상기 테스트 모듈에 순차적으로 공급하는 진단용 디코더를 더 포함하고,
    상기 제어부는, 각각의 상기 커넥터를 거친 상기 진단용 신호가, 상기 테스트 모듈 중 어느 것에 공급되었는지를 검출하고, 당해 검출 결과에 기초하여 각각의 상기 출력 포트가, 상기 커넥터 중 어느 것에 접속되어 있는지를 검출하는, 시 험 장치.
  2. 제1항에 있어서,
    각각의 상기 출력 포트가, 상기 커넥터 중 어느 것과 접속되어야 하는지를 나타내는 구성 파일을 미리 격납하는 구성 메모리를 더 포함하고,
    상기 제어부는, 각각의 상기 출력 포트가, 상기 커넥터 중 어느 것에 접속되어 있는지의 검출 결과와, 상기 구성 파일을 비교함으로써, 상기 복수의 출력 포트와, 상기 복수의 커넥터가 적절하게 접속되어 있는지 아닌지를 판정하는 시험 장치.
  3. 제1항에 있어서,
    각각의 상기 슬롯에 설치되고, 상기 진단용 신호를 수취한 경우에, 소정의 신호를 상기 제어부에 출력하는 진단용 회로를 포함하는 복수의 상기 테스트 모듈을 더 포함하는 시험 장치.
  4. 제3항에 있어서,
    상기 진단용 회로는, 상기 소정의 신호를, 당해 슬롯과 대응하는 상기 출력 포트를 거쳐 상기 제어부에 출력하고,
    상기 제어부는, 상기 출력 포트 중 어느 것으로부터 상기 소정의 신호를 수취했는지에 기초하여, 각각의 상기 출력 포트가, 상기 커넥터 중 어느 것에 접속되어 있는지를 검출하는 시험 장치.
  5. 제3항에 있어서,
    상기 구성 메모리는, 각각의 상기 슬롯에 설치되어야 할 상기 테스트 모듈을 식별하는 모듈 식별 정보를 더 나타내는 상기 구성 파일을 격납하고,
    상기 테스트 모듈은, 당해 테스트 모듈의 모듈 식별 정보를 격납하는 식별 메모리를 더 포함하며,
    상기 진단용 회로는, 상기 진단용 신호를 수취한 경우에, 상기 식별 메모리에 격납된 상기 모듈 식별 정보를 상기 제어부에 더 출력하고,
    상기 제어부는, 각각의 상기 슬롯에 설치된 상기 테스트 모듈로부터 수취한 상기 모듈 식별 정보와, 당해 슬롯에 설치되어야 할 상기 테스트 모듈의 상기 모듈 식별 정보를 비교하고, 각각의 상기 슬롯에 적절한 상기 테스트 모듈이 설치되어 있는지 아닌지를 더 판정하는 시험 장치.
  6. 제3항에 있어서,
    상기 테스트 모듈은, 상기 제어 신호에 기초하여 상기 입력 신호를 생성하는 디바이스 시험용 회로를 더 포함하고,
    각각의 상기 커넥터는,
    상기 디바이스 시험용 회로와 상기 전자 디바이스를 접속하는 디바이스 핀과,
    상기 진단용 회로와 상기 진단용 디코더를 접속하는 진단용 핀을 포함하는, 시험 장치.
  7. 전자 디바이스를 시험하는 시험 장치의 구성(configuration)을 행하는 구성 방법에 있어서,
    상기 시험 장치는,
    복수의 출력 포트를 포함하고, 입력되는 신호를 상기 출력 포트 중 어느 것으로부터 출력할 것인지를 전환 가능한 버스 스위치부와,
    상기 전자 디바이스를 시험하기 위한 시험 프로그램에 따른 복수의 제어 신호를 상기 버스 스위치부에 입력하고, 각각의 상기 제어 신호를 상기 출력 포트 중 어느 것으로부터 출력할 것인지를 제어하는 제어부와,
    상기 복수의 출력 포트에 대응하여 제공되고, 상기 전자 디바이스에 입력해야 할 입력 신호를 상기 제어 신호에 기초하여 생성하고, 상기 전자 디바이스가 출력하는 출력 신호를 수취하는 테스트 모듈이 설치되는 복수의 슬롯과,
    상기 전자 디바이스와 접속되어야 할 복수의 커넥터를 포함하고, 상기 복수의 슬롯을, 상기 커넥터 중 어느 것에 접속할 것인지를 전환 가능한 디바이스 인터페이스를 포함하되,
    상기 구성 방법은,
    각각의 상기 커넥터를 거쳐 각각의 상기 테스트 모듈로 하여금, 진단용 신호를 순차적으로 공급하게 하는 진단용 신호 공급 단계와,
    각각의 상기 커넥터를 거친 상기 진단용 신호가, 상기 테스트 모듈 중 어느 것에 공급되었는지를 검출하는 신호 검출 단계와,
    검출 결과에 기초하여, 각각의 상기 출력 포트가, 상기 커넥터 중 어느 것에 접속되어 있는지를 검출하는 위치 검출 단계를 포함하는, 구성 방법.
  8. 제7항에 있어서,
    상기 진단용 신호 공급 단계는, 소정의 슬롯에 배치된 진단용의 상기 테스트 모듈로 하여금, 다른 상기 테스트 모듈에 공급할 상기 진단용 신호를 순차적으로 생성하게 하는 구성 방법.
  9. 전자 디바이스를 시험하는 시험 장치에 대하여, 상기 전자 디바이스와 상기 시험 장치 본체를 접속하는 디바이스 인터페이스에 있어서,
    상기 시험 장치 본체는,
    복수의 출력 포트를 포함하고, 입력되는 신호를 상기 출력 포트 중 어느 것으로부터 출력할 것인지를 전환 가능한 버스 스위치부와,
    상기 전자 디바이스를 시험하기 위한 시험 프로그램에 따른 복수의 제어 신호를 상기 버스 스위치부에 입력하고, 각각의 상기 제어 신호를 상기 출력 포트 중 어느 것으로부터 출력할 것인지를 제어하는 제어부와,
    상기 복수의 출력 포트에 대응하여 제공되고, 상기 전자 디바이스에 입력해야 할 입력 신호를 상기 제어 신호에 기초하여 생성하고, 상기 전자 디바이스가 출력하는 출력 신호를 수취하는 테스트 모듈이 설치되는 복수의 슬롯을 포함하되,
    상기 디바이스 인터페이스는,
    상기 전자 디바이스와 접속되어야 할 복수의 커넥터와,
    상기 복수의 슬롯을, 상기 커넥터 중 어느 것에 접속할 것인지를 전환하는 스위치 회로와,
    진단용의 상기 테스트 모듈이 설치된 상기 슬롯으로부터 수취하는 진단용 신호를, 각각의 상기 커넥터를 거쳐, 각각의 상기 테스트 모듈에, 순차적으로 공급하는 진단용 디코더를 포함하는, 디바이스 인터페이스.
KR1020077006207A 2004-08-20 2005-08-15 시험 장치, 구성 방법, 및 디바이스 인터페이스 KR20070053274A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/923,634 US7913002B2 (en) 2004-08-20 2004-08-20 Test apparatus, configuration method, and device interface
US10/923,634 2004-08-20

Publications (1)

Publication Number Publication Date
KR20070053274A true KR20070053274A (ko) 2007-05-23

Family

ID=35907469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077006207A KR20070053274A (ko) 2004-08-20 2005-08-15 시험 장치, 구성 방법, 및 디바이스 인터페이스

Country Status (6)

Country Link
US (1) US7913002B2 (ko)
EP (1) EP1790990A4 (ko)
JP (1) JP4842823B2 (ko)
KR (1) KR20070053274A (ko)
CN (1) CN101031807B (ko)
WO (1) WO2006019082A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102483371B1 (ko) * 2022-12-01 2022-12-30 (주)이랑텍 전자장비용 시험계측기 확장 장치 및 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5021924B2 (ja) * 2005-09-27 2012-09-12 株式会社アドバンテスト パフォーマンスボード、試験装置及び試験方法
US7610538B2 (en) * 2007-04-13 2009-10-27 Advantest Corporation Test apparatus and performance board for diagnosis
JP5153670B2 (ja) * 2009-01-30 2013-02-27 株式会社アドバンテスト 診断装置、診断方法および試験装置
WO2012070076A1 (en) * 2010-11-26 2012-05-31 Microtest S.R.L. An equipment for testing electronic devices in general
US8839057B2 (en) * 2011-02-03 2014-09-16 Arm Limited Integrated circuit and method for testing memory on the integrated circuit
CN102495820A (zh) * 2011-11-24 2012-06-13 中国航空工业集团公司第六三一研究所 航空专用多接口维护方法及其系统
US8966321B2 (en) * 2012-05-09 2015-02-24 Ixia Logical port and layer protocol test configuration resource manager
JP2014095994A (ja) * 2012-11-08 2014-05-22 Azbil Corp 入出力機器、システムおよびデバイス
US20140173346A1 (en) * 2012-12-19 2014-06-19 Lsi Corporation Validating operation of system-on-chip controller for storage device using programmable state machine
CN104569711B (zh) * 2013-10-22 2018-02-09 珠海格力电器股份有限公司 电子元器件开短路实验的方法及测试装置
JP2019168427A (ja) * 2018-03-26 2019-10-03 三菱電機エンジニアリング株式会社 保護継電器試験用切替装置及び保護継電器試験用切替方法
US20230118452A1 (en) * 2020-07-06 2023-04-20 Mitsubishi Electric Corporation Input/output module, standard input/output module unit, and safety circuit unit

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969821A (en) * 1975-01-22 1976-07-20 Lee Jr Henry L Orthodontic bracket
US4120090A (en) * 1975-11-03 1978-10-17 Kesling Peter C Orthodontic band with identification and method of making the identification
US4139945A (en) * 1977-03-18 1979-02-20 Digiulio Hugo J Orthodontic rotary angulating bracket assembly
US4180912A (en) * 1978-09-22 1980-01-01 Kesling Peter C Orthodontic light wire appliance
DE2903768B2 (de) * 1979-02-01 1980-11-20 Dentaurum Hans-Peter Winkelstroeter Kg, 7536 Ispringen Drahthalteelement für orthodontische Zwecke
US4806852A (en) * 1984-09-07 1989-02-21 Megatest Corporation Automatic test system with enhanced performance of timing generators
US4626208A (en) * 1985-08-16 1986-12-02 Tp Orthodontics, Inc. Positioning jig for edgewise bracket
US4712999A (en) * 1986-09-10 1987-12-15 Farel Rosenberg Convertible, self-ligating, archwire positioning orthodontic bracket
DE3727102A1 (de) * 1987-08-14 1989-02-23 Winkelstroeter Dentaurum Orthodontisches hilfsteil mit einer markierung und verfahren zur herstellung desselben
US4913653A (en) * 1989-03-20 1990-04-03 Johnson & Johnson Consumer Products, Inc. Axis indicator for orthodotic bracket
US5032080A (en) * 1989-04-12 1991-07-16 Scandinavian Bioortodontic Ab Orthodontic appliance bracket and arch
AT401227B (de) * 1991-07-09 1996-07-25 Hat Entwicklungs Gmbh Zahnregulierungsvorrichtung mit einem keramischen zahnaufsatz
US5426361A (en) * 1991-09-09 1995-06-20 Simmons; Selwyn D. Electronic reconfigurable interconnect system
US5429500A (en) * 1993-04-08 1995-07-04 Damon Family Limited Partnership Self-locking orthodontic bracket
US5439378A (en) * 1993-04-08 1995-08-08 Damon Family Limited Partnership Orthodontic bracket assembly and method of installation
JPH0772215A (ja) * 1993-08-31 1995-03-17 Ando Electric Co Ltd 集積回路試験装置のテストステーション制御回路
US6064213A (en) * 1993-11-16 2000-05-16 Formfactor, Inc. Wafer-level burn-in and test
JPH07209378A (ja) * 1994-01-25 1995-08-11 Yokogawa Electric Corp 試験装置
JP3364728B2 (ja) * 1994-04-13 2003-01-08 トミー株式会社 歯列矯正用ブラケット
US5542844A (en) * 1994-10-13 1996-08-06 Perret, Jr.; Gerard A. Disposable orthodontic bracket pad
US5556276A (en) * 1994-10-24 1996-09-17 Lancer Orthodontics, Inc. Laser annealing marking of orthodontic appliance
US5692896A (en) * 1995-03-15 1997-12-02 Minnesota Mining And Manufacturing Co. Light-transmissive orthodontic bracket wth alignment and indentification marking
US5711665A (en) * 1995-12-19 1998-01-27 Minnesota Mining & Manufacturing Method and apparatus for bonding orthodontic brackets to teeth
US5716208A (en) * 1996-05-03 1998-02-10 Forman; David Orthodontic bracket with a water insoluble colored coating and the associated methods of manufacture and use
JP3791859B2 (ja) * 1996-10-30 2006-06-28 富士通株式会社 ネットワークのスキャンパスを階層的に構成するスキャン装置および方法
US5857849A (en) * 1996-12-06 1999-01-12 Kurz; Craven Self-ligating low profile orthodontic bracket
US5925145A (en) * 1997-04-28 1999-07-20 Credence Systems Corporation Integrated circuit tester with cached vector memories
US5835506A (en) * 1997-04-29 1998-11-10 Credence Systems Corporation Single pass doublet mode integrated circuit tester
US6276930B1 (en) * 1997-05-06 2001-08-21 Leone S.P.A. Orthodontic aid
US6167352A (en) * 1997-06-26 2000-12-26 Agilent Technologies, Inc. Model-based diagnostic system with automated procedures for next test selection
US5794175A (en) * 1997-09-09 1998-08-11 Teradyne, Inc. Low cost, highly parallel memory tester
US6028439A (en) * 1997-10-31 2000-02-22 Credence Systems Corporation Modular integrated circuit tester with distributed synchronization and control
DE19812184A1 (de) * 1998-03-19 1999-09-23 Norbert Abels Orthodontisches Befestigungselement
US6071119A (en) * 1998-12-22 2000-06-06 3M Innovative Properties Company Dual mode self-ligating orthodontic bracket
US6202186B1 (en) * 1999-01-29 2001-03-13 Credence Systems Corporation Integrated circuit tester having pattern generator controlled data bus
US6452411B1 (en) * 1999-03-01 2002-09-17 Formfactor, Inc. Efficient parallel testing of integrated circuit devices using a known good device to generate expected responses
US6499121B1 (en) * 1999-03-01 2002-12-24 Formfactor, Inc. Distributed interface for parallel testing of multiple devices using a single tester channel
JP3771393B2 (ja) * 1999-04-30 2006-04-26 富士通株式会社 半導体記憶装置、この半導体記憶装置を搭載した回路基板、および、この半導体記憶装置の接続試験方法
US6476628B1 (en) * 1999-06-28 2002-11-05 Teradyne, Inc. Semiconductor parallel tester
DE10011596B4 (de) * 2000-03-10 2007-12-27 Norbert Dr. Abels Orthodontisches Bracket
US6567941B1 (en) * 2000-04-12 2003-05-20 Advantest Corp. Event based test system storing pin calibration data in non-volatile memory
DE10035992A1 (de) * 2000-07-24 2002-02-07 Norbert Abels Orthodontisches Bracket
US7076714B2 (en) * 2000-07-31 2006-07-11 Agilent Technologies, Inc. Memory tester uses arbitrary dynamic mappings to serialize vectors into transmitted sub-vectors and de-serialize received sub-vectors into vectors
US6394798B1 (en) * 2000-08-31 2002-05-28 Ortho Organizers Unitary metal injection molded orthodontic bracket
BR0116897A (pt) * 2001-02-15 2004-06-15 Norbert Abels Suportes ortodÈnticos autoligantes incluindo uma cobertura de ligação propensa em direção a uma posição aberta ou fechada
JP2005502388A (ja) * 2001-02-15 2005-01-27 ノルベルト アベルズ 安全ロック機構を備えた結紮カバーを含む自己結紮歯列矯正ブラケット
US7765443B1 (en) * 2001-03-19 2010-07-27 Credence Systems Corporation Test systems and methods for integrated circuit devices
JP2002291769A (ja) * 2001-03-30 2002-10-08 Tomii Kk 歯列矯正器具
US7047174B2 (en) * 2001-05-02 2006-05-16 Freescale Semiconductor, Inc. Method for producing test patterns for testing an integrated circuit
JP4721565B2 (ja) * 2001-06-19 2011-07-13 株式会社アドバンテスト 半導体デバイス試験装置
US20020199141A1 (en) * 2001-06-20 2002-12-26 Carol Lemlein Calibration apparatus and method for automatic test equipment
US7035755B2 (en) * 2001-08-17 2006-04-25 Credence Systems Corporation Circuit testing with ring-connected test instrument modules
US20030049582A1 (en) * 2001-09-12 2003-03-13 Norbert Abels Self-ligating orthodontic brackets that provide spring action from ligation cover to arch wire for dynamic active ligation
US7146584B2 (en) * 2001-10-30 2006-12-05 Teradyne, Inc. Scan diagnosis system and method
US20030182601A1 (en) * 2002-03-19 2003-09-25 Scott Richardson System and method for integrating hardware switching operations into test executive software
WO2003093845A2 (en) * 2002-05-06 2003-11-13 Nextest Systems Corporation Semiconductor test system having multitasking algorithmic pattern generator
KR100487946B1 (ko) * 2002-08-29 2005-05-06 삼성전자주식회사 반도체 테스트 시스템 및 이 시스템의 테스트 방법
JP4173726B2 (ja) * 2002-12-17 2008-10-29 株式会社ルネサステクノロジ インターフェイス回路
US6941232B2 (en) * 2003-01-28 2005-09-06 Texas Instruments Incorporated Method and apparatus for performing multi-site integrated circuit device testing
US7290192B2 (en) * 2003-03-31 2007-10-30 Advantest Corporation Test apparatus and test method for testing plurality of devices in parallel
CN100345269C (zh) * 2003-03-03 2007-10-24 富士通株式会社 半导体器件测试装置
DE602004007498T2 (de) 2003-03-31 2008-03-13 Advantest Corp. Testemulationseinrichtung
JP4334285B2 (ja) * 2003-06-19 2009-09-30 株式会社アドバンテスト 半導体試験装置及びその制御方法
US7587642B2 (en) * 2003-07-08 2009-09-08 Texas Instruments Incorporated System and method for performing concurrent mixed signal testing on a single processor
US7073109B2 (en) * 2003-09-30 2006-07-04 Agilent Technologies, Inc. Method and system for graphical pin assignment and/or verification
US7058535B2 (en) * 2004-02-12 2006-06-06 Credence Systems Corporation Test system for integrated circuits with serdes ports
US7362089B2 (en) * 2004-05-21 2008-04-22 Advantest Corporation Carrier module for adapting non-standard instrument cards to test systems

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102483371B1 (ko) * 2022-12-01 2022-12-30 (주)이랑텍 전자장비용 시험계측기 확장 장치 및 방법

Also Published As

Publication number Publication date
JPWO2006019082A1 (ja) 2008-05-08
US20060041694A1 (en) 2006-02-23
CN101031807B (zh) 2010-09-29
US7913002B2 (en) 2011-03-22
WO2006019082A1 (ja) 2006-02-23
CN101031807A (zh) 2007-09-05
EP1790990A4 (en) 2010-08-11
EP1790990A1 (en) 2007-05-30
JP4842823B2 (ja) 2011-12-21

Similar Documents

Publication Publication Date Title
KR20070053274A (ko) 시험 장치, 구성 방법, 및 디바이스 인터페이스
KR100548199B1 (ko) 아날로그/디지털 혼합 신호 반도체 디바이스 테스트 장치
US20080133165A1 (en) Test apparatus and device interface
US6331770B1 (en) Application specific event based semiconductor test system
US6629282B1 (en) Module based flexible semiconductor test system
TWI386660B (zh) 測試裝置
CN101398776A (zh) 自动开关机测试装置及方法
WO2010008959A2 (en) Dc test resource sharing for electronic device testing
GB2503597A (en) Base board, enhancement module, and connection structure for base board and enhancement module
WO2008044391A1 (fr) Dispositif de contrôle, procédé de contrôle et procédé de fabrication
CN110579701A (zh) 一种集成芯片的引脚连通性的检测方法
JPWO2009087874A1 (ja) 試験装置、プローブカード、および試験方法
EP1666904A1 (en) Test apparatus and test module
CN113985321B (zh) 一种带智能自学习能力的线缆连通性能测试装置和方法
US20070067129A1 (en) Device and method for testing integrated circuits
JPH08507610A (ja) プリング抵抗を備える接続部をテストする装置
CN114839453B (zh) Hil测试系统的从板接线方法及hil测试系统
JP3594137B2 (ja) Ｉｃテスタ
CN114384341A (zh) 自检测电路系统、自检测芯片及电路系统自检测方法
JP2002286800A (ja) 半導体試験装置
JP4493776B2 (ja) 集積回路装置用のテスト装置
CN114328340A (zh) 芯片检测装置和功能板卡
CN112240949A (zh) 测试装置及其控制方法
KR100835466B1 (ko) 반도체 테스트장치의 핀 일렉트로닉스 확장 구조
EP1435004B1 (en) Test circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application