TWI386660B - 測試裝置 - Google Patents
測試裝置 Download PDFInfo
- Publication number
- TWI386660B TWI386660B TW094142897A TW94142897A TWI386660B TW I386660 B TWI386660 B TW I386660B TW 094142897 A TW094142897 A TW 094142897A TW 94142897 A TW94142897 A TW 94142897A TW I386660 B TWI386660 B TW I386660B
- Authority
- TW
- Taiwan
- Prior art keywords
- test
- connector
- test module
- diagnostic
- connectors
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
本發明為關於測試電子元件的測試裝置,特別是有關將多數的測試模組發生的訊號供給電子元件之測試裝置。
先前,用以測試半導體電路等之電子元件的測試裝置之構造,被熟知者有包括:元件介面,用以载置電子元件;及複數個測試模組,經過該元件介面與電子元件連接,可發生輸入電子元件的輸入訊號;以及控制部,供給控制測試模組的控制訊號。該些測試模組安裝於設在元件介面與控制部之間的槽溝(slot)。
該些多數的測試模組,依每一功能各別設置,例如發生供給電子元件之電源電力的測試模組,或發生供給電子元件之圖案訊號的測試模組等。
該元件界面,對應該多數的測試模組設有多數的連接器,各連接器分別連接其對應的測試模組與電子元件的所定之輸入腳端。
如上述的先前之測試裝置,各個測試模組有必要分別連接其所定的連接器。特別是發生電源電力的測試模組,與不同的連接器連接之場合,有對電子元件的圖案輸入腳端供給大電力之虞。
在測試模組之配置固定的測試裝置,雖然不會發生上述之問題,但近年來,已開發可變更測試模組之配置的測
試裝置。這種構造的測試裝置,仍有測試模組錯誤配置之可能性,仍有發生例如在電子元件的圖案輸入腳端連接電源模組之可能性。
因此,本發明之目的為提供一種能解決上述問題的測試裝置。此項目的,可由申請專利範圍的各獨立項所述之特徵的組合達成。又各依附項規定本發明的更有利之具體例。
為解決上述之問題,本發明第一例提供一種電子元件測試裝置包含:一控制部,依據電子元件的測試預先訂定的測試程序發生控制訊號;及多數的測試模組,依據控制訊號,發生供給電子元件的測試訊號;以及一元件介面,設有連結器與該些多數的測試模組對應連接,可將對應之測試模組發生的測試訊號,供給電子元件的預定之腳端。發生電源電力供給該電子元件的該測試模組,僅在與多數之連接器之中的預定之連接器連接之場合輸出電力,與預定的連接器不連接時不輸出電源電力。
各連接器在所定之位置設有二個檢測用腳端,該預定與發生電源電力的測試模組連接的連接器之二個檢測用腳端形成短路狀態。其它連結器的二個檢測用腳端不形成短路,故發生電源電力的測試模組,先檢測其連接的連接器之二個檢測用端部是否短路,在二個檢測用腳端為短路之場合,才可供給電子元件電源電力。
發生電源電力的測試模組含有:開關,可切換發生的電源電力是否向外部輸出;以及開關控制部,與對應之連
結器的二個檢測用腳端連接,偵測該二個檢測用腳端是否短路,依據偵測結果控制該開關。
元件介面更含有診斷用解碼器,可將由診斷用測試模組輸出的診斷訊號,經過各連結器,順次供給各測試模組。控制部檢測出該些通過連接器的診斷訊號,該供給那一個測試模組,依據該檢測結果檢查各測試模組是否各與設定的連接器連接。發生電源電力的測試模組在與預定的連接器連接之場合,才可由該測試模組向電子元件供給電源電力。
元件介面可再設置開關電路,可切換各別測試模組與任一個連接器連接。
又,以上所述的發明之概要,並未列舉本發明必要的全部特徵,該些特徵群的副結合亦可成為發明。
依本發明,可在測試模組連接錯誤之場合,防止電子元件受到損害。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂,下文特舉較佳實施例,並配合所附圖式,作詳細說明如下。
以下透過實施例說明本發明,但以下的實施例並非用以限定本發明的申請專利範圍。又在實施例中說明的特徵之全部組合,並不限定全部為本發明的解決方法所必須的。
圖1示本發明實施例的測試裝置100的構造之一例,該測試裝置100,為例如半導體元件等之多數的電子元件
(200-1~200-8,以下總稱200)之測試裝置,其構造包括:控制部60,總線開關部18,多數的槽溝(20-1~20-64,以下總稱20),多數的測試模組(50-1~50-64,以下總稱50),以及元件介面30。
控制部60,對應測試之電子元件200的預定之測試程式,將多數的控制訊號輸入總線開關部18。該控制部60含有:系統控制器10,配置記憶體12、中樞14、以及多數的位置(16-1~16-8,以下總稱16)。
系統控制器10,係對應測試程式控制測試裝置100之動作,即發生對應測試程式的控制訊號。多數的位置16,乃對應要測試的多數之電子元件200設置,控制對應之電子元件200連接的測試模組50,進行該測試模組50與訊號的收受。中樞14,將系統控制器10發生的控制訊號,分配各個位置16。又,配置記憶體12,預先容納表示測試裝置100的設定之配置檔。此處之配置檔,為測試裝置100的使用者預先存入之檔案,所謂的測試裝置100之設定,乃指例如總線開關部18的設定,使用之測試模組50的資訊,元件介面30的設定,總線開關部18的輸出埠要連接元件介面30的那一個連結器之指示資訊,以及識別在各槽溝20設置的測試模組50之模組識別資訊等。
總線開關部18有多數的輸出埠,可將輸入之訊號切換至任一輸出埠輸出。即總線開關部18設定分配各個位置16任一輸出埠。本實施例的總線開關部18之一例為在位置16-1分配輸出埠1~8,在位置16-2分配輸出埠9~16,
以下同樣地在每一個位置16,分配8個輸出埠。控制部60,透過控制總線開關部18,控制各控制訊號由任一的輸出埠輸出。
該些多數的槽溝20,為設置測試模組50的槽溝,對應總線開關部18的多數之輸出埠設置。各測試模組50為對應之電子元件200的進行訊號收受之模組,對應電子元件200測試的每一功能各別設置。例如測試模組50可為依據控制訊號發生輸入對應之電子元件的輸入訊號,並收取對應之電子元件200輸出之輸出訊號,判定該電子元件200的良劣之模組;亦可為對電子元件200供給電源電力的模組。又測試模組50,可為電子元件200的收受類比或數位訊號之模組,當做電子元件200的收受直流或交流訊號之模組亦可。
元件介面30,為載置電子元件200的基板可電氣化的連接電子元件200與測試模組50。元件介面30含有工作特性基板34以及開關電路32,該工作特性基板34,又稱裝載基板,設有多數的連結器用以連接多數的電子元件200。該開關電路32,可切換該些多數的槽溝20連接任一個連結器。
依本實施例的測試裝置,利用總線開關部18的切換,可任意連接總線開關部18的輸入埠、與輸出埠、以及槽溝20。又可利用開關電路32的切換,可任意連接總線開關部18的輸出埠及槽溝20,與元件介面30的連結器。該開關電路32,例如有多數的纜線,變更纜線的配線,就可變更
槽溝20與該連結器的連接。又該開關電路32有時稱為測試定位裝置(Test Fixture)。
圖2示元件介面30的概念圖之一例。如圖2所示,元件介面30,有對應複數的測試模組50設置的多數之連結器(36-1~36-64,以下總稱36)。
各連結器36連接其對應的測試模組,及連接電子元件200的所定之腳端。例如與電子元件200的電源腳端連結的連結器36,與多數的測試模組50之中的發生電源電力用的測試模組50連接,供給電子元件200電源電力。
該發生電源電力供給電子元件200的測試模組50,在與多數的連結器36之中的預定之連結器36連接之場合,才供給電子元件200電元電力;在未與該預定的連結器36連接之場合,不供給電子元件200電源電力。此處所稱之預定的連接器36,為與電子元件的電源腳端連接之連結器36。
發生電源電力的測試模組50,是否與該預定的連結器36連接,可由該測試模組50檢測,或由控制部60檢測亦可。現先依用測試模組50檢測之場合說明。
圖3示各連結器36的構造之一例。各連接器36有多數的腳端(39-1~39-12,以下總稱39)。又各連接器36,在所定之位置設有二支檢測用腳端。本實施例以腳端39-1及39-2具該檢測用腳端之功能。
此處,與發生電源電力用的測試模組50連接的該預定之連結器36的腳端39-1及39-2呈短路狀態。不與發生
電源電力用的測試模組50連結的連結器36,其腳端39-1及39-2為非短路狀態。
發生電源電力的測試模組50,檢測其連接的連結器36之腳端39-1及39-2是否短路,在該些腳端短路之場合,供給該電子元件200電源電力。又,在該些腳端末短路之場合,不供給該電子元件電源電力。
圖4示發生電源電力的測試模組50的構造之一部分,及連接器36的構造之一部分。測試模組50含有數位/類比變換器82、電力放大電路84、開關86、以及開關控制部88。
數位/類比變換器82,對應預先設定的電壓值發生電壓。電力放大電路84,依據數位/類比變化器82發生的電壓產生供給電子元件200的電源電力。開關86,切換電力放大電路84發生的電源電力是否向外部輸出。
開關控制部88,與對應的連結器36之二支檢測用腳端(腳端39-1及39-2)連接,檢測該些腳端是否短路依檢測結果控制開關。即開關控制部88,在該些腳端短路之場合使開關86呈開(ON狀態),供給電子元件200電源電力;在該些腳端末短路之場合,使開關86呈關(OFF)狀態,不供給電子元件200電源電力。
在本實施例為發生電源電力的測試模組50含有開關控制部88,其他的例在元件介面30配設開關控制部88亦可。此場合,發生電源電力的測試模組50,設有接收開關控制部88輸出訊號的輸入端子,開關86即依該輸入端子
接收的訊號動作。
依本實施例的測試裝置100,發生電源電力的測試模組50僅在連接預定的連結器36之場合,輸出電力。故能夠防止錯誤連接測試模組之場合,電子元件200受破損。
其次,說明利用控制部60檢測,測試模組50與連結器36的連接之場合。
圖5示工作特性基板34的構造之一例。工作特性基板34含有多數的連結器(36-1~36-64,以下總稱36),以及診斷用解碼器38。
多數的連結器36,通過開關電路32連接測試模組50,使該測試模組50與電子元件200電氣性的連接。如前所述,可由開關電路32的設定,連接任意的連結器36與任意的測試模組50。
本實施例的測試裝置100,有測試電子元件200的測試模式,以及確認總線開關部18與連結器36的連接關係的診斷模式。
用測試模式動作之場合,各測試模組50通過對應的連結器36進行與電子元件200的訊號之收授。用診斷模式動作之場合,該測試裝置100在所定的槽溝20設置診斷用的測試模組50。該診斷用測試模組50,由各連結器36向開關電路32,其他的測試模組50,總線開關部18的輸出埠,順序傳送診斷用的訊號。控制部60,檢測出供給各連結器36的診斷訊號,要傳送到其他測試模組50的那一個;並確認開關電路32的設定,有否與在配置記憶體12容納
的配置檔符合。即控制部60用,比較各輸出埠與那一個連結器之檢測結果與配置檔,來判定多數的輸出埠,多數的測試模組50,及多數的連結器36是否正確連結。
控制部60,在發生電源電力的測試模組50與預定之連結器36連接之場合,指令該測試模組50供給電子元件200電源電力。又控制部60,在該測試模組50未與該預定的連結器36連接之場合,指令該測試模組50不輸出電源電力。例如控制部60,依據連接的判定結果,發生供給該測試模組50的控制訊號。
又,控制部60,在多數的輸出埠,多數的測試模組50,多數的連結器36沒有正確連接場合,將此訊息通知測試裝置100的使用者亦可。
以下,說明判定連接狀態之場合的具體動作。
診斷用解碼器38,將由設置診斷用測試模組50的槽溝20收取之診斷訊號,經過各種連結器36順次供給各測試模組50。該設置診斷用測試模組50的槽溝20為預先決定者,在本實施例,該診斷用測試模組50設置在槽溝20-1診斷用解碼器38,透過多數之連結器36之中的預定之連結器36-1,將由槽溝20-1輸出的診斷訊號,依順序供給各測試模組50。此處,在測試裝置100用診斷模式動作之場合,該控制部60控制開關電路32,使設置診斷用測試模組50-1的該槽溝20-1,與多數的連結器36之中的預定之連結器36-1連接,供給讓診斷用測試模組50-1發生診斷用訊號的控制訊號。
該診斷用測試模組50-1,對應供給的控制訊號,發生指定各連結器36的診斷訊號。例如診斷用測試模組50-1,發生指定各種連結器36的二進位數的多數位元(bit)之診斷用訊號。診斷用解碼器80,將該二進位數的診斷用訊號解碼成僅有位元為1的多數位元之二進位的診斷用訊號。該診斷用解碼器80輸出之診斷訊號的各位元,連接對應的多數之任一個連結器36,該診斷用訊號的各位元,通過對應的連結器36供給測試模組50。例如診斷用測試模組50-1,依一個一個增加的二進位數之診斷用訊號的發生順序,向各測試模組50順次供給表示所定之邏輯值的診斷用訊號。以下,以使用H邏輯的診斷訊號為例說明。
圖6示診斷用測試模組50-1的構造之一例。該診斷用測試模組50-1含有診斷訊號發生部52,緩衝器54,以及電壓位移電路56。
診斷用訊號發生部52,如前所述,對應由控制部60經總線開關部18供給的控制訊號發生診斷用訊號。例如控制部60將順次指定各連接器36的多數之控制訊號,順次供給診斷用訊號發生部52,診斷用訊號發生部52就順次發生在各控制訊號指定的連結器36對應的二進位數之診斷用訊號。緩衝器54設在該診斷用訊號發生部52與電壓位移電路56之間,將診斷用訊號發生部52發生的診斷用訊號,通過連結器36-1供給診斷用解碼器38。又電壓位移電路56,可調整緩衝器54輸出的診斷用訊號的電壓水平為任意之水平。
圖7示其他的測試模組50的構造之一例。此處的其他的測試模組50,乃指設在診斷用測試模組50-1設置的該槽溝20以外的槽溝20之測試模組50。
該測試模組50含有測試電子元件200用的元件測試用電路58,以及在收取表示H邏輯的診斷用訊號之場合,將所定之訊號向控制部60輸出的診斷用電路70。
元件測試用電路58,在測試裝置100用測試模式動作之場合,由控制部60供給的控制訊號控制。又元件測試用電路58將電子元件200的測試結果,通過總線開關部18通知控制部60。
診斷用電路70在收取表示H邏輯的診斷用訊號之場合,向控制部60輸出所定之訊號。在本實施例該診斷用電路70,將該所定的訊號,與該測試模組50設置的槽溝20對應,通過總線開關部18的輸出埠及輸入埠,輸入控制部60。此處所稱的該所定的訊號,用診斷用訊號也可以。又診斷用電路70,亦可將該測試模組50的資訊合併輸出到控制部60。
控制部60,依該診斷用電路70的輸出訊號是經由總線開關部18的那一輸出埠收到的,可以檢查出控制訊號指定的連結器36與總線開關部18的那一個輸出埠連結。又控制部60,依該診斷用電路70的輸出訊號經由總線開關部18的那一個輸入埠收取的,能夠判定該些總線開關部18的輸入埠、輸出埠、槽溝20及連結器36的連接,是否與配置檔符合。
診斷用電路70含有負載電阻68、緩衝器66、定位感應電路62以及識別記憶體64。緩衝器66可將診斷用訊號輸入位置感應電路62。位置感應電路62有輸入診斷用訊號的輸入端子(LOC-SENSE1),在該輸入端輸入H邏輯之場合,向控制部60輸出所定的訊號。
識別記憶體64,記憶該測試模組50的模組識別資訊、製造者識別資訊、製造型號、製造編號等。診斷用電路70,在收取到H邏輯的診斷用訊號之場合,將該些測試模組50的資訊合併輸出到控制部60。此場合,該控制部60,比較由設在各槽溝20的測試模組50輸入的模組識別資訊,與在配置檔中的在該槽溝20設置的測試模組50的模組識別資訊,可再判定在各槽溝20是否設置正確的測試模組50。
又,測試模組50與多數的連結器36連接之場合,該位置感應電路62具有多數的輸入端子與該些多數的連結器36連接。此場合,該位置感應電路62,在各個輸入端子每次輸入訊號時輸出所定的訊號較佳。例如該位置感應電路62有二個輸入端子(LOC-SENSE1,LOC-SENSE2)之場合,該位置感應電路62,將在輸入端子(LOC-SENSE1)輸入之訊號的邏輯值是否為H之表示資訊,以及在輸入端子(LOC-SENSE2)輸入之訊號是否為H之表示資訊通知控制部60較佳。又在位置感應電路62有多數端子之場合,只與一個連結器36連接時,在與該連結器36連接的該位置感應電路62之輸子端子以外的輸入端子,供給L邏輯之訊號。
圖8示連結器36的構造之一例,該連結器36配有,元件腳端72,用以與元件測試用電路58及電子元件200連接;以及診斷用腳端74,用以與診斷用電路70及診斷用解碼器38連結。因有這樣的構造,故在測試裝置100設定要做電子元件200的測試後,不需要變更該設定,就可確認該測試裝置100是否已正確設定。在各個連結器36,該些元件腳端72與診斷用腳端74,用預定的腳端配置設置較佳。又連接診斷用測試模組50-1的連結器36,用其診斷用腳端74與診斷解碼器38及診斷用測試模組50-1連接。
圖9示配置檔的資料構造之一例。如圖9所示,配置記憶體12預先容納有配置檔,在該配置檔記錄槽溝20的識別編號(slot)、在各槽溝20設置的測試模組名稱(Board Name)、表示各槽溝20有否設置測試模組50的存在資訊(Existance)、該測試模組50的製造者識別資訊(Vendor ID)、該測試模組50的識別資訊(Module ID)、表示該測試模組50設置的物理位置之物理編號(Physical)、該測試模組50的製造型號(Product ID)、該測試模組50的製造編號(Product S/N)、連接該測試模組50的該總線開關部18的輸出埠編號、連接該測試模組50的連結器36之識別編號(PB1、PB2)、以及連接該測試模組50的該總線開關部18的輸出埠編號(Bus Port)。
圖10示測試裝置100的配置方法之一例的流程圖。首先,進行測試電子元件200的開關電路32之設定,並固
定該設定。其次判定該設定是否已固定(S300)。當該設定未被固定之場合,進行失敗(Fail)處理(S304),停止配製作業。在該設定已固定之場合,判定在所定的槽溝20有無設置診斷用的測試模組50-1(S302)。
在所定的槽溝20沒有設置診斷用測試模組50-1之場合,進行失敗處理(S304),停止配製作業。在所定的槽溝20有設置診斷用測試模組50-1之場合,取得在配置中設定的物理編號的最大值(Module-max)(S306)。
其次,變化物理編號由1至Module-max,在各物理編號對應的連結器36,順次供給診斷用訊號(診斷用訊號供給步驟S308)。
其次,檢測診斷用訊號有否通過各連結器36,供給任一個測試模組50(訊號檢測步驟S310)。然後依據訊號檢測步驟S310的檢測結果,檢測各輸出埠是否與任一個連結器36連接(位置檢測步驟S312)。S310及S312的處理,可在S301中每次供給任一個連結器36診斷用訊號時,重複進行。
圖11為S308、S310、及S312之處理的詳細說明之流程圖。首先指定要診斷連接關係的連結器36(S314)。在此,指定連結器的識別編號1(PB-Jno=1)。
然後,在診斷用的測試模組50-1發生供給指定的連結器36的診斷用訊號(S316)。指定連結器識別編號1之場合,例如測試模組50-1發生用二進位數表示1的診斷用訊號。
其次,指定物理編號(S318),此處指定物理編號1(Module-no1)。然後,由配置檔取得對應該物理編號的連結器36之識別編號(PB-connector=PB1)(S320)。在此,當該測試模組50與多數的連結器36連接之場合,在S320,可取得對應該物理編號的多數個連結器識別編號(例如PB-connector=PB1及PB2)。
其次,比較在S314指定的連結器識別編號(PB-Jno),與S320取得的連結器識別編號(PB-connector)(S322)。在PB-connector=PB-Jno之場合,再檢測該物理編號對應的測試模組50的診斷用電路70,有否供給H邏輯的診斷用訊號(S324)。該測試模組50的診斷用電路70,有否供給H邏輯的診斷訊號,例如可依據由該診斷用電路70向對應該物理編號的總線開關部18的輸出埠之輸出訊號檢測。亦即,依據在輸出埠輸出的訊號,可檢測出在診斷用電路70的輸入端子(Loc-SENSE)是否有H邏輯的診斷用訊號供給。
在PB-connector=PB-Jno之場合,在開關電路32的設定正確時,可對該物理編號對應之測試模組50供給H邏輯的診斷訊號,故在檢測出在該診斷用電路70有H邏輯的診斷訊號供給之場合,進行Pass處理(S326);沒有檢測出之場合,進行Fail處理(S330)。
又在S322,在非PB-connector=PB-Jno之場合,亦檢測該物理編號對應的測試模組50的診斷電路70,有否供給H邏輯的診斷用訊號(S328)。在非PB-connector=PB-Jno
之場合,在開關電路32的設定正確時,可對該物理編號對應之測試模組50供給L邏輯的訊號。故在該診斷用電路70檢測出有H邏輯的診斷用訊號供給時,進行Fail處理(S330)。檢測出有L邏輯的訊號供給之場合,進行Pass處理(S326)。
然後,在S306判定指定的物理編號是否與所得之物理編號的最大值加1相等,可判定是否已處理全部之物理編號(S322)。有未處理的物理編號之場合,將指定的該物理編號加1(S334),重複處理S320~S332。在全部的物理編號處理完之場合,再判定指定的連結器識別編號是否大於已知的連結器數量,來判斷是否與對全部的連結器36進行診斷(S336)。有未診斷的連結器36之場合,在指定的連結器識別編號加1(S338),再重複S316~S336的處理。再對全部的連結器36診斷完畢之場合,即停止配置之處理。
由上述之處理,能夠診斷出全部的連結器36是否與正確的輸出埠或槽溝20等連接。
由以上說明可知,依本發明可防止在測試模組50連接錯誤之場合,損壞電子元件200。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧系統控制器
62‧‧‧定位感應電路
12‧‧‧配置記憶體
64‧‧‧識別記憶體
14‧‧‧中樞
66‧‧‧緩衝器
16‧‧‧位置
68‧‧‧負載電阻
18‧‧‧總線開關部
70‧‧‧診斷用電路
20‧‧‧槽溝
72‧‧‧元件腳端
30‧‧‧元件介面
74‧‧‧診斷用腳端
32‧‧‧開關電路
80‧‧‧診斷用解碼器
34‧‧‧工作特性基板
82‧‧‧數位類比變換器
36‧‧‧連結器
84‧‧‧電力放大電路
38‧‧‧診斷用解碼器
86‧‧‧開關
39‧‧‧腳端
88‧‧‧開關控制部
50‧‧‧測試模組
100‧‧‧測試裝置
52‧‧‧診斷用訊號發生部
200‧‧‧電子元件
54‧‧‧緩衝器
56‧‧‧電壓移動電路
58‧‧‧元件測試用電路
60‧‧‧控制部
圖1示本發明實施例的測試裝置100之構造的一例。
圖2示元件介面30的概念圖之一例。
圖3示各連接器36的構造之一例。
圖4示發生電源電力的測試模組50的構造之一部分,及連結器之構造的一部分。
圖5示工作特性基板34之構造的一例。
圖6示診斷用測試模組50-1的構造之一例。
圖7示其他的測試模組50的構造之一例。
圖8示連結器36的構造之一例。
圖9示配置檔的資料構造之一例。
圖10示測試裝置100的配置方法之一例的流程圖。
圖11示詳細說明S308、S310、S312的處理步驟之流程圖。
10‧‧‧系統控制器
12‧‧‧配置記憶體
14‧‧‧中樞
16‧‧‧位置
18‧‧‧總線開關部
20‧‧‧槽溝
30‧‧‧元件介面
32‧‧‧開關電路
34‧‧‧工作特性基板
50‧‧‧測試模組
60‧‧‧控制部
100‧‧‧測試裝置
200‧‧‧電子元件
Claims (6)
- 一種測試電子元件的測試裝置,包括:一控制部,可依據為測試該電子元件預先訂定的測試程序發生控制訊號;及多數的測試模組,包含可依據該控制訊號發生測試訊號供給該電子元件的測試模組,以及用於產生電力源以供給該電子元件的測試模組;以及一元件介面,設有多數的連結器與該些多數的測試模組對應連接,可將該對應的測試模組所產生的該測試訊號或該電力源,供給該電子元件的預定之腳端;發生電源電力供給該電子元件的該測試模組,僅在與該些多數之連結器之中的預選定之連結器連接之場合輸出該電源電力;與該預選定的連結器不連接之場合不輸出該電源電力。
- 如申請專利範圍第1項所述的測試電子元件的測試裝置;該些連結器各在所定之位置設有二個檢測用腳端;連接該發生電源電力之測試模組的該預選定之連結器的二個檢測用腳端形成短路;該預選定之連結器以外的該些連結器的該二個檢測用腳端不形成短路;該發生電源電力的測試模組,先檢測其連接之連結器的該二個檢測用腳端是否短路,在該二個檢測用腳端短路之場合,才供給該電子元件電源電力。
- 如申請專利範圍第2項所述的測試電子元件的測試裝置,其中之發生電源電力的該測試模組設有:開關,可切換該發生的電源電力是否向外部輸出;以及開關控制部,與對應的該連結器的該二個檢測用腳端連接,檢測該二個檢測用腳端是否短路,依據檢測結果控制該開關。
- 如申請專利範圍第1項所述的測試電子元件的測試裝置,其中該些測試模組包含診斷用的測試模組。
- 如申請專利範圍第4項所述的測試電子元件的測試裝置,其中之該元件介面更含有診斷用解碼器,可將該診斷用的測試模組輸出的診斷用訊號,通過各該些連結器,順次供給各個該些測試模組;該控制部,檢測出通過各該連結器的前述之診斷用訊號供給那一個測試模組,依據該檢測結果檢查各該些測試模組是否與設定的該連結器連接,在該發生電源電力的測試模組與前述之預定的連結器連接之場合,由該測試模組供給該電子元件前述之電源電力。
- 如申請專利範圍第2項或第5項所述的測試電子元件的測試裝置,其中之該元件介面,更設有開關電路,可切換各該些測試模組與任一個該些連結器連接。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2004/018664 WO2006064551A1 (ja) | 2004-12-14 | 2004-12-14 | 試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200636258A TW200636258A (en) | 2006-10-16 |
TWI386660B true TWI386660B (zh) | 2013-02-21 |
Family
ID=36587616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094142897A TWI386660B (zh) | 2004-12-14 | 2005-12-06 | 測試裝置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7265569B2 (zh) |
JP (1) | JP4294053B2 (zh) |
TW (1) | TWI386660B (zh) |
WO (1) | WO2006064551A1 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3875254B2 (ja) * | 2005-05-30 | 2007-01-31 | 株式会社アドバンテスト | 半導体試験装置及びインターフェースプレート |
US8760183B2 (en) * | 2008-11-14 | 2014-06-24 | Teradyne, Inc. | Fast open circuit detection for open power and ground pins |
JP5053353B2 (ja) * | 2009-12-07 | 2012-10-17 | 株式会社バッファロー | 接続確認システム及び本体機器 |
KR20140035590A (ko) * | 2012-09-14 | 2014-03-24 | 삼성전자주식회사 | 전자장치와 그 제어방법 |
CN103744014B (zh) * | 2013-12-24 | 2016-07-06 | 北京微电子技术研究所 | 一种sram型fpga单粒子辐照试验测试系统及方法 |
CN105676720B (zh) * | 2014-11-21 | 2018-06-08 | 北京圣涛平试验工程技术研究院有限责任公司 | Cpu中子单粒子效应试验控制方法与装置 |
CN104505125B (zh) * | 2014-12-04 | 2018-07-13 | 中国科学院微电子研究所 | 一种多通道sram单粒子测试方法及装置 |
CN110133486B (zh) * | 2019-06-13 | 2021-06-18 | 上海安路信息科技股份有限公司 | Fpga的管脚桥接短路测试方法 |
CN110133481B (zh) * | 2019-06-13 | 2021-08-06 | 上海安路信息科技股份有限公司 | Io桥接短路的测试方法及测试电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5426361A (en) * | 1991-09-09 | 1995-06-20 | Simmons; Selwyn D. | Electronic reconfigurable interconnect system |
US5929651A (en) * | 1995-08-09 | 1999-07-27 | International Business Machines Corporation | Semiconductor wafer test and burn-in |
US20020053898A1 (en) * | 2000-09-18 | 2002-05-09 | Vahe Ademian | Multiport automatic calibration device for a multiport test system |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4397021A (en) * | 1981-06-15 | 1983-08-02 | Westinghouse Electric Corp. | Multi-processor automatic test system |
JP2641816B2 (ja) * | 1991-07-23 | 1997-08-20 | 三菱電機株式会社 | 半導体集積回路の測定方法 |
US5302022A (en) * | 1992-12-22 | 1994-04-12 | Vlsi Technology, Inc. | Technique for measuring thermal resistance of semiconductor packages and materials |
JP3631275B2 (ja) * | 1994-12-22 | 2005-03-23 | 株式会社アドバンテスト | 半導体試験装置のピン試験回路 |
JPH09166637A (ja) * | 1995-12-13 | 1997-06-24 | Advantest Corp | デバイスインターフェイス部の結線検査装置 |
JP2004177160A (ja) * | 2002-11-25 | 2004-06-24 | Matsushita Electric Ind Co Ltd | 半導体装置の検査システム |
-
2004
- 2004-12-14 JP JP2006519038A patent/JP4294053B2/ja not_active Expired - Fee Related
- 2004-12-14 WO PCT/JP2004/018664 patent/WO2006064551A1/ja not_active Application Discontinuation
-
2005
- 2005-04-29 US US11/119,344 patent/US7265569B2/en not_active Expired - Fee Related
- 2005-12-06 TW TW094142897A patent/TWI386660B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5426361A (en) * | 1991-09-09 | 1995-06-20 | Simmons; Selwyn D. | Electronic reconfigurable interconnect system |
US5929651A (en) * | 1995-08-09 | 1999-07-27 | International Business Machines Corporation | Semiconductor wafer test and burn-in |
US20020053898A1 (en) * | 2000-09-18 | 2002-05-09 | Vahe Ademian | Multiport automatic calibration device for a multiport test system |
US20030173978A1 (en) * | 2000-09-18 | 2003-09-18 | Adamian Vahe?Apos; A. | Method and apparatus for calibrating a multiport test system for measurement of a dut |
Also Published As
Publication number | Publication date |
---|---|
US7265569B2 (en) | 2007-09-04 |
JPWO2006064551A1 (ja) | 2008-06-12 |
JP4294053B2 (ja) | 2009-07-08 |
TW200636258A (en) | 2006-10-16 |
WO2006064551A1 (ja) | 2006-06-22 |
US20060125499A1 (en) | 2006-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI386660B (zh) | 測試裝置 | |
JP4842823B2 (ja) | 試験装置、コンフィグレーション方法、及びデバイスインターフェース | |
US7472321B2 (en) | Test apparatus for mixed-signal semiconductor device | |
TWI546545B (zh) | 輔助測試電路及具有該輔助測試電路之晶片及電路板 | |
US20130181737A1 (en) | Test system and test method for pcba | |
JP2010139442A (ja) | 試験装置および診断方法 | |
JP2608208B2 (ja) | 半導体回路素子とその試験処理方法 | |
JPH09211076A (ja) | 回路基板検査装置および半導体回路 | |
US6765403B2 (en) | Test circuit and test method for protecting an IC against damage from activation of too many current drawing circuits at one time | |
CN114384341A (zh) | 自检测电路系统、自检测芯片及电路系统自检测方法 | |
CN111147318B (zh) | 网络连接埠测试治具 | |
JP5202401B2 (ja) | 試験装置およびキャリブレーション方法 | |
JP2008203073A (ja) | 半導体試験装置 | |
JPH0954143A (ja) | 半導体試験装置における並列接続する電圧発生器及びコンタクト試験方法 | |
EP1435004B1 (en) | Test circuit | |
JP2004020413A (ja) | 多機種対応型電源検査装置 | |
CN117083530A (zh) | 用于检查电缆的电子装置和检查方法 | |
JP2001124821A (ja) | テストバーンイン装置、及びテストバーンイン装置における制御方法 | |
JP2004045325A (ja) | バーンインボードとバーンイン試験方法 | |
JP4893962B2 (ja) | 半導体試験装置 | |
JP5040790B2 (ja) | 半導体試験装置の診断ボード | |
JP2002257892A (ja) | 汎用型バーンインボード | |
JP2001327188A (ja) | モータ制御システムの自己診断方法 | |
KR19980072884A (ko) | 모듈 보드의 컨넥터 체결상태 검사장치 | |
JP2009180501A (ja) | Dclデバイスおよびそれを用いた半導体試験装置 |