JP2009180501A - Dclデバイスおよびそれを用いた半導体試験装置 - Google Patents
Dclデバイスおよびそれを用いた半導体試験装置 Download PDFInfo
- Publication number
- JP2009180501A JP2009180501A JP2008016986A JP2008016986A JP2009180501A JP 2009180501 A JP2009180501 A JP 2009180501A JP 2008016986 A JP2008016986 A JP 2008016986A JP 2008016986 A JP2008016986 A JP 2008016986A JP 2009180501 A JP2009180501 A JP 2009180501A
- Authority
- JP
- Japan
- Prior art keywords
- input
- dcl
- output
- terminals
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】従来のDCLデバイスは、被試験半導体の入力専用ピン、出力専用ピン、入出力兼用ピンのいずれにも対応できるという柔軟性はあるが、DCLデバイスは一般に効果であり、かつ1つのピンにしか対応できないので、消費電力、実行面積が大きくなってしまうという課題を解決する。
【解決手段】2つ以上の端子を具備し、ドライバを介してこれらの端子にパターン信号を出力すると共に、これらの端子に負荷を接続し、かつこれらの端子からの入力信号を選択して比較器に入力するようにした。また、このDCLデバイスを半導体試験装置に用いた。使用するDCLデバイスの数を削減できるので、低消費電力化、小型化、コストダウンが可能になる。また、1つのデバイスで入力専用、出力専用、入出力兼用のいずれのピンにも対応できるので、デバイスの種類を削減できる。
【選択図】 図1
【解決手段】2つ以上の端子を具備し、ドライバを介してこれらの端子にパターン信号を出力すると共に、これらの端子に負荷を接続し、かつこれらの端子からの入力信号を選択して比較器に入力するようにした。また、このDCLデバイスを半導体試験装置に用いた。使用するDCLデバイスの数を削減できるので、低消費電力化、小型化、コストダウンが可能になる。また、1つのデバイスで入力専用、出力専用、入出力兼用のいずれのピンにも対応できるので、デバイスの種類を削減できる。
【選択図】 図1
Description
本発明は、被測定半導体に信号を出力し、負荷を接続し、また被試験半導体からの信号を判別するDCLデバイスおよびそれを用いた半導体試験装置に関し、設計制約の少ないDCLデバイスおよびそれを用いた半導体試験装置に関するものである。
半導体試験装置は、被試験半導体に信号を与え、この被試験半導体の出力信号を判別することにより、半導体の試験を行う装置である。図6に半導体試験装置で用いられるピンエレクトロニクスの構成を示す。
図6において、10はピンエレクトロニクスであり、パターン発生部、判定部、設定部を含む制御部11、DCLデバイス12〜14、OUTリレー15〜17で構成される。試験の際には、OUTリレー15〜17は必要に応じてオンにされる。
DCLデバイス12〜14は、それぞれ被試験半導体20に信号を供給するドライバDRV、被試験半導体20からの信号を判定する比較器CMP、被試験半導体20に接続する負荷LOADで構成される。DCLデバイス12〜14は、それぞれOUTリレー15〜17を介して被試験半導体20に接続される。
制御部11内のパターン発生部は、被試験半導体20を試験するプログラムに応じたパターン信号を発生し、DCLデバイス12〜14内のドライバDRVに出力する。ドライバDRVは事前に設定されたDC電圧レベル、振幅に変換してこのパターン信号を被試験半導体20に出力する。
比較器CMPには被試験半導体20からの信号が入力される。比較器CMPは事前に設定されたDC判定レベルと被試験半導体20からの信号を比較し、その比較結果を制御部11内の判定部に出力する。また、必要に応じて負荷LOADが被試験半導体20に接続される。
被試験半導体20のピンが入出力可能な双方向のピンであり、試験中に入力と出力を切り替える必要がある場合は、このピンに接続するピンエレクトロニクスのピンもまた双方向性でなければならない。このような双方向性のピンを試験するときは、まず試験するピンを入力モードに設定して試験信号を印加する。そしてドライバDRVの出力をハイインピーダンスまたは終端モードにし、試験するピンを出力モードに設定して、その出力信号を比較器CMPに入力して判定を行う。
このような試験を高速に行うためには、信号出力モードと信号判定モードを高速で切り替えなければならない。そのため、通常DCLデバイスはモード切り替え用高速入出力端子を備えている。
図7にピンエレクトロニクスの他の構成を示す。なお、図6と同じ要素には同一符号を付し、説明を省略する。図7において、ピンエレクトロニクス30には、制御部11、DCLデバイス12、13、OUTリレー15〜17の他にドライバ専用デバイス31が含まれている。ドライバ専用デバイス31にはドライバDRVのみ内蔵されている。従って、被試験半導体20に信号を出力するのみであり、被試験半導体20からの信号を判定する機能は有していない。
なお、ピンエレクトロニクスには図6、図7で説明した要素の他に、パターン発生機能、合否判定機能、DC電圧計測機能、各部の設定機能などがあるが、本発明には直接関係がないので、説明を省略する。
特開2003−057298号公報
しかしながら、このような半導体試験装置のピンエレクトロニクスには次のような課題があった。図6に示したDCLデバイスは入出力の両機能が備わっている。そのため、被試験ピンが入力専用、出力専用、入出力兼用のいずれにも対応することができるので、被試験半導体への適応性が高いという利点がある。
しかし、このようなDCLデバイスは一般的に高価であり、かつチャンネル当たりの消費電力が高く、実装面積が大きいという欠点がある。そのため、DCLデバイスのみで構築すると、ピンエレクトロニクスが大型になり、かつ高価になってしまうという課題があった。
信号出力専用のドライバ専用デバイス31はDCLデバイスに比べて安価であり、かつチャンネル当たりの消費電力が小さく、さらに1デバイスに包含されるチャンネル数を多くできるという利点がある。そのため、ドライバ専用デバイスを用いるとピンエレクトロニクスを小型化、低消費電力化でき、かつ安価に製造することができる。
しかし、図7の構成にも次のような課題があった。
(1)ドライバ専用デバイスとDCLデバイスの両方を持たなければならないため、在庫品種が増加する。
(2)ドライバ専用デバイスとDCLデバイスの両方を開発しなければならないので、開発工数が増加する。
(3)ドライバ専用デバイスでは双方向性のピンを試験することができないので、同一のピン属性として扱うことができない。そのため、種々の被試験半導体と接続するためのプローブカードやDUTボードの設計制約が大きくなり、コストが上昇する。
(4)被試験半導体に双方向性ピンが多い場合はドライバ専用ピンが余ってしまい、試験装置のリソースを有効に活用することができない。
(1)ドライバ専用デバイスとDCLデバイスの両方を持たなければならないため、在庫品種が増加する。
(2)ドライバ専用デバイスとDCLデバイスの両方を開発しなければならないので、開発工数が増加する。
(3)ドライバ専用デバイスでは双方向性のピンを試験することができないので、同一のピン属性として扱うことができない。そのため、種々の被試験半導体と接続するためのプローブカードやDUTボードの設計制約が大きくなり、コストが上昇する。
(4)被試験半導体に双方向性ピンが多い場合はドライバ専用ピンが余ってしまい、試験装置のリソースを有効に活用することができない。
従って本発明の目的は、1つのデバイスに入出力いずれにも対応することができる少なくとも2つの端子を具備させるようにして、小型、安価でかつ低消費電力のDCLデバイスおよびそれを用いた半導体試験装置を提供することにある。
このような課題を解決するために、本発明のうち請求項1記載の発明は、
n(n>1)個の端子と、
前記端子の各々に対応し、その出力をハイインピーダンスまたは終端モードにすることができ、かつ入力された信号を対応する前記端子に出力するn個のドライバと、
前記端子から入力される信号が入力され、これらの信号から最小1個、最大(n−1)個の信号を選択して出力する第1のマルチプレクサと、
前記第1のマルチプレクサが選択した信号が入力される、最小1個、最大(n−1)個の比較器と、
その入力端子が前記端子に接続され、これらの入力端子から最小1個、最大(n−1)個の入力端子を選択してその出力端子に接続する第2のマルチプレクサと、
前記第2のマルチプレクサの出力端子に接続される、最小1個、最大(n−1)個の負荷と、
を具備したものである。デバイスを小型化、低消費電力化でき、かつデバイスの汎用性が高まる。
n(n>1)個の端子と、
前記端子の各々に対応し、その出力をハイインピーダンスまたは終端モードにすることができ、かつ入力された信号を対応する前記端子に出力するn個のドライバと、
前記端子から入力される信号が入力され、これらの信号から最小1個、最大(n−1)個の信号を選択して出力する第1のマルチプレクサと、
前記第1のマルチプレクサが選択した信号が入力される、最小1個、最大(n−1)個の比較器と、
その入力端子が前記端子に接続され、これらの入力端子から最小1個、最大(n−1)個の入力端子を選択してその出力端子に接続する第2のマルチプレクサと、
前記第2のマルチプレクサの出力端子に接続される、最小1個、最大(n−1)個の負荷と、
を具備したものである。デバイスを小型化、低消費電力化でき、かつデバイスの汎用性が高まる。
請求項2記載の発明は
請求項1記載のDCLデバイスと同じ構成を具備したDCL部を少なくとも2個同じパッケージに封入したものである。実装密度を高めることができる。
請求項1記載のDCLデバイスと同じ構成を具備したDCL部を少なくとも2個同じパッケージに封入したものである。実装密度を高めることができる。
請求項3記載の発明は、
請求項1記載のDCLデバイスと同じ構成を具備した第1のDCL部と、
ドライバと、このドライバの出力端子側にその入力端子が接続される比較器と、この比較器の入力端子側に接続される負荷で構成される第2のDCL部と、
を各々少なくとも1つ具備したものである。被試験半導体のピンが通常より多い場合や逆に少ない場合に対応できる。
請求項1記載のDCLデバイスと同じ構成を具備した第1のDCL部と、
ドライバと、このドライバの出力端子側にその入力端子が接続される比較器と、この比較器の入力端子側に接続される負荷で構成される第2のDCL部と、
を各々少なくとも1つ具備したものである。被試験半導体のピンが通常より多い場合や逆に少ない場合に対応できる。
請求項4記載の発明は、請求項1乃至請求項3いずれかに記載の発明において、
ドライバ専用デバイスを具備したものである。出力信号が多い場合に有効である。
ドライバ専用デバイスを具備したものである。出力信号が多い場合に有効である。
請求項5記載の発明は、
n(n>1)個の端子と、
前記端子の各々に対応し、その出力をハイインピーダンスまたは終端モードにすることができ、かつ入力された信号を対応する前記複数の端子に出力するn個のドライバと、
前記端子の各々に対応し、対応する端子から入力された信号が入力されるn個の比較器と、
前記比較器の出力が入力され、これらの入力を選択して出力するマルチプレクサと、
前記端子に接続され、
一定の電流を出力する電流源と、
ブリッジ状に接続されたダイオードと、
前記電流源の出力電流を前記ダイオードに選択して流すスイッチと、
前記スイッチを制御する制御回路と、
で構成される負荷と、
を具備したものである。高周波特性を改善することができる。
n(n>1)個の端子と、
前記端子の各々に対応し、その出力をハイインピーダンスまたは終端モードにすることができ、かつ入力された信号を対応する前記複数の端子に出力するn個のドライバと、
前記端子の各々に対応し、対応する端子から入力された信号が入力されるn個の比較器と、
前記比較器の出力が入力され、これらの入力を選択して出力するマルチプレクサと、
前記端子に接続され、
一定の電流を出力する電流源と、
ブリッジ状に接続されたダイオードと、
前記電流源の出力電流を前記ダイオードに選択して流すスイッチと、
前記スイッチを制御する制御回路と、
で構成される負荷と、
を具備したものである。高周波特性を改善することができる。
請求項6記載の発明は、
所定のパターン信号を発生するパターン発生部、入力された信号から被試験半導体の良否を判定する判定部、および設定部を具備した制御部と、
請求項1乃至請求項5いずれかに記載の、少なくとも1個のDCLデバイスと、
前記DCLデバイスの、被試験半導体が接続される側の端子に接続されたリレーと、
を具備したものである。小型化、低消費電力化、コストダウンが容易になる。
所定のパターン信号を発生するパターン発生部、入力された信号から被試験半導体の良否を判定する判定部、および設定部を具備した制御部と、
請求項1乃至請求項5いずれかに記載の、少なくとも1個のDCLデバイスと、
前記DCLデバイスの、被試験半導体が接続される側の端子に接続されたリレーと、
を具備したものである。小型化、低消費電力化、コストダウンが容易になる。
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項1,2,3,4,5および6の発明によれば、DCLデバイスを、少なくとも2つの端子を具備し、ドライバを介してこれらの端子にパターン信号を出力すると共に、これらの端子に負荷を接続し、かつこれらの端子からの入力信号を選択して比較器に入力する構成とした。また、このDCLデバイスを半導体試験装置に用いた。
請求項1,2,3,4,5および6の発明によれば、DCLデバイスを、少なくとも2つの端子を具備し、ドライバを介してこれらの端子にパターン信号を出力すると共に、これらの端子に負荷を接続し、かつこれらの端子からの入力信号を選択して比較器に入力する構成とした。また、このDCLデバイスを半導体試験装置に用いた。
1つのデバイスで被試験半導体の入力専用、出力専用、入出力兼用ピンのいずれにも対応できる少なくとも2つの端子を有しているので、被試験半導体の特性に柔軟に対応することができ、かつデバイスの数を削減することができる。そのため、半導体試験装置の低消費電力化、小型化、コストダウンを達成することができるという効果がある。
また、設定信号によって容易に端子の属性を変更することができるので、デバイスの種類を削減することができる。従って、デバイスの開発工数が削減でき、かつ在庫の種類を少なくすることができるので、製造が容易になるという効果もある。さらに、プローブカードやDUTボードへの配線制約が少なくなるので、総合的な開発工数の削減、およびコストダウンが可能になるという効果もある。
以下本発明を図面を用いて詳細に説明する。図1は本発明に係るDCLデバイスの構成図である。このDCLデバイスは、半導体試験装置のピンエレクトロニクスに用いられる。
図1において、40はDCLデバイスであり、ドライバ41および47、比較器43、マルチプレクサ44および45、負荷46、抵抗42および48で構成される。ドライバ41と47の出力側の記号49は、これらのドライバの出力をハイインピーダンスまたは終端モードに設定することができることを表している。なお、終端モードとは抵抗(通常50Ω)で出力端子を終端することをいう。
また、3つの入力端子DIN1、DIN2、SELと、1つの出力端子DOUT、および2つの入出力端子IO1、IO2を具備している。DCLデバイス40は通常1つのLSI上に形成され、1つのパッケージ内に封入される。
入力端子DIN1、DIN2にはピンエレクトロニクス内のパターン発生部(図6参照)が発生するパターン信号が入力される。出力端子DOUTが出力する信号はピンエレクトロニクス内の判定部(図6参照)に入力される。入力端子SELにはピンエレクトロニクスの設定部(図6参照)の出力信号が入力される。また、入出力端子IO1、IO2はOUTリレーを介して被試験半導体に接続される。
抵抗42はドライバ41の出力端子と入出力端子IO1の間に接続される。同様に、抵抗48はドライバ47の出力端子と入出力端子IO2との間に接続される。ドライバ41、47は、入力されたパターン信号を事前に設定されたDC電圧レベル、振幅の信号に変換し、それぞれ抵抗42、48を介して入出力端子IO1、IO2に出力する。
マルチプレクサ44、45は2つの入力端子と1つの出力端子を具備しており、入力端子SELに印加された信号に基づいて2つの入力端子のいずれかを選択して出力端子に接続する。
入出力端子IO1、IO2から入力された被試験半導体の出力信号はマルチプレクサ44に入力される。マルチプレクサ44は入力端子SELから入力された設定信号に基づいて入出力端子IO1またはIO2から入力された信号のどちらかを選択し、比較器43に出力する。比較器43は、予め設定されたDC判定レベルと入力された信号を比較し、その比較結果を出力端子DOUTに出力する。
入出力端子IO1、IO2はマルチプレクサ45の2つの入力端子に接続される。マルチプレクサ45は入力端子SELから入力された設定信号に基づいて入出力端子IO1またはIO2から入力された信号のどちらかを選択し、この選択した入力端子と出力端子を接続する。これによって、負荷46を被試験半導体に接続し、また切り離すことができる。負荷46は、例えば一定電流を流す定電流負荷が用いられる。なお、入出力端子IO1、IO2は端子に、マルチプレクサ44、45はそれぞれ第1、第2のマルチプレクサに相当する。
このDCLデバイス40は、被試験半導体に接続する入出力端子IO1、IO2を入力端子として用いることもでき、また出力端子として用いることもできる。IO1を入力端子として用いるときは、ドライバ41の出力をハイインピーダンスまたは終端モードにし、マルチプレクサ44を操作して入出力端子IO1から入力した信号を比較器43に出力するようにする。このとき、IO2はパターン信号を出力する出力端子として用いることができる。
同様に、入出力端子IO2を入力端子として用いるときは、ドライバ47の出力をハイインピーダンスまたは終端モードにし、マルチプレクサ44を操作して入出力端子IO2から入力した信号を比較器43に出力するようにする。このとき、入出力端子IO1はパターン信号を出力する出力端子として用いることができる。
また、ドライバ41、47の出力をオンにしてパターン信号を入出力端子IO1、IO2に出力し、その後ハイインピーダンスまたは終端モードに設定してマルチプレクサ44を操作してIO1、IO2の信号を比較器43に入力することにより、被試験半導体の入出力端子に対応することもできる。さらに、マルチプレクサ45を制御することにより、負荷46を接続することもできる。
なお、この実施例ではドライバおよび入出力端子の数を2としたが、3以上にすることもできる。この場合、ドライバと入出力端子を1対1に対応させ、各ドライバの出力を対応する入出力端子に出力する。また、各入出力端子から入力された信号はマルチプレクサ44に入力される。マルチプレクサ44は入力された信号から少なくとも1個の信号を選択し、比較器43に出力する。比較器43の個数は、マルチプレクサ44が選択する信号の数に等しい値とされる。
また、マルチプレクサ45の入力端子は入出力端子と接続される。マルチプレクサ45は少なくとも1個の入力端子を選択して出力端子に接続する。この出力端子には負荷46が接続される。負荷46の数はマルチプレクサ45の出力端子の数と等しくされる。
ドライバの数をn(n>1)とすると、入出力端子の数、およびマルチプレクサ44、45の入力端子の数もnとされる。マルチプレクサ44、45は最小1個、最大(n−1)個の信号または入力端子を選択する。比較器43の数はマルチプレクサ44が選択する信号の数と同じで最小1個、最大(n−1)個になる。また、負荷46の数はマルチプレクサ45が選択する入力端子の数と同じで最小1個、最大(n−1)個になる。
図2に、このDCLデバイスを半導体試験装置のピンエレクトロニクスに用いた例を示す。なお、図1、図7と同じ要素には同一符号を付し、説明を省略する。図2において、50はピンエレクトロニクスであり、パターン発生部、判定部、設定部を含む制御部11、3個のDCLデバイス40、およびDCLデバイス40の入出力端子IO1、IO2と被試験半導体20間の経路中に配置された6個のOUTリレー15で構成される。この実施例ではOUTリレーを区別せず全て15としているが、この部分の構成は図6、図7と実質的に同じである。OUTリレー15はリレーに対応する。
DCLデバイス40の入力端子DIN1、DIN2、SEL、および出力端子DOUTはそれぞれ制御部11に接続される。より具体的には、入力端子DIN1、DIN2は制御部11内のパターン発生部に、入力端子SELは同設定部に、出力端子DOUTは同判定部に接続される。
このように、DCLデバイス40を用いることにより、前述したように同一構成で被試験半導体の入力ピン、出力ピン、入出力ピンのいずれにも対応することができ、かつ任意の端子に負荷を接続することもできる。なお、この実施例ではDCLデバイスを3個用いたが、2個あるいは4個以上用いてもよい。
図6に示すように、従来は被試験半導体20の端子毎にDCLデバイスが必要であったが、図1構成のDCLデバイスは1つで2個の端子に対応することができるので、使用するドライバ、比較器、負荷の数を半分にすることができる。そのため、小型化、低消費電力化が可能であり、かつコストダウンを図ることができる。
また、1種類のDCLデバイスで入力ピン、出力ピン、入出力ピンのいずれにも対応することができるので、DCLデバイスの種類を削減することができる。そのため、開発工数を削減し、製造が容易になる。さらに、プローブカードやDUTボードの配線制約が少なくなるので、設計製造が容易になり、さらなるコストダウンを図ることができる。
図3にDCLデバイスの他の実施例を示す。図3において、60はDCLデバイス、61および62はDCL部である。DCL部61、62は、図1のDCLデバイスと同じ構成を具備している。
DCL部61は入力端子DIN1a、SELa、DIN2a、出力端子DOUTa、入出力端子IO1a、IO2aを有し、DCL部62は入力端子DIN1b、SELb、DIN2b、出力端子DOUTb、入出力端子IO1b、IO2bを有している。このDCLデバイス60は1つのパッケージに封入されている。
このDCLデバイスは同じ構成のDCL部を2つ内蔵しているので、ピンエレクトロニクスのさらなる小型化、多ピン化を図ることができる。なお、3つ以上のDCL部を内蔵するようにしてもよい。
図4にDCLデバイスの他の実施例を示す。なお、図1と同じ要素には同一符号を付し、説明を省略する。図4において、70はDCLデバイスであり、DCL部71〜73を内蔵している。
DCL部71は図1のDCLデバイスと同じ構成を具備している。従って、被試験半導体の2つの入力ピン、出力ピン、入出力ピンに対応することができる。
DCL部72、73は、図6従来例のDCLデバイス12〜14と同じ構成を具備している。すなわち、入力端子DINa(b)、出力端子DOUTa(b)、入出力端子IOa(b)を持ち、1つの入力ピン、出力ピン、入出力ピンに対応することができる。DCL部72はDCL部71に比べて構成が簡単である。従って、被試験半導体の種類によってピン数が標準より多い場合や逆に少ない場合に用いて好適である。
なお、DCL部の個数は任意に設定することができる。また、用途によっては図3、図4のDCLデバイスに、図7のドライブ専用デバイス31を内蔵するようにしてもよい。
図5にDCLデバイスの他の実施例を示す。この実施例は、図1実施例のマルチプレクサ45と負荷46の代わりにダイオードブリッジを用いた負荷を用い、かつ入出力端子IO1、IO2の各々に比較器を対応させたものである。
図5において、80はDCLデバイスであり、ドライバ41および47、抵抗42および48、負荷81、比較器82および83、マルチプレクサ84で構成されている。
負荷81は、ブリッジ状に接続された4つのダイオードD1〜D4、負荷となる電流を供給する電流源IS1およびIS2、電流が流れる方向を決めるスイッチS1〜S4、このスイッチS1〜S4を制御する制御回路CTRLで構成されている。制御回路CTRLには入力端子SELから入力される設定信号が入力される。
ダイオードD1とD2のアノード間にはスイッチS1およびS2が直列に接続され、このスイッチS1,S2の接続点には定電流源IS1が接続される。ダイオードD3とD4のカソードの間にはスイッチS3およびS4が直列に接続され、このスイッチS3,S4の接続点には定電流源IS2が接続される。ダイオードD1のカソードとD4のアノードの接続点は入出力端子IO1に接続され、ダイオードD2のカソードとD3のアノードの接続点は入出力端子IO2に接続される。スイッチS1〜S4はトランジスタなどを用いたスイッチであり、そのオンオフは制御回路CTRLで制御される。
入出力端子IO1から入力された信号は比較器82に入力され、入出力端子IO2から入力された信号は比較器83に入力される。比較器82と83の出力はマルチプレクサ84に入力される。マルチプレクサ84は入力端子SELから入力された設定信号に基づいて比較器82と83の出力のいずれかを選択し、出力端子DOUTに出力する。
このような構成において、スイッチS1とS4を操作することにより、入出力端子IO1に電流源IS1、IS2の出力電流を流すかどうか、および電流の方向を制御することができる。また、スイッチS2とS3を操作することにより、入出力端子IO2に電流源IS1、IS2の出力電流を流すかどうか、および電流の方向を制御することができる。
この実施例では、入出力端子IO1、IO2の各々に比較器を用い、かつ負荷の切り替えにダイオードブリッジを使用したスイッチを用いた。そのため、高周波特性を改善することができる。なお、この実施例でも図1実施例と同じくドライバおよび入出力端子の数を3以上とすることができる。負荷81の構成を変えることにより、複数の入出力端子に定電流を流すようにすることもできる。
なお、図2のピンエレクトロニクスでは図1のDCLデバイスを用いたが、図3〜図5のDCLデバイス、あるいは図7のDCLデバイス12やドライブ専用デバイスを併用してもよい。用いるデバイスの種類および個数は任意に選択することができる。
また、用いるDCLデバイスやドライブ専用デバイスの種類や個数が異なる複数種類のピンエレクトロニクスを用意し、これらのピンエレクトロニクスを適宜組み合わせて半導体試験装置を構成するようにしてもよい。
また、図1〜図5に示す実施例の各DCLデバイス、図6および図7に示す従来例の各DCLデバイスにおいて、説明を簡単にするために、IO端子の入出力を切り替える信号(以下、I/O切替信号という)を図示していないが、実際は、パターン発生部からパターン信号に同期してI/O切替信号が入力されている。そして、被試験半導体からの出力をDCLデバイスのコンパレータで比較する時には、このI/O切替信号により、DCLデバイスのドライバをハイインピーダンスまたは終端モードにする。
11 制御部
15 OUTリレー
20 被試験半導体
40、60、70、80 DCLデバイス
41、47 ドライバ
42、48 抵抗
43、82、83 比較器
44、45、84 マルチプレクサ
46、81 負荷
50 ピンエレクトロニクス
61、62、71〜73 DCL部
D1〜D4 ダイオード
S1〜S4 スイッチ
IS1、IS2 電流源
CTRL 制御回路
15 OUTリレー
20 被試験半導体
40、60、70、80 DCLデバイス
41、47 ドライバ
42、48 抵抗
43、82、83 比較器
44、45、84 マルチプレクサ
46、81 負荷
50 ピンエレクトロニクス
61、62、71〜73 DCL部
D1〜D4 ダイオード
S1〜S4 スイッチ
IS1、IS2 電流源
CTRL 制御回路
Claims (6)
- n(n>1)個の端子と、
前記端子の各々に対応し、その出力をハイインピーダンスまたは終端モードにすることができ、かつ入力された信号を対応する前記端子に出力するn個のドライバと、
前記端子から入力される信号が入力され、これらの信号から最小1個、最大(n−1)個の信号を選択して出力する第1のマルチプレクサと、
前記第1のマルチプレクサが選択した信号が入力される、最小1個、最大(n−1)個の比較器と、
その入力端子が前記端子に接続され、これらの入力端子から最小1個、最大(n−1)個の入力端子を選択してその出力端子に接続する第2のマルチプレクサと、
前記第2のマルチプレクサの出力端子に接続される、最小1個、最大(n−1)個の負荷と、
を具備したことを特徴とするDCLデバイス。 - 請求項1記載のDCLデバイスと同じ構成を具備したDCL部を少なくとも2個同じパッケージに封入したことを特徴とするDCLデバイス。
- 請求項1記載のDCLデバイスと同じ構成を具備した第1のDCL部と、
ドライバと、このドライバの出力端子側にその入力端子が接続される比較器と、この比較器の入力端子側に接続される負荷で構成される第2のDCL部と、
を各々少なくとも1つ具備したことを特徴とするDCLデバイス。 - ドライバ専用デバイスを具備したことを特徴とする請求項1乃至請求項3いずれかに記載のDCLデバイス。
- n(n>1)個の端子と、
前記端子の各々に対応し、その出力をハイインピーダンスまたは終端モードにすることができ、かつ入力された信号を対応する前記複数の端子に出力するn個のドライバと、
前記端子の各々に対応し、対応する端子から入力された信号が入力されるn個の比較器と、
前記比較器の出力が入力され、これらの入力を選択して出力するマルチプレクサと、
前記端子に接続され、
一定の電流を出力する電流源と、
ブリッジ状に接続されたダイオードと、
前記電流源の出力電流を前記ダイオードに選択して流すスイッチと、
前記スイッチを制御する制御回路と、
で構成される負荷と、
を具備したことを特徴とするDCLデバイス。 - 所定のパターン信号を発生するパターン発生部、入力された信号から被試験半導体の良否を判定する判定部、および設定部を具備した制御部と、
請求項1乃至請求項5いずれかに記載の、少なくとも1個のDCLデバイスと、
前記DCLデバイスの、被試験半導体が接続される側の端子に接続されたリレーと、
を具備したことを特徴とする半導体試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008016986A JP2009180501A (ja) | 2008-01-29 | 2008-01-29 | Dclデバイスおよびそれを用いた半導体試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008016986A JP2009180501A (ja) | 2008-01-29 | 2008-01-29 | Dclデバイスおよびそれを用いた半導体試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009180501A true JP2009180501A (ja) | 2009-08-13 |
Family
ID=41034617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008016986A Pending JP2009180501A (ja) | 2008-01-29 | 2008-01-29 | Dclデバイスおよびそれを用いた半導体試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009180501A (ja) |
-
2008
- 2008-01-29 JP JP2008016986A patent/JP2009180501A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4689681B2 (ja) | 被試験デバイスのための電源としてパラメトリック測定ユニットを使用する方法及び装置 | |
JP2008145266A (ja) | デバイステスタ | |
JP2008524597A (ja) | パラメトリック測定ユニットを用いて被試験デバイスにおける電圧を検出する回路及び方法 | |
CN116699363A (zh) | 芯片测试电路、测试系统及测试方法 | |
US7913002B2 (en) | Test apparatus, configuration method, and device interface | |
KR100712090B1 (ko) | 반도체 집적회로 및 테스트 시스템 | |
JP5013895B2 (ja) | 半導体集積回路装置 | |
US7284171B2 (en) | Integrated circuit device | |
JP5347270B2 (ja) | 半導体装置及びその制御方法 | |
US7557587B2 (en) | Control apparatus, semiconductor integrated circuit apparatus, and source voltage supply control system | |
JP2009180501A (ja) | Dclデバイスおよびそれを用いた半導体試験装置 | |
JPWO2006064551A1 (ja) | 試験装置 | |
JP2005191522A (ja) | ウェハバーンインシステムにおけるvsパラメータ測定装置 | |
US7285974B2 (en) | Large scale integrated circuit | |
KR101884180B1 (ko) | 반도체검사장비 핀 드라이버 회로 | |
KR20040027889A (ko) | 집적 회로와 이를 포함하는 전자 회로 및 그 테스트 방법 | |
JP2010002315A (ja) | 半導体試験装置とそのdc特性試験方法 | |
CN1763555B (zh) | 半导体集成电路 | |
JP2021052122A (ja) | 半導体集積回路装置 | |
JP4061533B2 (ja) | Icテスタ | |
JP3053012B2 (ja) | 半導体装置の試験回路および試験方法 | |
CN220552940U (zh) | 芯片测试电路及测试系统 | |
JPH09211076A (ja) | 回路基板検査装置および半導体回路 | |
KR20030031789A (ko) | 복수의 반도체 집적 회로들을 병렬로 테스트하기 위한테스트 장치 | |
JP2009025054A (ja) | 半導体検査回路、および半導体検査方法 |