KR20040027889A - 집적 회로와 이를 포함하는 전자 회로 및 그 테스트 방법 - Google Patents

집적 회로와 이를 포함하는 전자 회로 및 그 테스트 방법 Download PDF

Info

Publication number
KR20040027889A
KR20040027889A KR10-2004-7002151A KR20047002151A KR20040027889A KR 20040027889 A KR20040027889 A KR 20040027889A KR 20047002151 A KR20047002151 A KR 20047002151A KR 20040027889 A KR20040027889 A KR 20040027889A
Authority
KR
South Korea
Prior art keywords
input
output
contact
definable
converter
Prior art date
Application number
KR10-2004-7002151A
Other languages
English (en)
Other versions
KR100906513B1 (ko
Inventor
비에벤가알렉산더에스
반드로레온엠에이
드종프란시스쿠스지엠
루스베르그길라우메이에이
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20040027889A publication Critical patent/KR20040027889A/ko
Application granted granted Critical
Publication of KR100906513B1 publication Critical patent/KR100906513B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G01R31/318547—Data generators or compressors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G11C2029/3602—Pattern generator

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Electric Clocks (AREA)
  • Filters And Equalizers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

본 발명은 정상 동작 모드와 테스트 모드 간에서 전환가능한 집적 회로에 관한 것이다. 기능 회로 및 테스트 패턴 컨버터가 이 집적 회로의 입력 컨택트, 출력 컨택트 및 재규정가능한 컨택트 간에 접속된다. 테스트 모드 시에, 상기 테스트 패턴 컨버터는 출력 컨택트를 구동하고 상기 회로 구성에 따라서 상기 재규정가능한 컨택트를 구동시킨다. 상기 테스트 패턴 컨버터는 상기 재규정가능한 컨택트가 상기 회로 구성에 따라서 각기 입력 컨택트 또는 출력 컨택트로서 사용되면서 상기 입력 컨택트 및 상기 출력 컨택트에서의 신호들 간의 제 1 입출력 관계 및 제 2 입출력 관계를 제공하도록 구성된다. 상기 재규정가능한 컨택트가 각기 입력 컨택트 또는 출력 컨택트로서 사용되면서 스턱 엣 에러(stuck-at error) 및 교차 접속 에러(cross-connect error)를 테스트할 수 있도록 상기 관계들이 선택된다.

Description

집적 회로와 이를 포함하는 전자 회로 및 그 테스트 방법{ELECTRONIC CIRCUIT AND METHOD FOR TESTING}
통상적으로, 전자 회로를 테스트하는 방법은 바운더리 스캔 회로(boundary scan circuitry)를 사용하여 수행된다. 그러나, 이 바운더리 스캔 회로는 전용 테스트 핀을 갖는 집적 회로를 사용할 필요가 있는데, 이는 항상 바람직스러운 것만은 아니다.
PCT 특허 출원 번호 WO 99/39218은 바운더리 스캔 테스트에서 필요한 전용 테스트 컨택트를 사용하지 않거나 적어도 보다 적은 소수의 테스트 컨택트(여기서, "컨택트"는 가령 핀, 본드 패드 등을 포함하여 집적 회로가 외부 회로에 접속될 수 있게 하는 임의의 단자를 통상적으로 지칭함)를 사용하여 회로 테스트를 수생하는 집적 회로를 개시한다.
이 알려진 집적 회로는 테스트 모드로 전환될 수 있으며 이 모드에서는 이 집적 회로는 그의 입력 컨택트에서의 신호와 그의 출력 컨택트에서의 신호 간의 특정 관계를 실현할 수 있는 회로를 온(on) 상태로 스위치한다. 이 특정 관계는 출력 컨택트에서 관측가능한 집적 회로로의/로부터의 접속부의 장애(fault)들의 전체 세트를 일련의 입력 신호를 상기 접속부를 통해서 직접 회로로 공급함으로써 생성할 수 있도록 설계된다.
바람직하게는, 이 관측가능한 장애의 세트는 "스턱 엣 장애(stcuk-at fault)" 또는 "앤드 장애(and fault)"를 포함한다. 이러한 장애를 테스트하기 위해서, 몇몇 가능한 입력 신호 값에 대해서 만일 출력 컨택트로부터의 접속부 또는 임의의 입력 컨택트에서의 신호가 소정 로직 레벨에서 스턱되면(stuck) 또는 그의 로직 레벨이 출력 컨택트로부터의 접속부 또는 다른 입력 컨택트 상의 신호의 로직 레벨과 상관없이 변경되지 않는다면 출력에서의 예상된 무장애 신호(faul-free signal)로부터의 관측가능한 편차가 존재하도록 상기 특정 관계가 설정되어야 한다. WO 99/39218은 다음과 같은 요구 사항을 만족시키는 특정 관계를 사용하는 것을 개시한다.
(1) 각 컨택트의 입력 신호는 출력 컨택트 중 적어도 하나 상의 출력 신호에 영향을 주어야 한다.
(2) 각 출력 컨택트 상의 출력 신호는 입력 컨택트 중 두 개 이상의 입력 컨택트 상의 신호들의 "배타적 OR(exclusive or)"으로서 변해야 한다.
(3) 출력 컨택트 중 어떠한 두 개의 출력 컨택트 상의 출력 신호도 오직 동일한 입력 컨택트로부터의 입력 신호에만 의존해서는 안된다.
이 입출력 관계는 상호접속된 배타적 OR 게이트들의 세트를 사용함으로써 또는 입력 컨택트로부터의 신호에 의해서 어드레스되며 그의 데이터 출력이 테스트 모드에서 집적 회로의 출력 컨택트에 접속된 간단한 메모리를 사용함으로써 실현될 수 있다. 이는 전자 회로 내의 다른 회로로부터의 구동기를 사용하여 입력 컨택트로 신호를 제공하며 이 다른 회로로 출력 컨택트로부터의 결과적인 응답을 판독함으로써 집적 회로가 전자 회로 내에 실장된 후에 집적 회로로의 접속부를 테스트하는 것을 가능하게 한다.
그러나, 이러한 기술은 집적 회로의 몇 개의 컨택트가 집적 회로가 내장되어 있는 전자 회로에 따라서 입력으로서 또는 출력으로서 기능할 수 있다는 점을 고려하지 않았다. 이는 가령 데이터 워드 크기가 어드레스 폭 대신에 조절가능하게 되는 메모리를 갖는 경우이다. 보다 큰 워드 크기가 사용될 때 각 워드의 몇몇 비트는 보다 작은 크기의 보다 많은 수의 워드가 사용될 때 어드레스 컨택트로서 기능하는 컨택트 상에서 출력된다. 이 경우에, 집적 회로가 내장되어 있는 전자 회로 중 몇몇 회로가 고려가 되고 있는 컨택트를 구동시키며 나머지 전자 회로들은 단지 상기 컨택트로부터의 신호를 판독한다. 또 다른 전자 회로는 (재규정가능한 컨택트가 가령 메모리의 데이터 입력/출력 중 어느 하나로서 사용될 때) 집적 회로의 다른 출력을 판독하는 시간에 그 컨택트를 구동시킬 수는 없다.
재규정가능한 컨택트가 출력으로서 사용되는 회로에서 이 컨택트는 완벽한 테스트를 보장하기 위해서 테스트 패턴 컨버터에 의해서 그렇게 사용되어야 하지만, 출력으로서 재규정가능한 컨택트를 사용하지 않는 회로에서는 이 재규정가능한 컨택트에서의 신호는 관측될 수 없다. 따라서, 관측 결과의 세트가 불완전하며이로써 이 접속부에서의 몇몇 장애는 몇몇 전자 회로에서는 관측할 수 없게 남게 된다.
발명의 개요
무엇보다도, 본 발명의 목적은 테스트 동안에 집적 회로가 자신의 재규정가능한 컨택트가 입력으로서 기능하는 전자 회로에서 사용될 때 뿐만 아니라 집적 회로가 자신의 재규정가능한 컨택트가 출력 컨택트로서 사용되는 전자 회로에서 사용될 때에도 이 집적 회로로의 접속부의 테스트를 용이하게 하는 단일 집적 회로를 제공하는 것이다.
본 발명은 청구항 1에 따른 집적 회로를 제공한다. 이 집적 회로는 테스트 모드에서 제 1 입출력 관계 및 제 2 입출력 관계를 제공하며, 여기서 하나의 관계는 회로 구성에 의존하여 선택된다. 제 1 입출력 관계는 재규정가능한 컨택트를 입력 컨택트로 사용하며 제 2 입출력 관계는 재규정가능한 컨택트를 출력 컨택트로 사용한다. 이러한 관계들은 각기 입력 컨택트 및 출력 컨택트로서 사용된 재규정가능한 컨택트로 스턱 엣 에러(stuck-at error) 및 교차 접속 에러(cross-connect error)의 테스트를 가능하게 하도록 선택된다.
말하자면, 접속부를 통해서 그 입출력 관계의 입력에 제공될 수 있는 몇 개의 가능한 신호 값에 대해서, 만일 출력 컨택트로부터의 접속부 또는 임의의 입력 컨택트에서의 신호가 소정 로직 레벨에서 스턱되면(stuck) 또는 그 신호의 로직 레벨이 다른 입력 컨택트 또는 다른 출력 컨택트 상의 신호의 로직 레벨과 상관없이변경되지 않는다면 출력으로부터의 접속부에서의 예상된 무장애 신호(faul-free signal)로부터의 관측가능한 편차가 존재하도록 상기 관계들 각각은 설정된다.
청구 범위는 상기 재규정가능한 컨택트가 다수의 재규정가능한 컨택트 중 하나이며 상기 입출력 관계들이 각기 입력 또는 출력으로서 사용된 상기 다수의 재규정가능한 컨택트로 테스트가능성을 제공하는 상황을 포함한다.
본 발명에 따른 집적 회로의 실시예에서, 테스트 패턴 컨버터는 배타적 OR 게이트의 세트에 의해서 실현되며 이 게이트의 세트는 제 1 및 제 2 입출력 관계를 실현하며 이들 관계들 간의 전환은 회로 구성에 따라서 인에이블되는 삼상 구동기(tri-state driver)와 같은 제어가능한 결합부에 의해서 구현된다. 이로써, 테스트가능성이 소형 회로에 의해서 실현된다.
바람직하게는, 상기 테스트 패턴 컨버터는 다음과 같은 조건을 만족시킨다.
(1) 재규정가능한 입력으로부터의 입력 신호 및 재규정가능하지 않는 입력으로부터의 입력 신호는 적어도 하나의 재규정가능하지 않는 출력 신호에 영향을 주어야 한다.
(2) 각 출력은 재규정가능하지 않은 입력들로부터의 신호들 중 두 신호들 간의 차이가 존재하는지의 여부에 적어도 의존하는 신호를 가져야 한다.
(3) 어떠한 두 개의 출력도 재규정가능하지 않은 입력들로부터의 신호들에 대해서 동일한 방식으로 의존하는 신호를 가져서는 안된다.
(4) 어떠한 재규정가능한 출력 신호도 자신이 재규정될 수 있는 재규정가능한 입력 신호에 의존해서는 안된다.
다른 실시예에서, 테스트 패턴 컨버터는 두 개의 서브 컨버터로 구성되며 이 두 서브 컨버터 중 하나는 회로 구성에 따라서 출력 신호를 전달하도록 선택된다.
본 발명에 따른 회로 및 방법의 이들 측면 및 목적과 다른 측면 및 목적이 이제 다음의 도면을 참조하여 보다 상세하게 설명될 것이다.
본 발명은 전자 회로 및 이를 테스트하는 방법에 관한 것이다.
도 1은 전자 회로의 일부를 나타내는 도면,
도 2는 집적 회로의 도면,
도 3은 테스트 패턴 컨버터의 도면,
도 4는 다른 테스트 패턴 컨버터의 도면,
도 5는 또 다른 테스트 패턴 컨버터의 도면.
도 1은 제 1 집적 회로, 제 2 집적 회로 및 제 3 집적 회로(10,12,14)를 포함하는 전자 회로를 도시한다. 이 전자 회로는 제 1 집적 회로(10)와 제 3 집적 회로(14)에 접속된 테스트 인터페이스 TST/TDI/IDO를 갖는다. 제 2 집적 회로(12)는 각기 제 1 집적 회로 및 제 2 집적 회로(10,14)에 접속된 이진 로직 입력(16) 및 이진 로직 출력(18)을 갖는다. 입력(16) 중 하나를 위한 제 2 집적 회로(12)의 컨택트(17)는 별도로 표시된다. 제 2 집적 회로(12)는 공급 전압 Vss에 접속된 구성 선택 입력(13)을 갖는다. 예시적으로 제 2 집적 회로(12)는 어드레스 입력(16) 및 데이터 입력/출력(18)을 갖는 플래시 메모리일 수 있다. 도 1은 전자 회로의 단순화된 부분을 도시한다. 실제로는, 집적 회로(10,12,14) 간에는 보다 다양한 접속부가 존재할 수 있으며 가령 제 2 집적 회로(12)와 제 1 집적 회로(10) 또는 제 3 집적 회로(14) 간의 중간 구동기를 포함하여 수 많은 집적 회로가 전자 회로 내에서 존재할 수 있다. 바람직하게는, 전자 회로는 이 집적 회로(10,12,14)가 실장되어 있는 인쇄 회로 기판을 포함한다.
동작 시에, 제 1 집적 회로(10)는 어드레스 신호와 같은 신호를 제 2 집적 회로(12)에 공급하며 제 2 집적 회로(12)는 데이터 신호와 같은 신호를 제 3 집적 회로(14)에 공급한다. 제 2 집적 회로(12)의 컨택트(17)는 규정가능한 기능을 갖는다. 도 1의 전자 회로에서는 이 컨택트는 입력을 접속시키는 기능을 하지만 다른 회로(도시되지 않음)에서는 출력을 접속시키는 기능을 한다. 이러한 입력 서비스와 출력 서비스 간의 선택은 구성 선택 입력단(13)에서의 전압에 의해서 수행된다. (외부 입력단(13)은 구성을 선택할 수 있는 수단의 오직 일례일 뿐이다. 가령, Vss 또는 다른 전력 공급 Vdd에 내부적으로 결합된 입력 또는 끊어질 수 있는 퓨즈 또는 특정 구성을 위해서 오직 집적 회로의 버전으로 포함된 도전체를 통해서 칩 상에 접속된 입력을 사용할 수 있다.)
플래시 메모리의 실례에서, 메모리는 가령 16 비트 워드를 갖는 N 개의 어드레스의 메모리 및 8 비트 워드를 갖는 2N 개의 어드레스의 메모리로 구성될 수있다. 컨택트(17)는 16 비트 워드 구성에서는 데이터 비트 출력으로서 기능하며 8 비트 워드 구성에서는 어드레스 비트 입력으로서 기능한다. 하나의 재규정가능한컨택트(17)는 단지 예시적으로 도시되었다. 실제로는, 이러한 재규정가능한 수 많은 컨택트가 존재할 수 있다. 가령, 메모리가 8 비트의 N 개의 어드레스 및 1 비트의 8N 개의 어드레스를 갖는 구성이라면, 8 비트 워드 구성의 데이터 비트 출력 중 세 개의 출력이 1 비트 워드 구성의 어드레스 입력으로서 사용될 것이다.
전자 회로는 정상 모드 및 테스트 모드로 동작가능하다. 테스트 모드에서 테스트 신호가 제 1 집적 회로(10) 및 제 3 집적 회로(14)로/로부터 기록/판독된다. 그러나, 제 2 집적 회로(12)는 테스트 인터페이스를 위한 어떤 컨택트도 가지지 않는다. 제 2 집적 회로(12)로의/로부터의 접속부(16,18)의 테스트를 가능하게 하기 위해서 특정 방법이 사용된다.
도 2는 집적 회로(12)의 실시예를 도시한다. 이 집적 회로(12)는 기능 회로(20), 테스트 패턴 컨버터(22), 멀티플렉서(24), 삼상 구동기(26) 및 모드 스위칭 회로(28)를 포함한다. 입력(16)은 기능 회로(20) 및 테스트 패턴 컨버터(22)에 접속된다. 기능 회로(20) 및 테스트 패턴 컨버터(22)는 멀티플렉서(24)를 통해서 출력(18)에 접속된다. 모드 스위칭 회로(28)는 입력(16) 중 몇 개를 수신하며 멀티플렉서(24)의 제어 입력에 접속된 출력을 갖는다. 삼상 구동기(26)는 멀티플렉서(24)의 출력 중 하나와 재규정가능한 컨택트(17) 간에 접속된다. 구성 선택 회로(13)는 삼상 구동기(26)의 제어 입력 및 기능 회로(20)에 접속된다. 삼상 구동기(26)는 재규정가능한 컨택트(17)로의 구동 결합부의 존재 여부를 제어한다. 이와 유사한 결과적 구성이 그 구성에 따라서 개방 또는 폐쇄될 수 있는 스위치와 같은 수 많은 다른 회로에 의해서 실현될 수 있다.
정상 동작 모드로 동작 시에, 모드 스위칭 회로(28)는 기능 회로(20)로부터의 출력 신호를 출력(18) 및 삼상 구동기(26)로 전달하라는 제어 신호를 멀티플렉서(24)에게 전송한다. 기능 회로(20)는 입력(16)으로부터의 입력 신호를 입력으로 사용한다. 구성 선택 입력(13)으로부터의 신호는 기능 회로(20)가 컨택트(17)로부터의 신호를 입력으로 사용하는지의 여부 및 기능 회로(20)의 출력(21) 중 하나가 출력으로 사용되는지의 여부를 결정한다. 출력(21)으로부터의 신호는 멀티플렉서(24)에 의해서 삼상 구동기(26)로 전달된다. 도 1에 도시된 구성에서, 삼상 구동기(26)는 이 신호를 컨택트(17)로 전달하지 않는다. 그러나, 상이한 신호가 구성 선택 입력(13)에 인가되면, 삼상 구동기(26)는 기능 회로(20)로부터의 출력 신호를 컨택트(17)에 제공한다.
회로(12)는 가령 파워-업(power-up) 시 또는 통상적으로 금지된 신호 시퀀스의 입력(16) 상에서의 인가 시에 테스트 모드 상태가 된다. 둘 중 어느 조건이 테스트 모드로 전환시키는 데 사용되는지는 본 발명과 관련이 없다. 모드 스위칭 회로(28)가 이들 상태를 검출하며 이로써 테스트 모드를 표시하는 신호를 출력한다. 이 모드에서 멀티플렉서(24)는 테스트 패턴 컨버터(22)로부터의 출력 신호를 출력(18)에 보내고 삼상 구동기(26)에 보낸다. 정상 동작 모드에서처럼, 구성 선택 회로(13)에서의 신호는 삼상 구동기(26)가 테스트 회로(20)로부터의 출력 신호를 컨택트(17)로 제공하는지의 여부를 결정한다.
테스트 패턴 컨버터(22)는 "스턱 엣" 장애 및 교차 접속 장애에 대해서 집적 회로(12)로의/로부터의 접속부를 테스트하는 것을 가능하게 한다. "스턱 엣" 장애는 가령 전원 접속부와 입력 또는 출력 간의 단락 때문에 입력 또는 출력이 고정 로직 레벨로 유지되게 하는 장애이다. 교차 접속 장애는 두 입력, 두 출력 또는 하나의 입력 및 하나의 출력 상의 신호들이 신호 값들의 소정 조합을 갖는 것을 불가능하게 하는 장애이다. 이 장애는 가령 두 입력, 두 출력 또는 하나의 입력 및 하나의 출력이 도전성 접촉 상태일 경우에 발생한다.
테스트 동안 일련의 테스트 신호를 제 1 집적 회로(10)로부터 제 2 집적 회로(12)로 인가하고 제 2 집적 회로(12)로부터 출력 신호를 판독하여 제 3 집적 회로로 전송한다. 바람직하게는, 테스트 신호들은 제 1 집적 회로(10) 내부로 전송되며 최종 출력 신호는 테스트 인터페이스 TST/TDI/TDO를 통해서 제 3 집적 회로(14)로부터 판독된다.
테스트 패턴 컨버터(22)의 입출력 관계를 기반으로 하여 발생해야 하는 출력 신호와 관측된 최종 출력 신호 간의 편차를 검출함으로써 오차가 검출된다. 이 테스트 패턴 컨버터(22)의 입출력 관계는 제 2 집적 회로(12)와 제 1 집적 회로 및 제 3 집적 회로(10,14) 간의 접속부에서의 모든 가능한 스턱 엣 장애 및 교차 접속 장애를 검출하는 것을 가능하도록 선택된다.
재규정가능한 컨택트(17)의 입력/출력 기능을 재규정할 수 없을 경우에, 이는 입출력 관계가 다음의 세가지 조건을 만족시킬 때에 실현된다.
(1) 각 입력 신호는 적어도 하나의 출력 신호에 영향을 주어야 한다.
(2) 각 출력 신호는 입력 신호 중 두 개의 입력 신호들 간의 차이의 존재 여부에 적어도 의존해야 한다.
(3) 어떠한 두 개의 출력 신호도 입력 신호에 대해서 동일한 방식으로 의존해서는 안된다.
수 많은 회로가 이러한 요구 사항을 만족시킨다. 이러한 회로를 설계하는 간단한 방법은 각 그룹이 두 개의 입력을 포함하고 어떠한 두 개의 출력에 대한 그룹도 서로 동일하지 않으며 각 입력은 적어도 하나의 그룹에 속하도록 입력들의 그룹을 각 출력에 할당하는 것이다. 이로써, 각 그룹에 대해 상기 그룹으로부터의 입력들의 배타적 OR을 계산하여 그 결과를 상기 그룹과 연관된 출력에 제공하는 서브 회로를 각각 갖는 회로에 의해서 상기 요구 사항들이 실현된다.
재규정가능한 컨택트를 지원하기 위해서, 추가 수단이 필요하다. 도 3은 재규정가능한 컨택트를 지원하기 위한 테스트 패턴 컨버터(22)의 제 1 실시예를 도시한다. 이 컨버터(22)는 멀티플렉서(30) 및 ROM(32)을 포함한다. 이 컨버터(22)의 입력은 메모리(32)의 어드레스 입력단에 접속된다. 재규정가능한 컨택트(17)(도시되지 않음)로부터의 입력(36)은 멀티플렉서(30)의 제 1 입력단을 통해서 어드레스 입력에 접속된다. 멀티플렉서(30)의 제 2 입력단은 디폴트 로직 레벨 Vss에 접속된다. 구성 선택 입력단(34)은 컨버터(22)의 제어 입력에 접속되고 메모리(32)의 어드레스 입력단에 접속된다.
동작 시에 메모리(32)는 두 개의 입출력 관계들을 저장하는데, 각 관계는 재규정가능한 컨택트(17)의 가능한 구성에 대해 것이다. 제 1 입출력 관계는 N = 8 개의 입력 및 M = 4 개의 출력으로 테스트가능성을 실현하기 위한 조건을 만족시키며 제 2 입출력 관계는 N - 1 = 7 개의 입력 및 M + 1 = 5 개의 출력으로 테스트가능성을 실현하기 위한 조건을 만족시킨다. 구성 선택 입력(34)으로부터의 구성 선택 신호는 메모리의 출력 신호를 결정하는 데 있어서 어느 입출력 관계가 사용되는지를 선택한다. 재규정가능한 컨택트가 입력으로서 기능하는 구성에서는, 재규정가능한 컨택트로부터의 신호는 멀티플렉서(30)에 의해서 메모리(32)의 어드레스 입력단에 공급된다. 재규정가능한 컨택트가 출력으로서 기능하는 구성에서는, 디폴트 신호 Vss가 재규정가능한 컨택트로부터의 신호를 어드레스 신호로서 대신한다.
요구된 입출력 관계를 실현하기 위해서 ROM(32) 대신에 상호접속된 배타적 OR 게이트들의 세트 또는 전용 로직과 같은 다른 회로가 사용될 수 있다. N - 1 개의 입력을 테스트하는 구성이 선택될 때에 메모리(32)의 출력이 입력(34)에 의존하지 않는다면 멀티플렉서(30)는 생략될 수 있다(오직 입력단(34)으로부터의 신호만이 메모리(32)에 제공된다).
도 4는 재규정가능한 컨택트의 테스트가능성을 실현하기 위한 컨버터(22)의 다른 실시예를 도시한다. 컨버터(22)는 제 1 서브 컨버터(40), 제 2 서브 컨버터(42) 및 멀티플렉서를 포함한다. 집적 회로의 입력은 두 개의 서브 컨버터에 접속되며 재규정가능한 컨택트(17)(도시되지 않음)로부터의 입력(46)은 오직 제 1 서브 컨버터(40)에만 접속된다. 두 서브 컨버터(40,42)의 입출력 관계들은 집적 회로로의 접속부에서의 장애를 테스트하는 것을 가능하게 하는 요구 사항을 만족시키는데, 상기 입출력 관계 각각은 재규정가능한 컨택트(17)의 구성들 중 각각의 하나에 대한 것이다. 제 1 서브 컨버터(40)는 N = 8 개의 입력 및 M = 4 개의 출력에 대해서 설계되며 제 2 서브 컨버터(42)는 N -1 개의 입력 및 M + 1 개의 출력에 대해서 설계된다. 두 서브 컨버터(40,42)의 출력들은 멀티플렉서(44)의 입력에 접속된다. 제 1 서브 컨버터(40)는 제 2 서브 컨버터(42)의 출력보다 하나 적은 출력을 갖는다. 디폴트 신호 Vss가 상기 출력 대신에 멀티플렉서(44)에 제공된다. 멀티플렉서(44)의 출력은 컨버터(22)의 출력을 형성한다.
동작 시에, 구성 선택 입력(48)으로부터의 구성 선택 신호는 구성에 따라서 제 1 서브 컨버터(40)의 출력 또는 제 2 서브 컨버터(42)의 출력(디폴트 신호가 추가됨)을 컨버터(22)의 출력단에 제공하도록 멀티플렉서(44)를 제어한다.
도 5는 재규정가능한 컨택트(17)(도시되지 않음)를 위한 입력(54) 및 출력(56)을 갖는 컨버터(50)(본 실시예에서는 다수의 입력을 가짐)의 또 다른 실시예를 도시한다. 이 실시예에서 배타적 OR 게이트들(51a-i)의 세트가 두 구성에 대해 요구된 입출력 관계를 실현한다. 이로써, 이 회로는 다목적 컨버터가 된다. 두 구성에 대한 요구 사항을 만족시키기 위해서, 이 다목적 컨버터는 다음과 같은 수정된 요구 사항을 만족시키는 입출력 관계를 갖도록 설계된다.
(1) 재규정가능한 입력(54) 및 재규정가능하지 않는 입력(58)로부터의 각 입력 신호는 적어도 하나의 재규정가능하지 않는 출력(59) 신호에 영향을 주어야 한다.
(2) 각 출력(56,59)은 재규정가능하지 않는 입력(58)으로부터의 신호들 중 두 개의 신호들 간의 차이가 존재하는지의 여부에 적어도 의존하는 신호를 가져야 한다.
(3) 어떠한 두 개의 출력(56,59)도 재규정가능하지 않는 입력(58)으로부터 신호에 대해 동일한 방식으로 의존하는 신호를 가져서는 안된다.
(4) 어떠한 재규정가능한 출력(56) 신호도 자신이 재규정될 수 있는 재규정가능한 입력(54) 신호에 의존해서는 안된다.
후자의 조건들은 이 회로가 메모리 효과를 보이는 것을 방지한다. 동작 시에, 이러한 회로는 두 구성에서 집적 회로로의 접속부에서의 장애를 테스트할 수 있게 하는 요구된 입출력 관계를 실현한다. 오직 삼상 구동기(26)만이 구성을 전환시키는 데 필요할 뿐이다. 상기 조건 (4)가 만족되지 않아도 테스트는 가능하지만 이러한 테스트는 테스트의 일부 단계로서 테스트 패턴 컨버터의 메모리 상태를 설정하는 단계를 포함해야 하며 이로써 이러한 테스트는 보다 복잡해진다.
수 많은 회로가 이들 요구 사항을 만족시킨다. 이러한 회로를 설계하는 하나의 간단한 방법은 각각의 입력 그룹을 출력과 연관시켜서 각 그룹으로부터의 입력들의 배타적 OR을 그 그룹과 연관된 출력에게 제공하는 것이다. 각 그룹은 적어도 두 개의 재규정가능하지 않는 입력을 포함해야 하며 어떠한 두 그룹도 자신의 재규정가능한 입력들을 제외하고 동일하지 말아야 하고 각 입력은 적어도 하나의 그룹에 속해야 하며 어떤 재규정가능한 입력도 자신이 재규정될 수 있는 재규정가능한 출력의 그룹에는 속하지 말아야 한다.
도 5는 이들 요구 사항을 만족시키는 회로를 도시한다. 배타적 OR 회로(또는 등가적으로 배타적 NOR 회로)의 출력은 그의 입력 신호들 간의 로직 차에 의존한다. 각 출력(56,59)은 재규정가능하지 않는 입력(58)들의 배타적 OR의 출력에의존하며 각 입력(54,56)은 적어도 하나의 재규정가능하지 않는 출력(59)에 영향을 주고 어떤 두 개의 출력도 입력에 대해서 동일하게 의존하지 않는다. 도 5에 도시된 회로는 상기 요구 사항을 만족시키는 데 사용될 수 있는 회로의 오직 한 실례일 뿐이다.
도면에서 도시된 재규정가능한 입력 및 출력의 수 및 재규정가능하지 않는 입력 및 출력의 수는 오직 예시적으로 선택된 것이다. 본 발명의 범위 내에서 다른 수가 선택될 수 있다.

Claims (11)

  1. 정상 동작 모드와 테스트 모드 간에서 전환가능한 집적 회로━상기 집적 회로는 입력 컨택트, 출력 컨택트 및 회로 구성에 따라서 선택된 입력 기능 또는 출력 기능을 갖는 재규정가능한 컨택트를 가짐━에 있어서,
    상기 입력 컨택트, 상기 출력 컨택트 및 상기 재규정가능한 컨택트 간에서 모두가 접속된 기능 회로 및 테스트 패턴 컨버터를 포함하되,
    상기 기능 회로 및 상기 테스트 패턴 컨버터는 상기 정상 동작 모드 및 상기 테스트 모드 각각에서 상기 출력 컨택트를 구동하고 상기 회로 구성에 따라서 상기 재규정가능한 컨택트를 구동하며,
    상기 테스트 패턴 컨버터는 상기 재규정가능한 컨택트를 상기 회로 구성에 따라서 각기 입력 컨택트 또는 출력 컨택트로서 사용하여 상기 입력 컨택트 및 상기 출력 컨택트에서의 신호들 간의 제 1 입출력 관계 및 제 2 입출력 관계를 제공하도록 구성되고,
    상기 재규정가능한 컨택트를 각기 입력 컨택트 또는 출력 컨택트로서 사용하여 스턱 엣 에러(stuck-at error) 및 교차 접속 에러(cross-connect error)를 테스트할 수 있도록 상기 관계들이 선택되는
    집적 회로.
  2. 제 1 항에 있어서,
    상기 회로 구성에 의해서 인에이블되거나 디스에이블되는(enabled or disabled) 제어가능한 결합부(a controllable coupling)를 포함하며,
    상기 테스트 패턴 컨버터는 상기 입력 컨택트에 접속된 제 1 입력, 상기 출력 컨택트에 접속된 제 1 출력, 상기 재규정가능한 컨택트에 접속된 제 2 입력 및 상기 제어가능한 결합부를 통해서 상기 재규정가능한 컨택트에 접속된 제 2 출력을 갖는
    집적 회로.
  3. 제 2 항에 있어서,
    상기 테스트 패턴 컨버터는 상기 제 1 입력 및 상기 제 2 입력과 상기 제 1 출력 및 상기 제 2 출력 간에 접속된 배타적 OR 회로 및/또는 배타적 NOR 회로의 집합을 포함하며,
    이로써, 각 출력에서의 신호가 상기 제 1 입력 및 상기 제 2 입력으로 된 각각의 그룹으로부터의 신호들의 배타적 OR에 의존하되, 각 그룹은 상기 입력 컨택트 중 적어도 두 개를 포함하고, 어떠한 두 개의 그룹도 동일하지 않거나 상기 제 2 입력만 제외하고 동일하지 않으며, 각각의 상기 제 1 입력과 상기 제 2 입력은 상기 그룹들 중 적어도 하나의 그룹에 속하는
    집적 회로.
  4. 제 3 항에 있어서,
    상기 제 2 출력과 연관된 상기 그룹은 상기 제 2 입력을 포함하지 않는
    집적 회로.
  5. 제 3 항에 있어서,
    제 1 서브 컨버터(a first sub-converter)와 제 2 서브 컨버터 및 멀티플렉서를 포함하며,
    상기 제 1 서브 컨버터 및 상기 제 2 서브 컨버터는 각기 상기 제 1 입출력 관계 및 상기 제 2 입출력 관계를 갖고,
    상기 제 1 서브 컨버터의 출력과 상기 제 2 서브 컨버터의 출력은 상기 출력 컨택트 및 상기 제어가능한 결합부의 입력에 접속되며,
    상기 제 1 서브 컨버터의 입력은 상기 입력 컨택트 및 상기 재규정가능한 컨택트에 접속되고,
    상기 제 2 서브 컨버터의 입력은 상기 입력 컨택트에 접속되는
    집적 회로.
  6. 전자 회로에 있어서,
    제 1 컨택트와, 제 2 컨택트 및 상기 제 1 컨택트와 상기 제 2 컨택트로/로부터 테스트 데이터를 기록/판독하기 위한 테스트 인터페이스를 갖는 하나 이상의 제 1 집적 회로와,
    입력 컨택트, 출력 컨택트 및 회로 구성에 따라서 선택된 입력 기능 또는 출력 기능을 갖는 재규정가능한 컨택트를 갖는 제 2 집적 회로와,
    상기 제 1 컨택트와 상기 입력 컨택트 간, 상기 제 2 컨택트와 상기 출력 컨택트 간 및 상기 재규정가능한 컨택트와 상기 제 1 컨택트 또는 상기 제 2 컨택트 간의 접속부를 포함하되,
    상기 제 2 집적 회로는 정상 동작 모드와 테스트 모드 간에서 전환가능하며,
    상기 제 2 집적 회로는 상기 입력 컨택트, 상기 출력 컨택트 및 상기 재규정가능한 컨택트 간에서 모두가 접속된 기능 회로 및 테스트 패턴 컨버터를 포함하고,
    상기 기능 회로 및 상기 테스트 패턴 컨버터는 상기 정상 동작 모드 및 상기 테스트 모드 각각에서 상기 출력 컨택트를 구동하고 상기 회로 구성에 따라서 상기 재규정가능한 컨택트를 구동하며,
    상기 테스트 패턴 컨버터는 상기 재규정가능한 컨택트를 상기 회로 구성에 따라서 각기 입력 컨택트 또는 출력 컨택트로서 사용하여 상기 입력 컨택트 및 상기 출력 컨택트에서의 신호들 간의 제 1 입출력 관계 및 제 2 입출력 관계를 제공하도록 구성되고,
    상기 재규정가능한 컨택트를 각기 입력 컨택트 또는 출력 컨택트로서 사용하여 스턱 엣 에러 및 교차 접속 에러를 테스트할 수 있도록 상기 관계들이 선택되는
    전자 회로.
  7. 제 6 항에 있어서,
    상기 회로 구성에 의해서 인에이블되거나 디스에이블되는 제어가능한 결합부를 포함하며,
    상기 테스트 패턴 컨버터는 상기 입력 컨택트에 접속된 제 1 입력, 상기 출력 컨택트에 접속된 제 1 출력, 상기 재규정가능한 컨택트에 접속된 제 2 입력 및 상기 제어가능한 결합부를 통해서 상기 재규정가능한 컨택트에 접속된 제 2 출력을 갖는
    전자 회로.
  8. 제 7 항에 있어서,
    상기 테스트 패턴 컨버터는 상기 제 1 입력 및 상기 제 2 입력과 상기 제 1 출력 및 상기 제 2 출력 간에 접속된 배타적 OR 회로 및/또는 배타적 NOR 회로의 집합을 포함하며,
    이로써, 각 출력에서의 신호가 상기 제 1 입력 및 상기 제 2 입력으로 된 각각의 그룹으로부터의 신호들의 배타적 OR에 의존하되, 각 그룹은 상기 입력 컨택트 중 적어도 두 개를 포함하고, 어떠한 두 개의 그룹도 동일하지 않거나 상기 제 2 입력만 제외하고 동일하지 않으며, 각각의 상기 제 1 입력과 상기 제 2 입력은 상기 그룹들 중 적어도 하나의 그룹에 속하는
    전자 회로.
  9. 제 8 항에 있어서,
    상기 제 2 출력과 연관된 상기 그룹은 상기 제 2 입력을 포함하지 않는
    전자 회로.
  10. 제 7 항에 있어서,
    제 1 서브 컨버터, 제 2 서브 컨버터 및 멀티플렉서를 포함하며,
    상기 제 1 서브 컨버터 및 상기 제 2 서브 컨버터는 각기 상기 제 1 입출력 관계 및 상기 제 2 입출력 관계를 갖고,
    상기 제 1 서브 컨버터의 출력과 상기 제 2 서브 컨버터의 출력은 상기 출력 컨택트 및 상기 제어가능한 결합부의 입력에 접속되며,
    상기 제 1 서브 컨버터의 입력은 상기 입력 컨택트 및 상기 재규정가능한 컨택트에 접속되고,
    상기 제 2 서브 컨버터의 입력은 상기 입력 컨택트에 접속되는
    전자 회로.
  11. 정상 동작 모드와 테스트 모드 간에서 전환가능한 집적 회로━상기 집적 회로는 입력 컨택트, 출력 컨택트 및 회로 구성에 따라서 선택된 입력 기능 또는 출력 기능을 갖는 재규정가능한 컨택트를 가지며, 상기 집적 회로는 상기 테스트 모드 시에 기 재규정가능한 컨택트를 상기 회로 구성에 따라서 각기 입력 컨택트 또는 출력 컨택트로서 사용하여 상기 입력 컨택트 및 상기 출력 컨택트에서의 신호들 간의 제 1 입출력 관계 및 제 2 입출력 관계를 제공하도록 구성되고, 상기 재규정가능한 컨택트를 각기 입력 컨택트 또는 출력 컨택트로서 사용하여 스턱 엣 에러 및 교차 접속 에러를 테스트할 수 있도록 상기 관계들이 선택됨━를 포함하는 전자 회로를 테스트하는 방법에 있어서,
    상기 재규정가능한 컨택트를 상기 회로 구성에 따라서 각기 입력 컨택트 또는 출력 컨택트로서 사용하여 상기 입력 컨택트와 상기 출력 컨택트에서의 신호들 간의 상기 제 1 입출력 관계 및 상기 제 2 입출력 관계로 상기 집적 회로를 스위칭하는 단계와,
    연속적인 입력 신호의 세트를 상기 입력 컨택트에 인가하고 상기 회로 구성에 따라서 상기 재규정가능한 컨택트에 인가함으로써, 상기 집적 회로가 에러 없이정상적으로 접속될 경우에, 각 입력 및 출력이 상기 입력 신호들의 세트 내의 모든 가능한 로직 값들을 자신의 최종 생성된 출력 신호로서 갖고 임의의 입력 쌍, 임의의 출력 쌍 및 출력과 입력 모두로 구성된 임의의 쌍에서의 신호들 간의 각 차이가 상기 입력 신호들의 세트 내의 모든 가능한 로직 값들을 자신의 최종 생성된 출력 신호로서 갖도록 하는 단계와,
    상기 입력 신호에 응답하여 출력 신호를 관측하는 단계와,
    상기 집적 회로가 에러 없이 접속될 때에 발생해야 하는 출력 신호로부터의 편차가 존재하는지의 여부를 검출하는 단계를 포함하는
    전자 회로 테스트 방법.
KR1020047002151A 2001-08-16 2002-07-09 집적 회로와 이를 포함하는 전자 회로 및 그 테스트 방법 KR100906513B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP01203126.6 2001-08-16
EP01203126 2001-08-16
PCT/IB2002/002916 WO2003016922A2 (en) 2001-08-16 2002-07-09 Electronic circuit and method for testing

Publications (2)

Publication Number Publication Date
KR20040027889A true KR20040027889A (ko) 2004-04-01
KR100906513B1 KR100906513B1 (ko) 2009-07-07

Family

ID=8180805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047002151A KR100906513B1 (ko) 2001-08-16 2002-07-09 집적 회로와 이를 포함하는 전자 회로 및 그 테스트 방법

Country Status (9)

Country Link
US (1) US6883129B2 (ko)
EP (1) EP1417502B1 (ko)
JP (1) JP3992683B2 (ko)
KR (1) KR100906513B1 (ko)
CN (1) CN100371727C (ko)
AT (1) ATE376189T1 (ko)
DE (1) DE60223043T2 (ko)
TW (1) TWI223094B (ko)
WO (1) WO2003016922A2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6971045B1 (en) * 2002-05-20 2005-11-29 Cyress Semiconductor Corp. Reducing tester channels for high pinout integrated circuits
JP3901151B2 (ja) * 2003-12-25 2007-04-04 セイコーエプソン株式会社 ドライバｉｃ並びにドライバｉｃ及び出力装置の検査方法
US7685483B1 (en) * 2005-06-20 2010-03-23 Lattice Semiconductor Corporation Design features for testing integrated circuits
CN100417098C (zh) * 2005-08-04 2008-09-03 上海华为技术有限公司 E1/t1连接错误检测方法
DE102010002460A1 (de) * 2010-03-01 2011-09-01 Robert Bosch Gmbh Verfahren zum Testen eines integrierten Schaltkreises
FR3051285B1 (fr) * 2016-05-13 2018-05-18 Zodiac Aerotechnics Circuit electronique a fonctions modifiables

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4658225A (en) * 1984-07-05 1987-04-14 Hewlett-Packard Company Amplitude insensitive delay lines in a transversal filter
US4703484A (en) * 1985-12-19 1987-10-27 Harris Corporation Programmable integrated circuit fault detection apparatus
DE68921269T2 (de) 1988-09-07 1995-06-22 Texas Instruments Inc Integrierte Prüfschaltung.
US5392297A (en) * 1989-04-18 1995-02-21 Vlsi Technology, Inc. Method for automatic isolation of functional blocks within integrated circuits
US5155733A (en) * 1990-12-26 1992-10-13 Ag Communication Systems Corporation Arrangement for testing digital circuit devices having bidirectional outputs
US5481471A (en) * 1992-12-18 1996-01-02 Hughes Aircraft Company Mixed signal integrated circuit architecture and test methodology
TW307927B (ko) * 1994-08-29 1997-06-11 Matsushita Electric Ind Co Ltd
JPH08147110A (ja) * 1994-11-18 1996-06-07 Sony Corp データ記録媒体管理方法、データ記録媒体管理装置およびデータ記録媒体
JP3673027B2 (ja) * 1996-09-05 2005-07-20 沖電気工業株式会社 テスト対象の半導体記憶回路を備えた半導体記憶装置
US6087968A (en) * 1997-04-16 2000-07-11 U.S. Philips Corporation Analog to digital converter comprising an asynchronous sigma delta modulator and decimating digital filter
KR100574119B1 (ko) 1998-02-02 2006-04-25 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 전자 회로와, 제 1 및 제 2 전자 회로간의 상호접속부들을 테스트하는 방법
US6378090B1 (en) 1998-04-24 2002-04-23 Texas Instruments Incorporated Hierarchical test access port architecture for electronic circuits including embedded core having built-in test access port
US6499125B1 (en) * 1998-11-24 2002-12-24 Matsushita Electric Industrial Co., Ltd. Method for inserting test circuit and method for converting test data
DE10005161A1 (de) 1999-04-30 2000-11-02 Fujitsu Ltd Halbleiter-Speicheranordnung, Leiterplatte, auf welcher eine Halbleiter-Speicheranordnung montiert ist, und Verfahren zum Testen der Zwischenverbindung zwischen einer Halbleiter-Speicheranordnung und einer Leiterplatte
US6456961B1 (en) * 1999-04-30 2002-09-24 Srinivas Patil Method and apparatus for creating testable circuit designs having embedded cores
JP3483130B2 (ja) * 1999-11-29 2004-01-06 松下電器産業株式会社 集積回路の検査方法

Also Published As

Publication number Publication date
KR100906513B1 (ko) 2009-07-07
DE60223043D1 (de) 2007-11-29
JP2005500536A (ja) 2005-01-06
WO2003016922A2 (en) 2003-02-27
EP1417502B1 (en) 2007-10-17
DE60223043T2 (de) 2008-07-24
US20030051198A1 (en) 2003-03-13
WO2003016922A3 (en) 2003-05-30
CN100371727C (zh) 2008-02-27
ATE376189T1 (de) 2007-11-15
EP1417502A2 (en) 2004-05-12
CN1541336A (zh) 2004-10-27
JP3992683B2 (ja) 2007-10-17
US6883129B2 (en) 2005-04-19
TWI223094B (en) 2004-11-01

Similar Documents

Publication Publication Date Title
US9417283B2 (en) Semiconductor test system and method
US7453282B2 (en) Input and output circuit of an integrated circuit and a method for testing the same
US5936448A (en) Integrated circuit having independently testable input-output circuits and test method therefor
KR100712090B1 (ko) 반도체 집적회로 및 테스트 시스템
KR100906513B1 (ko) 집적 회로와 이를 포함하는 전자 회로 및 그 테스트 방법
JP3555953B2 (ja) プリング抵抗を備える接続部をテストする装置
US7284171B2 (en) Integrated circuit device
EP0151694A2 (en) Logic circuit with built-in self-test function
US7454664B2 (en) JTAGchain bus switching and configuring device
KR100746228B1 (ko) 반도체 메모리 모듈 및 반도체 메모리 장치
US6720785B2 (en) Integrated circuit with test mode, and test configuration for testing an integrated circuit
US6721913B1 (en) Method and apparatus for testing an interface between separate hardware components
JPH09211076A (ja) 回路基板検査装置および半導体回路
JP3586972B2 (ja) 半導体集積回路及びそのテスト方法
KR20030085182A (ko) 멀티 프로빙 패드를 구비한 반도체 테스트 장치
US8572446B2 (en) Output circuitry with tri-state buffer and comparator circuitry

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee