CN1541336A - 电子电路和用于测试的方法 - Google Patents
电子电路和用于测试的方法 Download PDFInfo
- Publication number
- CN1541336A CN1541336A CNA028159004A CN02815900A CN1541336A CN 1541336 A CN1541336 A CN 1541336A CN A028159004 A CNA028159004 A CN A028159004A CN 02815900 A CN02815900 A CN 02815900A CN 1541336 A CN1541336 A CN 1541336A
- Authority
- CN
- China
- Prior art keywords
- contact
- input
- output
- redefinable
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318544—Scanning methods, algorithms and patterns
- G01R31/318547—Data generators or compressors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/36—Data generation devices, e.g. data inverters
- G11C2029/3602—Pattern generator
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Filters And Equalizers (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Electric Clocks (AREA)
Abstract
一种可在正常运行模式与测试模式之间进行切换的集成电路。功能电路和测试图变换器都被耦合在该集成电路的输入触点、输出触点和可重新定义的触点之间。在测试模式下,测试图变换器分别驱动输出触点以及取决于电路配置而驱动该可重新定义的触点。测试图变换器被安排成提供在输入触点与输出触点处的信号之间的第一与第二关系,使可重新定义的触点取决于电路配置而分别被用作为输入触点与输出触点。所述关系被选择以使得允许借助分别被用作为输入和输出触点的可重新定义的触点来测试固定错误和交叉连接错误。
Description
本发明涉及一种电子电路和测试这样的电子电路的方法。
传统上,电子电路的测试是通过使用边界扫描电路来完成的。然而,边界扫描电路需要使用带有专用测试管脚的集成电路,这并不总是所希望的。
PCT专利申请No.WO 99/39218描述了一种集成电路,它提供电路测试而不使用专用测试触点,或至少只使用比边界扫描测试所需要的触点更少的测试触点(这里,“触点”将被用作为对集成电路藉以与外部电路相连接的任何端子的通用术语,包括例如管脚、焊盘等等)。
这种已知的集成电路可被切换到测试模式,在这个模式下它接通一个电路,该电路实现在它的输入和输出触点处的信号之间的特别关系。这个特别关系被设计为:通过把一系列输入信号经由去往和来自集成电路的连接馈送到该集成电路、而使得在输出触点处可观察到这些连接中的全部故障组。
优选地,可观察到的故障组包括“固定(stuck at)”故障或“与(and)”故障。为了对这样的故障进行测试,该特别关系必须是这样的:如果在任何输入触点处的信号或来自输出触点的连接被固定在一个逻辑电平上,或如果它的逻辑电平不独立于在其他输入触点处的信号或来自输出触点的连接的逻辑电平而改变,则对于某些可能的输入信号值,在输出端处将存在可观察到的、与预期的无故障信号的偏差。为了使得这个故障组是可观察的,WO 99/39218揭示了满足以下要求的特别关系的使用:
(1)每个触点的输入信号应当影响至少一个输出触点上的输出信号;
(2)每个输出触点上的输出信号必须变化作为两个或多个输入触点上的信号的“异或”;
(3)决不在两个输出触点上的输出信号应当只取决于来自同一个输入触点的输入信号。
这个输入/输出关系可以如下地被实现:藉助于一组互连的异或门,或者是使用由来自输入触点的信号寻址且其数据输出在测试模式下被耦合到集成电路的输出触点的简单存储器,而实现。在该集成电路被安装在电子电路上以后,通过使用电子电路中的其他电路的驱动器来馈送信号到输入触点、以及通过该其他电路读出来自输出触点的作为结果的响应,这使得对与集成电路的连接进行测试成为可能。
然而,这种技术没有设想这样的可能性:集成电路的某些触点可取决于在其中并入了该集成电路的电子电路而起到输入端或输出端的作用。例如对于存储器正是这种情形,其中数据字尺寸可调节以换取地址宽度。当使用较大的字尺寸时,每个字的某些比特会在使用较大数目的较小尺寸字时用作为地址触点的那些触点处输出。在这种情形下,其中并入集成电路的电子电路中的某些电子电路驱动所讨论的触点,以及这些电子电路中的另一些电子电路仅仅从这些触点读出信号。然而另一电子电路在该电子电路读取该集成电路的其他输出端时(当可重新定义的触点被用作为例如存储器的数据输入端/输出端之一时)可能不能驱动该触点。
在使用可重新定义的触点作为输出端的电路中,可重新定义的触点应当被测试图变换器同样地使用,以确保完全的测试,但在不使用可重新定义的触点作为输出端的电路中,不能观察到在可重新定义的触点上的信号。因此,这组观察是不完全的,所以,连接中的某些故障在某些电子电路中可能保持为无法观察到的。
本发明的一个目的尤其是提供一种单个集成电路,该集成电路在以下情况中都便于测试那些到该集成电路的连接,即:当它被使用于电子电路中,其中该集成电路的可重新定义的触点用作为输入端时;以及当该集成电路被使用于电子电路中,其中所述可重新定义的触点在测试期间被用作为输出触点时。
本发明提供按照权利要求1的集成电路。这个集成电路提供在测试模式下的第一和第二输入输出关系,根据电路配置来选择一个关系。该第一输入输出关系使用可重新定义的触点作为输入触点,而第二输入输出关系使用可重新定义的触点作为输出触点。这些关系被选择以使得允许借助分别被用作为输入和输出触点的可重新定义的触点来测试固定和交叉连接错误。
也就是,每个关系是这样的:如果在任何输入触点处的信号或来自输出触点的连接被固定在一个逻辑电平上,或如果这个信号的逻辑电平不独立于在其他输入或输出触点处的信号的逻辑电平而改变的话,那么对于可通过连接被馈送到关系的输入端的某些可能的信号值,在来自输出端的连接处将会存在可观察到的、与预期的无故障信号的偏差。
将会看到,权利要求也覆盖其中可重新定义的触点是多个可重新定义的触点之一的情形,输入/输出关系通过使这多个可重新定义的触点分别被用作为输入端或输出端而提供可测试性。
在按照本发明的集成电路的实施例中,测试图变换器是用一组异或门实现的,它们用来实现输入/输出关系,在这些关系之间的切换是籍助于可控制的耦合(诸如根据电路配置而被使能的三态驱动器)来实施的。因此,通过少量的电路实现了可测试性。
优选地,测试图变换器满足以下条件:
1)来自可重新定义的输入端和不可重新定义的输入端的每个输入信号应当影响至少一个不可重新定义的输出信号,
2)每个输出端应当具有这样的信号,所述信号至少取决于在来自不可重新定义的输入端的两个信号之间是否有差别,
3)没有两个输出端应当具有这样的信号,所述信号以同一种方式取决于来自不可重新定义的输入端的信号,
4)没有可重新定义的输出信号应当取决于其可能被重新定义到的可重新定义的输入信号。
在另一个实施例中,测试图变换器藉助于两个子变换器来实现,根据电路配置,选择其中的一个子变换器来传递输出信号。
将通过使用以下的附图更详细地描述按照本发明的电路和方法的这些和其他目的以及有利的方面。
图1显示部分的电子电路;
图2显示集成电路;
图3显示测试图变换器;
图4显示另一个测试图变换器;
图5显示再一个测试图变换器。
图1显示部分的电子电路,它包括第一、第二和第三集成电路10、12、14。该电子电路具有被连接到第一和第三集成电路10、14的测试接口TST/TDI/TDO。第二集成电路12具有二进制逻辑输入端16和二进制逻辑输出端18,它们分别被耦合到第一和第三集成电路10、14。作为输入端16之一的、第二集成电路12的触点17被分开地表示。第二集成电路12具有配置选择输入端13,它被耦合到电源电压Vss。在一个例子中,第二集成电路12可以是快速存储器,它具有地址输入端16和数据输入端/输出端18。将会看到,图1只显示电子电路的简化的部分:实际上,在集成电路10、12、14之间可以有更多的不同的连接,以及在该电子电路中可以有许许多多的集成电路,包括例如在第二集成电路12与第一或第三集成电路10、14之间的中间驱动器。优选地,该电子电路包括其上安装集成电路10、12、14的印刷电路板。
在运行时,第一集成电路10把信号(诸如地址信号)提供给第二集成电路12,以及第二集成电路12把信号(诸如数据信号)提供给第三集成电路14。第二集成电路12的触点17具有可定义的功能。在图1的电子电路中,它用来连接输入端,但在其他电路(未示出)中,它用来连接输出端。在输入和输出操作之间的选择是籍助于在配置选择输入端13处的电压作出的。(外部输入端13只不过是藉以选择配置的方式的一个例子。例如,人们也可以采用这样的输入端,它被内部结合到Vss或另一个电源Vdd,或通过可熔断的保险丝或只被包括在用于特定配置的集成电路的版本中的导体而连接到芯片上。)
在快速存储器的例子中,存储器例如可以是能配置为N个16比特字的地址的存储器,以及2N个8比特字的地址的存储器。触点17用作为在16比特字配置中的数据比特输出端,以及用作为在8比特字配置中的地址比特输出端。将会看到,示出一个可重新定义的触点17仅仅是一个例子。实际上,可以存在许许多多的这样的可重新定义的触点。例如,当存储器具有N个8比特地址和8N个1比特地址的配置时,8比特字配置的数据比特输出的其中三个将被用作为1比特字配置的地址输入。
该电子电路可运行在正常模式和测试模式下。在测试模式下,测试信号被写入第一与第三集成电路10、14中和从第一与第三集成电路10、14中读出。然而,第二集成电路12不具有作为测试接口的触点。为了允许测试去往和来自第二集成电路的连接16、18,采取了特别的措施。
图2显示集成电路12的实施例。集成电路12包含功能电路20、测试图变换器22、复用器24、三态驱动器26和模式切换电路28。输入端16被耦合到功能电路20和测试图变换器22。功能电路20和测试图变换器22通过复用器24被耦合到输出端18。模式切换电路28接收某些输入16,以及具有一个输出端,该输出端被耦合到复用器24的控制输入端。三态驱动器26被耦合在复用器24的一个输出端与可重新定义的触点17之间。配置选择输入端13被耦合到三态驱动器26的控制输入端和功能电路20。三态驱动器26用来控制是否有驱动耦合到可重新定义的触点17。类似的结果可以用许多其他电路来实现,象例如根据配置而打开或闭合的开关之类。
在正常运行模式下运行时,模式切换电路28输出控制信号到复用器24,以把输出信号从功能电路20传送到输出端18和三态驱动器26。功能电路20使用来自输入端16的输入信号作为输入。来自配置选择输入端13的信号确定功能电路20是否使用来自触点17的信号作为输入和功能电路20的输出端21的信号是否被用作为输出。来自输出端21的信号由复用器24传送到三态驱动器26。在图1所示的配置中,三态驱动器26不把这个信号传送到触点17。然而,如果不同的信号被加到配置选择输入端13,则三态驱动器26把来自功能电路20的输出信号提供给触点17。
电路12例如在接通电源时,或通过在输入端16加上通常禁止的信号序列而被带入测试模式。哪些条件被使用来切换到测试模式与本发明无关。模式切换电路28检测这些条件,以及作为应答,它输出表示测试模式的信号。在这个模式下,复用器24把来自测试图变换器22的输出信号传送到输出端18和三态驱动器26。象在正常运行模式下那样,在配置选择输入端13处的信号确定三态驱动器26是否把来自测试电路20的输出信号提供给触点17。
测试图变换器22被设计成使得有可能对去往和来自集成电路12的连接测试“固定”故障和交叉连接故障。“固定”故障是例如因为在电源连接与输入端或输出端之间的短路而使得输入端或输出端保持在固定的逻辑电平的一种故障。交叉连接故障是使得不可能将两个输入端、两个输出端或一个输入端与一个输出端上的信号呈现为某种数值组合的一种故障。这例如在所述两个输入端、两个输出端或一个输入端与一个输出端位于传导接触中时发生。
在测试期间,把来自第一集成电路10的一系列测试信号加到第二集成电路12,以及把来自第二集成电路12的输出信号读取到第二集成电路。优选地,测试信号被输送到第一集成电路10,以及最终得到的输出信号是通过测试接口TST/TDI/TDO从第三集成电路14读出的。
通过检测在观察到的作为结果的输出信号与根据测试图变换器22的输入/输出关系应当出现的输出信号之间的偏差,从而检测出错误。测试图变换器22的输入/输出关系被选择以便使得有可能检测在第二集成电路12和第一与第三集成电路10、14之间的连接中所有可能的固定故障和交叉连接故障。
在不存在对可重新定义的触点17的输入/输出功能进行重新定义的可能性的情形下,这是当输入输出关系满足以下三个条件时实现的:
1)每个输入信号应当影响至少一个输出信号。
2)每个输出信号应当至少取决于在两个输入信号之间是否有差别。
3)没有两个输出信号应当以相同的方式取决于那些输入信号。
许多电路满足这些要求。设计这样的电路的简单方法是把一组输入分配给每个输出,使得每个组包含两个输入,没有用于两个输出的组是相同的以及每个输入属于至少一个组。这样所述要求是通过带有用于每个组的各个子电路的电路来实现的,该电路计算来自该组输入的异或并把结果馈送到与该组相关联的输出端。
为了支持可重新定义的触点,需要另外的措施。图3显示支持可重新定义的触点的测试图变换器22的第一实施例。变换器22包含复用器30和只读存储器32。变换器22的输入端被耦合到存储器32的地址输入端。来自可重新定义的触点17(未示出)的输入36通过复用器30的第一输入端被耦合到一个地址输入端。复用器30的第二输入端被耦合到缺省逻辑电平Vss。配置选择输入端34被耦合到变换器22的控制输入端和存储器32的地址输入端。
在运行时,存储器32存储两个输入/输出关系,其一用于可重新定义的触点17的每个可能的配置。第一个输入/输出关系满足实现对于N=8个输入端和M=4个输出端的可测试性的条件,而第二个输入/输出关系满足实现对于N-1=7个输入端和M+1=5个输出端的可测试性的条件。来自配置选择输入端34的配置选择信号选择哪个输入/输出关系被使用来确定存储器的输出信号。在其中可重新定义的触点用作为输入端的配置中,来自可重新定义的触点的信号通过复用器30被馈送到存储器32的地址输入端。在其中可重新定义的触点用作为输出端的配置中,缺省信号Vss代替来自可重新定义的触点的信号作为地址信号。
将会看到,可以使用用来实现所需要的输入/输出关系的其他电路,而不使用只读存储器32,其它电路是诸如专用逻辑或一组互连的异或门。当选择用于测试N-1个输入端的配置时,如果存储器32的输出不依赖于输入34,则复用器30可以省略(只有来自输入端34的信号被提供给存储器32)。
图4显示用于实现可重新定义触点的可测试性的变换器22的另一个实施例。变换器22包含第一和第二子变换器40、42以及复用器。集成电路的输入端被耦合到两个子变换器,来自可重新定义的触点17(未示出)的输入仅被耦合到第一子变换器40。两个子变换器40、42的输入/输出关系被设计成满足要求,以允许测试在到集成电路的连接中的故障,每个输入/输出关系都处于可重新定义的触点17的配置的相应配置中。第一子变换器40被设计用于N(=8)个输入端与M(=4)个输出端,而第二子变换器42被设计用于N-1个输入端与M+1个输出端。两个子变换器40、42的输出端被耦合到复用器44的输入端。第一子变换器40比第二子变换器42少一个输出端。缺省信号Vss代替这个输出端而被提供给复用器44。复用器44的输出形成变换器22的输出。
在运行时,来自配置选择输入端48的配置选择信号控制复用器44,以便取决于配置而把第一子变换器40的输出(被以缺省信号补充)或第二子变换器42的输出传送到变换器22的输出端。
图5显示用于可重新定义的触点17的(未示出)、具有输入端54和输出端56的变换器50(在本实施例中具有较大数目的输入端)的再一个实施例。在本实施例中,一组异或门52a-i实现两个配置所需要的输入/输出关系。因此,这个电路是多用途变换器。为了满足对于两个配置的要求,这样的多用途变换器被设计成具有满足修正的要求的输入输出关系:
1)来自可重新定义的输入端54和不可重新定义的输入端58的每个输入信号应当影响至少一个不可重新定义的输出端59的信号
2)每个输出端56、59应当具有这样的信号,它至少取决于在来自不可重新定义的输入端58的两个信号之间是否有差别
3)没有两个输出端56、59应当具有这样的信号,它以相同的方式取决于来自不可重新定义的输入端58的信号
4)没有可重新定义的输出端56的信号应当取决于它可被重新定义到的可重新定义的输入端54的信号。
后面的条件防止电路呈现存储器效应。在运行时,这样的电路实现所需要的输入/输出关系,它允许测试在两个配置下到集成电路连接中的故障。只需要三态驱动器26来切换配置。在条件(4)不满足的情况下,测试也是可能的,但这样的测试牵涉到将测试图变换器的存储器状态设立作为测试的一部分,且因此更为复杂。
许多电路满足这些要求。设计这样的电路的一个简单方法是把各个组的输入与输出相关联,以及把来自每个组的输入的异或提供给与该组相关联的输出端。每个组应当包含至少两个不可重新定义的输入端,除了其可重新定义的输入端以外没有两个组应当是相同的,每个输入端应当属于至少一个组,以及没有可重新定义的输入端不应当属于它可被重新定义到的可重新定义的输出端的组。
图5显示满足所述要求的电路。异或门电路(或等价地,异或非门)的输出取决于在它的输入信号之间的逻辑差。可以容易地看到,每个输出56、59取决于不可重新定义的输入端58的异或输出,每个输入54、58影响至少一个不可重新定义的输出59,以及没有两个输出对于输入具有相同的依赖性。将会看到,图5所示的电路只是可被使用来满足所述要求的电路的一个例子。
还将会看到,如图所示的可重新定义类的和不可重新定义类的输入端与输出端的数目仅仅是以举例的方式被选择的。可以选择其他数目而并不背离本发明。
Claims (11)
1.一种在正常运行模式与测试模式之间可切换的集成电路,该集成电路具有输入触点、输出触点、和可重新定义的触点,该可重新定义的触点具有根据电路配置而被选择的输入或输出功能,该电路包括:
-功能电路和测试图变换器,二者都被耦合在该输入触点、输出触点和可重新定义的触点之间;该功能电路和测试图变换器分别在正常运行模式和测试模式下驱动输出触点,以及取决于电路配置而驱动可重新定义的触点,该测试图变换器被安排成提供在输入触点与输出触点处的信号之间的第一与第二关系,使可重新定义的触点取决于电路配置而分别被用作为输入触点或输出触点,所述关系被选择以使得允许通过分别被用作为输入和输出触点的可重新定义的触点来测试固定错误和交叉连接错误。
2.按照权利要求1的集成电路,包括由所述电路配置使能或禁止的可控制的耦合,该测试图变换器具有被耦合到该输入触点的第一输入端、被耦合到该输出触点的第一输出端、通过可控制的耦合被耦合到该可重新定义的触点的第二输入端以及被耦合到该可重新定义的触点的第二输出端。
3.按照权利要求2的集成电路,该测试图变换器包括异或和/或异或非电路的集合,它们被耦合在第一和第二输入端与第一和第二输出端之间,以使得在每个输出端处的信号取决于来自各个组的第一和第二输入端的信号的异或,其中每个组包含输入触点中的至少两个,没有两个组是相同的,或者若没有第二输入端才是相同的,以及每个第一和第二输入端属于这些组中的至少一个组。
4.按照权利要求3的集成电路,其中与第二输出端相关联的组不包含该第二输入端。
5.按照权利要求3的集成电路,包括第一和第二子变换器以及复用器,该第一和第二子变换器分别具有第一和第二输入/输出关系,该第一和第二子变换器的输出端被耦合到输出触点和可控制的耦合的输入端,第一子变换器的输入端被耦合到该输入触点和可重新定义的触点,第二子变换器的输入端被耦合到该输入触点。
6.一种电子电路包括:
-一个或多个第一集成电路,其具有第一和第二触点与测试接口,用于分别写入和读出到第一触点和第二触点的测试数据;
-第二集成电路,它具有输入触点、输出触点和可重新定义的触点,该可重新定义的触点具有根据电路配置而被选择的输入或输出功能;
-在第一触点与输入触点之间的、在第二触点与输出触点之间的、以及在可重新定义的触点与第一或第二触点之间的连接,该第二集成电路在正常运行模式与测试模式之间可切换,第二集成电路包括功能电路和测试图变换器,二者都被耦合在输入触点、输出触点和可重新定义的触点之间;功能电路和测试图变换器分别在正常运行模式和测试模式下驱动输出触点,以及取决于电路配置而驱动可重新定义的触点,该测试图变换器被安排成提供在输入触点与输出触点处的信号之间的第一与第二关系,使可重新定义的触点取决于电路配置而分别被用作为输入触点与输出触点,所述关系被选择以使得允许通过分别被用作为输入和输出触点的可重新定义的触点来测试固定错误和交叉连接错误。
7.按照权利要求6的电子电路,包括由所述电路配置使能或禁止的可控制的耦合,测试图变换器具有被耦合到输入触点的第一输入端、被耦合到输出触点的第一输出端、通过可控制的耦合被耦合到可重新定义的触点的第二输入端及被耦合到可重新定义的触点的第二输出端。
8.按照权利要求7的电子电路,测试图变换器包括异或和/或异或非电路,它们被耦合在第一和第二输入端与第一和第二输出端之间,以使得在每个输出端处的信号取决于来自各个组的第一和第二输入端的信号的异或,其中每个组包含输入触点中的至少两个,没有两个组是相同的,或者若没有第二输入端才是相同的,以及每个第一和第二输入端属于这些组中的至少一个组。
9.按照权利要求8的电子电路,其中
-与第二输出端相关联的组不包含第二输入端。
10.按照权利要求7的电子电路,包括第一和第二子变换器以及复用器,该第一和第二子变换器分别具有第一和第二输入/输出关系,该第一和第二子变换器的输出端被耦合到输出触点和可控制的耦合的输入端,该第一子变换器的输入端被耦合到输入触点和可重新定义的触点,该第二子变换器的输入端被耦合到输入触点。
11.一种测试包含在正常运行模式与测试模式之间可切换的集成电路的电子电路的方法,该集成电路具有输入触点、输出触点和可重新定义的触点,该可重新定义的触点具有根据电路配置而被选择的输入或输出功能,该集成电路被安排成在测试模式下提供在输入触点与输出触点处的信号之间的第一与第二关系,使可重新定义的触点取决于电路配置而分别被用作为输入触点与输出触点,所述关系被选择以使得允许通过分别被用作为输入和输出触点的可重新定义的触点来测试固定错误和交叉连接错误,
该方法包括:
-在输入触点与输出触点处的信号间的第一和第二输入/输出关系之间切换该集成电路,使可重新定义的触点根据电路配置而分别被用作为输入或输出触点;
-把一组连续的输入信号加到该输入触点,以及根据电路配置而加到可重新定义的触点,以便当该集成电路被正常地无错误地连接时,每个输入端和输出端以它们的作为结果的输出信号来呈现该输入信号组中的所有可能的逻辑值,以及在任何对的输入端处、任何对的输出端处和包含输入端与输出端的任何对处的信号之间的每一差异以它们的作为结果的输出信号来呈现该输入信号组中的所有可能的逻辑值;
-观察响应于该输入信号的输出信号,
-检测是否有在集成电路被无错误地连接时应当出现的、来自输出信号的偏差。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP01203126.6 | 2001-08-16 | ||
EP01203126 | 2001-08-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1541336A true CN1541336A (zh) | 2004-10-27 |
CN100371727C CN100371727C (zh) | 2008-02-27 |
Family
ID=8180805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB028159004A Expired - Lifetime CN100371727C (zh) | 2001-08-16 | 2002-07-09 | 电子电路和用于测试的方法 |
Country Status (9)
Country | Link |
---|---|
US (1) | US6883129B2 (zh) |
EP (1) | EP1417502B1 (zh) |
JP (1) | JP3992683B2 (zh) |
KR (1) | KR100906513B1 (zh) |
CN (1) | CN100371727C (zh) |
AT (1) | ATE376189T1 (zh) |
DE (1) | DE60223043T2 (zh) |
TW (1) | TWI223094B (zh) |
WO (1) | WO2003016922A2 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102770778A (zh) * | 2010-03-01 | 2012-11-07 | 罗伯特·博世有限公司 | 用于测试集成电路的方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6971045B1 (en) * | 2002-05-20 | 2005-11-29 | Cyress Semiconductor Corp. | Reducing tester channels for high pinout integrated circuits |
JP3901151B2 (ja) * | 2003-12-25 | 2007-04-04 | セイコーエプソン株式会社 | ドライバic並びにドライバic及び出力装置の検査方法 |
US7685483B1 (en) * | 2005-06-20 | 2010-03-23 | Lattice Semiconductor Corporation | Design features for testing integrated circuits |
CN100417098C (zh) * | 2005-08-04 | 2008-09-03 | 上海华为技术有限公司 | E1/t1连接错误检测方法 |
FR3051285B1 (fr) * | 2016-05-13 | 2018-05-18 | Zodiac Aerotechnics | Circuit electronique a fonctions modifiables |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4658225A (en) * | 1984-07-05 | 1987-04-14 | Hewlett-Packard Company | Amplitude insensitive delay lines in a transversal filter |
US4703484A (en) * | 1985-12-19 | 1987-10-27 | Harris Corporation | Programmable integrated circuit fault detection apparatus |
EP0628831B1 (en) | 1988-09-07 | 1998-03-18 | Texas Instruments Incorporated | Bidirectional boundary scan test cell |
US5392297A (en) * | 1989-04-18 | 1995-02-21 | Vlsi Technology, Inc. | Method for automatic isolation of functional blocks within integrated circuits |
US5155733A (en) * | 1990-12-26 | 1992-10-13 | Ag Communication Systems Corporation | Arrangement for testing digital circuit devices having bidirectional outputs |
US5481471A (en) * | 1992-12-18 | 1996-01-02 | Hughes Aircraft Company | Mixed signal integrated circuit architecture and test methodology |
TW307927B (zh) * | 1994-08-29 | 1997-06-11 | Matsushita Electric Ind Co Ltd | |
JPH08147110A (ja) * | 1994-11-18 | 1996-06-07 | Sony Corp | データ記録媒体管理方法、データ記録媒体管理装置およびデータ記録媒体 |
JP3673027B2 (ja) | 1996-09-05 | 2005-07-20 | 沖電気工業株式会社 | テスト対象の半導体記憶回路を備えた半導体記憶装置 |
US6087968A (en) * | 1997-04-16 | 2000-07-11 | U.S. Philips Corporation | Analog to digital converter comprising an asynchronous sigma delta modulator and decimating digital filter |
JP2001520780A (ja) | 1998-02-02 | 2001-10-30 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 相互接続部テストユニットを有する回路及び第1電子回路と第2電子回路との間の相互接続部をテストする方法 |
US6378090B1 (en) | 1998-04-24 | 2002-04-23 | Texas Instruments Incorporated | Hierarchical test access port architecture for electronic circuits including embedded core having built-in test access port |
US6499125B1 (en) * | 1998-11-24 | 2002-12-24 | Matsushita Electric Industrial Co., Ltd. | Method for inserting test circuit and method for converting test data |
DE10005161A1 (de) | 1999-04-30 | 2000-11-02 | Fujitsu Ltd | Halbleiter-Speicheranordnung, Leiterplatte, auf welcher eine Halbleiter-Speicheranordnung montiert ist, und Verfahren zum Testen der Zwischenverbindung zwischen einer Halbleiter-Speicheranordnung und einer Leiterplatte |
US6456961B1 (en) * | 1999-04-30 | 2002-09-24 | Srinivas Patil | Method and apparatus for creating testable circuit designs having embedded cores |
JP3483130B2 (ja) * | 1999-11-29 | 2004-01-06 | 松下電器産業株式会社 | 集積回路の検査方法 |
-
2002
- 2002-07-09 DE DE60223043T patent/DE60223043T2/de not_active Expired - Lifetime
- 2002-07-09 CN CNB028159004A patent/CN100371727C/zh not_active Expired - Lifetime
- 2002-07-09 JP JP2003521376A patent/JP3992683B2/ja not_active Expired - Lifetime
- 2002-07-09 EP EP02749176A patent/EP1417502B1/en not_active Expired - Lifetime
- 2002-07-09 AT AT02749176T patent/ATE376189T1/de not_active IP Right Cessation
- 2002-07-09 KR KR1020047002151A patent/KR100906513B1/ko not_active IP Right Cessation
- 2002-07-09 WO PCT/IB2002/002916 patent/WO2003016922A2/en active IP Right Grant
- 2002-08-12 US US10/217,811 patent/US6883129B2/en not_active Expired - Lifetime
- 2002-09-05 TW TW091120292A patent/TWI223094B/zh not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102770778A (zh) * | 2010-03-01 | 2012-11-07 | 罗伯特·博世有限公司 | 用于测试集成电路的方法 |
CN102770778B (zh) * | 2010-03-01 | 2015-06-17 | 罗伯特·博世有限公司 | 用于测试集成电路的方法 |
Also Published As
Publication number | Publication date |
---|---|
KR100906513B1 (ko) | 2009-07-07 |
US6883129B2 (en) | 2005-04-19 |
JP3992683B2 (ja) | 2007-10-17 |
WO2003016922A2 (en) | 2003-02-27 |
WO2003016922A3 (en) | 2003-05-30 |
CN100371727C (zh) | 2008-02-27 |
DE60223043T2 (de) | 2008-07-24 |
US20030051198A1 (en) | 2003-03-13 |
ATE376189T1 (de) | 2007-11-15 |
EP1417502B1 (en) | 2007-10-17 |
JP2005500536A (ja) | 2005-01-06 |
KR20040027889A (ko) | 2004-04-01 |
DE60223043D1 (de) | 2007-11-29 |
EP1417502A2 (en) | 2004-05-12 |
TWI223094B (en) | 2004-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0138114B1 (ko) | 집적 회로의 다중 전원 접속부 검사 방법 및 그 장치 | |
RU2191396C2 (ru) | Тестовый режим высокого импеданса для jtag | |
US6457141B1 (en) | Semiconductor device with embedded memory cells | |
GB2394064A (en) | Boundary scan testing for a circuit with a serial channel | |
US6611469B2 (en) | Asynchronous FIFO memory having built-in self test logic | |
CN1541336A (zh) | 电子电路和用于测试的方法 | |
US8091001B2 (en) | FPGA programming structure for ATPG test coverage | |
KR100336328B1 (ko) | 반도체집적회로 | |
CN1171095C (zh) | 视频显示芯片的测试方法和装置 | |
KR100410554B1 (ko) | 반도체 메모리 장치에서의 패키지 맵 정보 출력방법 및그에 따른 회로 | |
US20070168795A1 (en) | On-chip sampling circuit and method | |
JP3080847B2 (ja) | 半導体記憶装置 | |
EP1224481B1 (en) | Apparatus and method for programmable parametric toggle testing of digital cmos pads | |
CN1793999B (zh) | 半导体集成电路 | |
US6678848B1 (en) | Programming circuitry for configurable FPGA I/O | |
US6720785B2 (en) | Integrated circuit with test mode, and test configuration for testing an integrated circuit | |
CA1296110C (en) | Reconfigurable register bit-slice for self-test | |
KR100186920B1 (ko) | 테스트 회로를 내장한 집적회로 | |
KR100537115B1 (ko) | 반도체 기억 장치 | |
KR20060053978A (ko) | 반도체 집적회로 | |
US6034880A (en) | Embedded memory device and method of performing a burn-in process on the embedded memory device | |
US20030169633A1 (en) | Method of checking electrical connections between a memory module and a semiconductor memory chip | |
KR20010077943A (ko) | 집적 회로 | |
US7012443B2 (en) | System used to test plurality of DUTs in parallel and method thereof | |
US20030042927A1 (en) | Method for testing circuit units to be tested with increased data compression for burn-in |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20080227 |
|
CX01 | Expiry of patent term |