JP2021052122A - 半導体集積回路装置 - Google Patents

Abstract

【課題】バーンイン試験中の半導体集積回路装置の内部回路に供給される内部電圧の異常を容易に確認する。【解決手段】本発明の一態様は、外部電圧Ｖｉを入力として内部降圧電源電圧Ｖｄを生成し内部回路４へ供給する内部降圧電源３と、この内部降圧電源３から出力される内部降圧電源電圧Ｖｄに基づく電圧値又は電流値と基準値とを比較することで、内部降圧電源３の異常を検出する異常検出回路５と、この異常検出回路５の検出結果を外部へ出力する通信端子２と、を備える。【選択図】図４

Description

本発明は、内部降圧電源が出力する電圧（内部降圧電源電圧）で内部回路を動作させる半導体集積回路装置に関する。

半導体集積回路装置等の半導体製品の製造工程において、初期故障をスクリーニングにより除去する工程として一般的にバーンイン試験（負荷試験）が行われる。バーンインはスクリーニング加速化のため、半導体製品を破壊しない範囲でできるだけ高電源電圧にて動作（活性化）させ、且つ高温の環境下で行われる。

半導体集積回路装置は、外部電圧を入力とする内部降圧電源を有し、内部降圧電源から内部回路へ定電圧（内部電圧）を供給する構成が一般的である。このような内部降圧電源を有する半導体集積回路装置において、バーンイン試験を実施する場合は、試験用に予め外部より試験電圧を供給する端子を用意し、内部降圧電源を停止した上で内部電圧の代わりにその端子を介して試験電圧を供給する。または、バーンイン試験用の特殊テストモードにより、内部降圧電源のフィードバッグ電圧を変更して内部電圧を上昇させる等の方法がある。

例えば、バーンイン試験を実施するための構成として、特許文献１には、「半導体装置を装着するための、互いに並列に接続されている複数のソケットを備えた半導体装置の検査装置において、上記複数のソケットから一つのソケットを選択して、半導体装置を起動するための制御信号を、上記一つのソケットに装着された半導体装置に供給する選択制御部と、上記起動された半導体装置を流れる電流を計測する電流検出部とを備えている」と記載されている。

特開２００４−２５７９２１号公報

上記のように、バーンイン試験中は、半導体集積回路装置の内部回路に供給する内部電圧を通常時よりも高く設定しているため、特許文献１に記載のように、当該通常時よりも高い試験電圧がバーンイン試験の加速条件である。したがって、供給端子の接触不良や特殊テストモードに正しく設定できていない等の要因により、内部電圧が低下又は上昇していると、適正なストレス条件で試験されていないことになる。そして、適正なストレス条件で試験できなかった半導体製品は、市場での初期不良率増加のリスクがある。そのため、バーンイン試験中は、内部回路に供給する内部電圧が適正なレベルであることを確認する必要がある。

また、通常バーンイン試験では、テストボード上に対象の半導体集積回路装置を複数個実装してこれらを同時に試験する。チップコスト抑制のため、同時に試験する個数は可能な限り多くする。しかし、複数の半導体集積回路装置を並列処理するため、従来の構成では、端子や配線の構成が複雑化していた。

上記の状況から、バーンイン試験中の半導体集積回路装置の内部回路に供給される内部電圧の異常を容易に確認できる手法が要望されていた。

上記課題を解決するために、本発明の一態様の半導体集積回路装置は、外部電圧を入力として内部降圧電源電圧を生成し内部回路へ供給する内部降圧電源と、その内部降圧電源から出力される内部降圧電源電圧に基づく電圧値又は電流値と基準値とを比較することで、内部降圧電源の異常を検出する異常検出回路と、その異常検出回路の検出結果を外部へ出力する通信端子と、を備える。

本発明の少なくとも一態様によれば、バーンイン試験中の半導体集積回路装置の内部回路に供給される内部電圧の異常を容易に確認することができる。
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。

従来の半導体集積回路装置の構成例を示すブロック図である。 従来の半導体集積回路装置を用いたバーンイン試験方法を示す説明図である。 本発明の第１の実施形態に係る半導体集積回路装置の構成例を示すブロック図である。 本発明の第１の実施形態に係る半導体集積回路装置が備える異常検出回路の例を示す図である。 本発明の第２の実施形態に係る半導体集積回路装置の異常検出回路の例を示す図である。 本発明の第３の実施形態に係る半導体集積回路装置の異常検出回路の例を示す図である。 本発明の第４の実施形態に係る半導体集積回路装置の異常検出回路の例を示す図である。 本発明の第７の実施形態に係る半導体集積回路装置の異常検出回路の例を示す図である。 本発明の第８の実施形態に係る半導体集積回路装置の異常検出回路の例を示す図である。 本発明の第９の実施形態に係る半導体集積回路装置の異常検出回路の例を示す図である。 本発明の第１０の実施形態に係る半導体集積回路装置の異常検出回路の例を示す図である。 本発明が適用された半導体集積回路装置を用いたバーンイン試験方法の例を示す説明図である。 図１２のバーンイン試験方法における半導体集積回路装置の各部の信号及び電圧の変化を示すタイミングチャートである。

本発明を実施するための形態（以下、「実施形態」と記述する）の例を説明する前に、従来の半導体集積回路装置及びバーンイン試験方法について図１及び図２を参照してさらに詳しく説明する。

図１は、従来の半導体集積回路装置の構成例を示すブロック図である。
図２は、従来の半導体集積回路装置を用いたバーンイン試験方法を示す説明図である。

図１に示す半導体集積回路装置１１００は、電圧入力端子１００１に供給された外部電圧（アナログ電圧）を内部降圧電源１００３へ入力し、内部降圧電源１００３で外部電圧の電圧値以下の内部降圧電源電圧（アナログ電圧）を生成して内部回路１００４へ供給している。内部回路１００４への内部降圧電源電圧は、テスト用切り替え回路１０１８へも分配される。テスト用切り替え回路１０１８内はスイッチ１０１９を備え、スイッチ１０１９をショート（オン）させることで、内部回路１００４へ供給する内部降圧電源電圧がテスト用アナログ出力端子１０１７にも入力され、外部からの観測が可能になる。また、半導体集積回路装置１１００は、通信端子１００２を備える。

上記の半導体集積回路装置１１００を用いたバーンイン試験方法の例を、図２を参照して説明する。図２に示すバーンイン試験を実施するための構成は、バーンイン試験装置１１１０、及び、バーンイン試験装置１１１０と１以上の半導体集積回路装置（半導体集積回路装置１１００ａ，１１００ｂ，・・・）間の入出力配線を有するテストボード１１２０で構成される。半導体集積回路装置１１００ａ，１１００ｂはそれぞれに、内部降圧電源３及びテスト用アナログ出力端子１０１７を有する。図中、バーンイン試験装置１１１０が備える各端子に、“ａ”、“ｂ”の添え字を付しているが、各端子を区別しない場合には、添え字を省略してテスト用アナログ出力端子１０１７、通信端子１１１２のように表記する。

半導体集積回路装置１１００ａのテスト用アナログ出力端子１０１７は、テストボード１１２０のコネクタ１１２１を介して、バーンイン試験装置１１１０のアナログ入力端子１１１３ａへ接続される。同様に、半導体集積回路装置１１００ｂのテスト用アナログ出力端子１０１７は、バーンイン試験装置１１１０のアナログ入力端子１１１３ｂへ接続される。バーンイン試験装置１１１０内においてアナログ入力端子１１１３ａ，１１１３ｂは、アナログレベルを判定するコンパレータ等に接続される。各半導体集積回路装置１１００ａ，１１００ｂのテスト用アナログ出力端子１０１７から出力された内部降圧電源３の出力電圧は、上記のバーンイン試験装置１１１０内のコンパレータ等で期待値と比較され、良否判定が行われる。

また、各半導体集積回路装置１１００ａ，１１００ｂの各通信端子１００２はそれぞれ、テストボード１１２０（コネクタ１１２１）を介してバーンイン試験装置１１１０の通信端子１１１２ａ，１１１２ｂと接続されている。

上記の半導体集積回路装置１１００ａ，１１００ｂの課題として、内部降圧電源電圧の確認が容易ではないということがある。この電圧値がアナログレベルであるため、試験中に常時もしくは適宜モニターする必要があり、試験時間の増大を招き、半導体集積回路装置のコスト（以下「チップコスト」）の上昇につながっていた。

また、通常バーンイン試験では、テストボード１１２０上に対象の半導体集積回路装置１１００ａ，１１００ｂ，・・・を複数個実装してこれらを同時に試験する。チップコスト抑制のため、同時に試験する個数は可能な限り多くする。従来方法では、バーンイン試験装置１１１０側にもアナログレベルを測定し、測定値を期待値と比較する上記のようなアナログ入力端子１１１３ａ，１１１３ｂ，・・・が必要となる。しかし、複数の半導体集積回路装置１１００ａ，１１００ｂ，・・・を並列処理するため、半導体集積回路装置の数だけテスト用アナログ出力端子に接続する配線と、バーンイン試験装置１１１０のアナログ入力端子１１１３とが必要になり、構成が複雑化する。

例えば、テストボード１１２０上に切り替えスイッチ（図１のスイッチ１０１９）を用意し、常時ではなく適宜モニターすることでバーンイン試験装置１１１０側は直列処理とすることは可能である。しかし、いずれにせよバーンイン試験装置１１１０又はテストボード１１２０の制約があり、同時に試験できる半導体集積回路装置１１００の個数が抑えられる。その結果、ますますチップコストの上昇につながっていた。このため、バーンイン試験中における半導体集積回路装置の内部電圧の異常を容易に確認できることに加えて、安価に実現できることが望ましい。

以下、本発明の実施形態の例について、添付図面を参照して説明する。本明細書及び添付図面において実質的に同一の機能又は構成を有する構成要素については、同一の符号を付して重複する説明を省略する。

＜第１の実施形態＞
はじめに、本発明の第１の実施形態に係る半導体集積回路装置について図３及び図４を参照して説明する。例えば、半導体集積回路装置の例として、自動車の制御に用いられる電子制御装置（ＥＣＵ：Electronic Control Unit）内に用いられる特定用途向け集積回路（ＡＳＩＣ：Application Specific Integrated Circuit）が挙げられる。

図３は、第１の実施形態に係る半導体集積回路装置１００の構成例を示すブロック図である。
半導体集積回路装置１００は、電圧入力端子１と、入出力用の通信端子２と、内部降圧電源３と、内部回路４（１）〜４（３）と、異常検出回路５と、ロジック回路９とを有する。内部回路４（１）〜４（３）は３個に限らず、少なくとも１個以上である。内部回路４（１）〜４（３）を区別しない場合、「内部回路４」と記載する。

バーンイン試験装置１１０（後述する図１２参照）から電圧入力端子１に外部電圧Ｖｉ（アナログ電圧）が供給される。電圧入力端子１に供給された外部電圧Ｖｉは内部降圧電源３へ入力され、内部降圧電源３において外部電圧の電圧値以下に設定されたアナログ電圧（内部降圧電源電圧Ｖｄ）を生成する。バーンイン試験時に生成される内部降圧電源電圧Ｖｄ（試験電圧）は、通常使用時の電圧よりも高い。生成された内部降圧電源電圧Ｖｄは、内部回路４（１）〜４（３）に供給される。また、内部降圧電源電圧Ｖｄは、内部回路４（１）〜４（３）への電圧供給配線から分配されて異常検出回路５へ入力され、異常検出回路５が内部降圧電源電圧Ｖｄの異常の有無を検出する。

異常検出回路５は通信端子２に接続されており、通信端子２を通じて異常検出結果（通信信号Ｓｃ）をバーンイン試験装置１１０（外部装置の例）へ出力する。ロジック回路９は、通信端子２を介してバーンイン試験装置１１０からの指令を受信し、半導体集積回路装置１００内の各ブロック（例えば内部降圧電源３、異常検出回路５）の動作を制御する。例えば、ロジック回路９は、バーンイン試験装置１１０から特殊テストモード信号Ｓｓを受信して内部降圧電源３にバーンイン試験のための試験電圧生成の指示を出力したり、異常検出回路５の内部メモリ１０に読出し指示などを出力したりする。

図４は、半導体集積回路装置１００が備える異常検出回路５の例を示す。
異常検出回路５は、レベル変換回路６と、過小電圧モニター回路７と、内部メモリ１０とを備える。

レベル変換回路６は、入力電圧（内部降圧電源電圧Ｖｄ）の電圧レベルを複数の電圧レベルに降圧して調整（設定）する。レベル変換回路６は、一例として、切り替えスイッチ６１、及び抵抗Ｒ０，Ｒ１，Ｒ２から構成される。抵抗Ｒ１と抵抗Ｒ２は異なる抵抗値であり、抵抗Ｒ０，Ｒ１，Ｒ２の各抵抗値は任意に設定できる。切り替えスイッチ６１の一端部（固定端側）が抵抗Ｒ０を介して内部降圧電源３と接続し、切り替えスイッチ６１の第１の他端部が抵抗Ｒ１を介して接地し、第２の他端部が抵抗Ｒ２を介して接地している。切り替えスイッチ６１には、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などのスイッチング素子が用いられる。そして、抵抗Ｒ０と切り替えスイッチ６１との接続中点が、過小電圧モニター回路７のコンパレータ７１の非反転入力端子に接続されている。

レベル変換回路６は、ロジック回路９からの指示に従って、切り替えスイッチ６１の接続先を抵抗Ｒ１又は抵抗Ｒ２のいずれかに切り替えることで、内部降圧電源電圧Ｖｄから指定された電圧レベルの判定対象電圧を得る。切り替えスイッチ６１が抵抗Ｒ１側に接続された場合には、抵抗Ｒ０と抵抗Ｒ１の分圧比に応じて内部降圧電源電圧Ｖｄのうち抵抗Ｒ１にかかる電圧（判定対象電圧）が得られる。また、切り替えスイッチ６１が抵抗Ｒ２側に接続された場合には、同様に、内部降圧電源電圧Ｖｄのうち抵抗Ｒ２にかかる電圧（判定対象電圧）が得られる。そして、内部降圧電源電圧Ｖｄを降圧した判定対象電圧が、レベル変換回路６から、過小電圧モニター回路７のコンパレータ７１の非反転入力端子に入力される。

過小電圧モニター回路７は、レベル変換回路６で降圧した内部降圧電源電圧Ｖｄ（判定対象電圧）を、過小電圧を検出するためのリファレンス電圧（設定下限値）と比較して良否判定する。一例として、過小電圧モニター回路７は、コンパレータ７１と、リファレンス電圧を生じさせる定電圧回路７２とを備える。コンパレータ７１の非反転入力端子は、抵抗Ｒ０と切り替えスイッチ６１との接続中点に接続され、非反転入力端子は、定電圧回路７２（リファレンス電圧）を介して接地されている。切り替えスイッチ６１の状態（判定対象電圧）にかかわらずリファレンス電圧は共通であるため、判定対象電圧を切り替えて内部降圧電源電圧Ｖｄの異常を検出することが可能である。

コンパレータ７１は、レベル変換回路６から入力された判定対象電圧（降圧した内部降圧電源電圧Ｖｄ）をリファレンス電圧と比較し、比較結果に基づいてコンパレータ７１の電源電圧に応じた大きさの信号を内部メモリ１０に出力する。コンパレータ７１は、アナログ信号を比較する比較器である。このコンパレータ７１は、比較結果に基づいて信号を反転して出力するように構成されている。すなわち、コンパレータ７１は、入力電圧（判定対象電圧）がリファレンス電圧を下回った場合、内部メモリ１０にＨｉｇｈ信号（過小電圧異常）を出力し、判定対象電圧がリファレンス電圧を上回った場合、内部メモリ１０にＬｏｗ信号（異常なし）を出力する。

このように過小電圧モニター回路７は、降圧したアナログの内部降圧電源電圧Ｖｄ（判定対象電圧）をデジタル信号に変換する、アナログ／デジタル変換回路のような機能を持つ。

内部メモリ１０は、過小電圧モニター回路７のコンパレータ７１から出力される信号に基づいて、比較結果（異常の有無の情報）を記憶する。そして、外部（バーンイン試験装置１１０）からロジック回路９に読み出しの指令が与えられたタイミングで、ロジック回路９が内部メモリ１０に記憶された異常を示す情報（異常結果）を読み出し、通信端子２を介して異常結果を含む信号（通信信号Ｓｃ）を出力する。内部メモリ１０として、半導体集積回路装置１００が備える既存のメモリを使用できる。なお、内部メモリ１０の場所としては、ロジック回路９内に備えるのが一般的である。ここでは、説明の都合上、図３及び他の該当図面において、内部メモリ１０をロジック回路９の外部に配置しているが、ロジック回路９内に内部メモリ１０を配置してもよい。

図４の例では、異常検出回路５において、内部降圧電源３から出力される内部降圧電源電圧Ｖｄに基づく電圧値をリファレンス電圧の値と比較する構成を示したが、内部降圧電源電圧Ｖｄに基づく電流値を用いて比較してもよい。例えば、抵抗Ｒ１，Ｒ２に流れる電流の値と予め設定したリファレンス電流の値を比較し、異常の有無を検出する構成とする。

以上のとおり、第１の実施形態に係る半導体集積回路装置（半導体集積回路装置１００）は、外部電圧（外部電圧Ｖｉ）を入力として内部降圧電源電圧（内部降圧電源電圧Ｖｄ）を生成し内部回路（内部回路４）へ供給する内部降圧電源（内部降圧電源３）と、その内部降圧電源から出力される内部降圧電源電圧に基づく電圧（抵抗Ｒ１又はＲ２にかかる判定対象電圧）又は電流の値を基準値（リファレンス電圧）と比較することで、内部降圧電源電圧の異常を検出する異常検出回路（異常検出回路５）を備える。さらに、この半導体集積回路装置は、異常検出回路の検出結果を外部へ出力する通信端子（通信端子２）、を備える。

上記構成の第１の実施形態に係る半導体集積回路装置によれば、内部降圧電源から出力される内部降圧電源電圧に基づく電圧又は電流の値を基準値と比較する異常検出回路を備えることにより、バーンイン試験中の内部回路に供給される内部電圧（内部降圧電源電圧）の異常を容易に確認することができる。
また、通信端子から異常検出回路の検出結果を外部へ出力できるため、外部のバーンイン試験装置１１０において容易に内部電圧（内部降圧電源電圧）の異常を確認することができる。

また、以上のとおり、本実施形態に係る異常検出回路（異常検出回路５）は、内部降圧電源（内部降圧電源３）から出力されるアナログの内部降圧電源電圧（内部降圧電源電圧Ｖｄ）を、複数の判定対象電圧（抵抗Ｒ１又はＲ２にかかる判定対象電圧）から設定された一の判定対象電圧に変換した上で、内部降圧電源電圧の異常を検出するように構成されている。
例えば、異常検出回路（異常検出回路５）は、内部降圧電源（内部降圧電源３）から出力されるアナログの内部降圧電源電圧（内部降圧電源電圧Ｖｄ）を、複数の判定対象電圧から設定された一の判定対象電圧に降圧して出力するレベル変換回路（レベル変換回路６）と、そのレベル変換回路から出力される判定対象電圧（抵抗Ｒ１又はＲ２にかかる判定対象電圧）を基準値（リファレンス電圧）と比較し、判定対象電圧が異常である条件に該当した場合に、異常を示す信号をメモリ（内部メモリ１０）に出力する電圧モニター回路（過小電圧モニター回路７、図５の過大電圧モニター回路８等）と、を有する。

上記構成の本実施形態に係る半導体集積回路装置によれば、用途によって内部降圧電源電圧を元に複数の判定対象電圧を切り替え可能な異常検出回路を有することで、内部降圧電源の様々な状態（複数の判定対象電圧）において内部降圧電源電圧の異常を検出し、その結果をメモリに記憶することができる。例えば、図４の例において、抵抗Ｒ１を通常使用時の異常判定用とし、抵抗Ｒ２をバーンイン試験用とする。さらに、抵抗Ｒ１を用いたときの異常判定を緩めに設定し、抵抗Ｒ２を用いたときの異常判定を異常結果が出やすいように厳しめに設定する。こうすることで、バーンイン試験において内部回路に適正なストレス（試験電圧）が印加されない製品（半導体集積回路装置）を選別できる。そのため、初期不良を内包した製品が市場へ流出することが防止され、市場における製品の信頼性が向上する。

また、以上のとおり、本実施形態に係る異常検出回路（異常検出回路５）は、上記電圧モニター回路として、レベル変換回路（レベル変換回路６）から出力される判定対象電圧が基準値としての設定下限値（定電圧回路７２のリファレンス電圧）より小さい場合に、異常を示す信号をメモリ（内部メモリ１０）に出力する過小電圧モニター回路（過小電圧モニター回路７）を有する。

上記構成の本実施形態に係る半導体集積回路装置は、用途によって複数の判定対象電圧を切り替え可能な異常検出回路を内蔵し、判定対象電圧と設定下限値を比較することで、内部降圧電源の様々な状態において内部降圧電源電圧の電圧低下による異常を検出することができる。
なお、本実施形態では、過小電圧モニター回路が、判定対象電圧と基準値を比較して比較結果に応じた信号（デジタル信号）を出力するコンパレータ（コンパレータ７１）を備えることで、半導体集積回路装置に従来のような多数のアナログ配線を行う必要がない。そのため、低コストでバーンイン試験時のストレス（試験電圧）が過小となっている製品を選別でき、初期不良を内包した製品の市場への流出が防止されて市場における製品の信頼性が向上する。

＜第２の実施形態＞
第２の実施形態は、第１の実施形態（図４）で示した構成において、異常検出回路５を変形し、過小電圧モニター回路７を過大電圧モニター回路に置き換えた構成である。

図５は、第２の実施形態に係る半導体集積回路装置１００Ａの異常検出回路５Ａの例を示す。
異常検出回路５Ａについて、第１の実施形態における異常検出回路５との相違点を中心に説明する。異常検出回路５Ａは、レベル変換回路６Ａ、過大電圧モニター回路８、及び内部メモリ１０を備える。

レベル変換回路６Ａは、第１の実施形態のレベル変換回路６とほぼ同じ構成であり、切り替えスイッチ６１、及び抵抗Ｒ０，Ｒ３，Ｒ４から構成される。抵抗Ｒ１，Ｒ２は、抵抗Ｒ３，Ｒ４に置き換わっている。このため、レベル変換回路６Ａも、内部降圧電源電圧Ｖｄを複数の電圧レベルに降圧できる。切り替えスイッチ６１の接続先を抵抗Ｒ３又は抵抗Ｒ４のいずれかに切り替えることで、入力電圧（内部降圧電源電圧Ｖｄ）の電圧レベルを複数の電圧レベルに降圧して調整（設定）する。抵抗Ｒ３と抵抗Ｒ４は異なる抵抗値であり、抵抗Ｒ０，Ｒ３，Ｒ４の各抵抗値は任意に設定できる。

過大電圧モニター回路８は、レベル変換回路６で降圧した内部降圧電源電圧Ｖｄ（判定対象電圧）を、過大電圧を検出するためのリファレンス電圧（設定上限値）と比較して良否判定する。過大電圧モニター回路８は、第１の実施形態の過小電圧モニター回路７と類似の構成であり、コンパレータ８１と、リファレンス電圧を生じさせる定電圧回路８２とを備える。切り替えスイッチ６１の状態（判定対象電圧）にかかわらずリファレンス電圧は共通であるため、判定対象電圧を切り替えて内部降圧電源電圧Ｖｄの異常を検出することが可能である。

コンパレータ８１は、レベル変換回路６Ａから入力された判定対象電圧（降圧した内部降圧電源電圧Ｖｄ）をリファレンス電圧と比較し、比較結果に基づいてコンパレータ８１の電源電圧に応じた大きさの信号を内部メモリ１０に出力する。コンパレータ８１は、アナログ信号を比較する比較器である。このコンパレータ８１は、比較結果に基づいて信号を反転することなく出力するように構成されている。すなわち、コンパレータ８１は、入力電圧（判定対象電圧）がリファレンス電圧を上回った場合、内部メモリ１０にＨｉｇｈ信号（過大電圧異常）を出力し、判定対象電圧がリファレンス電圧を下回った場合、内部メモリ１０にＬｏｗ信号（異常なし）を出力する。

このように過大電圧モニター回路８は、降圧したアナログの内部降圧電源電圧Ｖｄ（判定対象電圧）をデジタル信号に変換する、アナログ／デジタル変換回路のような機能を持つ。

内部メモリ１０は、過大電圧モニター回路８のコンパレータ８１から出力される信号に基づいて、比較結果（異常の有無の情報）を記憶する。そして、外部（バーンイン試験装置１１０）からロジック回路９に読み出しの指令が与えられたタイミングで、ロジック回路９が内部メモリ１０に記憶された異常を示す情報（異常結果）を読み出し、通信端子２を介して異常結果を含む信号（通信信号Ｓｃ）を出力する。

以上のとおり、本実施形態に係る半導体集積回路装置（半導体集積回路装置１００Ａ）では、異常検出回路（異常検出回路５Ａ）の電圧モニター回路として、レベル変換回路（レベル変換回路６Ａ）から出力される判定対象電圧が基準値としての設定上限値（定電圧回路８２のリファレンス電圧）より大きい場合に、異常を示す信号をメモリ（内部メモリ１０）に出力する過大電圧モニター回路（過大電圧モニター回路８）を有する。上記レベル変換回路（レベル変換回路６Ａ）は、内部降圧電源（内部降圧電源３）から出力されるアナログの内部降圧電源電圧（内部降圧電源電圧Ｖｄ）を、複数の判定対象電圧から設定された一の判定対象電圧に降圧して出力する。

上記構成の本実施形態に係る半導体集積回路装置は、用途によって複数の判定対象電圧を切り替え可能な異常検出回路を内蔵し、判定対象電圧と設定上限値を比較することで、内部降圧電源の様々な状態（複数の判定対象電圧）において内部降圧電源電圧の電圧上昇による異常を検出することができる。
また、第１の実施形態と同様に、通信端子から異常検出回路の検出結果を外部へ出力できるため、外部のバーンイン試験装置１１０において容易に内部電圧（内部降圧電源電圧）の異常を確認することができる。
さらに、第１の実施形態と同様に、半導体集積回路装置に従来のような多数のアナログ配線を行う必要がない。そのため、低コストでバーンイン試験時のストレス（試験電圧）が過大となっている製品を選別でき、初期不良を内包した製品の市場への流出が防止されて市場における製品の信頼性が向上する。

＜第３の実施形態＞
第３の実施形態は、第１の実施形態（図４）で示した構成において、異常検出回路５を変形し、過小電圧モニター回路７と過大電圧モニター回路８の両方を持つ構成である。

図６は、第３の実施形態に係る半導体集積回路装置１００Ｂの異常検出回路５Ｂの例を示す。
異常検出回路５Ｂについて、第１の実施形態における異常検出回路５との相違点を中心に説明する。異常検出回路５Ｂは、レベル変換回路６Ｂ、過小電圧モニター回路７、過大電圧モニター回路８、及び内部メモリ１０を備える。

レベル変換回路６Ｂは、第１の実施形態のレベル変換回路６と第２の実施形態のレベル変換回路６Ａを組み合わせた構成である。切り替えスイッチ６１の第１のスイッチ及び第２のスイッチはそれぞれ、抵抗Ｒ０を介して内部降圧電源３の出力側と接続している。切り替えスイッチ６１は、第１のスイッチを抵抗Ｒ１又は抵抗Ｒ２のいずれかに切り替え可能であるとともに、第２のスイッチを抵抗Ｒ３又は抵抗Ｒ４のいずれかに切り替え可能である。したがって、レベル変換回路６Ｂも、内部降圧電源電圧Ｖｄを複数の電圧レベルに降圧できる。切り替えスイッチ６１の第１のスイッチと抵抗Ｒ０の接続中点は、過小電圧モニター回路７のコンパレータ７１の非反転入力端子に接続されている。また、切り替えスイッチ６１の第２のスイッチと抵抗Ｒ０の接続中点は、過大電圧モニター回路８のコンパレータ８１の非反転入力端子に接続されている。

コンパレータ７１は、第１の実施形態と同じように、入力電圧（判定対象電圧）がリファレンス電圧を下回った場合、内部メモリ１０にＨｉｇｈ信号（過小電圧異常）を出力し、判定対象電圧がリファレンス電圧を上回った場合、内部メモリ１０にＬｏｗ信号（異常なし）を出力する。また、コンパレータ８１は、第２の実施形態と同じように、入力電圧（判定対象電圧）がリファレンス電圧を上回った場合、内部メモリ１０にＨｉｇｈ信号（過大電圧異常）を出力し、判定対象電圧がリファレンス電圧を下回った場合、内部メモリ１０にＬｏｗ信号（異常なし）を出力する。

内部メモリ１０は、過小電圧モニター回路７のコンパレータ７１と過大電圧モニター回路８のコンパレータ８１から出力される信号に基づいて、比較結果（異常の有無の情報）を記憶する。そして、外部（バーンイン試験装置１１０）からロジック回路９に読み出しの指令が与えられたタイミングで、ロジック回路９が内部メモリ１０に記憶された異常を示す情報（異常結果）を読み出し、通信端子２を介して異常結果を含む信号（通信信号Ｓｃ）を出力する。ここで、内部メモリ１０では、過小電圧モニター回路７からの比較結果（過小電圧異常）と過大電圧モニター回路８からの比較結果（過小電圧異常）を記憶する各領域は予め決められているため、各々の領域の情報を読み出すことでいずれの内部降圧電源３で異常が発生したかがわかる。

以上のとおり、本実施形態に係る半導体集積回路装置（半導体集積回路装置１００Ｂ）では、異常検出回路（異常検出回路５Ｂ）の電圧モニター回路として、レベル変換回路（レベル変換回路６Ｂ）から出力される判定対象電圧が基準値としての設定下限値（定電圧回路７２のリファレンス電圧）より小さい場合に、異常を示す信号をメモリ（内部メモリ１０）に出力する過小電圧モニター回路（過小電圧モニター回路７）と、レベル変換回路（レベル変換回路６Ｂ）から出力される判定対象電圧が基準値としての設定上限値（定電圧回路８２のリファレンス電圧）より大きい場合に、異常を示す信号をメモリ（内部メモリ１０）に出力する過大電圧モニター回路（過大電圧モニター回路８）と、を有する。上記レベル変換回路（レベル変換回路６Ｂ）は、内部降圧電源（内部降圧電源３）から出力されるアナログの内部降圧電源電圧（内部降圧電源電圧Ｖｄ）を、複数の判定対象電圧から過小電圧判定用と過大電圧判定用としてそれぞれに設定された一の判定対象電圧に降圧して出力する。

上記構成の本実施形態に係る半導体集積回路装置は、用途によって複数の判定対象電圧を切り替え可能な異常検出回路を内蔵し、判定対象電圧と基準値を比較することで、内部降圧電源の様々な状態（複数の判定対象電圧）において内部降圧電源電圧の電圧低下及び電圧上昇による異常を検出することができる。
また、第１の実施形態と同様に、通信端子から異常検出回路の検出結果を外部へ出力できるため、外部のバーンイン試験装置１１０において容易に内部電圧（内部降圧電源電圧）の異常を確認することができる。
さらに、第１の実施形態と同様に、半導体集積回路装置に従来のような多数のアナログ配線を行う必要がない。そのため、低コストでバーンイン試験時に適正なストレス（試験電圧）が印加された製品のみを提供でき、初期不良を内包した製品の市場への流出が防止されて市場における製品の信頼性が向上する。

＜第４の実施形態＞
第４の実施形態は、第１の実施形態（図４）で示した構成において、異常検出回路５を変形し、レベル変換回路６を削除して過小電圧モニター回路のみを備える構成である。

図７は、第４の実施形態に係る半導体集積回路装置１００Ｃの異常検出回路５Ｃの例を示す。異常検出回路５Ｃについて、第１の実施形態における異常検出回路５との相違点を中心に説明する。

異常検出回路５Ｃは、過小電圧モニター回路７Ｃ、ロジック回路９、及び内部メモリ１０を備える。
過小電圧モニター回路７Ｃは、コンパレータ７１、定電圧回路７２１，７２２、及び切り替えスイッチ７３を備える。コンパレータ７１の非反転入力端子には、内部降圧電源３の出力端が接続されており内部降圧電源電圧Ｖｄが入力される。また、コンパレータ７１の転入力端子には、切り替えスイッチ７３の一端部が接続される。切り替えスイッチ７３の第１の他端部は、定電圧回路７２１を介して接地し、切り替えスイッチ７３の第２の他端部は、定電圧回路７２２を介して接地する。定電圧回路７２１と定電圧回路７２２のリファレンス電圧は異なる。切り替えスイッチ７３は、ロジック回路９からの指示に従って、接続先を定電圧回路７２１と定電圧回路７２２で切り替えることで、リファレンス電圧（基準値）が切り替わる。したがって、複数のリファレンス電圧の設定が可能である。

コンパレータ７１は、入力電圧（判定対象電圧）が過小電圧モニター回路７Ｃの設定されたリファレンス電圧（設定下限値）を下回った場合、内部メモリ１０にＨｉｇｈ信号（過小電圧異常）を出力し、判定対象電圧がリファレンス電圧（設定下限値）を上回った場合、内部メモリ１０にＬｏｗ信号（異常なし）を出力する。

以上のとおり、本実施形態に係る半導体集積回路装置（半導体集積回路装置１００Ｃ）は、異常検出回路（異常検出回路５Ｃ）は、異常を検出するための基準値として複数の異なる基準値（定電圧回路７２１，７２２のリファレンス電圧）を設定可能であり、内部降圧電源（内部降圧電源３）から出力されるアナログの内部降圧電源電圧（内部降圧電源電圧Ｖｄ）を設定された基準値と比較し、内部降圧電源電圧が異常である条件に該当した場合に、異常を示す信号をメモリ（内部メモリ１０）に出力する電圧モニター回路、を有する。ここでは、電圧モニター回路として、過小電圧モニター回路７Ｃを有する。

上記構成の本実施形態に係る半導体集積回路装置は、用途によって切り替え可能な複数の基準値（リファレンス電圧）を持つ異常検出回路を内蔵し、判定対象電圧と設定された基準値を比較することで、内部降圧電源電圧の電圧低下による異常を様々な基準値で検出することができる。
また、内部降圧電源が出力する内部電圧（内部降圧電源電圧）は、降圧することなく電圧モニター回路（例えば過小電圧モニター回路７Ｃ）に入力されるため、抵抗分圧等による損失の発生なく電圧異常を検出できる。
また、第１の実施形態と同様に、通信端子から異常検出回路の検出結果を外部へ出力できるため、外部のバーンイン試験装置１１０において容易に内部電圧（内部降圧電源電圧）の異常を確認することができる。
さらに、第１の実施形態と同様に、半導体集積回路装置に従来のような多数のアナログ配線を行う必要がない。そのため、低コストでバーンイン試験時のストレス（試験電圧）が適正ではない（例えば電圧過小）製品を選別でき、該当製品の市場への流出が防止されて市場における製品の信頼性が向上する。

＜第５の実施形態＞
第５の実施形態は、第４の実施形態（図７）で示した構成において、異常検出回路５Ｃを変形し、過小電圧モニター回路７Ｃを過大電圧モニター回路に置き換えた構成である。

本実施形態における過大電圧モニター回路（図示略）は、第２の実施形態に係る過大電圧モニター回路８（図５）に異なる定電圧回路を備えたものであり、例えば、コンパレータ８１、切り替えスイッチ７３（図７）、及び異なる２以上の定電圧回路から構成できる。

本実施形態における過大電圧モニター回路も、第４の実施形態の過小電圧モニター回路７Ｃと同様に、切り替えスイッチ７３を有し、複数の異なるリファレンス電圧（基準値）を切り替え可能とする。したがって、本実施形態における過大電圧モニター回路も、複数のリファレンス電圧の設定が可能である。

本実施形態においてコンパレータ８１は、入力電圧（判定対象電圧）が過大電圧モニター回路の設定されたリファレンス電圧（設定上限値）を上回った場合、内部メモリ１０にＨｉｇｈ信号（過大電圧異常）を出力し、判定対象電圧がリファレンス電圧（設定上限値）を下回った場合、内部メモリ１０にＬｏｗ信号（異常なし）を出力する。

以上のとおり、本実施形態に係る半導体集積回路装置では、第４の実施形態と同様に、異常検出回路は、異常を検出するための基準値として複数の異なる基準値（異なる定電圧回路のリファレンス電圧）を設定可能であり、内部降圧電源（内部降圧電源３）から出力されるアナログの内部降圧電源電圧（内部降圧電源電圧Ｖｄ）を設定された基準値と比較し、内部降圧電源電圧が異常である条件に該当した場合に、異常を示す信号をメモリ（内部メモリ１０）に出力する電圧モニター回路、を有する。ここでは、電圧モニター回路として、過小電圧モニター回路に代えて過大電圧モニター回路を有する。

上記構成の本実施形態に係る半導体集積回路装置は、用途によって切り替え可能な複数の基準値（リファレンス電圧）を持つ異常検出回路を内蔵し、判定対象電圧と設定された基準値を比較することで、内部降圧電源電圧の電圧上昇による異常を様々な基準値で検出することができる。
また、本実施形態では、内部降圧電源が出力する内部電圧（内部降圧電源電圧）が、降圧することなく図示しない過大電圧モニター回路に入力されるため、抵抗分圧等による損失の発生なく電圧異常を検出できる。
その他、第１の実施形態と同様に、通信端子から異常検出回路の検出結果を外部へ出力できるため、外部のバーンイン試験装置１１０において容易に内部電圧（内部降圧電源電圧）の異常を確認することができる。
また、第２の実施形態と同様に、半導体集積回路装置に従来のような多数のアナログ配線を行う必要がない。そのため、低コストでバーンイン試験時のストレス（試験電圧）が過大となっている製品（半導体集積回路装置）を選別でき、該当製品の市場への流出が防止されて市場における製品の信頼性が向上する。

＜第６の実施形態＞
第６の実施形態は、第４の実施形態（図７）で示した構成において、異常検出回路５Ｃを変形し、過小電圧モニター回路７Ｃと、第５の実施形態で示した過大電圧モニター回路の両方を持つ構成である。

本実施形態における過小電圧モニター回路７Ｃと過大電圧モニター回路はそれぞれ、切り替えスイッチ７３を有し、複数の異なるリファレンス電圧（基準値）を切り替え可能とする。したがって、本実施形態における過小電圧モニター回路７Ｃ及び過大電圧モニター回路も、複数のリファレンス電圧の設定が可能である。言い換えると、本実施形態における過小電圧モニター回路と過大電圧モニター回路の構成は、第３の実施形態における過小電圧モニター回路７と過大電圧モニター回路８の内部に、複数の異なるリファレンス電圧を生じる定電圧回路を備えた構成と等価である。

よって、本実施形態の過小電圧モニター回路７Ｃ（コンパレータ７１）は、入力電圧（判定対象電圧）が過小電圧モニター回路７Ｃの設定されたリファレンス電圧（設定下限値）を下回った場合、内部メモリ１０にＨｉｇｈ信号（過小電圧異常）を出力し、判定対象電圧がリファレンス電圧（設定下限値）を上回った場合、内部メモリ１０にＬｏｗ信号（異常なし）を出力する。

また、本実施形態の過大電圧モニター回路（コンパレータ８１）は、入力電圧（判定対象電圧）が過大電圧モニター回路の設定されたリファレンス電圧（設定上限値）を上回った場合、内部メモリ１０にＨｉｇｈ信号（過大電圧異常）を出力し、判定対象電圧がリファレンス電圧（設定上限値）を下回った場合、内部メモリ１０にＬｏｗ信号（異常なし）を出力する。

以上のとおり、本実施形態に係る半導体集積回路装置では、第４の実施形態と同様に、異常検出回路は、異常を検出するための基準値として複数の異なる基準値（異なる定電圧回路のリファレンス電圧）を設定可能であり、内部降圧電源（内部降圧電源３）から出力されるアナログの内部降圧電源電圧（内部降圧電源電圧Ｖｄ）を設定された基準値と比較し、内部降圧電源電圧が異常である条件に該当した場合に、異常を示す信号をメモリ（内部メモリ１０）に出力する電圧モニター回路、を有する。ここでは、電圧モニター回路として、過小電圧モニター回路及び過大電圧モニター回路を有する。

上記構成の本実施形態に係る半導体集積回路装置は、用途によって切り替え可能な複数の基準値（リファレンス電圧）を持つ異常検出回路を内蔵し、判定対象電圧と設定された基準値を比較することで、内部降圧電源電圧の電圧低下及び電圧上昇による異常を様々な基準値で検出することができる。
また、本実施形態では、内部降圧電源が出力する内部電圧（内部降圧電源電圧）が、降圧することなく図示しない過小電圧モニター回路及び過大電圧モニター回路に入力されるため、抵抗分圧等による損失の発生なく電圧異常を検出できる。
その他、第１の実施形態と同様に、通信端子から異常検出回路の検出結果を外部へ出力できるため、外部のバーンイン試験装置１１０において容易に内部電圧（内部降圧電源電圧）の異常を確認することができる。
また、第３の実施形態と同様に、半導体集積回路装置に従来のような多数のアナログ配線を行う必要がない。そのため、低コストでバーンイン試験時に適正なストレス（試験電圧）が印加された製品（半導体集積回路装置）のみを提供でき、該当製品の市場への流出が防止されて市場における製品の信頼性が向上する。

＜第７の実施形態＞
第７の実施形態は、第１の実施形態（図４）で示した構成において、内部降圧電源３を複数備えた構成である。

図８は、第７の実施形態に係る半導体集積回路装置１００Ｄの異常検出回路５Ｄの例を示す。半導体集積回路装置１００Ｄは、内部降圧電源ごとに内部回路４を備えるが、記載スペースの都合により、内部回路４の記載を省略している。

半導体集積回路装置１００Ｄは、内部降圧電源３（１）,３（２）,・・・，３（ｎ）と、異常検出回路５Ｄ、及びロジック回路９を備える。異常検出回路５Ｄは、内部降圧電源３（１）,３（２）,・・・，３（ｎ）ごとに設けられたレベル変換回路６（１），６（２），・・・６（ｎ）、過小電圧モニター回路７Ｄ、及び内部メモリ１０を備える。

内部降圧電源３（１）,３（２）,・・・，３（ｎ）はそれぞれ、通常使用時の内部回路４への電圧供給に加え、対応するレベル変換回路６（１），６（２），・・・６（ｎ）に電圧を供給する。レベル変換回路６（１），６（２），・・・６（ｎ）の構成は、第１の実施形態（図１）の構成と同じである。以下、レベル変換回路６（１），６（２），・・・６（ｎ）を区別しない場合には、レベル変換回路６と記述する。レベル変換回路６（１），６（２），・・・６（ｎ）はそれぞれ、切り替えスイッチ６１を有し、内部降圧電源電圧Ｖｄを複数の電圧レベルに降圧できる。

過小電圧モニター回路７Ｄは、レベル変換回路６（１），６（２），・・・６（ｎ）に対応して設けられたコンパレータ７１（１），７１（２），・・・７１（ｎ）と、リファレンス電圧を生成する定電圧回路７２を備える。コンパレータ７１（１），７１（２），・・・７１（ｎ）は、対応するレベル変換回路６（１），６（２），・・・６（ｎ）から入力された電圧（降圧した内部降圧電源電圧Ｖｄ）をリファレンス電圧と比較し、比較結果を内部メモリ１０へ出力する。コンパレータ７１（１），７１（２），・・・７１（ｎ）を区別しない場合には、コンパレータ７１と記載する。

過小電圧モニター回路７Ｄには、内部降圧電源３（１）,３（２）,・・・，３（ｎ）の個数分だけ判定対象電圧（降圧した内部降圧電源電圧Ｖｄ）が入力される。コンパレータ７１（１），７１（２），・・・７１（ｎ）において一つでも判定対象電圧がリファレンス電圧を下回った場合、該当するコンパレータ７１からＨｉ信号が出力され、電圧異常が検出される。コンパレータ７１（１），７１（２），・・・７１（ｎ）の各出力は過小電圧モニター回路７Ｄの出力となり、内部メモリ１０に記憶される。各コンパレータ７１（１），７１（２），・・・７１（ｎ）が出力した情報が、内部メモリ１０のどの領域に記憶されるかは予め決まっている。そのため、内部メモリ１０には、異常を示す情報に加えて、どの内部降圧電源３で異常が発生したかを示す情報を含めて記憶される。

そして、外部（バーンイン試験装置１１０）からロジック回路９に読み出しの指令が与えられたタイミングで、ロジック回路９が内部メモリ１０に記憶された異常を示す情報（異常結果）を読み出し、通信端子２を介して異常結果を含む信号（通信信号Ｓｃ）を出力する。

以上のとおり、本実施形態に係る半導体集積回路装置（半導体集積回路装置１００Ｄ）は、複数の内部降圧電源（内部降圧電源３（１）,３（２）,・・・，３（ｎ））を備え、異常検出回路（異常検出回路５Ｄ）は、複数の内部降圧電源の各々に対応して設けられた、複数の内部降圧電源のそれぞれから出力されるアナログの内部降圧電源電圧（内部降圧電源電圧Ｖｄ）を、複数の判定対象電圧から設定された一の判定対象電圧に降圧して出力する複数のレベル変換回路（レベル変換回路６（１），６（２），・・・６（ｎ））と、複数のレベル変換回路から出力される複数の判定対象電圧を基準値と比較し、判定対象電圧が異常である条件に該当した場合に、異常を示す信号をメモリ（内部メモリ１０）に出力する電圧モニター回路と、を有する。ここでは、電圧モニター回路として、過小電圧モニター回路７Ｄを有する。

上記構成の本実施形態に係る半導体集積回路装置は、複数の内部降圧電源ごとに複数の判定対象電圧を切り替え可能であるとともに複数のコンパレータを備えるように構成された異常検出回路を内蔵する。これにより、複数の内部降圧電源の様々な状態において、どの内部降圧電源で異常が発生したかを含めて、内部降圧電源電圧の異常（本例では電圧低下）を検出することができる。
また、第１の実施形態と同様に、通信端子から異常検出回路の検出結果を外部へ出力できるため、外部のバーンイン試験装置１１０において容易に内部電圧（内部降圧電源電圧）の異常を確認することができる。
さらに、第１の実施形態と同様に、半導体集積回路装置に従来のような多数のアナログ配線を行う必要がない。そのため、低コストでバーンイン試験時のストレス（試験電圧）が適正ではない（本例では電圧過小）製品を選別でき、該当製品の市場への流出が防止されて市場における製品の信頼性が向上する。

なお、上述した実施形態では、電圧モニター回路として、過小電圧モニター回路を備える例を示したが、過大電圧モニター回路、又は、過小電圧モニター回路と過大電圧モニター回路の両方を備える構成としてもよい。

＜第８の実施形態＞
第８の実施形態は、第７の実施形態（図８）で示した構成において、過小電圧モニター回路７Ｄの出力が１つに集約された構成である。

図９は、第８の実施形態に係る半導体集積回路装置１００Ｅの異常検出回路５Ｅの例を示す。
異常検出回路５Ｅの過小電圧モニター回路７Ｅは、コンパレータ７１（１），７１（２），・・・７１（ｎ）と、定電圧回路７２、及びＯＲ回路７４（論理和回路）で構成され、コンパレータ７１（１），７１（２），・・・７１（ｎ）の出力がＯＲ回路７４の入力となる。

過小電圧モニター回路７Ｅは、内部降圧電源３（１）,３（２）,・・・，３（ｎ）の個数分だけ判定対象電圧（降圧した内部降圧電源電圧Ｖｄ）が入力される。コンパレータ７１（１），７１（２），・・・７１（ｎ）において一つでも判定対象電圧がリファレンス電圧を下回った場合、該当するコンパレータ７１からＨｉ信号が出力され、電圧異常が検出される。そして、コンパレータ７１（１），７１（２），・・・７１（ｎ）の各出力はＯＲ回路７４に入力される。

ＯＲ回路７４は、複数の入力信号に一つでもＨｉ信号が含まれると、これらの入力信号を集約して一つの異常を示す信号として出力する。ＯＲ回路７４の出力は過小電圧モニター回路７Ｅの出力となり、内部メモリ１０に記憶される。

以上のとおり、本実施形態に係る半導体集積回路装置（半導体集積回路装置１００Ｅ）は、電圧モニター回路（例えば過小電圧モニター回路７Ｅ）は、レベル変換回路（６（１），６（２），・・・６（ｎ））から入力された電圧と基準値（例えば設定下限値）を比較する複数のコンパレータ（コンパレータ７１（１），７１（２），・・・７１（ｎ））と、複数のコンパレータの出力を集約する論理和回路（ＯＲ回路７４）と、を有し、コンパレータに入力された電圧のうち一つでも異常である条件に該当した場合に、異常を示す信号をメモリ（内部メモリ１０）に出力する。

上記構成の本実施形態に係る半導体集積回路装置は、複数の判定対象電圧を切り替え可能な異常検出回路を内蔵し、複数の内部降圧電源の様々な状態において、内部降圧電源電圧の異常（本例では電圧低下）を検出することができる。
また、複数の内部降圧電源のうち一つでも異常になった場合に、論理和回路により異常信号を集約できるため、通信に用いるビット数を節約することができる。
本実施形態のその他の効果は、第７の実施形態と同様である。

＜第９の実施形態＞
第９の実施形態は、第４の実施形態（図７）で示した構成において、内部降圧電源３が複数ある構成である。

図１０は、第９の実施形態に係る半導体集積回路装置１００Ｆの異常検出回路５Ｆの例を示す。半導体集積回路装置１００Ｆは、内部降圧電源３（１）,３（２）,・・・，３（ｎ）と、異常検出回路５Ｆ、及びロジック回路９を備える。

異常検出回路５Ｆは、過小電圧モニター回路７Ｆ、及び内部メモリ１０を備える。過小電圧モニター回路７Ｆは、内部降圧電源３（１）,３（２）,・・・，３（ｎ）ごとに設けられたコンパレータ７１（１），７１（２），・・・７１（ｎ）と、定電圧回路７２１，７２２、及び切り替えスイッチ７３を備える。

内部降圧電源３（１）,３（２）,・・・，３（ｎ）はそれぞれ、通常使用時の内部回路４への電圧供給に加え、対応するコンパレータ７１（１），７１（２），・・・７１（ｎ）に電圧を供給する。

過小電圧モニター回路７Ｆには、内部降圧電源３（１）,３（２）,・・・，３（ｎ）の個数分だけ内部降圧電源電圧Ｖｄが入力される。コンパレータ７１（１），７１（２），・・・７１（ｎ）において一つでも判定対象電圧がリファレンス電圧を下回った場合、該当するコンパレータ７１からＨｉ信号が出力され、電圧異常が検出される。コンパレータ７１（１），７１（２），・・・７１（ｎ）の各出力は過小電圧モニター回路７Ｄの出力となり、内部メモリ１０に記憶される。内部メモリ１０には、異常を示す情報に加えて、どの内部降圧電源３で異常が発生したかを示す情報を含めて記憶される。

以上のとおり、本実施形態に係る半導体集積回路装置（半導体集積回路装置１００Ｆ）は、複数の内部降圧電源（内部降圧電源３（１）,３（２）,・・・，３（ｎ））を備え、異常検出回路（異常検出回路５Ｆ）は、異常を検出するための基準値として複数の異なる基準値（定電圧回路７２１，７２２のリファレンス電圧）を設定可能であり、複数の内部降圧電源（内部降圧電源３（１）,３（２）,・・・，３（ｎ））のそれぞれから出力されるアナログの内部降圧電源電圧（内部降圧電源電圧Ｖｄ）を設定された基準値と比較し、内部降圧電源電圧が異常である条件に該当した場合に、異常を示す信号をメモリ（内部メモリ１０）に出力する電圧モニター回路、を有する。ここでは、電圧モニター回路として、過小電圧モニター回路７Ｆを有する。

上記構成の本実施形態に係る半導体集積回路装置は、用途によって切り替え可能な複数の基準値（リファレンス電圧）を持つとともに複数のコンパレータを備えるように構成された異常検出回路を内蔵する。これにより、複数の内部降圧電源の様々な状態において、どの内部降圧電源で異常が発生したかを含めて、内部降圧電源電圧の異常（本例では電圧低下）を検出することができる。
また、内部降圧電源が出力する内部電圧（内部降圧電源電圧）は、降圧することなく電圧モニター回路（例えば過小電圧モニター回路７Ｆ）に入力されるため、抵抗分圧等による損失の発生なく電圧異常を検出できる。
本実施形態のその他の効果は、第７の実施形態と同様である。

＜第１０の実施形態＞
第１０の実施形態は、第９の実施形態（図１０）で示した構成において、過小電圧モニター回路７の出力が１つに集約された構成である。

図１１は、第１０の実施形態に係る半導体集積回路装置１００Ｇの異常検出回路５Ｇの例を示す。半導体集積回路装置１００Ｇは、内部降圧電源３（１）,３（２）,・・・，３（ｎ）と、異常検出回路５Ｇ、及びロジック回路９を備える。

異常検出回路５Ｇは、過小電圧モニター回路７Ｇ、及び内部メモリ１０を備える。過小電圧モニター回路７Ｇは、内部降圧電源３（１）,３（２）,・・・，３（ｎ）ごとに設けられたコンパレータ７１（１），７１（２），・・・７１（ｎ）、定電圧回路７２１，７２２、切り替えスイッチ７３、及びＯＲ回路７４を備える。

内部降圧電源３（１）,３（２）,・・・，３（ｎ）はそれぞれ、通常使用時の内部回路４への電圧供給に加え、対応するコンパレータ７１（１），７１（２），・・・７１（ｎ）に電圧を供給する。

過小電圧モニター回路７Ｇには、内部降圧電源３（１）,３（２）,・・・，３（ｎ）の個数分だけ内部降圧電源電圧Ｖｄが入力される。コンパレータ７１（１），７１（２），・・・７１（ｎ）において一つでも判定対象電圧がリファレンス電圧を下回った場合、該当するコンパレータ７１からＨｉ信号が出力され、電圧異常が検出される。そして、コンパレータ７１（１），７１（２），・・・７１（ｎ）の各出力はＯＲ回路７４に入力される。

ＯＲ回路７４は、複数の入力信号に一つでもＨｉ信号が含まれると、これらの入力信号を集約して一つの異常を示す信号として出力する。ＯＲ回路７４の出力は過小電圧モニター回路７Ｇの出力となり、内部メモリ１０に記憶される。

以上のとおり、本実施形態に係る半導体集積回路装置（半導体集積回路装置１００Ｇ）は、電圧モニター回路（例えば過小電圧モニター回路７Ｇ）は、レベル変換回路（６（１），６（２），・・・６（ｎ））から入力された電圧と基準値（例えば設定下限値）を比較する複数のコンパレータ（コンパレータ７１（１），７１（２），・・・７１（ｎ））と、複数のコンパレータの出力を集約する論理和回路（ＯＲ回路７４）と、を有し、コンパレータに入力された電圧のうち一つでも異常である条件に該当した場合に、異常を示す信号をメモリ（内部メモリ１０）に出力する。

上記構成の本実施形態に係る半導体集積回路装置は、用途によって切り替え可能な複数の基準値（リファレンス電圧）を持つ異常検出回路を内蔵し、複数の内部降圧電源の様々な状態において、内部降圧電源電圧の異常（本例では電圧低下）を検出することができる。
また、第７の実施形態と同様に、内部降圧電源が出力する内部電圧（内部降圧電源電圧）は、降圧することなく電圧モニター回路（例えば過小電圧モニター回路７Ｇ）に入力されるため、抵抗分圧等による損失の発生なく電圧異常を検出できる。
また、複数の内部降圧電源のうち一つでも異常になった場合に、論理和回路により異常信号を集約できるため、通信に用いるビット数を節約することができる。
本実施形態のその他の効果は、第９の実施形態と同様である。

＜第１１の実施形態＞
第１１の実施形態は、第７の実施形態（図８）と第８の実施形態（図９）で示した構成において、それぞれの異常検出回路を変形し、過小電圧モニター回路を過大電圧モニター回路に置き換えた構成である。

上記構成の本実施形態に係る半導体集積回路装置は、複数の内部降圧電源ごとに複数の判定対象電圧を切り替え可能であるとともに複数のコンパレータを備えるように構成された異常検出回路を内蔵する。これにより、複数の内部降圧電源の様々な状態において、内部降圧電源電圧の異常（電圧上昇）を検出することができる。
さらに、第７の実施形態に過大電圧モニター回路を適用した場合には、どの内部降圧電源で異常が発生したかを含めて、内部降圧電源電圧の異常（電圧上昇）を検出することができる。
本実施形態のその他の効果は、第７の実施形態又は第８の実施形態と同様である。

＜第１２の実施形態＞
第１２の実施形態は、第７の実施形態（図８）と第８の実施形態（図９）で示した構成において、それぞれの異常検出回路を変形し、過小電圧モニター回路と過大電圧モニター回路の両方を備える構成である。ＯＲ回路７４は、過小電圧モニター回路と過大電圧モニター回路ごとに設けてもよいし（合計２個）、過小電圧モニター回路と過大電圧モニター回路で共通（１個のみ）としてもよい。

上記構成の本実施形態に係る半導体集積回路装置は、複数の内部降圧電源ごとに複数の判定対象電圧を切り替え可能であるとともに複数のコンパレータを備えるように構成された異常検出回路を内蔵する。これにより、複数の内部降圧電源の様々な状態において、内部降圧電源電圧の異常（電圧低下及び電圧上昇）を検出することができる。
さらに、第７の実施形態に過大電圧モニター回路を適用した場合には、どの内部降圧電源で異常が発生したかを含めて、内部降圧電源電圧の異常（電圧低下及び電圧上昇）を検出することができる。
本実施形態のその他の効果は、第７の実施形態又は第８の実施形態と同様である。

＜第１３の実施形態＞
第１３の実施形態は、第９の実施形態（図１０）と第１０の実施形態（図１１）で示した構成において、それぞれの異常検出回路を変形し、過小電圧モニター回路を過大電圧モニター回路に置き換えた構成である。

上記構成の本実施形態に係る半導体集積回路装置は、用途によって切り替え可能な複数の基準値（リファレンス電圧）を持つとともに複数のコンパレータを備えるように構成された異常検出回路を内蔵する。これにより、複数の内部降圧電源の様々な状態において、どの内部降圧電源で異常が発生したかを含めて、内部降圧電源電圧の異常（電圧上昇）を検出することができる。
また、内部降圧電源が出力する内部電圧（内部降圧電源電圧）は、降圧することなく過大電圧モニター回路に入力されるため、抵抗分圧等による損失の発生なく電圧異常を検出できる。
さらに、第９の実施形態に過大電圧モニター回路を適用した場合には、どの内部降圧電源で異常が発生したかを含めて、内部降圧電源電圧の異常（電圧上昇）を検出することができる。
本実施形態のその他の効果は、第９の実施形態又は第１０実施形態と同様である。

＜第１４の実施形態＞
第１４の実施形態は、第９の実施形態（図１０）と第１０の実施形態（図１１）で示した構成において、それぞれの異常検出回路を変形し、過小電圧モニター回路と過大電圧モニター回路の両方を備える構成である。ＯＲ回路７４は、過小電圧モニター回路と過大電圧モニター回路ごとに設けてもよいし（合計２個）、過小電圧モニター回路と過大電圧モニター回路で共通（１個のみ）としてもよい。

上記構成の本実施形態に係る半導体集積回路装置は、用途によって切り替え可能な複数の基準値（リファレンス電圧）を持つとともに複数のコンパレータを備えるように構成された異常検出回路を内蔵する。これにより、複数の内部降圧電源の様々な状態において、内部降圧電源電圧の異常（電圧上昇）を検出することができる。
また、内部降圧電源が出力する内部電圧（内部降圧電源電圧）は、降圧することなく過大電圧モニター回路に入力されるため、抵抗分圧等による損失の発生なく電圧異常を検出できる。
さらに、第９の実施形態に過大電圧モニター回路を適用した場合には、どの内部降圧電源で異常が発生したかを含めて、内部降圧電源電圧の異常（電圧上昇）を検出することができる。
本実施形態のその他の効果は、第９の実施形態又は第１０実施形態と同様である。

＜第１５の実施形態＞
次に、本発明が適用された半導体集積回路装置を用いたバーンイン試験方法について説明する。

図１２は、本発明が適用された半導体集積回路装置を用いたバーンイン試験方法の例を示す。
図１２には、上述した第１〜第１４の実施形態に係る半導体集積回路装置１００〜１００Ｇのいずれかを用いたバーンイン試験方法の例が示されている。半導体集積回路装置が備える内部降圧電源３により内部回路４へ内部降圧電源電圧Ｖｄを供給し、通信端子２を介して内部降圧電源電圧Ｖｄの異常検出結果をバーンイン試験装置１１０へ出力することを特徴とする。

バーンイン試験を実施するための構成は、バーンイン試験装置１１０と、テストボード１２０と、複数の半導体集積回路装置１００ａ，１００ｂ，・・・で構成される。テストボード１２０は、複数の半導体集積回路装置をセットできる構成と、バーンイン試験装置１１０が接続されるコネクタ１２１と、コネクタ１２１と半導体集積回路装置の間を接続する入出力配線とを有する。複数の半導体集積回路装置１００ａ，１００ｂ，・・・を区別しない場合には、半導体集積回路装置１００と記載する。

半導体集積回路装置１００ａ，１００ｂ，・・・はそれぞれ、電圧入力端子１を有する。バーンイン試験装置１１０の電圧出力端子１１１からテストボード１２０上のコネクタ１２１及び入出力配線を介して外部電圧Ｖｉが、各半導体集積回路装置１００の電圧入力端子１に供給される。また、半導体集積回路装置１００ａ，１００ｂ，・・・はそれぞれ、通信端子２を有する。各半導体集積回路装置１００の通信端子２は、テストボード１２０を介してバーンイン試験装置１１０の対応する通信端子１１２ａ，１１２ｂ，・・・と接続される。例えば、既述したように、バーンイン試験装置１１０と各半導体集積回路装置１００との間では、通信端子２を介して、特殊テストモード信号Ｓｓや異常検出結果を含む通信信号Ｓｃがやり取りされる。

図１３は、図１２のバーンイン試験方法における半導体集積回路装置１００の各部の信号及び電圧の変化を示すタイミングチャートである。図１３について図１２を参照しながら説明する。
バーンイン試験装置１１０から半導体集積回路装置１００へ外部電圧Ｖｉを入力後、内部降圧電源３が内部降圧電源電圧Ｖｄを立ち上げる（ｔ０）。通信機能を用いてバーンイン試験用の特殊テストモード信号Ｓｓを“ＨＩ”にすると、内部降圧電源電圧Ｖｄが規定のストレスレベルに上昇する（ｔ１）。その後、バーンイン試験装置１１０は、通信信号出力を用いて、半導体集積回路装置１００から内部降圧電源電圧Ｖｄの異常検出結果を読み出す（ｔ２）。通信信号出力は、半導体集積回路装置１００が内部メモリ１０から情報を読み出してバーンイン試験装置１１０へ出力するタイミングを示す信号である。バーンイン試験装置１１０は、時刻ｔ２の通信信号出力により得られる情報から、半導体集積回路装置１００がテストボード１２０に正しくセットされているか、また、半導体集積回路装置１００が特殊テストモードに移行したかを確認する。

次いで、バーンイン試験のため、テストボード１２０の試験温度Ｔを規定の温度まで昇温する（ｔ３）。そして、バーンイン試験装置１１０は、昇温後に通信信号出力により、内部電圧（内部降圧電源電圧Ｖｄ）に異常がないことを再度確認する（ｔ４）。その後、バーンイン試験装置１１０はバーンイン試験を実施し、終了時にテストボード１２０を降温させ（ｔ５）、半導体集積回路装置１００から再度異常検出結果を読み出す（ｔ６）。次いで、バーンイン試験装置１１０は、特殊テストモード信号Ｓｓを“ＬＯ”にし、内部降圧電源電圧Ｖｄをストレスレベルから通常レベルへ低下させる（ｔ７）。最後に、バーンイン試験装置１１０は外部電圧Ｖｉの入力を停止し、内部降圧電源電圧Ｖｄが低下して試験完了とする（ｔ８）。

以上のとおり、第１〜第１４の実施形態に係る半導体集積回路装置１００のいずれかの構成を用いたバーンイン試験方法において、設定値以上の外部電圧Ｖｄを入力として、内部降圧電源３が内部降圧電源電圧Ｖｄを生成して内部回路４へ供給するステップと、バーンイン試験装置１１０が通信端子２から出力される異常検出回路５の検出結果に基づいて異常判定を行う。

上記構成によれば、異常検出回路５により内部電圧（内部降圧電源電圧Ｖｄ）の異常を検出して記憶しておき、通信端子２から外部のバーンイン装置１０１に電圧異常を出力する。これにより、開始時（ｔ４）及び終了時（ｔ６）のみ半導体集積回路装置１００に通信信号を出力して確認を実施することにより、試験中の半導体集積回路装置１００の内部電圧異常の検出が可能となる。したがって、従来の常時又は適宜の内部電圧異常のモニターは不要となる。また、アナログ電圧（内部電圧）を直接モニターするのではなく、異常検出回路５から出力されるデジタル信号を用いることにより、バーンイン試験装置１１０側に追加のアナログ入力端子や、テストボード１２０上の追加のアナログ配線も不要になる。そのため、バーンイン試験装置１１０側の制約が減り、同時に試験実施できる半導体集積回路装置１００の個数を増やすことが可能になる。上記のようなモニター時間の短縮、同時測定可能な半導体集積回路装置の個数の増加により、チップコストの低減が可能になる。

＜その他＞
さらに、本発明は上述した各実施形態に限られるものではなく、特許請求の範囲に記載した本発明の要旨を逸脱しない限りにおいて、その他種々の応用例、変形例を取り得ることは勿論である。

例えば、上述した各実施形態は本発明を分かりやすく説明するために半導体集積回路装置及びバーンイン試験方法の構成を詳細かつ具体的に説明したものであり、必ずしも説明した全ての構成要素を備えるものに限定されない。また、ある実施形態の構成の一部を他の実施形態の構成要素に置き換えることは可能である。また、ある実施形態の構成に他の実施形態の構成要素を加えることも可能である。また、各実施形態の構成の一部について、他の構成要素の追加、削除、置換をすることも可能である。

また、上記の各構成、機能、処理部等は、それらの一部又は全部を、例えば集積回路で設計するなどによりハードウェアで実現してもよい。また、上記の各構成要素、機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行することによりソフトウェアで実現してもよい。各機能を実現するプログラム、テーブル、ファイル等の情報は、半導体メモリやハードディスク、ＳＳＤ（Solid State Drive）等の記録装置、又はＩＣカード、ＳＤカード、ＤＶＤ等の記録媒体に置くことができる。

また、上述した実施形態において、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や情報線を示しているとは限らない。実際には殆ど全ての構成要素が相互に接続されていると考えてもよい。

１…電圧入力端子、 ２…通信端子、 ３，３（１），３（２），３（ｎ）…内部降圧電源、 ４，４（１），４（２），４（３）…内部回路、 ５，５Ａ〜５Ｇ…異常検出回路、 ６，６Ａ，６Ｂ，６（１），６（２），６（ｎ）…レベル変換回路、 ７，７Ｃ〜７Ｇ…過小電圧モニター回路、 ８…過大電圧モニター回路、 ９…ロジック回路、 １０…内部メモリ、 １１…切り替えスイッチ、 ６１，６１Ｂ…切り替えスイッチ、 ７２，７２（１），７２（２），７２（ｎ），８２…コンパレータ、 ７２１,７２２…定電圧回路、 ７３…切り替えスイッチ、 ７４…ＯＲ回路、 ８２…定電圧回路、 １００，１００Ａ〜１００Ｇ…半導体集積回路装置、 １１０…バーンイン試験装置、 １１１…電圧出力端子、 １１２ａ，１１２ｂ…通信端子、 １２０…テストボード

Claims (10)

1. 外部電圧を入力として内部降圧電源電圧を生成し内部回路へ供給する内部降圧電源と、
   前記内部降圧電源から出力される前記内部降圧電源電圧に基づく電圧値又は電流値と基準値とを比較することで、前記内部降圧電源の異常を検出する異常検出回路と、
   前記異常検出回路の検出結果を外部へ出力する通信端子と、を備える
   半導体集積回路装置。
2. 前記異常検出回路は、
   前記内部降圧電源から出力されるアナログの前記内部降圧電源電圧を、複数の判定対象電圧から設定された一の判定対象電圧に変換した上で、前記内部降圧電源の異常を検出する
   請求項１に記載の半導体集積回路装置。
3. 前記異常検出回路は、
   前記内部降圧電源から出力されるアナログの前記内部降圧電源電圧を、複数の判定対象電圧から設定された一の判定対象電圧に降圧して出力するレベル変換回路と、
   前記レベル変換回路から出力される前記判定対象電圧を前記基準値と比較し、前記判定対象電圧が異常である条件に該当した場合に、異常を示す信号をメモリに出力する電圧モニター回路と、を有する
   請求項２に記載の半導体集積回路装置。
4. 前記電圧モニター回路として、
   前記レベル変換回路から出力される前記判定対象電圧が前記基準値としての設定下限値より小さい場合に、前記異常を示す信号を前記メモリに出力する過小電圧モニター回路、を有する
   請求項３に記載の半導体集積回路装置。
5. 前記電圧モニター回路として、
   前記レベル変換回路から出力される前記判定対象電圧が前記基準値としての設定上限値より大きい場合に、前記異常を示す信号を前記メモリに出力する過大電圧モニター回路、を有する
   請求項３に記載の半導体集積回路装置。
6. 前記電圧モニター回路として、
   前記レベル変換回路から出力される前記判定対象電圧が前記基準値としての設定下限値より小さい場合に、前記異常を示す信号を前記メモリに出力する過小電圧モニター回路と、
   前記レベル変換回路から出力される前記判定対象電圧が前記基準値としての設定上限値より大きい場合に、前記異常を示す信号を前記メモリに出力する過大電圧モニター回路と、を有する
   請求項３に記載の半導体集積回路装置。
7. 前記異常検出回路は、
   異常を検出するための前記基準値として複数の異なる基準値を設定可能であり、前記内部降圧電源から出力されるアナログの前記内部降圧電源電圧を設定された前記基準値と比較し、前記内部降圧電源電圧が異常である条件に該当した場合に、異常を示す信号をメモリに出力する電圧モニター回路、を有する
   請求項１に記載の半導体集積回路装置。
8. 複数の前記内部降圧電源を備え、
   前記異常検出回路は、
   複数の前記内部降圧電源の各々に対応して設けられた、複数の前記内部降圧電源のそれぞれから出力されるアナログの前記内部降圧電源電圧を、複数の判定対象電圧から設定された一の判定対象電圧に降圧して出力する複数のレベル変換回路と、
   複数の前記レベル変換回路から出力される複数の前記判定対象電圧を前記基準値と比較し、前記判定対象電圧が異常である条件に該当した場合に、異常を示す信号をメモリに出力する電圧モニター回路と、を有する
   請求項２に記載の半導体集積回路装置。
9. 複数の前記内部降圧電源を備え、
   前記異常検出回路は、
   異常を検出するための前記基準値として複数の異なる基準値を設定可能であり、複数の前記内部降圧電源のそれぞれから出力されるアナログの前記内部降圧電源電圧を設定された前記基準値と比較し、前記内部降圧電源電圧が異常である条件に該当した場合に、異常を示す信号をメモリに出力する電圧モニター回路、を有する
   請求項１に記載の半導体集積回路装置。
10. 前記電圧モニター回路は、
    前記レベル変換回路又は前記内部降圧電源から入力された電圧と前記基準値を比較する複数のコンパレータと、
    前記複数のコンパレータの出力を集約する論理和回路と、を有し、
    前記コンパレータに入力された前記電圧のうち一つでも異常である条件に該当した場合に、前記異常を示す信号を前記メモリに出力する
    請求項８又は９に記載の半導体集積回路装置。

Images