JP2012251970A - 半導体集積回路装置のテスト方法およびテストボード - Google Patents

半導体集積回路装置のテスト方法およびテストボード Download PDF

Info

Publication number
JP2012251970A
JP2012251970A JP2011127013A JP2011127013A JP2012251970A JP 2012251970 A JP2012251970 A JP 2012251970A JP 2011127013 A JP2011127013 A JP 2011127013A JP 2011127013 A JP2011127013 A JP 2011127013A JP 2012251970 A JP2012251970 A JP 2012251970A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
circuit device
test
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011127013A
Other languages
English (en)
Inventor
Hiromichi Takahashi
宏通 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011127013A priority Critical patent/JP2012251970A/ja
Publication of JP2012251970A publication Critical patent/JP2012251970A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】半導体集積回路装置の入力端子数よりも少ない端子数のテスタを用いて半導体集積回路装置のテストを行うテスト方法を提供すること。
【解決手段】半導体集積回路装置のテスト方法は、半導体集積回路装置の複数の入力端子とテスタからのテスト信号を受信するテスタ端子とを、多対1に電気的に接続するテストボードを介して、該テスタから該半導体集積回路装置に所定のテストパタン信号を送信する工程と、前記半導体集積回路装置の出力端子から出力された出力信号と、前記所定のテストパタン信号に対応する期待値とを比較して、前記半導体集積回路装置の良否を判定する工程と、を含む。
【選択図】図1

Description

本発明は、半導体集積回路装置のテスト方法およびテストボードに関し、特に、テスト対象の半導体集積回路装置に設けられた入力端子の数よりも、テストパタンを出力する端子の数が少ないテスタを用いて、半導体集積回路装置の出荷テストを行なうためのテスト方法およびテストボードに関する。
近年、半導体集積回路装置(LSI)に設けられる信号端子(入力端子、出力端子、双方向端子等)の数が増大してきている。そこで、信号端子数の少ない安価なLSIテスタを用いて、LSIテスタの信号端子数よりも多くの信号端子を持つLSIを、短時間でテスト品質を落とすことなく、テストする手法が必要とされている。
特許文献1には、多ピン構成のLSIをピン数の少ないLSIテスタでテストを行う試験方法が記載されている。図5は、特許文献1に記載されたテスト方法について説明するための図である。図5を参照すると、出力端子o101〜o108に対してテスト回路111として直接制御可能なトライステートバッファb101〜b108を組み込み、その上でLSI101の出力端子o101〜o108をテストボード102上でショートさせてテスタ103に接続する。試験の際はトライステートバッファb101〜b108の出力状態を制御して互いにショートさせられている出力端子(例えば、出力端子o101、o102)のうち1つだけ(例えば、出力端子o101)をロウインピーダンス状態、残りの端子(o102)をハイインピーダンス状態として、ロウインピーダンス状態に制御された出力端子(o101)からの信号のみをテスタ103へ出力し判定する。順次トライステートバッファの状態を切り換えて試験を行なう。
特開平10−115666号公報(第6、7頁、図1)
以下の分析は、本発明者によってなされたものである。
特許文献1に記載された試験方法によると、出力端子o101〜o108の切り換えのために出力端子o101〜o108の直前に必ずトライステートバッファb101〜b108を挿入しなければならず、追加回路が必要となり、設計に対して余計な制約を与えることになる。特に、ハイエンドな半導体集積回路装置等では、性能面からトライステートバッファb101〜b108の追加が不可能な場合も考えられる。また、特許文献1に記載された試験方法は、出力端子の削減に特化した方法であるため、入力端子の端子数を削減することにはならず、入力端子数の多い半導体集積回路装置に対しては不向きである。さらに、特許文献1に記載された試験方法によると、出力端子を切り換えてテストを行うため、テスト時間が長くなるという問題がある。
そこで、半導体集積回路装置の入力端子数よりも少ない端子数のテスタを用いて半導体集積回路装置のテストを行うテスト方法およびテストボードを提供することが課題となる。
本発明の第1の視点に係る半導体集積回路装置のテスト方法は、
半導体集積回路装置の複数の入力端子とテスタからのテスト信号を受信するテスタ端子とを、多対1に電気的に接続するテストボードを介して、該テスタから該半導体集積回路装置に所定のテストパタン信号を送信する工程と、
前記半導体集積回路装置の出力端子から出力された出力信号と、前記所定のテストパタン信号に対応する期待値とを比較して、前記半導体集積回路装置の良否を判定する工程と、を含む。
本発明の第2の視点に係るテストボードは、半導体集積回路装置の複数の入力端子と、テスタからのテストパタン信号を受信するテスタ端子とを、多対1に電気的に接続する。
本発明に係る、半導体集積回路装置のテスト方法およびテストボードによると、半導体集積回路装置の入力端子数よりも少ない端子数のテスタを用いて半導体集積回路装置のテストを行うことができる。
第1の実施形態に係るテストボードの構成を一例として示す回路図である。 第1の実施形態に係るテストボードを用いたテスト方法におけるテストパタンのマージ例を示す図である。 第2の実施形態に係るテストボードの構成を一例として示す回路図である。 第2の実施形態に係るテストボードを用いたテスト方法におけるテストパタンのマージ例を示す図である。 特許文献1に記載された、LSIとテストボードの構成を示す回路図である。
はじめに、本発明の概要について説明する。なお、この概要に付記する図面参照符号は、専ら理解を助けるための例示であり、本発明を図示の態様に限定することを意図するものではない。
図1を参照すると、本発明の半導体集積回路装置のテスト方法は、半導体集積回路装置(10)の複数の入力端子(i11〜i14、i21〜i24)とテスタ(30)からのテスト信号を受信するテスタ端子(t1、t2)とを電気的に接続するテストボード(20)を介して、テスタ(30)から半導体集積回路装置(10)に所定のテストパタン信号を送信する工程と、半導体集積回路装置(10)の出力端子(o1〜o4)から出力された出力信号と、当該所定のテストパタン信号に対応する期待値とを比較して、半導体集積回路装置(10)の良否を判定する工程と、を含む。
また、半導体集積回路装置(10)は、k個(k=m*n、mは自然数、nは2以上の整数)の入力端子(i11〜i14、i21〜i24)を有し(図1においては、k=8、m=2、n=4)、テストボード(20)は、k個の入力端子をn個ずつの入力端子から成るm個の組に分割した場合に、該m個の組と、テスタ(30)からのテストパタン信号を受信するm個のテスタ端子(t1、t2)とを、1対1に電気的に接続するようにしてもよい。
さらに、m個の組の各組に含まれるn個の入力端子(例えば、i11〜i14)は、それぞれ、半導体集積回路装置(10)に含まれる同一種類のマクロの同一機能の端子に接続されていてもよい。
また、テストボード(20)は、さらに、半導体集積回路装置(10)の複数の双方向端子(io1〜io4)とテスタ端子(t3)とを、多対1に接続するようにしてもよい。このとき、半導体集積回路装置のテスト方法は、所定のテストパタン信号を送信する前に、双方向端子(io1〜io4)を入力モードに固定する工程を含むことが好ましい。
図1を参照すると、本発明に係るテストボード(20)は、半導体集積回路装置(10)の複数の入力端子(i11〜i14、i21〜i24)と、テスタ(30)からのテストパタン信号を受信するテスタ端子(t1、t2)とを電気的に接続する。
また、テストボード(20)は、半導体集積回路装置(10)のk個(k=m*n、mは自然数、nは2以上の整数)の入力端子(i11〜i14、i21〜i24、k=8、m=2、n=4)を、n個ずつの入力端子から成るm個の組に分割した場合に、該m個の組とテスタ(30)からのテストパタン信号を受信するm個のテスタ端子(t1、t2)とを、1対1に電気的に接続するようにしてもよい。
さらに、m個の組の各組に含まれるn個の入力端子(例えば、i11〜i14)は、それぞれ、半導体集積回路装置(10)に含まれる同一種類のマクロの同一機能の端子に接続されていてもよい。
また、テストボード(20)は、半導体集積回路装置(10)の複数の双方向端子(io1〜io4)とテスタ端子(t3)とを、さらに、多対1に電気的に接続するようにしてもよい。
本発明によると、テスト時に双方向端子を入力モードに制御することができる半導体集積回路装置(10)に対して、テスト時に使用する入力端子数を削減するために、入力端子および双方向端子の、同一種類のマクロの同一機能端子かつ同一機能インターフェイスバッファに接続される端子n本(nは2以上の整数)を1:nにショートさせ、このような組がm組(mは1以上の整数)存在するようなテストボード(20)が提供される。
また、テストボード(20)上でショートさせたn本の入力端子のそれぞれに同一のテストパタンが入力される場合でも、故障検出が十分可能なように、1パタンにつきn倍の期待値を有するテストパタンを作成する。このようなテストボード(20)を用いて、半導体集積回路装置(10)をテスタ(30)に接続する。ここで、半導体集積回路装置(10)の双方向端子(io1〜io4)は入力モードに固定する。
このとき、テスタ(20)からのテストパタンは、テストボード(20)上で1:nに分配されて、半導体集積回路装置(10)の入力端子に入力され、テストが実行される。
本発明に係る、半導体集積回路装置のテスト方法およびテストボードによると、半導体集積回路装置の入力端子数よりも少ない端子数のテスタを用いて半導体集積回路装置のテストを行うことができる。
(実施形態1)
第1の実施形態に係るテストボード、および、これを用いた半導体集積回路のテスト方法について、図面を参照して説明する。図1は、本実施形態に係るテストボードの構成を一例として示す回路図である。
図1を参照すると、テストボード20は、半導体集積回路装置10上の同一種類のマクロの同一機能端子どうしかつ同一機能インターフェイスバッファに接続される端子どうしをn本ずつショートさせる。図1において、テストボード20は、入力端子i11〜i14を短絡してテスタ端子t1に接続し、入力端子i21〜i24を短絡してテスタ端子t2に接続する。また、テストボード20は、双方向端子io1〜io4を短絡してテスタ端子t3に接続する。
図2は、本実施形態に係るテストボード20(図1)を用いたテスト方法におけるテストパタンのマージ例を示す図である。図2を参照すると、パタンを印加する入力端子、期待値照合を行う出力端子がそれぞれ異なる個々のマクロテストパタンから、入力端子をマージし、出力端子の期待値はそのままの複数マクロの同時テストが可能なパタンを作成する。
テスタ30から、図2に示すテストパタンを印加する。このとき、ショートさせたn本の端子には同時に同一のテストパタンが印加される。さらに、出力端子o1〜o4から出力された出力信号を観測して期待値照合を行い、半導体集積回路装置10の良否(PASS/FAIL)を判定する。
本実施形態によると、n本ずつ束ねた入力端子群がm組存在する場合、トータルで(n−1)×m本のテスト用の入力端子を削減することができる。テスト結果は個々の出力端子から観測された信号と期待値とを比較することで行われるため、各マクロの内部論理の検出率の低下やテスト品質の低下を招くおそれはない。また、各マクロを同時にテストすることができるため、テスト時間を1/mに削減することもできる。
(実施形態2)
第2の実施形態に係るテストボード、および、これを用いた半導体集積回路のテスト方法について、図面を参照して説明する。図3は、本実施形態に係るテストボードの構成を一例として示す回路図である。
図3を参照すると、テストボード50は、異なるマクロの異機能端子どうし、異機能インターフェイスバッファに接続される端子どうしをn本ずつショートさせる。図3において、テストボード50は、入力端子i11〜i14を短絡してテスタ端子t1に接続し、入力端子i21〜i24を短絡してテスタ端子t2に接続する。また、テストボード50は、双方向端子io1〜io4を短絡してテスタ端子t3に接続する。
図4は、本実施形態に係るテストボード50(図3)を用いたテスト方法におけるテストパタンのマージ例を示す図である。図4を参照すると、パタンを印加する入力端子、期待値照合を行う出力端子がそれぞれ異なる個々のマクロテストパタンから、入力端子をマージし、対象マクロの出力端子の期待値はそのまま、非対象のマクロの期待値はマスクしたテストパタンを対象マクロごとに作成する。
テスタ60から、図4に示すテストパタンを印加する。このとき、ショートさせたn本の端子には同時に同一パタンが印加される。さらに、出力端子o1〜o4から出力された出力信号を観測して期待値照合を行い、半導体集積回路装置40の良否(PASS/FAIL)を判定する。以上の処理を、対象マクロ分だけ繰り返す。
本実施形態によると、n本ずつ束ねた入力端子群がm組存在する場合、トータルで(n−1)×m本のテスト用の入力端子を削減することができる。テスト結果は個々の出力端子から観測された信号と期待値とを比較することで行われるため、各マクロの内部論理の検出率の低下やテスト品質の低下を招くおそれはない。
なお、上記の特許文献等の先行技術文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示(請求の範囲を含む)の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
10、40 半導体集積回路装置
20、50 テストボード
30、60 テスタ
101 LSI
102 テストボード
103 テスタ
110 内部論理
111 テスト回路
b101〜b108 トライステートバッファ
i11〜i14、i21〜i24 入力端子
io1〜io4 双方向端子
o1〜o4 出力端子
o101〜o108 出力端子
t1〜t7 テスタ端子
t101〜t104 テスタ端子

Claims (9)

  1. 半導体集積回路装置の複数の入力端子とテスタからのテスト信号を受信するテスタ端子とを、多対1に電気的に接続するテストボードを介して、該テスタから該半導体集積回路装置に所定のテストパタン信号を送信する工程と、
    前記半導体集積回路装置の出力端子から出力された出力信号と、前記所定のテストパタン信号に対応する期待値とを比較して、前記半導体集積回路装置の良否を判定する工程と、を含むことを特徴とする、半導体集積回路装置のテスト方法。
  2. 前記半導体集積回路装置は、k個(k=m*n、mは自然数、nは2以上の整数)の入力端子を有し、
    前記テストボードは、前記k個の入力端子をn個ずつの入力端子から成るm個の組に分割した場合に、該m個の組と、テスタからのテストパタン信号を受信するm個のテスタ端子とを、1対1に電気的に接続することを特徴とする、請求項1に記載の半導体集積回路装置のテスト方法。
  3. 前記m個の組の各組に含まれるn個の入力端子は、それぞれ、前記半導体集積回路装置に含まれる同一種類のマクロの同一機能の端子に接続されていることを特徴とする、請求項2に記載の半導体集積回路装置のテスト方法。
  4. 前記テストボードは、さらに、前記半導体集積回路装置の複数の双方向端子とテスタ端子とを多対1に接続することを特徴とする、請求項1ないし3のいずれか1項に記載の半導体集積回路装置のテスト方法。
  5. 前記所定のテストパタン信号を送信する前に、前記双方向端子を入力モードに固定する工程を含むことを特徴とする、請求項4に記載の半導体集積回路装置のテスト方法。
  6. 半導体集積回路装置の複数の入力端子と、テスタからのテストパタン信号を受信するテスタ端子とを、多対1に電気的に接続することを特徴とするテストボード。
  7. 半導体集積回路装置のk個(k=m*n、mは自然数、nは2以上の整数)の入力端子を、n個ずつの入力端子から成るm個の組に分割した場合に、該m個の組とテスタからのテストパタン信号を受信するm個のテスタ端子とを、1対1に電気的に接続することを特徴とする、請求項6に記載のテストボード。
  8. 前記m個の組の各組に含まれるn個の入力端子は、それぞれ、前記半導体集積回路装置に含まれる同一種類のマクロの同一機能の端子に接続されていることを特徴とする、請求項7に記載のテストボード。
  9. 前記半導体集積回路装置の複数の双方向端子とテスタ端子とを、さらに、多対1に電気的に接続することを特徴とする、請求項6ないし8のいずれか1項に記載のテストボード。
JP2011127013A 2011-06-07 2011-06-07 半導体集積回路装置のテスト方法およびテストボード Withdrawn JP2012251970A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011127013A JP2012251970A (ja) 2011-06-07 2011-06-07 半導体集積回路装置のテスト方法およびテストボード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011127013A JP2012251970A (ja) 2011-06-07 2011-06-07 半導体集積回路装置のテスト方法およびテストボード

Publications (1)

Publication Number Publication Date
JP2012251970A true JP2012251970A (ja) 2012-12-20

Family

ID=47524898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011127013A Withdrawn JP2012251970A (ja) 2011-06-07 2011-06-07 半導体集積回路装置のテスト方法およびテストボード

Country Status (1)

Country Link
JP (1) JP2012251970A (ja)

Similar Documents

Publication Publication Date Title
JP4802139B2 (ja) 半導体集積回路モジュール
JP5099869B2 (ja) 半導体集積回路および半導体集積回路のテスト方法
JP4242741B2 (ja) デバッグ用信号処理回路
US7284171B2 (en) Integrated circuit device
CA2057363C (en) Arrangement for testing digital circuit devices having bidirectional outputs
US20090132883A1 (en) Test circuit
JP2006058273A (ja) 半導体集積回路
JP2012251970A (ja) 半導体集積回路装置のテスト方法およびテストボード
US7188287B2 (en) Semiconductor apparatus
JP2005257366A (ja) 半導体回路装置及び半導体回路に関するスキャンテスト方法
JP5796404B2 (ja) 半導体回路及びテスト方法
CN110118921A (zh) 集成电路输入端测试装置及集成电路
KR20060053978A (ko) 반도체 집적회로
JP5453981B2 (ja) Lsi、及びそのテストデータ設定方法
CN117420412A (zh) 集成电路扫描测试系统及设备
KR20070055850A (ko) 바운더리 스캔 테스트 셀 및 바운더리 스캔 테스트 장치
JP2008134067A (ja) 半導体集積回路
JP2002139546A (ja) テスト回路
JP2004325180A (ja) 大規模システムlsiのテスト方法
JP2011137684A (ja) 半導体集積回路および半導体集積回路の試験方法。
JP2000338188A (ja) 半導体集積回路の試験回路
JP2003068866A (ja) 半導体集積回路装置および半導体集積回路装置の設計方法
JP2010271126A (ja) バウンダリスキャン回路
CN110118922A (zh) 集成电路输出端测试装置及集成电路
JP2000258505A (ja) Dcテスト回路及び集積回路装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140902