JP2003068866A - 半導体集積回路装置および半導体集積回路装置の設計方法 - Google Patents

Abstract

(57)【要約】 【課題】 非スキャンブロックとスキャンブロックを含
むＬＳＩの設計において、スキャンＦＦ及びセレクタの
追加を不要とし、設計期間を短縮する。 【解決手段】 入力信号及び出力信号を持つ非スキャン
ブロック１と、非スキャンブロックの入力信号及び出力
信号が入力され、いずれか一方を選択して外部出力信号
６として出力するセレクタ２とを備える。セレクタは、
スキャンテストを行なう場合は非スキャンブロックの入
力信号４を選択し、スキャンテストを行なわない場合は
非スキャンブロックの出力信号を選択するように制御さ
れる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路装
置（以下、ＬＳＩと記述する。）に関し、特に、故障診
断において非スキャンテスト手法が適用されるブロック
（以下、非スキャンブロックと記述する。）と、スキャ
ンテスト手法が適用されるブロック（以下、スキャンブ
ロックと記述する。）とを内蔵したＬＳＩに関する。

【０００２】

【従来の技術】非スキャンブロックとスキャンブロック
を含むＬＳＩにおいては、スキャンテストにおける故障
検出率を向上するために、スキャンブロックの入出力ピ
ンにスキャンフリップフロップ（以下、スキャンＦＦと
記述する。）を挿入している。図７は、スキャンブロッ
クの一例を示すブロック図である。スキャンブロック６
０は、ＡＮＤ回路６１、スキャンＦＦ６２、ＮＯＴ回路
６５からなる。６３は入力信号、６４は出力信号、６６
はスキャンシフトイン信号、６７はスキャンシフトアウ
ト信号を示す。

【０００３】図８は、非スキャンブロックとスキャンブ
ロックとを含み、故障診断においてスキャンテスト手法
を用いるＬＳＩモジュールの模式図である。図８Ａは想
定し得る最もシンプルな構成のＬＳＩモジュール８０、
図８Ｂは従来技術において実際に用いられていた構成の
ＬＳＩモジュール９０を示す。８１、９３は非スキャン
ブロック、８２、８４はスキャンＦＦ、８７はセレクタ
である。８５、９１、９４は入力信号、８６、９２、９
５は出力信号、８８はスキャンシフトイン信号、８９は
スキャンシフトアウト信号を示す。

【０００４】故障診断においてスキャンテストを行なう
場合は、スキャンＦＦのＱとＤＴをシフトレジスタのよ
うに接続する。そして、シフトイン動作でスキャンＦＦ
の値を任意に設定し、キャプチャ動作でスキャンＦＦの
Ｄ入力信号を取り込み、シフトアウト動作でスキャンＦ
Ｆの値をＬＳＩモジュール外部に出力する仕組みとなっ
ている。

【０００５】非スキャンブロック８１、９３は、スキャ
ンテストのことを考慮されずに設計されたブロックであ
る。そのため、スキャンテスト時に、入力信号９１、９
４はスキャンＦＦの入力等になっていないので、入力信
号９１、９４の値をＬＳＩモジュール外部に出力するこ
とが出来ない。また、スキャンテスト時に、出力信号９
２、９５はスキャンＦＦの出力等になっていないので、
出力信号９２、９５の値を設定することが出来ない。

【０００６】図７に示したＡＮＤ回路６１の場合の、ス
キャンテストによる故障の検出について以下に説明す
る。

【０００７】まず、ＡＮＤ回路６１のＩ１入力端子の０
縮退故障、Ｉ２入力端子の０縮退故障、及びＯ１出力端
子の０縮退故障を検出する場合を説明する。この場合
は、Ｉ１入力端子とＩ２入力端子に“１”を入力し、Ｏ
１出力端子の値を観測する必要がある。Ｉ１入力端子に
“１”を入力するには、スキャンＦＦ６２に“１”をシ
フトインすればよい。また、Ｏ１出力端子の値を観測す
るには、スキャンＦＦ６２でキャプチャ動作を行ってＯ
１出力端子の値をスキャンＦＦ６２に保持し、シフトア
ウト動作をすればよい。しかし、Ｉ２入力端子に“１”
を入力できるか否かは、入力信号６３の供給元に依存す
る。そこで、ＡＮＤ回路６１の入力段も含めたＬＳＩモ
ジュールの従来構成について考察する。

【０００８】図８ＡのＬＳＩモジュール８０の場合、入
力信号６３として非スキャンブロック８１の出力信号９
２が供給されるため、図７のＩ２入力端子に“１”を意
図的に入力することが出来ない。よって、ＡＮＤ回路６
１のＩ１入力端子の０縮退故障、Ｉ２入力端子の０縮退
故障、及びＯ１出力端子の０縮退故障を検出することは
出来ない。

【０００９】そこで、従来技術では、図８ＢのＬＳＩモ
ジュール９０のような構成を用いる必要があった。ＬＳ
Ｉモジュール９０では、入力信号６３の供給側にセレク
タ８７、スキャンＦＦ８２を設けて、スキャンテスト時
にスキャンＦＦ８２を用いて入力信号６３として任意の
値を設定可能とする。このようにセレクタ８７、スキャ
ンＦＦ８２を設けることにより、ＡＮＤ回路６１のＩ２
入力端子に“１”を意図的に入力することができる。そ
れにより、ＡＮＤ回路６１のＩ１入力端子の０縮退故
障、Ｉ２入力端子の０縮退故障、及びＯ１出力端子の０
縮退故障を検出することができる。

【００１０】同様に、ＡＮＤ回路６１のＩ１入力端子の
１縮退故障、あるいはＩ２入力端子の１縮退故障を検出
する場合も、Ｉ２入力端子に所定の値を意図的に入力す
ることが必要である。そのために、図８ＢのＬＳＩモジ
ュール９０のような構成が必要である。

【００１１】次に、ＡＮＤ回路６１のＯ１出力信号の１
縮退故障を検出する場合を説明する。この場合は、ＡＮ
Ｄ回路６１のＩ１入力端子もしくはＩ２入力端子のどち
らか一方に“０”を入力し、Ｏ１出力端子の値を観測す
る必要がある。Ｉ１入力端子に“０”を入力するには、
スキャンＦＦ６２に“０”をシフトインすればよい。ま
た、Ｏ１出力端子の値を観測するには、スキャンＦＦ６
２でキャプチャ動作を行ってＯ１出力端子の値をスキャ
ンＦＦ６２に保持し、シフトアウト動作をすればよい。
このようにスキャンＦＦ６２を制御することにより、Ａ
ＮＤ回路６１のＯ１出力信号の１縮退故障を検出でき
る。従って、ＡＮＤ回路６１のＯ１出力信号の１縮退故
障は、スキャンブロック６０の入力信号６３の供給元が
非スキャンブロックの出力信号であるか否かには依存せ
ずに検出することができる。つまり、図８ＡのＬＳＩモ
ジュール８０、あるいは図８ＢのＬＳＩモジュール９０
のいずれの構成であっても、ＡＮＤ回路６１のＯ１出力
信号の１縮退故障の検出は可能である。

【００１２】次に、スキャンテストによるＮＯＴ回路６
５の故障の検出について説明する。

【００１３】まず、ＮＯＴ回路６５のＩ３入力端子とＯ
２出力端子の０縮退故障を検出する場合を説明する。こ
の場合は、Ｉ３入力端子に“１”を入力し、Ｏ２出力端
子の値を観測する必要がある。Ｉ３入力端子に“１”を
入力するには、スキャンＦＦ６２に“１”をシフトイン
すればよい。しかし、Ｏ２出力端子の値を観測できるか
どうかは、出力信号６４の供給先に依存する。そこで、
ＡＮＤ回路６１の出力段を含めたＬＳＩモジュールの従
来構成について考察する。

【００１４】図８Ａに示したＬＳＩモジュール８０の場
合、出力信号６４が非スキャンブロック９３の入力信号
９４として供給されるため、Ｏ２出力端子の値を観測す
ることが出来ない。よって、ＮＯＴ回路６５のＩ３入力
端子とＯ２出力端子の０縮退故障を検出することは出来
ない。

【００１５】一方、図８ＢのＬＳＩモジュール９０の場
合、出力信号６４の供給先として更にスキャンＦＦ８４
が設けられている。スキャンテスト時にスキャンＦＦ８
４を用いて出力信号６４の値に対するキャプチャ動作を
行ってスキャンＦＦ８４に保持し、続いてシフトアウト
動作を行ない、ＬＳＩモジュール９０外部で出力信号６
４の値を観測できる。この構成を用いることにより、Ｏ
２出力端子の値を観測することができ、ＮＯＴ回路６５
のＩ３入力端子とＯ２出力端子の０縮退故障を検出する
ことができる。

【００１６】同様に、ＮＯＴ回路６５のＩ３入力端子と
Ｏ２出力端子の１縮退故障を検出する場合も、Ｏ２出力
端子の値を観測することが必要である。そのために、図
８ＢのＬＳＩモジュール９０のような構成が必要であ
る。

【００１７】以上のように、図８ＡのＬＳＩモジュール
８０の構成は、想定し得るＬＳＩモジュール構成として
最もシンプルであるが、従来構成のスキャンブロックに
ついては適用することができない。

【００１８】図９は、スキャンブロック６０のＡＮＤ回
路６１及びＮＯＴ回路６５の、入力端子及び出力端子の
縮退故障が検出できる条件をまとめた図である。以降の
説明において、入力信号６３を供給元に設けたスキャン
ＦＦで制御できる場合に検出できる故障を故障Ａとす
る。出力信号６４を供給先に設けたスキャンＦＦで観測
できる場合に検出できる故障を故障Ｂとする。入力信号
６３を供給元に設けたスキャンＦＦで制御できるか否
か、および、出力信号６４を供給先に設けたスキャンＦ
Ｆで観測できるか否かに関わらず、スキャンブロック内
部のスキャンＦＦ６２によって検出可能な故障を故障Ｃ
と記述する。

【００１９】また従来技術において、Ａ／Ｄ変換器（ア
ナログ−デジタル変換器）のように、アナログ回路部と
それを制御するデジタル回路部とを含むブロックにおい
て、アナログ回路部には非スキャンテストを用い、デジ
タル回路部にはスキャンテストを用いる場合がある。そ
の場合は、上述と同じ理由により、アナログ回路とデジ
タル回路を行き来する信号の通路にスキャンＦＦを挿入
する必要があった。

【００２０】図１０は、そのようなＡ／Ｄ変換器の模式
図である。Ａ／Ｄ変換器１０５は、デジタル回路部１０
０、アナログ回路部１０１、スキャンＦＦ１０６、１０
７、セレクタ１０８からなる。１０２、１０３は入力信
号、１０４は出力信号を示す。図７に示したスキャンテ
スト手法が適用されるブロック６０と同様に、アナログ
回路部１０１からデジタル回路部１００へ入力される信
号がスキャンテスト時に制御できれば検出できる故障
Ａ’と、デジタル回路部１００からアナログ回路部１０
１へ出力される信号がスキャンテスト時に観測できれば
検出できる故障Ｂ’が存在する。そして、スキャンＦＦ
１０６、１０７、セレクタ１０８によって、図８Ｂを参
照した説明と同様にして、故障Ａ’、故障Ｂ’が検出さ
れる。

【００２１】図１１は、一般的なＬＳＩの一例として
の、汎用マイクロコントローラＬＳＩの模式図である。
モード制御回路１１０、ＲＯＭ１１１、ＲＡＭ１１２、
シリアルＩ／Ｆ１１３、アナログ回路１１４ａ、１１４
ｂは非スキャンブロックである。ＣＰＵ１１５、タイマ
１１６、Ａ／Ｄ変換デジタル回路１１７、Ｄ／Ａ変換デ
ジタル回路１１８はスキャンブロックである。１１９は
入力出力制御回路を示す。上述の従来例と同様に、スキ
ャンテストにおけるスキャンブロックの故障検出率を向
上するために、スキャンブロックと非スキャンブロック
の間にスキャンＦＦを追加する必要がある。

【００２２】図１２は、図１１の汎用マイクロコントロ
ーラＬＳＩに、スキャンテストを可能にするためのスキ
ャンＦＦ、セレクタを追加した状態を示す。１２０〜１
３３はスキャンＦＦ、２００〜２０６はセレクタであ
る。スキャンＦＦ１２０〜１３３、セレクタ２００〜２
０６は、スキャンブロックと非スキャンブロックの間に
それぞれ挿入されている。図１２のＬＳＩの場合、スキ
ャンＦＦとセレクタが７ヶ所に挿入されている。

【００２３】図１２において、破線は非スキャンブロッ
クから出力される信号を示す。この信号は、スキャンテ
スト中、値を任意に設定することが出来ない。しかし、
スキャンテスト中はセレクタ２０１−２０６によって、
値を自由に設定できるスキャンＦＦ１２１、１２３、１
２５、１２６、１２９、１３１、１３３の出力に切り替
える。

【００２４】また、図１２において、一点鎖線は非スキ
ャンブロックに入力される信号である。この信号はスキ
ャンテスト中、値を観測することが出来ない。しかし、
スキャンＦＦ１２０、１２２、１２４、１２７、１２
８、１３０、１３２により値をキャプチャすることによ
り、スキャンテスト中に値を観測できる。

【００２５】次に、ＬＳＩのＩＰベース設計フローにつ
いて説明する。図１３は、ＬＳＩのＩＰベース設計にお
けるスキャン回路設計フローを示す。Ｓ１は、非スキャ
ンブロックＩＰとスキャンブロックＩＰの間に挿入する
スキャンＦＦブロックを設計するステップである。Ｓ２
は、各ＩＰ、スキャンＦＦブロックを接続するステップ
である。Ｓ３は、各ＩＰ、スキャンＦＦブロックの接続
を検証するステップである。Ｓ４は、スキャンＦＦブロ
ックを論理合成するステップである。Ｓ５は、スキャン
ＦＦ，セレクタを挿入したパスのタイミングを検証する
ステップである。Ｓ６は、スキャン動作検証ステップで
ある。

【００２６】図１２のＬＳＩを参照して、ステップＳ１
〜Ｓ６について具体的に説明する。

【００２７】ステップＳ１では、スキャンＦＦ１２０〜
１３３、セレクタ２００〜２０６を設計する。通常、ス
キャンＦＦ１２０〜１３３、セレクタ２００〜２０６は
ＲＴ（レジスタトランスファ）レベルのＨＤＬ（ハード
ウェア記述言語）により記述される。

【００２８】ステップＳ２では、スキャンＦＦ１２０〜
１３３、セレクタ２００〜２０６、モード制御回路１１
０、ＲＯＭ１１１、ＲＡＭ１１２、シリアルＩ／Ｆ１１
３、アナログ回路１１４ａ、１１４ｂ、ＣＰＵ１１５、
タイマ１１６、Ａ／Ｄ変換デジタル回路１１７、Ｄ／Ａ
変換デジタル回路１１８を、図１２のように接続する。

【００２９】ステップＳ４では、スキャンＦＦ１２０〜
１３３、セレクタ２００〜２０６のＲＴレベルのＨＤＬ
を論理合成し、ネットリストに変換する。

【００３０】ステップＳ５では、スキャンＦＦ１２０〜
１３３の入力容量によって増大する配線遅延と、挿入さ
れたセレクタ２００〜２０６を通過するときに生じる信
号遅延による、回路の誤動作の有無を検証する。

【００３１】ステップＳ６では、１ｃｈｉｐネットリス
トをＡＴＰＧ（自動テストパターン生成）ツールに入力
して、スキャンパターンを生成する。

【００３２】ここで、もしスキャン回路にバグがある
と、スキャンパターン生成に失敗するため、非スキャン
ブロックＩＰとスキャンブロックＩＰの間に挿入するス
キャンＦＦブロックを設計するステップＳ１まで戻って
バグを修正する。

【００３３】

【発明が解決しようとする課題】しかしながら、上記従
来のＬＳＩでは、設計時におけるスキャンテストによる
故障検出率を向上するためには、スキャンブロック、Ｃ
ＰＵ、タイマ、Ａ／Ｄ変換デジタル回路、Ｄ／Ａ変換デ
ジタル回路等と、非スキャンブロック、モード制御回
路、ＲＯＭ、ＲＡＭ、シリアルＩ／Ｆ、アナログ回路等
との間に、スキャンＦＦ及びセレクタを追加する必要が
あり、設計期間が増大するという問題があった。

【００３４】例えば、図１１の模式図で示される汎用マ
イクロコントローラＬＳＩに対してスキャンテストを実
施するために必要な工数は以下の通りである。

【００３５】ステップＳ１に要する期間は１日／１ヶ所
程であるので、７ヶ所全体では７日を要する。ステップ
Ｓ２に要する期間は１時間／１ヶ所程であるので、７ヶ
所全体では７時間（１日） を要する。ステップＳ３に
要する期間は１時間／１ヶ所程であるので、７ヶ所全体
では７時間（１日）を要する。ステップＳ４に要する期
間は半日／１ヶ所であるので、７ヶ所全体では３．５日
を要する。ステップＳ５に要する期間は半日／１ヶ所で
あるの、７ヶ所全体では３．５日を要する。ステップＳ
６には、１日／１ＬＳＩを要する。

【００３６】ここで、もしスキャン動作に不具合がある
と、ステップＳ１に戻って再設計をする必要がある。再
設計を１度行ったと仮定すると、図１１の汎用マイクロ
コントローラＬＳＩに対してスキャンテストを実施する
ために必要な工数は、（７日＋１日＋１日＋３．５日＋
３．５日＋１日）×２＝３４日である。

【００３７】本発明は上記従来の問題点を解決するもの
で、非スキャンブロックとスキャンブロックを含むＬＳ
Ｉの設計において、スキャンＦＦ及びセレクタの追加を
不要とし、設計期間を短縮することを目的とする。

【００３８】

【課題を解決するための手段】本発明の半導体集積回路
装置は、非スキャンブロックと、スキャンブロックとを
含む。上記の目的を達成するために、第１の半導体集積
回路装置は、入力信号及び出力信号を持つ前記非スキャ
ンブロックと、前記非スキャンブロックの入力信号及び
出力信号が入力され、いずれか一方を選択して外部出力
信号として出力するセレクタとを備える。前記セレクタ
は、スキャンテストを行なう場合は前記非スキャンブロ
ックの入力信号を選択し、前記スキャンテストを行なわ
ない場合は前記非スキャンブロックの出力信号を選択す
るように制御される。

【００３９】上記構成により、スキャンテスト時にスキ
ャンブロックの入力信号を制御可能に、出力信号を観測
可能にすることができるため、ＬＳＩを設計する時にス
キャンテスト用のスキャンＦＦやセレクタを追加するこ
となく、スキャンテストにおける高い故障検出率が得ら
れる。

【００４０】上記構成において、前記非スキャンブロッ
クの入力信号、出力信号、及び前記外部出力信号がそれ
ぞれ１つまたは複数で、かつ、３種の前記信号が同数で
あることが好ましい。各信号の数をこの関係とすること
により、各信号が単数の場合でも多数の場合でも同様に
して、本発明が適用可能となるからである。

【００４１】本発明の第２の半導体集積回路装置は、入
力信号と第１および第２の出力信号を持つ前記非スキャ
ンブロックと、スキャンフリップフロップと、前記非ス
キャンブロックの入力信号及び第１の出力信号が入力さ
れ、いずれか一方を選択して第１の外部出力信号として
出力する第１のセレクタと、前記スキャンフリップフロ
ップの出力信号及び前記非スキャンブロックの第２の出
力信号が入力され、いずれか一方を選択して第２の外部
出力信号として出力する第２のセレクタとを備える。前
記第１のセレクタは、前記スキャンテストを行なう場合
は前記非スキャンブロックの入力信号を選択し、前記ス
キャンテストを行わない場合は前記非スキャンブロック
の第１の出力信号を選択するように制御される。前記第
２のセレクタは、前記スキャンテストを行なう場合は前
記スキャンフリップフロップからの出力信号を選択し、
前記スキャンテストを行わない場合は前記非スキャンブ
ロックの第２の出力信号を選択するように制御される。

【００４２】上記構成により、非スキャンテストを行う
ブロックが第１の出力信号と第２の出力信号を持つ場合
でも、第１の半導体集積回路装置と同様の効果を奏する
ことができる。

【００４３】上記構成において、前記非スキャンブロッ
クの第１の入力信号、第１の出力信号、及び前記第１の
外部出力信号がそれぞれ１つまたは複数で、かつ、３種
の前記信号が同数であり、前記非スキャンブロックの第
２の出力信号、前記スキャンフリップフロップの出力信
号、前記非スキャンブロックの第２の外部出力信号がそ
れぞれ１つまたは複数で、かつ、３種の前記信号が同数
であることが好ましい。

【００４４】本発明の第３の半導体集積回路装置は、第
１の入力信号、第２の入力信号及び出力信号を持つ前記
非スキャンブロックと、前記非スキャンブロックの第２
の入力信号が入力されるスキャンフリップフロップと、
前記非スキャンブロックの第１の入力信号及び出力信号
が入力され、いずれか一方を選択して外部出力信号とし
て出力するセレクタとを備える。前記セレクタは、前記
スキャンテストを行なう場合は前記非スキャンブロック
の第１の入力信号を選択し、前記スキャンテストを行わ
ない場合は前記非スキャンブロックの出力信号を選択す
るように制御される。前記スキャンフリップフロップ
は、前記スキャンテストを行なう場合に、前記非スキャ
ンブロックの第２の入力信号の値を観測するように制御
される。

【００４５】上記構成により、非スキャンテストを行う
ブロックが第１の入力信号と第２の入力信号を持つ場合
でも、第１の半導体集積回路装置と同様の効果を奏する
ことができる。

【００４６】上記構成において、前記非スキャンブロッ
クの第１の入力信号、前記非スキャンブロックの出力信
号、前記外部出力信号がそれぞれ１つまたは複数で、か
つ、３種の前記信号が同数であり、前記非スキャンブロ
ックの第２の入力信号が１つまたは複数であることが好
ましい。

【００４７】本発明の第４の半導体集積回路装置は、入
力信号及び出力信号を持つ前記スキャンブロックと、外
部入力信号及び前記スキャンブロックの出力信号が入力
され、いずれか一方を選択して前記スキャンブロックへ
入力するセレクタとを備える。前記セレクタは、スキャ
ンテストを行なう場合は前記スキャンブロックの出力信
号を選択し、前記スキャンテストを行わない場合は前記
外部入力信号を選択するように制御される。

【００４８】上記構成により、スキャンテスト時にスキ
ャンブロックの入力信号を制御可能に、出力信号を観測
可能にすることができるため、ＬＳＩを設計する時にス
キャンテスト用のスキャンＦＦやセレクタを追加するこ
となく、スキャンテストにおける高い故障検出率が得ら
れる。

【００４９】上記構成において、前記スキャンブロック
の入力信号、出力信号、及び前記外部入力信号がそれぞ
れ１つまたは複数であり、かつ、３種の前記信号が同数
であることが好ましい。

【００５０】本発明の第５の半導体集積回路装置は、入
力信号と第１および第２の出力信号を持つ前記スキャン
ブロックと、前記スキャンブロックの第２の出力信号が
入力されるスキャンフリップフロップと、前記外部入力
信号及び前記スキャンブロックの第１の出力信号が入力
され、いずれか一方を選択して前記スキャンブロックへ
入力するセレクタとを備える。前記セレクタは、前記ス
キャンテストを行なう場合は前記スキャンブロックの第
１の出力信号を選択し、前記スキャンテストを行わない
場合は前記外部入力信号を選択するように制御される。
前記スキャンフリップフロップは、前記スキャンテスト
を行なう場合に、前記スキャンブロックの第２の出力信
号の値を観測するように制御される。

【００５１】上記構成により、スキャンブロックが第１
の出力信号と第２の出力信号を持つ場合でも、第４の半
導体集積回路装置と同様の効果を奏することができる。

【００５２】上記構成において、前記スキャンブロック
の入力信号、第１の出力信号、前記外部出力信号がそれ
ぞれ１つまたは複数で、かつ、３種の前記信号が同数で
あり、前記スキャンブロックの第２の出力信号が１つま
たは複数であることが好ましい。本発明の第６の半導体
集積回路装置は、入力信号と出力信号を持つ前記スキャ
ンブロックと、入力信号と出力信号を持ち前記スキャン
ブロックにより制御される前記非スキャンブロックと、
前記スキャンブロックの出力信号及び前記非スキャンブ
ロックの出力信号が入力され、いずれか一方を選択して
前記スキャンブロックに入力するセレクタとを備える。
前記セレクタは、スキャンテストを行なう場合は前記ス
キャンブロックの出力信号を選択し、前記スキャンテス
トを行わない場合は前記非スキャンブロックの出力信号
を選択するように制御される。

【００５３】上記構成により、スキャンブロックおよび
スキャンブロックにより制御される非スキャンブロック
を持つ構成において、スキャンテスト時にスキャンブロ
ックの入力信号を制御可能に、出力信号を観測可能にす
ることができるため、ＬＳＩを設計する時にスキャンテ
スト用のスキャンＦＦやセレクタを追加することなく、
スキャンテストにおける高い故障検出率が得られる。

【００５４】上記構成において、前記スキャンブロック
の入力信号、出力信号、前記非スキャンブロックの出力
信号がそれぞれ１つまたは複数で、かつ、３種の前記信
号が同数であり、前記非スキャンブロックの入力信号が
１つまたは複数であることが好ましい。

【００５５】本発明の第１の半導体集積回路装置の設計
方法によれば、スキャンブロックと、入力信号及び出力
信号を持つ非スキャンブロックの接続を設計する際に、
スキャンテストを行なう場合は前記非スキャンブロック
の入力信号を選択し、前記スキャンテストを行なわない
場合は前記非スキャンブロックの出力信号を選択して出
力するように制御されるセレクタを配置する。そして、
前記セレクタの出力が前記スキャンブロックへの外部出
力信号となるように、前記セレクタを介して前記非スキ
ャンブロックと前記スキャンブロックを接続する。

【００５６】上記構成の設計方法により、非スキャンブ
ロックとスキャンブロックを含むＬＳＩを設計する際
に、スキャンブロックと非スキャンブロックの間にスキ
ャンＦＦ、セレクタを追加することなく、簡素な構成と
することができ、設計期間を短縮することができる。

【００５７】上記の設計方法において、前記非スキャン
ブロックの入力信号、出力信号、及び前記外部出力信号
がそれぞれ１つまたは複数で、かつ、３種の前記信号が
同数とすることが好ましい。

【００５８】本発明の第２の半導体集積回路装置の設計
方法によれば、スキャンブロックと、入力信号と第１お
よび第２の出力信号を持つ前記非スキャンブロックの接
続を設計する際に、スキャンフリップフロップと、前記
スキャンテストを行なう場合は前記非スキャンブロック
の入力信号を選択し、前記スキャンテストを行わない場
合は前記非スキャンブロックの第１の出力信号を選択す
るように制御される第１のセレクタと、前記スキャンテ
ストを行なう場合は前記スキャンフリップフロップから
の出力信号を選択し、前記スキャンテストを行わない場
合は前記非スキャンブロックの第２の出力信号を選択す
るように制御される第２のセレクタとを配置する。そし
て、前記第１のセレクタの出力が前記スキャンブロック
への第１の外部出力信号となり、前記第２のセレクタの
出力が前記スキャンブロックへの第２の外部出力信号と
なるように、前記第１及び第２のセレクタを介して前記
非スキャンブロックと前記スキャンブロックを接続す
る。

【００５９】上記の設計方法において、前記非スキャン
ブロックの第１の入力信号、第１の出力信号、及び前記
第１の外部出力信号がそれぞれ１つまたは複数で、か
つ、３種の前記信号が同数であり、前記非スキャンブロ
ックの第２の出力信号、前記スキャンフリップフロップ
の出力信号、前記非スキャンブロックの第２の外部出力
信号がそれぞれ１つまたは複数で、かつ、３種の前記信
号が同数とすることが好ましい。

【００６０】本発明の第３の半導体集積回路装置の設計
方法によれば、スキャンブロックと、第１の入力信号、
第２の入力信号及び出力信号を持つ前記非スキャンブロ
ックの接続を設計する際に、前記スキャンテストを行な
う場合に前記非スキャンブロックの第２の入力信号の値
を観測するように制御されるスキャンフリップフロップ
と、前記スキャンテストを行なう場合は前記非スキャン
ブロックの第１の入力信号を選択し、前記スキャンテス
トを行わない場合は前記非スキャンブロックの出力信号
を選択して出力するように制御されるセレクタとを配置
する。そして、前記セレクタの出力が前記スキャンブロ
ックへの外部出力信号となるように、前記セレクタを介
して前記非スキャンブロックと前記スキャンブロックを
接続する。

【００６１】上記の設計方法において、前記非スキャン
ブロックの第１の入力信号、前記非スキャンブロックの
出力信号、前記外部出力信号がそれぞれ１つまたは複数
で、かつ、３種の前記信号が同数であり、前記非スキャ
ンブロックの第２の入力信号が１つまたは複数とするこ
とが好ましい。

【００６２】本発明の第４の半導体集積回路装置の設計
方法によれば、入力信号と出力信号を持つスキャンブロ
ックと、非スキャンブロックの接続を設計する際に、ス
キャンテストを行なう場合は前記スキャンブロックの出
力信号を選択し、前記スキャンテストを行わない場合は
外部入力信号を選択して前記スキャンブロックへ入力す
るように制御されるセレクタを配置する。そして、前記
非スキャンブロックの外部出力信号が前記セレクタへの
外部入力信号となるように、前記セレクタを介して前記
非スキャンブロックと前記スキャンブロックを接続す
る。

【００６３】上記の設計方法において、前記スキャンブ
ロックの入力信号、出力信号、及び前記外部入力信号が
それぞれ１つまたは複数であり、かつ、３種の前記信号
が同数とすることが好ましい。

【００６４】本発明の第５の半導体集積回路装置の設計
方法によれば、入力信号と第１および第２の出力信号を
持つ前記スキャンブロックと、前記非スキャンブロック
の接続を設計する際に、前記スキャンテストを行なう場
合に前記スキャンブロックの第２の出力信号の値を観測
するように制御されるスキャンフリップフロップと、前
記スキャンテストを行なう場合は前記スキャンブロック
の第１の出力信号を選択し、前記スキャンテストを行わ
ない場合は前記外部入力信号を選択して前記スキャンブ
ロックへ入力するように制御されるセレクタとを配置す
る。そして、前記非スキャンブロックの外部出力信号が
前記セレクタへの外部入力信号となるように、前記セレ
クタを介して前記非スキャンブロックと前記スキャンブ
ロックを接続する。

【００６５】上記の設計方法において、前記スキャンブ
ロックの入力信号、第１の出力信号、前記外部出力信号
がそれぞれ１つまたは複数で、かつ、３種の前記信号が
同数であり、前記スキャンブロックの第２の出力信号が
１つまたは複数とすることが好ましい。

【００６６】本発明の第６の半導体集積回路装置の設計
方法によれば、入力信号と出力信号を持つ前記スキャン
ブロックと、入力信号と出力信号を持ち前記スキャンブ
ロックにより制御される前記非スキャンブロックの接続
を設計する際に、スキャンテストを行なう場合は前記ス
キャンブロックの出力信号を選択し、前記スキャンテス
トを行わない場合は前記非スキャンブロックの出力信号
を選択して出力するように制御されるセレクタを配置す
る。そして、前記セレクタの出力が前記スキャンブロッ
クへの入力信号となるように、前記セレクタを介して前
記非スキャンブロックと前記スキャンブロックを接続す
る。

【００６７】上記の設計方法において、前記スキャンブ
ロックの入力信号、出力信号、前記非スキャンブロック
の出力信号がそれぞれ１つまたは複数で、かつ、３種の
前記信号が同数であり、前記非スキャンブロックの入力
信号が１つまたは複数とすることが好ましい。

【００６８】

【発明の実施の形態】（実施形態１）実施形態１に係る
第１の半導体集積回路装置は、非スキャンブロックの入
力信号及び出力信号と、非スキャンブロックを含むユニ
ットの外部出力信号が、それぞれ１つまたは複数で、か
つ、３種の信号が同数である例である。図１Ａ、１Ｂに
は、入力信号、出力信号、外部出力信号ともに１つであ
る例を示す。それらの信号が２つ以上処理される場合に
は、１つの場合の構成を、並列に複数用いれば良い。

【００６９】図１Ａは、実施形態１における非スキャン
ブロックの模式図である。図１Ａにおいて、１、３は非
スキャンブロック、２はセレクタである。４は非スキャ
ンブロック１の入力信号、１ａは非スキャンブロック１
の出力信号、５はセレクタ２に対する制御信号、６は非
スキャンブロック３の出力信号を示す。入力信号４、出
力信号１ａ、及び出力信号６がそれぞれ、上記の入力信
号、出力信号、及び外部出力信号に相当する。

【００７０】非スキャンブロック３は、従来と同様の非
スキャンブロック１に対してセレクタ２が付加されたユ
ニットである。以降の説明においてＬＳＩモジュールを
構成する場合の説明の便宜上、このユニットも非スキャ
ンブロックと称する。他の実施形態の説明においても同
様である。

【００７１】非スキャンブロック３においては、セレク
タ２により、出力信号６として供給される信号を制御可
能である。つまり、セレクタ２は、制御信号５による切
り換え制御により、入力信号４または出力信号１ａのい
ずれかを選択して、出力信号６とすることができる。ス
キャンテストを行う場合は、入力信号４を出力信号６と
して出力するように、セレクタ２を切り換える。一方、
スキャンテストを行わない場合は、出力信号１ａを出力
信号６として出力するように、セレクタ２を切り換え
る。

【００７２】次に、非スキャンブロック３を用いること
により、ＬＳＩモジュールにおける故障検出を行うため
の構成が簡単になることを説明する。

【００７３】上述のように従来技術によれば、スキャン
ブロックの入力段および出力段に非スキャンブロックを
設けたＬＳＩモジュールにおいては、図８Ａに示したよ
うなシンプルな構成とすることができなかった。すなわ
ち図８Ｂの構成のように、スキャンブロック６０の入力
段にスキャンＦＦ８２およびセレクタ８７が必要であ
り、出力段にスキャンＦＦ８４が必要であった。

【００７４】一方、スキャンブロックの入力段および出
力段に本実施形態の非スキャンブロック３を設けたＬＳ
Ｉモジュールの場合、シンプルな図８Ａに相当する構成
を採用することができる。図１Ｂに、非スキャンブロッ
ク３を適用したＬＳＩモジュール１０の構成を示す。Ｌ
ＳＩモジュール１０は、スキャンブロック６０と非スキ
ャンブロック３を備え、故障診断においてスキャンテス
ト手法が用いられる。非スキャンブロック３は、図１Ａ
に示した構成を有する。なお、説明の便宜上、スキャン
ブロック６０の入力段に設けた非スキャンブロックに番
号３を、出力段に設けたものに番号３’を付すが、両者
の構成は同一である。ＬＳＩモジュール１０の外部入出
力信号としては、入力信号８５、出力信号８６、スキャ
ンシフトイン信号８８、スキャンシフトアウト信号８
９、及び非スキャンブロック３、３’に対する制御信号
５１が存在する。

【００７５】以下、図１Ｂに示すＬＳＩモジュール１０
の構成により、スキャンテストにおいて、図９に示した
３つのタイプの故障Ａ，Ｂ，Ｃを、以下の通り検出可能
である。

【００７６】まず、故障Ａの検出について説明する。ス
キャンブロック６０における故障Ａを検出するために
は、入力信号６３として外部から任意の値を設定できる
ことが必要である。ＬＳＩモジュール１０では、スキャ
ンブロック６０の入力段側に非スキャンブロック３が用
いられているので、それが可能となる。これについて以
下に説明する。

【００７７】ＬＳＩモジュール１０のスキャンテストを
行なう際、外部から制御信号５１を与え、非スキャンブ
ロック３内部のセレクタ２を切り換えて、入力信号４を
出力信号６として選択する。入力信号４は入力信号８５
であり、入力信号８５は外部から与えられる信号であ
る。従って、入力信号８５に任意の値を入力することに
よって、出力信号６を当該任意の値に設定できる。この
出力信号６は、スキャンブロック６０の入力信号６３と
して供給されるので、結局、入力信号８５の値がスキャ
ンブロック６０の入力信号６３として与えられることと
なる。つまり、非スキャンブロック３をスキャンブロッ
ク６０の入力段側に用いてＬＳＩモジュール１０を構成
することにより、ＬＳＩモジュール１０のスキャンテス
トを行なう場合に、スキャンブロック６０の入力信号６
３に任意の値を設定することができる。

【００７８】スキャンブロック６０における故障Ｂを検
出するためには、出力信号６４の値を外部から観測でき
ることが必要である。スキャンブロック６０の出力段側
には非スキャンブロック３’が用いられているので、出
力端子８６を観測することにより、出力信号６４の値を
外部から観測することが可能である。これについて以下
に説明する。

【００７９】ＬＳＩモジュール１０のスキャンテストを
行なう際、外部から制御信号５１を与え、非スキャンブ
ロック３’内部のセレクタを切り換えて、入力信号４’
を出力信号６’として選択する。入力信号４’はスキャ
ンブロック６０の出力信号６４であるので、出力信号
６’の値は出力信号６４と同じ値になる。出力信号６’
は出力信号８６として外部に出力されるので、結局、出
力信号８６の値を観測することにより、スキャンブロッ
ク６０の出力信号６４の値を観測することができる。こ
のように非スキャンブロック３’をスキャンブロック６
０の出力段側に用いれば、図１Ｂに示すような簡単な構
成によって、出力端子８６の値の観測によりスキャンブ
ロック６０の出力信号６４の値の観測が可能となる。そ
れにより、スキャンＦＦを追加することなくスキャンブ
ロック６０の故障Ｂを検出できる。

【００８０】故障Ｃについては、従来技術に関して述べ
たように、入力信号６３の供給元、および、出力信号６
４の供給先にスキャンＦＦがあるか否かにかかわらず、
スキャンブロック６０内部のスキャンＦＦ６２によって
検出することが可能である。

【００８１】以上述べたように、図１Ａおよび図１Ｂに
示した、本実施形態の非スキャンブロック３，３’を用
いたＬＳＩモジュール構成により、スキャンテスト時に
検出すべき故障Ａ，Ｂ，Ｃのすべてを検出することがで
きる。さらに、この構成によれば、図８Ｂの従来例で必
要とされていたスキャンＦＦ８２、８４、セレクタ８７
などが不要となり、設計が容易で、設計期間を短縮する
ことができる。

【００８２】（実施形態２）実施形態２に係る第２の半
導体集積回路装置は、非スキャンブロックが入力信号と
第１及び第２の出力信号を持ち、非スキャンブロックを
含むユニットが第１及び第２の外部出力信号を持つ例で
ある。非スキャンブロックの入力信号及び第１の出力信
号と、第１の外部出力信号とは、それぞれ１つまたは複
数で、かつ、３種の信号が同数であり、非スキャンブロ
ックの第２の出力信号及びスキャンＦＦの出力信号と、
第２の外部出力信号とが、それぞれ１つまたは複数で、
かつ、３種の信号が同数である。図２Ａ、２Ｂには、非
スキャンブロックの入力信号、第１及び第２の出力信号
と、第１及び第２の外部出力信号とが、ともに１つであ
る例を示す。それらの信号が２つ以上処理される場合で
も、１つの場合の構成を、並列に複数用いれば良い。

【００８３】図２Ａは、実施形態２における非スキャン
ブロック３ａの模式図である。非スキャンブロック３ａ
は、図１Ａに示した構成に、セレクタ９、スキャンＦＦ
３０が加えられ、更に第２の出力信号７を出力する構成
を有する。スキャンＦＦ３０は、シフトアウト動作によ
って値を観測可能である。非スキャンブロック１の出力
信号１ａ、１ｂがそれぞれ、セレクタ２、９に入力され
る。その他、図１Ａに示したものと同様の要素について
は、同一の参照番号を付して説明する。このように、非
スキャンブロック３ａにおいては、非スキャンブロック
１の１つの入力信号４、２つの出力信号１ａ、１ｂ、及
び２つの外部出力信号である出力信号６、７が存在す
る。

【００８４】図２Ａの非スキャンブロック３ａの動作は
以下のとおりである。非スキャンブロック３ａは、制御
信号５を用いたセレクタ２の切り換え制御により、入力
信号４または出力信号１ａのいずれかを選択して出力信
号６とする。また、制御信号５を用いたセレクタ９の切
り換えにより、スキャンＦＦ３０の出力信号または出力
信号１ｂのいずれかを選択して、出力信号７とする。

【００８５】スキャンテストを行う場合は、制御信号５
を用いたセレクタ２の切り換え制御により、入力信号４
を選択して出力信号６とする。また、制御信号５を用い
たセレクタ９の切り換え制御により、スキャンＦＦ３０
の出力信号を選択し、シフトイン信号により設定される
スキャンＦＦ３０の値を出力信号７とする。このよう
に、非スキャンブロック３ａをスキャンブロックの入力
段に用いる場合、スキャンテスト時における出力制御に
際して、２つの出力信号６および７の制御が可能とな
る。また、非スキャンブロック３ａをスキャンブロック
の出力段に用いる場合、スキャンテスト時における信号
の観測に際して、入力信号４を出力信号６により観測す
ることが可能であり、１つの入力信号の観測が可能とな
る。

【００８６】一方、スキャンテストを行わない場合、制
御信号５を用いたセレクタ２および９の切り換え制御に
より、非スキャンブロック１の出力信号１ａ、１ｂを選
択して出力信号６、７とする。

【００８７】次に、非スキャンブロック３ａを用いるこ
とにより、ＬＳＩモジュールにおける故障検出を行うた
めの構成が簡単になることを説明する。

【００８８】図２Ｂは、非スキャンブロック３ａとスキ
ャンブロック６０ａを備えたＬＳＩモジュール１０ａの
模式図である。スキャンブロック６０ａは、２つの入力
信号６３−１および６３−２を持ち、１つの出力信号６
４を持つ。非スキャンブロック３ａについては説明の便
宜上、スキャンブロック６０ａの入力段に設けたものに
参照番号３ａを付し、出力段に設けたものに参照番号３
ａ’を付して説明する。ＬＳＩモジュール１０ａは、外
部入出力信号として、入力信号８５、非スキャンブロッ
ク３ａ’の出力信号６’および７’に対応する出力信号
８６−１および８６−２、スキャンシフトイン信号８
８、スキャンシフトアウト信号８９、非スキャンブロッ
ク３ａおよび３ａ’に対する制御信号５１を持ってい
る。

【００８９】以下、図２Ｂに示すＬＳＩモジュール１０
ａの構成により、スキャンテストにおいて、図９に示し
た３つのタイプの故障Ａ，Ｂ，Ｃを以下のとおり検出可
能である。

【００９０】まず、故障Ａの検出について説明する。ス
キャンブロック６０ａにおける故障Ａを検出するために
は、入力信号６３−１および６３−２として外部から任
意の値を設定できることが必要である。

【００９１】スキャンブロック６０ａの入力信号６３−
１については、実施形態１で示した場合と同じ動作によ
り、外部から入力信号８５を介して任意の値が設定でき
る。つまり、外部から制御信号５１を与え、非スキャン
ブロック３ａ内部のセレクタ２を切り換えて、入力信号
４を出力信号６として選択することにより、入力信号８
５の値をスキャンブロック６０ａの入力信号６３−１と
して設定できる。

【００９２】スキャンブロック６０ａの入力信号６３−
２については、スキャンＦＦ３０により任意の値が設定
できる。つまり、外部から制御信号５１を与え、非スキ
ャンブロック３ａ内部のセレクタ９を切り換えて、スキ
ャンＦＦ３０の出力信号を出力信号７として選択するこ
とにより、スキャンＦＦ３０の値をスキャンブロック６
０ａの入力信号６３−２として設定できる。

【００９３】スキャンブロック６０ａにおける故障Ｂを
検出するためには、スキャンブロック６０ａの出力信号
６４の値を外部から観測できることが必要である。ＬＳ
Ｉモジュール１０ａでは、スキャンブロック６０ａの出
力段側に非スキャンブロック３ａ’が用いられているの
で、実施形態１と同様の動作によって、出力信号８６−
１を観測することにより、出力信号６４の値を観測する
ことが可能である。

【００９４】故障Ｃについては、従来技術に関して述べ
たように、入力信号６３−１，６３−２の供給元、およ
び、出力信号６４の供給先にスキャンＦＦがあるか否か
にかかわらず、スキャンブロック６０ａ内部のスキャン
ＦＦ６２によって検出することが可能である。

【００９５】以上のように、図２Ｂの構成によれば、３
つのタイプの故障Ａ，Ｂ，Ｃの検出が可能となる。さら
に、この構成によれば、図８Ｂの従来例で必要とされて
いたスキャンＦＦ８２、８４、セレクタ８７などが不要
となり、設計が容易で、設計期間を短縮することができ
る。

【００９６】（実施形態３）実施形態３に係る第３の半
導体集積回路装置は、非スキャンブロックが第１および
第２の入力信号と出力信号を持つ例である。また、非ス
キャンブロックの第１の入力信号および出力信号と、外
部出力信号がそれぞれ１つまたは複数で、かつ、３種の
信号が同数であり、非スキャンブロックの第２の入力信
号が１つまたは複数である。図３Ａ、３Ｂには、第１の
入力信号、第２の入力信号、出力信号、外部出力信号が
ともに１つである例を示す。それらの信号が２つ以上処
理される場合には、１つの場合の構成を、並列に複数用
いれば良い。

【００９７】図３Ａは、実施形態３における非スキャン
ブロック３ｂの模式図である。非スキャンブロック３ｂ
は、図１Ａに示した構成において、非スキャンブロック
１の入力段にスキャンＦＦ３１を設け、更に第２の入力
信号８が入力される構成を有する。スキャンＦＦ３１
は、スキャンテスト時にはシフトイン動作によって値を
設定可能である。その他、図１Ａに示したものと同様の
要素については、同一の参照番号を付して説明する。こ
のように、非スキャンブロック３ｂにおいては、非スキ
ャンブロック１の２つの入力信号４および８、出力信号
１ａ、及び外部出力信号である１つの出力信号６が存在
する。

【００９８】図３Ａの非スキャンブロック３ｂの動作は
以下のとおりである。非スキャンブロック３ｂは、制御
信号５を用いたセレクタ２の切り換え制御により、入力
信号４または出力信号１ａのいずれかを選択して出力信
号６とすることができる。

【００９９】スキャンテストを行う場合は、制御信号５
を用いたセレクタ２の切り換え制御により、入力信号４
を選択して出力信号６とする。このように、非スキャン
ブロック３ｂをスキャンブロックの入力段に用いること
により、スキャンテスト時における信号の出力制御に際
して、１つの出力信号６を制御することができる。ま
た、非スキャンブロック３ｂをスキャンブロックの出力
段に用いることにより、スキャンテスト時における信号
の観測に際して、入力信号４を出力信号６により観測す
ることが可能である。さらに、入力信号８の値をスキャ
ンＦＦ３１でキャプチャしてシフトアウトすることによ
り、入力信号８の観測も可能である。つまり、２つの入
力信号４および８の観測が可能である。

【０１００】一方、スキャンテストを行わない場合は、
制御信号５を用いたセレクタ２の切り換え制御により、
出力信号１ａを選択して出力信号６とする。

【０１０１】次に、非スキャンブロック３ｂを用いるこ
とにより、ＬＳＩモジュールにおける故障検出を行うた
めの構成が簡単になることを説明する。

【０１０２】図３Ｂは、非スキャンブロック３ｂとスキ
ャンブロック６０ｂを備えたＬＳＩモジュール１０ｂの
模式図である。スキャンブロック６０ｂは、１つの入力
信号６３を持ち、２つの出力信号６４−１および６４−
２を持つ。非スキャンブロック３ｂについては説明の便
宜上、スキャンブロック６０ｂの入力段に設けたものに
参照番号３ｂを付し、出力段に設けたものに参照番号３
ｂ’を付して説明する。ＬＳＩモジュール１０ｂは、外
部入出力信号として、非スキャンブロック３ｂの入力信
号４および８に対応する入力信号８５−１および８５−
２、非スキャンブロック３ｂ’の出力信号６に対応する
出力信号８６、スキャンシフトイン信号８８、スキャン
シフトアウト信号８９、及び非スキャンブロック３ｂお
よび３ｂ’に対する制御信号５１を持っている。

【０１０３】以下、図３Ｂに示すＬＳＩモジュール１０
ｂの構成により、スキャンテストにおいて、図９に示し
た３つのタイプの故障Ａ，Ｂ，Ｃを以下のとおり検出可
能である。

【０１０４】まず、故障Ａの検出について説明する。ス
キャンブロック６０ｂにおける故障Ａを検出するために
は、入力信号６３に対して外部から任意の値を設定でき
ることが必要である。

【０１０５】スキャンブロック６０ｂの入力信号６３に
ついては、実施形態１で示した場合と同じ動作により、
外部から入力信号８５−１を介して任意の値が設定でき
る。つまり、外部から制御信号５１を与え、非スキャン
ブロック３ｂ内部のセレクタ２を切り換えて、入力信号
４を出力信号６として選択することにより、入力信号８
５−１の値をスキャンブロック６０ｂの入力信号６３と
して設定できる。

【０１０６】スキャンブロック６０ｂにおける故障Ｂを
検出するためには、出力信号６４−１および６４−２の
値を外部から観測できることが必要である。ＬＳＩモジ
ュール１０ｂでは、スキャンブロック６０ｂの出力段側
に非スキャンブロック３ｂ’が用いられているので、実
施形態１と同様の動作によって、出力端子８６を観測す
ることにより、スキャンブロック６０ｂの出力信号６４
−１の値を観測することが可能となる。また、入力信号
８’の値をスキャンＦＦ３１でキャプチャしシフトアウ
トして入力信号８’を観測することにより、入力信号
８’として供給された出力信号６４−２の観測も可能で
ある。

【０１０７】故障Ｃについては、従来技術に関して述べ
たように、入力信号６３の供給元、および、出力信号６
４−１、６４−２の供給先にスキャンＦＦがあるか否か
にかかわらず、スキャンブロック６０ｂ内部のスキャン
ＦＦ６２によって検出することが可能である。

【０１０８】以上のように、図３Ｂの構成によれば、３
つのタイプの故障Ａ，Ｂ，Ｃの検出が可能となる。さら
に、この構成によれば、図８Ｂの従来例で必要とされて
いたスキャンＦＦ８２、８４、セレクタ８７などが不要
となり、設計が容易で、設計期間を短縮することができ
る。

【０１０９】（実施形態４）実施形態４に係る第４の半
導体集積回路装置は、改良されたスキャンブロックを含
む例である。本実施形態においては、スキャンブロック
の入力信号および出力信号、外部入力信号がそれぞれ１
つまたは複数であり、かつ、３種の信号が同数である。
図４Ａ、４Ｂには、入力信号、出力信号、外部入力信号
ともに１つである例を示す。それらの信号が２つ以上処
理される場合には、１つの場合の構成を、並列に複数用
いれば良い。

【０１１０】図４Ａは、実施形態４におけるスキャンブ
ロック２０の模式図である。スキャンブロック２０は、
組合せ回路２１、スキャンＦＦ２２、セレクタ２６を含
む。本実施形態４では説明を簡単にするため、組合せ回
路２１がＡＮＤ回路６１とＮＯＴ回路６５からなる場合
が示される。２３は入力信号、２４はセレクタ２６に対
する制御信号、２５は出力信号、６６はスキャンシフト
イン信号、６７はスキャンシフトアウト信号を示す。セ
レクタ２６の出力信号、及び出力信号２５がそれぞれ、
スキャンブロックの入力信号、出力信号に相当し、入力
信号２３が外部入力信号に相当する。スキャンブロック
２０の動作は以下のとおりである。

【０１１１】あらかじめ、組合せ回路２１を設計する際
に、スキャンテスト時に自動スキャンテストパターン生
成ツールによって出力信号２５の値を任意に設定でき、
セレクタ２６の出力信号の欠陥をスキャンＦＦ２２によ
り検出できるように設計する。もしも、スキャンテスト
時に、自動スキャンテストパターン生成ツールによって
出力信号２５の値を任意に設定できない場合は、任意に
設定できるように組合せ回路２１の設計を変更する。ま
た、もしも、スキャンテスト時にセレクタ２６の出力信
号の欠陥をスキャンＦＦ２２により検出できない場合に
も、その故障が検出できるように組合せ回路２１の設計
を変更する。

【０１１２】スキャンブロック２０を含むＬＳＩのテス
トを実行する際には、以下のように組合わせ回路２１の
入力を制御する。

【０１１３】まず、ＬＳＩに対してスキャンテストを行
う時は、制御信号２４によりセレクタ２６を切り換え
て、出力信号２５を選択して組合せ回路２１に入力す
る。出力信号２５の値は、自動スキャンテストパターン
生成ツールによって任意の値に設定できるので、組合せ
回路２１に自動スキャンテストパターンを入力してスキ
ャンテストを実行することができる。

【０１１４】次に、ＬＳＩに対してスキャンテストを行
わないときは、制御信号２４によりセレクタ２６を切り
換えて、入力信号２３を選択して組合せ回路２１に入力
する。つまり、スキャンテストでないときは、入力信号
２３の供給元のモジュールからの出力信号を、組合わせ
回路２１に入力することができる。

【０１１５】図４Ｂは、図４Ａに示したスキャンブロッ
ク２０と非スキャンブロック８１、９３を備えたＬＳＩ
モジュール１０ｃの模式図である。８５は入力信号、８
６は出力信号、８８はスキャンシフトイン信号、８９は
スキャンシフトアウト信号である。２３はスキャンブロ
ック２０の入力信号、２５はその出力信号、２４は制御
信号であり、それぞれ図４Ａに対応している。

【０１１６】図４ＢのＬＳＩモジュール１０ｃの構成に
より、スキャンテストにおいて、故障Ａ、Ｂ、Ｃを以下
のとおり検出可能である。

【０１１７】まず、故障Ａの検出は以下のように実行で
きる。ＬＳＩモジュール１０ｃのスキャンテストを行な
う場合、制御信号２４によりセレクタ２６を切り換え
て、出力信号２５を選択してＡＮＤ回路６１の入力Ｂと
する。この出力信号２５は、シフトイン動作で自由に値
を設定できるスキャンＦＦ２２の値の反転された値であ
る。従って、図４ＢのＬＳＩモジュール１０ｃの構成に
よれば、スキャンＦＦ２２を用いて組合せ回路２１の入
力信号を自由に制御できるので、故障Ａを検出できる。

【０１１８】次に、故障Ｂの検出は以下のように実行す
る。ＬＳＩモジュール１０ｃのスキャンテストを行なう
場合、スキャンＦＦ２２に“１”をシフトインしてＡＮ
Ｄ回路６１の入力Ａを“１”にし、制御信号２４を操作
して出力信号２５をＡＮＤ回路６１の入力Ｂとして選択
する。それにより、出力信号２５をスキャンＦＦ２２を
用いてキャプチャして、シフトアウトすることができ
る。このように出力信号２５はスキャンＦＦ２２を用い
て観測できるので、故障Ｂを検出できる。

【０１１９】故障Ｃについては、従来技術に関して述べ
たように、入力端子２３の供給元、および、出力端子２
５の供給先にスキャンＦＦがあるか否かにかかわらず、
スキャンブロック２０内部のスキャンＦＦ２２によって
検出することが可能である。

【０１２０】以上のように、実施形態４のスキャンブロ
ックを用いたＬＳＩモジュールの構成によれば、スキャ
ンテストにおいて検出が必要な、図９に示した３つのタ
イプの故障Ａ，Ｂ，Ｃの検出が可能となる。また、図８
Ｂの従来例で必要とされていたスキャンＦＦ８２、８
４、セレクタ８７などが不要となり、設計が容易とで、
設計期間を短縮することができる。

【０１２１】（実施形態５）実施形態５に係る第５の半
導体集積回路装置は、スキャンブロックが入力信号と第
１および第２の出力信号を持つ例である。また、スキャ
ンブロックの入力信号および第１の出力信号、外部出力
信号がそれぞれ１つまたは複数であり、かつ、３種の信
号が同数であり、さらに、スキャンブロックの第２の出
力信号が１つまたは複数である。図５Ａ、５Ｂには、入
力信号、第１の出力信号、第２の出力信号、外部出力信
号がともに１つである例を示す。それらの信号が２つ以
上処理される場合には、１つの場合の構成を、並列に複
数用いれば良い。

【０１２２】図５Ａは、実施形態５におけるスキャンブ
ロック２０ａの模式図である。スキャンブロック２０ａ
は、組合せ回路２１ａ、スキャンＦＦ２２、３２、セレ
クタ２６を含む。本実施形態５では説明を簡単にするた
め、組合せ回路２１ａがＡＮＤ回路６１と２つのＮＯＴ
回路６５からなる場合を示した。２３は入力信号、２４
はセレクタ２６に対する制御信号、２５および２７は出
力信号、６６はスキャンシフトイン信号、６７はスキャ
ンシフトアウト信号である。スキャンブロック２０ａの
動作は以下のとおりである。

【０１２３】組合せ回路２１ａを、スキャンテスト時に
自動スキャンテストパターン生成ツールによって、出力
信号２５の値を任意に設定できるように、また、セレク
タ２６の出力信号の欠陥をスキャンＦＦ２２により検出
できるように設計しておく点は、実施形態４と同様であ
る。

【０１２４】スキャンブロック２０ａを含むＬＳＩのテ
ストを実行する際には、以下のように組合わせ回路２１
ａの入力を制御する。

【０１２５】ＬＳＩに対してスキャンテストを行う時
は、制御信号２４によりセレクタ２６を切り換えて、出
力信号２５を選択して組合せ回路２１ａに入力する。し
かしながら、スキャンブロック２０ａの入力信号数より
出力信号数が多いため、セレクタ２６に入力出来ない出
力信号２７が存在する。このような場合には、スキャン
テストに際して、スキャンＦＦ３２により出力信号２７
の値の観測を行なう。

【０１２６】ＬＳＩに対してスキャンテストを行わない
ときは、制御信号２４によりセレクタ２６を切り換え
て、入力信号２３を選択して組合せ回路２１ａに入力す
る。

【０１２７】図５Ｂは、図５Ａに示したスキャンブロッ
ク２０ａと非スキャンブロック８１、９３ａを備えたＬ
ＳＩモジュール１０ｄの模式図である。８５は入力信
号、８６は出力信号、８８はスキャンシフトイン信号、
８９はスキャンシフトアウト信号である。２３はスキャ
ンブロック２０ａの入力信号、２５および２７はその出
力信号、２４は制御信号であり、それぞれ図５Ａに対応
している。非スキャンブロック９３ａは、２つの入力信
号９４−１および９４−２を持ち、１つの出力信号９５
を持っている。

【０１２８】図５ＢのＬＳＩモジュール１０ｄの構成に
より、スキャンテストにおいて、故障Ａ、Ｂ、Ｃを以下
のとおり検出可能である。

【０１２９】まず、故障Ａの検出は以下のように実行で
きる。ＬＳＩのスキャンテストを行なう場合、制御信号
２４によりセレクタ２６を切り換えて、出力信号２５を
選択してＡＮＤ回路６１の入力Ｂとする。この出力信号
２５は、シフトイン動作で自由に値を設定できるスキャ
ンＦＦ２２の値の反転された値である。従って、図５Ｂ
のＬＳＩモジュール１０ｄの構成によれば、スキャンＦ
Ｆ２２を用いて組合せ回路２１ａの入力信号を自由に制
御できるので、故障Ａを検出できる。

【０１３０】次に、故障Ｂの検出は以下のように実行す
る。ＬＳＩモジュール１０ｄのスキャンテストを行なう
場合、スキャンＦＦ２２に“１”をシフトインしてＡＮ
Ｄ回路６１の入力Ａを“１”にし、制御信号２４を操作
して出力信号２５をＡＮＤ回路６１の入力Ｂとして選択
する。それにより、出力信号２５をスキャンＦＦ２２を
用いてキャプチャしてシフトアウトすることができる。
このように、出力信号２５をスキャンＦＦ２２を用いて
観測できる。さらに、出力信号２７はスキャンＦＦ３２
を用いて観測できる。このように２つの出力信号２５お
よび２７の両方とも観測できるので故障Ｂを検出でき
る。

【０１３１】故障Ｃについては、従来技術に関して述べ
たように、入力端子２３の供給元、出力端子２５および
２７の供給先にスキャンＦＦがあるか否かにかかわら
ず、スキャンブロック２０ａ内部のスキャンＦＦ２２に
よって検出することが可能である。

【０１３２】以上のように、実施形態５のスキャンブロ
ックを用いたＬＳＩモジュールの構成によれば、スキャ
ンテストにおいて検出が必要な、図９に示した３つのタ
イプの故障Ａ，Ｂ，Ｃの検出が可能となる。また、図８
Ｂの従来例で必要とされていたスキャンＦＦ８２、８
４、セレクタ８７などが不要となり、設計が容易とで、
設計期間を短縮することができる。

【０１３３】（実施形態６）実施形態６に係る第６の半
導体集積回路装置は、Ａ／Ｄ変換器の例である。そのア
ナログ回路部は非スキャンブロックであり、デジタル回
路部はスキャンブロックである。非スキャンブロックと
スキャンブロック間でやりとりされる信号に関して、ス
キャンブロックの入力信号、出力信号、非スキャンブロ
ックの出力信号がそれぞれ１つまたは複数で、かつ、３
種の信号が同数であり、また、非スキャンブロックへの
入力信号が１つまたは複数である。図６には、スキャン
ブロックの入力信号、出力信号、非スキャンブロックの
入力信号、出力信号がともに１つである例を示す。それ
らの信号が２つ以上処理される場合には、１つの場合の
構成を、並列に複数用いれば良い。

【０１３４】図６は、実施形態６におけるＡ／Ｄ変換器
４０の模式図である。Ａ／Ｄ変換器４０は、セレクタ４
１、アナログ回路部４２、及びデジタル回路部４３を含
む。４４および４６は入力信号、４５はセレクタ４１の
制御信号、４７は出力信号を示す。Ａ／Ｄ変換器４０の
動作は以下のとおりである。

【０１３５】あらかじめ、デジタル回路部４３を設計す
る際に、スキャンテスト時に自動スキャンテストパター
ン生成ツールによって内部信号４８の値を任意に設定で
きるように、また、セレクタ４１の出力信号の欠陥をデ
ジタル回路部４３で検出できるように設計する。もし、
スキャンテスト時に自動スキャンテストパターン生成ツ
ールによって内部信号４８の値を任意に設定できない場
合は、任意に設定できるようにデジタル回路部４３の設
計を変更する。また、もし、スキャンテスト時にセレク
タ４１の出力信号の欠陥をデジタル回路部４３で検出で
きない場合は、その欠陥が検出できるようにデジタル回
路部４３の設計を変更する。

【０１３６】Ａ／Ｄ変換器４０に対してスキャンテスト
を行う時は、制御信号４５によりセレクタ４１を切り換
えて、デジタル回路部４３の出力である内部信号４８を
選択してデジタル回路部４３に入力する。

【０１３７】スキャンテストを行わない時は、制御信号
４５によりセレクタ４１を切り換えて、アナログ回路部
４２の出力である内部信号４９を選択してデジタル回路
部４３に入力する。

【０１３８】以上の動作説明から明らかなように、Ａ／
Ｄ変換器４０においては、アナログ回路部４２からデジ
タル回路部４３へ入力される信号がスキャンテスト時に
制御できると検出できる故障Ａ’と、デジタル回路部４
３からアナログ回路部４２へ出力する信号がスキャンテ
スト時に観測できると検出できる故障Ｂ’の双方を検出
することができる。

【０１３９】またこのＡ／Ｄ変換器４０においては、ス
キャンテストのために挿入された回路はセレクタ４１の
みである。従って、図１０のＡ／Ｄ変換器においては、
スキャンテストのためにスキャンＦＦ１０６、１０７、
セレクタ１０８が挿入されているのに比べると、スキャ
ンＦＦ１０６、１０７を省くことができる。なお、内部
信号４８の個数が内部信号４９の個数より多い場合は、
実施形態５と同様の手法を用いることができる。

【０１４０】本発明の効果の一例は、図１１の模式図で
示される構成の汎用マイクロコントローラＬＳＩの設計
に際してスキャンテストを実施するために必要な工数の
削減として示される。すなわち本発明によれば、図１３
に示したスキャン回路設計フローにおいて、ステップＳ
１〜ステップＳ５を省くことができ、スキャン動作検証
ステップＳ６において発覚するスキャン回路のバグをな
くすことが出来るため、３４日を削減することが出来
る。

【０１４１】以上の実施形態においては、非スキャンブ
ロックの入力信号、出力信号がそれぞれ１本と１本、又
は１本と２本、又は２本と１本の場合について説明した
が、本発明は、入力信号、出力信号が複数本ある場合に
ついても同様に適用できる。

【０１４２】また、上記の実施の形態において、組合せ
回路２１、あるいは２１ａがＡＮＤ回路とＮＯＴ回路か
らなる場合について説明したが、組合せ回路２１が他の
形態の場合についても同様に、本発明を適用できる。

【０１４３】また、内部信号４８の本数が内部信号４９
の本数より多い場合は、実施形態５のスキャンブロック
２０ａと同様の手法を適用することができる。

【０１４４】また、具体的な回路の例としてＡ／Ｄ変換
器４０の場合について説明したが、本発明は、非スキャ
ンブロックとスキャンブロックを含む他の構成の機能ブ
ロックに適用して、同様の効果を得ることができる。

【０１４５】

【発明の効果】本発明半導体集積回路装置によれば、非
スキャンブロックとスキャンブロックを含むＬＳＩを設
計する際に、スキャンブロックと非スキャンブロックの
間にスキャンＦＦ、セレクタを追加することなく、簡素
な構成とすることができ、設計期間を短縮することがで
きる。

【０１４６】また、スキャンテストにおいて、スキャン
テスト対象ブロックに関する高い故障検出率を得ること
ができる。

【図面の簡単な説明】

【図１Ａ】 本発明の実施形態１における非スキャンブ
ロックの模式図

【図１Ｂ】 図１Ａに示した非スキャンブロックを用い
たＬＳＩモジュールの例を示す模式図

【図２Ａ】 本発明の実施形態２における非スキャンブ
ロックの模式図

【図２Ｂ】 図２Ａに示した非スキャンブロックを用い
たＬＳＩモジュールの例を示す模式図

【図３Ａ】 本発明の実施形態３における非スキャンブ
ロックの模式図

【図３Ｂ】 図３Ａに示した非スキャンブロックを用い
たＬＳＩモジュールの例を示す模式構成図

【図４Ａ】 本発明の実施形態４におけるスキャンブロ
ックの模式図

【図４Ｂ】 図４Ａに示したスキャンブロックを用いた
ＬＳＩモジュールの例を示す模式図

【図５Ａ】 本発明の実施形態５におけるスキャンブロ
ックの模式構成図

【図５Ｂ】 図５Ａに示したスキャンブロックを用いた
ＬＳＩモジュールの例を示す模式図

【図６】 本発明の実施形態６おけるＡ／Ｄ変換器の模
式図

【図７】 従来例のスキャンブロックの模式図

【図８Ａ】 図７のスキャンブロックを用いたＬＳＩモ
ジュールのシンプルな構成を示す模式図

【図８Ｂ】 従来実際に用いられていたＬＳＩモジュー
ルの構成を示す模式図

【図９】 図７のスキャンブロックについて縮退故障が
検出できる条件を分類して示した図

【図１０】 従来例のＡ／Ｄ変換器の模式図

【図１１】 従来例の汎用マイクロコントローラＬＳＩ
の模式図

【図１２】 スキャンテストを可能にした従来例の汎用
マイクロコントローラＬＳＩを示す模式図

【図１３】 従来例のＬＳＩのＩＰベース設計における
スキャン回路設計を示すフロー図

【符号の説明】 １，３，３ａ，３ｂ，８１，９３ 非スキャンブロック ２，９，２６，４１，８７，１０８，２００〜２０６
セレクタ ４，８，２３，４４，４６，６３，６３−１，６３−
２，８５，８５−１，８５−２，９１，９４，９４−
１，９４−２，１０２，１０３ 入力信号 ５，２４，４５ 制御信号 １ａ，１ｂ，６，７，２５，２７，４７，６４，６４−
１，６４−２，８６，８６−１，８６−２，９２，９
５，１０４ 出力信号 １０，１０ａ，１０ｂ，１０ｃ，１０ｄ，８０，９０
ＬＳＩモジュール ２０，２０ａ，６０ スキャンブロック ２２，３０〜３２，６２，８２，８４，１０６，１０
７，１２０〜１３３ スキャンＦＦ ２１ 組合せ回路 ４３，１００ デジタル回路部 ４２，１０１ アナログ回路部 ４０，１０５ Ａ／Ｄ変換器 ４８，４９ 内部信号 ６１ ＡＮＤ回路 ６５ ＮＯＴ回路 ６６，８８ スキャンシフトイン信号 ６７，８９ スキャンシフトアウト信号

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G132 AA03 AA11 AA15 AC14 AK07 AK14 AL00 5F038 DF03 DF04 DF12 DF17 DT02 DT04 DT06 DT07 DT15 EZ08 EZ20

Claims (24)

【特許請求の範囲】
1. 【請求項１】 故障診断において非スキャンテスト手法
   が適用されるブロック（以下、非スキャンブロックと称
   する。）と、故障診断においてスキャンテスト手法が適
   用されるブロック（以下、スキャンブロックと称す
   る。）とを含む半導体集積回路装置において、 入力信号及び出力信号を持つ前記非スキャンブロック
   と、前記非スキャンブロックの入力信号及び出力信号が
   入力され、いずれか一方を選択して外部出力信号として
   出力するセレクタとを備え、 前記セレクタは、スキャンテストを行なう場合は前記非
   スキャンブロックの入力信号を選択し、前記スキャンテ
   ストを行なわない場合は前記非スキャンブロックの出力
   信号を選択するように制御されることを特徴とする半導
   体集積回路装置。
2. 【請求項２】 前記非スキャンブロックの入力信号、出
   力信号、及び前記外部出力信号がそれぞれ１つまたは複
   数で、かつ、３種の前記信号が同数であることを特徴と
   する請求項１に記載の半導体集積回路装置。
3. 【請求項３】 入力信号と第１および第２の出力信号を
   持つ前記非スキャンブロックと、スキャンフリップフロ
   ップと、前記非スキャンブロックの入力信号及び第１の
   出力信号が入力され、いずれか一方を選択して第１の外
   部出力信号として出力する第１のセレクタと、前記スキ
   ャンフリップフロップの出力信号及び前記非スキャンブ
   ロックの第２の出力信号が入力され、いずれか一方を選
   択して第２の外部出力信号として出力する第２のセレク
   タとを備え、 前記第１のセレクタは、前記スキャンテストを行なう場
   合は前記非スキャンブロックの入力信号を選択し、前記
   スキャンテストを行わない場合は前記非スキャンブロッ
   クの第１の出力信号を選択するように制御され、 前記第２のセレクタは、前記スキャンテストを行なう場
   合は前記スキャンフリップフロップからの出力信号を選
   択し、前記スキャンテストを行わない場合は前記非スキ
   ャンブロックの第２の出力信号を選択するように制御さ
   れることを特徴とする請求項１に記載の半導体集積回路
   装置。
4. 【請求項４】 前記非スキャンブロックの第１の入力信
   号、第１の出力信号、及び前記第１の外部出力信号がそ
   れぞれ１つまたは複数で、かつ、３種の前記信号が同数
   であり、前記非スキャンブロックの第２の出力信号、前
   記スキャンフリップフロップの出力信号、前記非スキャ
   ンブロックの第２の外部出力信号がそれぞれ１つまたは
   複数で、かつ、３種の前記信号が同数である請求項３に
   記載の半導体集積回路装置。
5. 【請求項５】 第１の入力信号、第２の入力信号及び出
   力信号を持つ前記非スキャンブロックと、前記非スキャ
   ンブロックの第２の入力信号が入力されるスキャンフリ
   ップフロップと、前記非スキャンブロックの第１の入力
   信号及び出力信号が入力され、いずれか一方を選択して
   外部出力信号として出力するセレクタとを備え、 前記セレクタは、前記スキャンテストを行なう場合は前
   記非スキャンブロックの第１の入力信号を選択し、前記
   スキャンテストを行わない場合は前記非スキャンブロッ
   クの出力信号を選択するように制御され、 前記スキャンフリップフロップは、前記スキャンテスト
   を行なう場合に、前記非スキャンブロックの第２の入力
   信号の値を観測するように制御されることを特徴とする
   請求項１に記載の半導体集積回路装置。
6. 【請求項６】 前記非スキャンブロックの第１の入力信
   号、前記非スキャンブロックの出力信号、前記外部出力
   信号がそれぞれ１つまたは複数で、かつ、３種の前記信
   号が同数であり、前記非スキャンブロックの第２の入力
   信号が１つまたは複数である請求項５に記載の半導体集
   積回路装置。
7. 【請求項７】 非スキャンブロックと、スキャンブロッ
   クとを含む半導体集積回路装置において、 入力信号及び出力信号を持つ前記スキャンブロックと、
   外部入力信号及び前記スキャンブロックの出力信号が入
   力され、いずれか一方を選択して前記スキャンブロック
   へ入力するセレクタとを備え、 前記セレクタは、スキャンテストを行なう場合は前記ス
   キャンブロックの出力信号を選択し、前記スキャンテス
   トを行わない場合は前記外部入力信号を選択するように
   制御されることを特徴とする半導体集積回路装置。
8. 【請求項８】 前記スキャンブロックの入力信号、出力
   信号、及び前記外部入力信号がそれぞれ１つまたは複数
   であり、かつ、３種の前記信号が同数である請求項７に
   記載の半導体集積回路装置。
9. 【請求項９】 入力信号と第１および第２の出力信号を
   持つ前記スキャンブロックと、前記スキャンブロックの
   第２の出力信号が入力されるスキャンフリップフロップ
   と、前記外部入力信号及び前記スキャンブロックの第１
   の出力信号が入力され、いずれか一方を選択して前記ス
   キャンブロックへ入力するセレクタとを備え、 前記セレクタは、前記スキャンテストを行なう場合は前
   記スキャンブロックの第１の出力信号を選択し、前記ス
   キャンテストを行わない場合は前記外部入力信号を選択
   するように制御され、 前記スキャンフリップフロップは、前記スキャンテスト
   を行なう場合に、前記スキャンブロックの第２の出力信
   号の値を観測するように制御されることを特徴とする請
   求項７に記載の半導体集積回路装置。
10. 【請求項１０】 前記スキャンブロックの入力信号、第
    １の出力信号、前記外部出力信号がそれぞれ１つまたは
    複数で、かつ、３種の前記信号が同数であり、前記スキ
    ャンブロックの第２の出力信号が１つまたは複数である
    請求項９に記載の半導体集積回路装置。
11. 【請求項１１】 非スキャンブロックと、スキャンブロ
    ックとを備えた半導体集積回路装置において、 入力信号と出力信号を持つ前記スキャンブロックと、入
    力信号と出力信号を持ち前記スキャンブロックにより制
    御される前記非スキャンブロックと、前記スキャンブロ
    ックの出力信号及び前記非スキャンブロックの出力信号
    が入力され、いずれか一方を選択して前記スキャンブロ
    ックに入力するセレクタとを備え、 前記セレクタは、スキャンテストを行なう場合は前記ス
    キャンブロックの出力信号を選択し、前記スキャンテス
    トを行わない場合は前記非スキャンブロックの出力信号
    を選択するように制御されることを特徴とする半導体集
    積回路装置。
12. 【請求項１２】 前記スキャンブロックの入力信号、出
    力信号、前記非スキャンブロックの出力信号がそれぞれ
    １つまたは複数で、かつ、３種の前記信号が同数であ
    り、前記非スキャンブロックの入力信号が１つまたは複
    数である請求項１１に記載の半導体集積回路装置。
13. 【請求項１３】 スキャンブロックと、入力信号及び出
    力信号を持つ非スキャンブロックの接続を設計する際
    に、 スキャンテストを行なう場合は前記非スキャンブロック
    の入力信号を選択し、前記スキャンテストを行なわない
    場合は前記非スキャンブロックの出力信号を選択して出
    力するように制御されるセレクタを配置し、 前記セレクタの出力が前記スキャンブロックへの外部出
    力信号となるように、前記セレクタを介して前記非スキ
    ャンブロックと前記スキャンブロックを接続することを
    特徴とする半導体集積回路装置の設計方法。
14. 【請求項１４】 前記非スキャンブロックの入力信号、
    出力信号、及び前記外部出力信号がそれぞれ１つまたは
    複数で、かつ、３種の前記信号が同数とすることを特徴
    とする請求項１３に記載の半導体集積回路装置の設計方
    法。
15. 【請求項１５】 スキャンブロックと、入力信号と第１
    および第２の出力信号を持つ前記非スキャンブロックの
    接続を設計する際に、 スキャンフリップフロップと、 前記スキャンテストを行なう場合は前記非スキャンブロ
    ックの入力信号を選択し、前記スキャンテストを行わな
    い場合は前記非スキャンブロックの第１の出力信号を選
    択するように制御される第１のセレクタと、 前記スキャンテストを行なう場合は前記スキャンフリッ
    プフロップからの出力信号を選択し、前記スキャンテス
    トを行わない場合は前記非スキャンブロックの第２の出
    力信号を選択するように制御される第２のセレクタとを
    配置し、 前記第１のセレクタの出力が前記スキャンブロックへの
    第１の外部出力信号となり、前記第２のセレクタの出力
    が前記スキャンブロックへの第２の外部出力信号となる
    ように、前記第１及び第２のセレクタを介して前記非ス
    キャンブロックと前記スキャンブロックを接続すること
    を特徴とする請求項１３に記載の半導体集積回路装置の
    設計方法。
16. 【請求項１６】 前記非スキャンブロックの第１の入力
    信号、第１の出力信号、及び前記第１の外部出力信号が
    それぞれ１つまたは複数で、かつ、３種の前記信号が同
    数であり、前記非スキャンブロックの第２の出力信号、
    前記スキャンフリップフロップの出力信号、前記非スキ
    ャンブロックの第２の外部出力信号がそれぞれ１つまた
    は複数で、かつ、３種の前記信号が同数とすることを特
    徴とする請求項１５に記載の半導体集積回路装置の設計
    方法。
17. 【請求項１７】 スキャンブロックと、第１の入力信
    号、第２の入力信号及び出力信号を持つ前記非スキャン
    ブロックの接続を設計する際に、 前記スキャンテストを行なう場合に前記非スキャンブロ
    ックの第２の入力信号の値を観測するように制御される
    スキャンフリップフロップと、 前記スキャンテストを行なう場合は前記非スキャンブロ
    ックの第１の入力信号を選択し、前記スキャンテストを
    行わない場合は前記非スキャンブロックの出力信号を選
    択して出力するように制御されるセレクタとを配置し、 前記セレクタの出力が前記スキャンブロックへの外部出
    力信号となるように、前記セレクタを介して前記非スキ
    ャンブロックと前記スキャンブロックを接続することを
    特徴とする請求項１３に記載の半導体集積回路装置の設
    計方法。
18. 【請求項１８】 前記非スキャンブロックの第１の入力
    信号、前記非スキャンブロックの出力信号、前記外部出
    力信号がそれぞれ１つまたは複数で、かつ、３種の前記
    信号が同数であり、前記非スキャンブロックの第２の入
    力信号が１つまたは複数とする請求項１７に記載の半導
    体集積回路装置の設計方法。
19. 【請求項１９】 入力信号と出力信号を持つスキャンブ
    ロックと、非スキャンブロックの接続を設計する際に、 スキャンテストを行なう場合は前記スキャンブロックの
    出力信号を選択し、前記スキャンテストを行わない場合
    は外部入力信号を選択して前記スキャンブロックへ入力
    するように制御されるセレクタを配置し、 前記非スキャンブロックの外部出力信号が前記セレクタ
    への外部入力信号となるように、前記セレクタを介して
    前記非スキャンブロックと前記スキャンブロックを接続
    することを特徴とする半導体集積回路装置の設計方法。
20. 【請求項２０】 前記スキャンブロックの入力信号、出
    力信号、及び前記外部入力信号がそれぞれ１つまたは複
    数であり、かつ、３種の前記信号が同数とする請求項１
    ９に記載の半導体集積回路装置の設計方法。
21. 【請求項２１】 入力信号と第１および第２の出力信号
    を持つ前記スキャンブロックと、前記非スキャンブロッ
    クの接続を設計する際に、 前記スキャンテストを行なう場合に前記スキャンブロッ
    クの第２の出力信号の値を観測するように制御されるス
    キャンフリップフロップと、 前記スキャンテストを行なう場合は前記スキャンブロッ
    クの第１の出力信号を選択し、前記スキャンテストを行
    わない場合は前記外部入力信号を選択して前記スキャン
    ブロックへ入力するように制御されるセレクタとを配置
    し、 前記非スキャンブロックの外部出力信号が前記セレクタ
    への外部入力信号となるように、前記セレクタを介して
    前記非スキャンブロックと前記スキャンブロックを接続
    することを特徴とする請求項１９に記載の半導体集積回
    路装置の設計方法。
22. 【請求項２２】 前記スキャンブロックの入力信号、第
    １の出力信号、前記外部出力信号がそれぞれ１つまたは
    複数で、かつ、３種の前記信号が同数であり、前記スキ
    ャンブロックの第２の出力信号が１つまたは複数とする
    請求項２１に記載の半導体集積回路装置の設計方法。
23. 【請求項２３】 入力信号と出力信号を持つ前記スキャ
    ンブロックと、入力信号と出力信号を持ち前記スキャン
    ブロックにより制御される前記非スキャンブロックの接
    続を設計する際に、 スキャンテストを行なう場合は前記スキャンブロックの
    出力信号を選択し、前記スキャンテストを行わない場合
    は前記非スキャンブロックの出力信号を選択して出力す
    るように制御されるセレクタを配置し、 前記セレクタの出力が前記スキャンブロックへの入力信
    号となるように、前記セレクタを介して前記非スキャン
    ブロックと前記スキャンブロックを接続することを特徴
    とする半導体集積回路装置の設計方法。
24. 【請求項２４】 前記スキャンブロックの入力信号、出
    力信号、前記非スキャンブロックの出力信号がそれぞれ
    １つまたは複数で、かつ、３種の前記信号が同数であ
    り、前記非スキャンブロックの入力信号が１つまたは複
    数とする請求項２３に記載の半導体集積回路装置の設計
    方法。