JP3178190B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP3178190B2 JP3178190B2 JP26076393A JP26076393A JP3178190B2 JP 3178190 B2 JP3178190 B2 JP 3178190B2 JP 26076393 A JP26076393 A JP 26076393A JP 26076393 A JP26076393 A JP 26076393A JP 3178190 B2 JP3178190 B2 JP 3178190B2
- Authority
- JP
- Japan
- Prior art keywords
- logic circuit
- partial logic
- scan
- output
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】この発明は、スキャンイン、スキ
ャンアウトにより回路の故障検査を効率的に行う半導体
集積回路に関する。
ャンアウトにより回路の故障検査を効率的に行う半導体
集積回路に関する。
【０００２】
【従来の技術】半導体集積回路の故障検査を行う際に、
回路中にテストが困難な部分回路が存在すると、回路全
体のテストが困難になる。この原因は、他の回路部分か
らテスト困難な部分回路へ到達したデータの観測が困難
になり、また部分回路の出力データの制御が困難である
ために、部分回路の出力データを受ける回路部分のテス
トも困難になるためである。この問題に対処するため
に、従来はテスト困難な部分論理回路と他の回路部分と
の間にテスト用の回路を付加することによって、テスト
困難な部分論理回路と他の回路部分との両方をテストし
ていた。
回路中にテストが困難な部分回路が存在すると、回路全
体のテストが困難になる。この原因は、他の回路部分か
らテスト困難な部分回路へ到達したデータの観測が困難
になり、また部分回路の出力データの制御が困難である
ために、部分回路の出力データを受ける回路部分のテス
トも困難になるためである。この問題に対処するため
に、従来はテスト困難な部分論理回路と他の回路部分と
の間にテスト用の回路を付加することによって、テスト
困難な部分論理回路と他の回路部分との両方をテストし
ていた。
【０００３】以下、従来技術を図３を用いて説明する。
図３は従来技術による半導体集積回路を示した回路図で
ある。３０１は半導体集積回路、３０２、３０３は部分
論理回路、３０４は部分論理回路３０２へデータを入力
するデータ入力端子、３０５は部分論理回路３０３の出
力データを外部に出力するデータ出力端子、３０６はス
キャンイン端子、３０７はスキャンアウト端子、３０８
はモードセレクト端子、３０９はスキャンフリップフロ
ップ、３１０はモードセレクト端子３０８の入力値が０
のときに部分論理回路３０２からの出力データを選択
し、モードセレクト端子３０８の入力値が１のときスキ
ャンフリップフロップ３０９の出力データを選択するセ
レクタ、３１１は部分論理回路３０２から出力されたデ
ータがセレクタ３１０へ到達するまでに通過する信号線
を示す。またスキャンフリップフロップ３０９は、外部
から直接制御可能なモードセレクト端子（不図示）と同
様にクロック入力端子（不図示）を備え、モードセレク
ト端子への入力信号によって通常動作とスキャン操作を
切り替え、通常動作時には部分論理回路３０２からの出
力をクロック信号に同期して取り込み、スキャン操作時
にはスキャンイン端子３０６からテストデータをクロッ
ク信号に同期してスキャンインし、スキャンアウト端子
３０７からテスト結果をスキャンアウトする。
図３は従来技術による半導体集積回路を示した回路図で
ある。３０１は半導体集積回路、３０２、３０３は部分
論理回路、３０４は部分論理回路３０２へデータを入力
するデータ入力端子、３０５は部分論理回路３０３の出
力データを外部に出力するデータ出力端子、３０６はス
キャンイン端子、３０７はスキャンアウト端子、３０８
はモードセレクト端子、３０９はスキャンフリップフロ
ップ、３１０はモードセレクト端子３０８の入力値が０
のときに部分論理回路３０２からの出力データを選択
し、モードセレクト端子３０８の入力値が１のときスキ
ャンフリップフロップ３０９の出力データを選択するセ
レクタ、３１１は部分論理回路３０２から出力されたデ
ータがセレクタ３１０へ到達するまでに通過する信号線
を示す。またスキャンフリップフロップ３０９は、外部
から直接制御可能なモードセレクト端子（不図示）と同
様にクロック入力端子（不図示）を備え、モードセレク
ト端子への入力信号によって通常動作とスキャン操作を
切り替え、通常動作時には部分論理回路３０２からの出
力をクロック信号に同期して取り込み、スキャン操作時
にはスキャンイン端子３０６からテストデータをクロッ
ク信号に同期してスキャンインし、スキャンアウト端子
３０７からテスト結果をスキャンアウトする。
【０００４】通常モードでは、モードセレクト端子３０
８に０を入力することにより、セレクタ３１０は部分論
理回路３０２の出力データを選択して部分論理回路３０
３へ与える。したがって、データ入力端子３０４から入
力されたデータは部分論理回路３０２へ与えられ、部分
論理回路３０２の出力データは信号線３１１、セレクタ
３１０を経て部分論理回路３０３へ与えられ、部分論理
回路３０３の出力データはデータ出力端子３０５から半
導体集積回路３０１の外部へ出力される。
８に０を入力することにより、セレクタ３１０は部分論
理回路３０２の出力データを選択して部分論理回路３０
３へ与える。したがって、データ入力端子３０４から入
力されたデータは部分論理回路３０２へ与えられ、部分
論理回路３０２の出力データは信号線３１１、セレクタ
３１０を経て部分論理回路３０３へ与えられ、部分論理
回路３０３の出力データはデータ出力端子３０５から半
導体集積回路３０１の外部へ出力される。
【０００５】次に半導体集積回路３０１をテストする際
の動作を説明する。部分論理回路３０２のテストを行う
場合には、テストデータはデータ入力端子３０４から入
力されて部分論理回路３０２へ与えられる。部分論理回
路３０２の出力結果はスキャンフリップフロップ３０９
に取り込まれ、スキャンアウト操作によってスキャンア
ウト端子３０７で観測される。
の動作を説明する。部分論理回路３０２のテストを行う
場合には、テストデータはデータ入力端子３０４から入
力されて部分論理回路３０２へ与えられる。部分論理回
路３０２の出力結果はスキャンフリップフロップ３０９
に取り込まれ、スキャンアウト操作によってスキャンア
ウト端子３０７で観測される。
【０００６】部分論理回路３０３のテストを行う場合に
は、モードセレクト端子３０８に１を入力することによ
り、セレクタ３１０はスキャンフリップフロップ３０９
の出力データを選択して部分論理回路３０３へ与える。
テストデータはスキャンイン端子３０６から入力され、
スキャンイン操作によってスキャンフリップフロップ３
０９に設定されて部分論理回路３０３へ与えられる。部
分論理回路３０３の出力結果はデータ出力端子３０５で
観測される。
は、モードセレクト端子３０８に１を入力することによ
り、セレクタ３１０はスキャンフリップフロップ３０９
の出力データを選択して部分論理回路３０３へ与える。
テストデータはスキャンイン端子３０６から入力され、
スキャンイン操作によってスキャンフリップフロップ３
０９に設定されて部分論理回路３０３へ与えられる。部
分論理回路３０３の出力結果はデータ出力端子３０５で
観測される。
【０００７】以上の構成により、部分論理回路３０２、
３０３はそれぞれ独立にテストできるので、いずれかの
部分論理回路がテスト困難である場合でも、他方の部分
論理回路のテスト容易性に影響を与えない。
３０３はそれぞれ独立にテストできるので、いずれかの
部分論理回路がテスト困難である場合でも、他方の部分
論理回路のテスト容易性に影響を与えない。
【０００８】
【発明が解決しようとする課題】しかしながら上記従来
の構成によれば、通常モード時にデータが通過する部分
論理回路３０２からセレクタ３１０へ至る信号線３１１
が故障している場合、テストデータが信号線３１１上を
通過することがないために信号線３１１の故障に対する
テストが行えないという問題があった。
の構成によれば、通常モード時にデータが通過する部分
論理回路３０２からセレクタ３１０へ至る信号線３１１
が故障している場合、テストデータが信号線３１１上を
通過することがないために信号線３１１の故障に対する
テストが行えないという問題があった。
【０００９】本発明はかかる問題を鑑みて、通常モード
時にデータが通過する信号線の故障をすべてテスト可能
にするテスト回路を備えた半導体集積回路を提供するこ
とを目的とする。
時にデータが通過する信号線の故障をすべてテスト可能
にするテスト回路を備えた半導体集積回路を提供するこ
とを目的とする。
【００１０】
【課題を解決するための手段】この問題を改善するた
め、本発明の半導体集積回路は、第一の部分論理回路
と、前記第一の部分論理回路の出力を入力とするセレク
タと、前記セレクタの出力を入力とする第二の部分論理
回路と、前記セレクタの出力を入力とするフリップフロ
ップとを備え、前記フリップフロップはスキャンパスに
接続され、スキャン操作によって出力値の制御と、入力
値の観測が可能であり、前記セレクタは外部からの制御
によって前記第一の部分論理回路の出力と、前記フリッ
プフロップの出力との一方を選択して出力することを特
徴とする。
め、本発明の半導体集積回路は、第一の部分論理回路
と、前記第一の部分論理回路の出力を入力とするセレク
タと、前記セレクタの出力を入力とする第二の部分論理
回路と、前記セレクタの出力を入力とするフリップフロ
ップとを備え、前記フリップフロップはスキャンパスに
接続され、スキャン操作によって出力値の制御と、入力
値の観測が可能であり、前記セレクタは外部からの制御
によって前記第一の部分論理回路の出力と、前記フリッ
プフロップの出力との一方を選択して出力することを特
徴とする。
【００１１】
【作用】上述の構成により、半導体集積回路のテストを
行う際には、第一の部分論理回路から出力されたデータ
はセレクタを経てフリップフロップに到達し、第二の部
分論理回路へ与えるテストデータはフリップフロップと
セレクタを経て第二の部分論理回路へ到達することによ
り、通常モードで使用する二つの部分論理回路間の信号
線上の故障をすべてテストすることができる。
行う際には、第一の部分論理回路から出力されたデータ
はセレクタを経てフリップフロップに到達し、第二の部
分論理回路へ与えるテストデータはフリップフロップと
セレクタを経て第二の部分論理回路へ到達することによ
り、通常モードで使用する二つの部分論理回路間の信号
線上の故障をすべてテストすることができる。
【００１２】
（実施例１）図１は本発明による半導体集積回路の実施
例１の構成を示した回路図である。１０１は半導体集積
回路、１０２、１０３は部分論理回路、１０４は部分論
理回路１０２へデータを入力するデータ入力端子、１０
５は部分論理回路１０３の出力データを外部に出力する
データ出力端子、１０６はスキャンイン端子、１０７は
スキャンアウト端子、１０８はモードセレクト端子、１
０９はスキャンフリップフロップ、１１０はモードセレ
クト端子１０８の入力値が０のときに部分論理回路１０
２からの出力データを選択し、モードセレクト端子１０
８の入力値が１のときスキャンフリップフロップ１０９
の出力データを選択するセレクタ、１１１は信号線を示
す。またスキャンフリップフロップ１０９は通常動作時
にはセレクタ１１０からの出力を取り込む。またスキャ
ンフリップフロップ１０９は、外部から直接制御可能な
モードセレクト端子（不図示）と同様にクロック入力端
子（不図示）を備え、モードセレクト端子への入力信号
によって通常動作とスキャン操作を切り替え、通常動作
時にはセレクタ１１０からの出力をクロック信号に同期
して取り込み、スキャン操作時にはスキャンイン端子１
０６からテストデータをクロック信号に同期してスキャ
ンインし、スキャンアウト端子１０７からテスト結果を
スキャンアウトする。
例１の構成を示した回路図である。１０１は半導体集積
回路、１０２、１０３は部分論理回路、１０４は部分論
理回路１０２へデータを入力するデータ入力端子、１０
５は部分論理回路１０３の出力データを外部に出力する
データ出力端子、１０６はスキャンイン端子、１０７は
スキャンアウト端子、１０８はモードセレクト端子、１
０９はスキャンフリップフロップ、１１０はモードセレ
クト端子１０８の入力値が０のときに部分論理回路１０
２からの出力データを選択し、モードセレクト端子１０
８の入力値が１のときスキャンフリップフロップ１０９
の出力データを選択するセレクタ、１１１は信号線を示
す。またスキャンフリップフロップ１０９は通常動作時
にはセレクタ１１０からの出力を取り込む。またスキャ
ンフリップフロップ１０９は、外部から直接制御可能な
モードセレクト端子（不図示）と同様にクロック入力端
子（不図示）を備え、モードセレクト端子への入力信号
によって通常動作とスキャン操作を切り替え、通常動作
時にはセレクタ１１０からの出力をクロック信号に同期
して取り込み、スキャン操作時にはスキャンイン端子１
０６からテストデータをクロック信号に同期してスキャ
ンインし、スキャンアウト端子１０７からテスト結果を
スキャンアウトする。
【００１３】以下、図１を用いて実施例１の半導体集積
回路の説明を行う。通常モードでは、モードセレクト端
子１０８に０を入力することにより、セレクタ１１０は
部分論理回路１０２の出力データを選択して部分論理回
路１０３へ与える。したがって、データ入力端子１０４
から入力されたデータは部分論理回路１０２へ与えら
れ、部分論理回路１０２の出力データは信号線１１１、
セレクタ１１０、信号線１１２を経て部分論理回路１０
３へ与えられ、部分論理回路１０３の出力データはデー
タ出力端子１０５から半導体集積回路１０１の外部へ出
力される。
回路の説明を行う。通常モードでは、モードセレクト端
子１０８に０を入力することにより、セレクタ１１０は
部分論理回路１０２の出力データを選択して部分論理回
路１０３へ与える。したがって、データ入力端子１０４
から入力されたデータは部分論理回路１０２へ与えら
れ、部分論理回路１０２の出力データは信号線１１１、
セレクタ１１０、信号線１１２を経て部分論理回路１０
３へ与えられ、部分論理回路１０３の出力データはデー
タ出力端子１０５から半導体集積回路１０１の外部へ出
力される。
【００１４】次に半導体集積回路１０１をテストする際
の動作を説明する。部分論理回路１０２のテストを行う
場合には、モードセレクト端子１０８に０を入力するこ
とにより、セレクタ１１０は部分論理回路１０２の出力
データを選択する。テストデータはデータ入力端子１０
４から入力されて部分論理回路１０２へ与えられる。部
分論理回路１０２の出力結果は信号線１１１、セレクタ
１１０を経てスキャンフリップフロップ１０９に到達
し、スキャンアウト操作によってスキャンアウト端子１
０７で観測される。
の動作を説明する。部分論理回路１０２のテストを行う
場合には、モードセレクト端子１０８に０を入力するこ
とにより、セレクタ１１０は部分論理回路１０２の出力
データを選択する。テストデータはデータ入力端子１０
４から入力されて部分論理回路１０２へ与えられる。部
分論理回路１０２の出力結果は信号線１１１、セレクタ
１１０を経てスキャンフリップフロップ１０９に到達
し、スキャンアウト操作によってスキャンアウト端子１
０７で観測される。
【００１５】部分論理回路１０３のテストを行う場合に
は、モードセレクト端子１０８に１を入力することによ
り、セレクタ１１０はスキャンフリップフロップ１０９
の出力データを選択して部分論理回路１０３へ与える。
テストデータはスキャンイン端子１０６から入力され、
スキャンイン操作によってスキャンフリップフロップ１
０９に設定されて、セレクタ１１０、信号線１１２を経
て部分論理回路１０３へ与えられる。部分論理回路１０
３の出力結果はデータ出力端子１０５で観測される。
は、モードセレクト端子１０８に１を入力することによ
り、セレクタ１１０はスキャンフリップフロップ１０９
の出力データを選択して部分論理回路１０３へ与える。
テストデータはスキャンイン端子１０６から入力され、
スキャンイン操作によってスキャンフリップフロップ１
０９に設定されて、セレクタ１１０、信号線１１２を経
て部分論理回路１０３へ与えられる。部分論理回路１０
３の出力結果はデータ出力端子１０５で観測される。
【００１６】以上の構成により、通常モードでデータが
通過する信号線１１１、１１２の故障に対するテストを
テスト時に行うことができ、かつ部分論理回路１０２、
１０３はそれぞれ独立にテストできるので、いずれかの
部分論理回路がテスト困難である場合でも、他方の部分
論理回路のテスト容易性に影響を与えない。
通過する信号線１１１、１１２の故障に対するテストを
テスト時に行うことができ、かつ部分論理回路１０２、
１０３はそれぞれ独立にテストできるので、いずれかの
部分論理回路がテスト困難である場合でも、他方の部分
論理回路のテスト容易性に影響を与えない。
【００１７】（実施例２）図２は本発明による半導体集
積回路の実施例２の構成を示した回路図である。２０１
は半導体集積回路、２０２〜２０４は部分論理回路であ
り、２０３は本実施例ではＲＡＭとして説明を行う。２
０５は部分論理回路２０２へデータを入力するデータ入
力端子、２０６は部分論理回路２０４の出力データを外
部に出力するデータ出力端子、２０７はスキャンイン端
子、２０８はスキャンアウト端子、２０９、２１０はモ
ードセレクト端子、２１１、２１２はスキャンフリップ
フロップ、２１３はモードセレクト端子２０９の入力値
が０のときに部分論理回路２０２からの出力データを選
択し、モードセレクト端子２０９の入力値が１のときス
キャンフリップフロップ２１１の出力データを選択する
セレクタ、２１４はモードセレクト端子２１０の入力値
が０のときにＲＡＭ２０３からの出力データを選択し、
モードセレクト端子２１０の入力値が１のときスキャン
フリップフロップ２１２の出力データを選択するセレク
タ、２１５〜２１８は信号線を示す。またスキャンフリ
ップフロップ２１１、２１２は、外部から直接制御可能
なモードセレクト端子（不図示）と同様にクロック入力
端子（不図示）を備え、モードセレクト端子への入力信
号によって通常動作とスキャン操作を切り替え、通常動
作時にはそれぞれセレクタ２１３、２１４からの出力を
クロック信号に同期して取り込む。スキャン操作時には
スキャンイン端子２０７からテストデータをクロック信
号に同期してスキャンインし、スキャンアウト端子２０
８からテスト結果をスキャンアウトする。スキャンフリ
ップフロップ２１１、２１２はスキャンイン端子２０
７、スキャンフリップフロップ２１１、２１２、スキャ
ンアウト端子２０８の順に接続されたスキャンパスを構
成する。
積回路の実施例２の構成を示した回路図である。２０１
は半導体集積回路、２０２〜２０４は部分論理回路であ
り、２０３は本実施例ではＲＡＭとして説明を行う。２
０５は部分論理回路２０２へデータを入力するデータ入
力端子、２０６は部分論理回路２０４の出力データを外
部に出力するデータ出力端子、２０７はスキャンイン端
子、２０８はスキャンアウト端子、２０９、２１０はモ
ードセレクト端子、２１１、２１２はスキャンフリップ
フロップ、２１３はモードセレクト端子２０９の入力値
が０のときに部分論理回路２０２からの出力データを選
択し、モードセレクト端子２０９の入力値が１のときス
キャンフリップフロップ２１１の出力データを選択する
セレクタ、２１４はモードセレクト端子２１０の入力値
が０のときにＲＡＭ２０３からの出力データを選択し、
モードセレクト端子２１０の入力値が１のときスキャン
フリップフロップ２１２の出力データを選択するセレク
タ、２１５〜２１８は信号線を示す。またスキャンフリ
ップフロップ２１１、２１２は、外部から直接制御可能
なモードセレクト端子（不図示）と同様にクロック入力
端子（不図示）を備え、モードセレクト端子への入力信
号によって通常動作とスキャン操作を切り替え、通常動
作時にはそれぞれセレクタ２１３、２１４からの出力を
クロック信号に同期して取り込む。スキャン操作時には
スキャンイン端子２０７からテストデータをクロック信
号に同期してスキャンインし、スキャンアウト端子２０
８からテスト結果をスキャンアウトする。スキャンフリ
ップフロップ２１１、２１２はスキャンイン端子２０
７、スキャンフリップフロップ２１１、２１２、スキャ
ンアウト端子２０８の順に接続されたスキャンパスを構
成する。
【００１８】以下、図２を用いて実施例２の半導体集積
回路の説明を行う。通常モードでは、モードセレクト端
子２０９、２１０に０を入力することにより、セレクタ
２１３、２１４はそれぞれ部分論理回路２０２、ＲＡＭ
２０３の出力データを選択してそれぞれＲＡＭ２０３、
部分論理回路２０４へ与える。したがって、データ入力
端子２０５から入力されたデータは部分論理回路２０２
へ与えられ、部分論理回路２０２の出力データは信号線
２１５、セレクタ２１３、信号線２１６を経てＲＡＭ２
０３へ与えられ、ＲＡＭ２０３の出力データは信号線２
１７、セレクタ２１４、信号線２１８を経て部分論理回
路２０４へ与えられ、部分論理回路２０４の出力データ
はデータ出力端子２０６から半導体集積回路２０１の外
部へ出力される。
回路の説明を行う。通常モードでは、モードセレクト端
子２０９、２１０に０を入力することにより、セレクタ
２１３、２１４はそれぞれ部分論理回路２０２、ＲＡＭ
２０３の出力データを選択してそれぞれＲＡＭ２０３、
部分論理回路２０４へ与える。したがって、データ入力
端子２０５から入力されたデータは部分論理回路２０２
へ与えられ、部分論理回路２０２の出力データは信号線
２１５、セレクタ２１３、信号線２１６を経てＲＡＭ２
０３へ与えられ、ＲＡＭ２０３の出力データは信号線２
１７、セレクタ２１４、信号線２１８を経て部分論理回
路２０４へ与えられ、部分論理回路２０４の出力データ
はデータ出力端子２０６から半導体集積回路２０１の外
部へ出力される。
【００１９】次に半導体集積回路２０１をテストする際
の動作を説明する。部分論理回路２０２のテストを行う
場合には、モードセレクト端子２０９に０を入力するこ
とにより、セレクタ２１３は部分論理回路２０２の出力
データを選択する。テストデータはデータ入力端子２０
５から入力されて部分論理回路２０２へ与えられる。部
分論理回路２０２の出力結果は信号線２１５、セレクタ
２１３を経てスキャンフリップフロップ２１１に到達
し、スキャンアウト操作によって、スキャンフリップフ
ロップ２１２を経てスキャンアウト端子２０８で観測さ
れる。
の動作を説明する。部分論理回路２０２のテストを行う
場合には、モードセレクト端子２０９に０を入力するこ
とにより、セレクタ２１３は部分論理回路２０２の出力
データを選択する。テストデータはデータ入力端子２０
５から入力されて部分論理回路２０２へ与えられる。部
分論理回路２０２の出力結果は信号線２１５、セレクタ
２１３を経てスキャンフリップフロップ２１１に到達
し、スキャンアウト操作によって、スキャンフリップフ
ロップ２１２を経てスキャンアウト端子２０８で観測さ
れる。
【００２０】ＲＡＭ２０３のテストを行う場合には、モ
ードセレクト端子２０９、２１０にそれぞれ1、０を入
力することにより、セレクタ２１３、２１４はそれぞれ
スキャンフリップフロップ２１１、ＲＡＭ２０３の出力
データを選択する。テストデータはスキャンイン端子２
０７から入力され、スキャンイン操作によってスキャン
フリップフロップ２１１に設定されて、セレクタ２１
３、信号線２１６を経てＲＡＭ２０３へ与えられる。Ｒ
ＡＭ２０３の出力結果は信号線２１７、セレクタ２１４
を経てスキャンフリップフロップ２１２に到達し、スキ
ャンアウト操作によってスキャンアウト端子２０８で観
測される。
ードセレクト端子２０９、２１０にそれぞれ1、０を入
力することにより、セレクタ２１３、２１４はそれぞれ
スキャンフリップフロップ２１１、ＲＡＭ２０３の出力
データを選択する。テストデータはスキャンイン端子２
０７から入力され、スキャンイン操作によってスキャン
フリップフロップ２１１に設定されて、セレクタ２１
３、信号線２１６を経てＲＡＭ２０３へ与えられる。Ｒ
ＡＭ２０３の出力結果は信号線２１７、セレクタ２１４
を経てスキャンフリップフロップ２１２に到達し、スキ
ャンアウト操作によってスキャンアウト端子２０８で観
測される。
【００２１】部分論理回路２０４のテストを行う場合に
は、モードセレクト端子２０９に１を入力することによ
り、セレクタ２１４はスキャンフリップフロップ２１２
の出力データを選択して部分論理回路２０４へ与える。
テストデータはスキャンイン端子２０７から入力され、
スキャンイン操作によって、スキャンフリップフロップ
２１１を経てスキャンフリップフロップ２１２に設定さ
れ、セレクタ２１４、信号線２１８を経て部分論理回路
２０４へ与えられる。部分論理回路２０４の出力結果は
データ出力端子２０６で観測される。
は、モードセレクト端子２０９に１を入力することによ
り、セレクタ２１４はスキャンフリップフロップ２１２
の出力データを選択して部分論理回路２０４へ与える。
テストデータはスキャンイン端子２０７から入力され、
スキャンイン操作によって、スキャンフリップフロップ
２１１を経てスキャンフリップフロップ２１２に設定さ
れ、セレクタ２１４、信号線２１８を経て部分論理回路
２０４へ与えられる。部分論理回路２０４の出力結果は
データ出力端子２０６で観測される。
【００２２】以上の構成により、通常モードでデータが
通過する信号線２１５〜２１８の故障に対するテストを
テスト時に行うことができ、かつ部分論理回路２０２、
２０４、ＲＡＭ２０３はそれぞれ独立にテストできるの
で、いずれかの部分論理回路がテスト困難である場合で
も、残りの部分論理回路のテスト容易性に影響を与えな
い。
通過する信号線２１５〜２１８の故障に対するテストを
テスト時に行うことができ、かつ部分論理回路２０２、
２０４、ＲＡＭ２０３はそれぞれ独立にテストできるの
で、いずれかの部分論理回路がテスト困難である場合で
も、残りの部分論理回路のテスト容易性に影響を与えな
い。
【００２３】なお、本実施例では部分論理回路２０３を
ＲＡＭとしたが、ＲＯＭ、ＰＬＡなどの記憶回路や組合
せ回路、順序回路などの一般的な論理回路であっても同
様の効果が得られるのは明らかである。
ＲＡＭとしたが、ＲＯＭ、ＰＬＡなどの記憶回路や組合
せ回路、順序回路などの一般的な論理回路であっても同
様の効果が得られるのは明らかである。
【００２４】
【発明の効果】以上のように本発明は、第一の部分論理
回路から第二の部分論理回路へデータを送信する経路上
に配置された外部から制御可能なセレクタと、前記セレ
クタの出力を入力とし、出力が前記セレクタの入力とな
るスキャンフリップフロップを備えることによって、通
常モードでデータが通過する第一の部分論理回路から第
二の部分論理回路への経路上のすべての故障が、テスト
モードで検出でき、かつ各部分論理回路が独立にテスト
できるので、各部分論理回路のテストが容易になる。
回路から第二の部分論理回路へデータを送信する経路上
に配置された外部から制御可能なセレクタと、前記セレ
クタの出力を入力とし、出力が前記セレクタの入力とな
るスキャンフリップフロップを備えることによって、通
常モードでデータが通過する第一の部分論理回路から第
二の部分論理回路への経路上のすべての故障が、テスト
モードで検出でき、かつ各部分論理回路が独立にテスト
できるので、各部分論理回路のテストが容易になる。
【図１】実施例１に係わる半導体集積回路の構成図
【図２】実施例２に係わる半導体集積回路の構成図
【図３】従来技術に係わる半導体集積回路の構成図
１０９ スキャンフリップフロップ １１０ セレクタ １１１、１１２ 信号線 ２１１、２１２ スキャンフリップフロップ ２１３、２１４ セレクタ ２１５〜２１８ 信号線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/28 - 31/3193
Claims (1)
- 【請求項１】第一の部分論理回路と、 前記第一の部分論理回路の出力を入力とするセレクタ
と、 前記セレクタの出力を入力とする第二の部分論理回路
と、 前記セレクタの出力を入力とするフリップフロップとを
備え、 前記フリップフロップはスキャンパスに接続され、スキ
ャン操作によって出力値の制御と、入力値の観測が可能
であり、 前記セレクタは外部からの制御によって前記第一の部分
論理回路の出力と、前記フリップフロップの出力との一
方を選択して出力することを特徴とする半導体集積回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26076393A JP3178190B2 (ja) | 1993-10-19 | 1993-10-19 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26076393A JP3178190B2 (ja) | 1993-10-19 | 1993-10-19 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07113847A JPH07113847A (ja) | 1995-05-02 |
| JP3178190B2 true JP3178190B2 (ja) | 2001-06-18 |
Family
ID=17352395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26076393A Expired - Fee Related JP3178190B2 (ja) | 1993-10-19 | 1993-10-19 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3178190B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5099869B2 (ja) * | 2005-02-23 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 半導体集積回路および半導体集積回路のテスト方法 |
-
1993
- 1993-10-19 JP JP26076393A patent/JP3178190B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07113847A (ja) | 1995-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6861866B2 (en) | System on chip (SOC) and method of testing and/or debugging the system on chip | |
| JP3983318B2 (ja) | 低オーバヘッド入力および出力境界走査セルを含む集積回路 | |
| EP0158679A1 (en) | A scannable asynchronous/synchronous cmos latch | |
| JPH06249919A (ja) | 半導体集積回路装置の端子間接続試験方法 | |
| JP2861973B2 (ja) | 半導体集積論理回路のテスト回路 | |
| JP3178190B2 (ja) | 半導体集積回路 | |
| US7284171B2 (en) | Integrated circuit device | |
| EP0151694B1 (en) | Logic circuit with built-in self-test function | |
| JP3310096B2 (ja) | 集積回路装置 | |
| US7251761B2 (en) | Assembly for LSI test and method for the test | |
| JP2001235524A (ja) | 半導体集積回路装置およびそのテスト方法、ｒａｍ／ｒｏｍテスト回路およびそのテスト方法 | |
| JPH07159483A (ja) | 集積回路装置およびそのテスト方法 | |
| US7051254B2 (en) | Semiconductor integrated circuit device and method for designing a semiconductor integrated circuit device | |
| JP2989586B2 (ja) | 半導体集積回路及びその設計方法並びに半導体集積回路の設計プログラムを記録した記録媒体 | |
| JP2838458B2 (ja) | 集積回路装置 | |
| JPH06213972A (ja) | バウンダリースキャンセル回路，バウンダリースキャンテスト回路及びその使用方法 | |
| KR100532747B1 (ko) | 반도체 집적회로 및 그 설계방법과 반도체 집적회로의 설계프로그램을 기록한 기록매체 | |
| JP2648001B2 (ja) | 半導体集積回路 | |
| JPH11281710A (ja) | バウンダリスキャンレジスタ | |
| JPH07294606A (ja) | 半導体集積回路の自己検査回路 | |
| JPH0666885A (ja) | バウンダリースキャン回路 | |
| JPH11271401A (ja) | スキャンテスト回路 | |
| JPH1038977A (ja) | 統合化集積回路 | |
| JPH10115666A (ja) | テスト回路を組み込んだ集積回路、テスト回路及びテストボードを有する集積回路装置、並びに集積回路の試験方法 | |
| JPH0949863A (ja) | 半導体集積回路装置の故障検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080413 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |