DE10319516A1

DE10319516A1 - Prüfverfahren und Prüfvorrichtung für Hochgeschwindigkeits-Halbleiterspeichereinrichtungen

Info

Publication number: DE10319516A1
Application number: DE10319516A
Authority: DE
Inventors: Konrad Herrmann; Andreas Schellinger; Peter Mayer; Markus Rohleder
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2003-04-30
Filing date: 2003-04-30
Publication date: 2004-12-09
Also published as: US20050028062A1

Abstract

Zur Prüfung von Hochgeschwindigkeits-Halbleiterspeichereinrichtungen (1) mit hoher Datenübertragungsrate, etwa DDR-DRAMs, werden in Aufnahmeeinheiten (4) von Zuführungs- und Handlingsystemen (2) für Testervorrichtungen (30) ausgewählte Grafikkontroller (44) auf im Wesentlichen zu handelsüblichen Grafikkarten baugleichen Prüfbaugruppen (43) angeordnet und über Verbindungsleitungen mit Testsockeln (10) zur Aufnahme der DRAMs (1) verbunden. Eine Prüfung von Komponenten der DRAMs (1), die deren Datenübertragungsrate bestimmen, erfolgt mittels der Grafikkontroller (44) an dem zum Durchsatz von DRAMs (1) im Hochvolumen geeigneten Zuführungs- und Handlingsystem (2).

Description

Die Erfindung betrifft ein Prüfverfahren für zum Betrieb mit einer Speicherkontrolleinheit auf einer Speicherbaugruppe vorgesehene Halbleiterspeichereinrichtungen, bei dem jeweils eine Mehrzahl der Halbleiterspeichereinrichtungen mittels eines Zuführungs- und Handlingsystems in Testsockeln einer Aufnahmeeinheit angeordnet, von den Halbleiterspeichereinrichtungen Datensignale ausgegeben und die Datensignale mittels einer Prüfvorrichtung ausgewertet werden. Die Erfindung betrifft ferner eine Prüfvorrichtung zur Durchführung des Prüfverfahrens.

Ein üblicher konventioneller Prüfaufbau zur Prüfung von Halbleiterspeichereinrichtungen im Hochvolumen umfasst eine automatisierte Testervorrichtung und ein Zuführungs- und Handlingsystem (handler). Mittels dem Zuführungs- und Handlingsystem werden die zu prüfenden Halbleiterspeichereinrichtungen einem Magazin entnommen und zur lötfreien elektrischen Kontaktierung in Testsockel gedrückt. Während der Prüfung werden durch das Zuführungs- und Handlingsystem Umgebungsbedingungen, unter denen die Prüfung durchzuführen ist, etwa eine Umgebungstemperatur, eingestellt und kontrolliert. Nach der Prüfung werden die geprüften Halbleiterspeichereinrichtungen gemäß einem Prüfergebnis durch das Zuführungs- und Handlingsystem sortiert. In der Regel abgesetzt vom Zuführungs- und Handlingsystem ist im Prüfaufbau die Testervorrichtung angeordnet, in der zur Prüfung der Halbleiterspeichereinrichtungen notwendige Prüfsignale erzeugt und von den zu prüfenden Halbleiterspeichereinrichtungen während der Prüfung ausgegebene Datensignale ausgewertet werden. Von der Testervorrichtung sind dazu elektrische Verbindungsleitungen zu einem dem Zuführungs- und Handlingsystem zugeordneten Testkopf geführt. Eine die Testsockel tragende Aufnahmeeinheit (Hifix) vermittelt eine elektrische Verbindung zwischen den in den Testsockeln angeordneten und zu prüfenden Halbleiterspeichereinrichtungen (im Folgenden auch Prüflinge) und einer prüflingsunspezifischen Schnittstelle zum Testkopf. Die Testsockel sind an eine Gehäuseform eines jeweils zu prüfenden Typs von Halbleiterspeichereinrichtungen angepasst. Die Aufnahmeeinheit weist üblicherweise lediglich eine prüflingsspezifische Verdrahtung zwischen den Testsockeln und der Schnittstelle zum Testkopf auf.

Mit zunehmender Schnelligkeit der zu prüfenden Halbleiterspeichereinrichtungen steigen die Anforderungen an die Leistungsfähigkeit der Prüfaufbauten der oben beschriebenen Art. So werden auf Grafikkarten für PCs bezüglich einer Datenübertragungsrate zwischen einem Grafikspeicher und einem Grafikkontroller, der im Grafikspeicher abgelegte Bilddaten verwaltet, mittlerweile Taktfrequenzen von 600 MHz realisiert. Für Halbleiterspeichereinrichtungen mit DDR-Interface (DDR-DRRMs, double data rate dynamic random access memories) ergibt sich dann per Datensignal eine Datenrate von 1200 Mbits/sec. Zur Prüfung des Zeitverhaltens (timing) insbesondere von Datensignalen solcher Hochgeschwindigkeits-Halbleiterspeichereinrichtungen ist für die Testervorrichtungen ein höherer interner Takt erforderlich, um die von den Halbleiterspeichereinrichtungen ausgegebenen Datensignale zeitlich mit hinreichender Genauigkeit aufzulösen. Ein Zeitaufwand, den Entwicklung und Erprobung solcher Testervorrichtungen erfordern, führt dazu, dass für jeweils die gerade schnellsten Halbleiterspeichereinrichtungen für einen längeren Zeitraum zunächst keine geeigneten Testervorrichtungen zur Verfügung stehen.

Als ein weiteres Problem stellt sich die Wahrung der Signalintegrität der zwischen der Testervorrichtung und dem Testkopf bzw. den Testsockeln übertragenen Prüf- bzw. Datensignale dar.

So sind derzeit Testervorrichtungen bzw. Prüfaufbauten zur Prüfung von Hochgeschwindigkeits-Halbleiterspeichereinrichtungen mit einer Taktfrequenz von mehr als 533 MHz im Hochvolumen teuer und schwer verfügbar.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Prüfverfahren zur Verfügung zu stellen, das die Prüfung von Hochgeschwindigkeits-Halbleiterspeichereinrichtungen im Hochvolumen gemäß den Spezifikationen der Hochgeschwindigkeits-Halbleiterspeichereinrichtungen und mit einem Minimum an allein der Prüfumgebung zuzuschreibenden Ausbeuteverlusten ermöglicht. Ferner liegt der Erfindung als Aufgabe zugrunde, eine Prüfvorrichtung zur Verfügung zu stellen, die ein solches Prüfverfahren ermöglicht.

Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst. Eine die Aufgabe lösende Prüfvorrichtung ist im Patentanspruch 10 angegeben. Vorteilhafte Weiterbildungen ergeben sich aus den jeweiligen Unteransprüchen.

Das erfindungsgemäße Prüfverfahren bezieht sich auf Hochgeschwindigkeits-Halbleiterspeichereinrichtungen, die in ihrer bestimmungsgemäßen Anwendung zum gemeinsamen Betrieb mit einer Speicherkontrolleinheit auf einer Speicherbaugruppe geeignet sind. Dabei wird jeweils eine Mehrzahl der zu prüfenden Halbleiterspeichereinrichtungen mittels eines Zuführungs- und Handlingsystems Testsockeln einer Aufnahmeeinheit zuge führt. Die Aufnahmeeinheit bildet eine mechanische und elektrische Schnittstelle zwischen der Halbleiterspeichereinrichtung und dem Zuführungs- und Handlingsystems. In den Testsockeln werden die Halbleiterspeichereinrichtungen lötfrei kontaktiert. Zur Prüfung werden von den Halbleiterspeichereinrichtungen Datensignale ausgegeben, die mittels einer Prüfvorrichtung ausgewertet werden.
Erfindungsgemäß werden nun aus einer Mehrzahl gleichartiger, jeweils zum Betrieb mit den Halbleiterspeichereinrichtungen vorgesehener Speicherkontrolleinheiten (memory controller, graphic controller) geeignete Speicherkontrolleinheiten als Prüfsteuereinheiten ausgewählt und als Teil einer Prüfvorrichtung vorgesehen. Empfang und Auswertung der von den zu prüfenden Halbleiterspeichereinrichtungen ausgegebenen Datensignale erfolgen dann mittels der als Teil der Prüfvorrichtung vorgesehenen Prüfsteuereinheiten.
Eine Prüfung insbesondere der die Hochgeschwindigkeitseigenschaften der Halbleiterspeichereinrichtungen bestimmenden Funktionseinheiten, etwa von Ausgangstreibern für Datensignale, erfolgt dann nicht auf Hochgeschwindigkeits-Testervorrichtungen, sondern mittels eines Prüfaufbaus, der aus einer Integration einer der späteren Anwendung (Applikation) entlehnten Beschaltung in eine zur Prüfung der Halbleiterspeichereinrichtungen im Hochvolumen geeignete Prüfumgebung hervorgeht. Dadurch wird eine laufende Anpassung der Prüfbarkeit einer oberen Geschwindigkeitsgrenze der zu prüfenden Halbleiterspeichereinrichtungen an die von der Applikation bereit gestellte Taktfrequenz ermöglicht und ein Funktionstest an einen zur Prüfung von Halbleiterspeichereinrichtungen im Hochvolumen angepassten Prüfaufbau angepasst.
An bekannten Testervorrichtungen, die derzeit bei einer internen Frequenz von 500 MHz an ihrer Spezifikationsgrenze arbeiten, kann eine tatsächlich höhere maximale Betriebsfrequenz einer Hochgeschwindigkeits-Halbleiterspeichereinrichtung nicht festgestellt werden.
Es werden erfindungsgemäß weiterhin die Eigenschaften und Resourcen üblicher Speicherkontrolleinheiten genutzt. Eine interne Taktfrequenz von Speicherkontrolleinheiten, etwa Grafikkontrollern, die in Logiktechnologie ausgeführt sind, ist üblicherweise höher als die zur Datenübertragung zur Halbleiterspeichereinrichtung vorgesehene Taktfrequenz. Die interne Taktfrequenz und zeitliche Abstände zwischen Signalflanken kritischer Signale sind zum Zweck der Prüfung des Grafikkontrollers sowie zur Anpassung des Grafikkontrollers an eine Beschaltung in beschränktem Umfang programmierbar. Erfindungsgemäß werden die Eigenschaften der Speicherkontrolleinheiten dahingehend genutzt, dass etwa Datensignale so ausgegeben werden, dass sie zum Test der Hochgeschwindigkeits-Halbleiterspeichereinrichtungen geeignet sind.
Gemäß dem Prüfverfahren werden in bekannter Weise geeignete Prüfdaten in der Prüfvorrichtung erzeugt und zu den Halbleiterspeichereinrichtungen übertragen. In den Halbleiterspeichereinrichtungen werden die Prüfdaten abgespeichert. Im weiteren Verlauf der Prüfung werden die Prüfdaten als Testdatensignale ausgegeben, aus denen die Prüfsteuereinheiten Testdaten ableiten. Durch einen Vergleich mit den Prüfdaten werden die Testdaten durch die Prüfsteuereinheiten ausgewertet.
Die Aufnahmeeinheit ist zur Aufnahme der Testsockel und der Prüfsteuereinheiten vorgesehen. Dabei ist insbesondere vorteilhaft, dass ein aus einer Mehrzahl von Datensignalleitungen zur bidirektionalen Übertragung von Datensignalen gebil deter Testbus zwischen den zu prüfenden Halbleiterspeichereinrichtungen und der Prüfvorrichtung deutlich verkürzt ist. Dies erleichtert die Wahrung der Signalintegrität, insbesondere der Hochgeschwindigkeitssignale auf dem Testbus, gegenüber herkömmlichen Testsystemen, die in der Regel aufwändige Kalibriermaßnahmen erfordern.
Für Testervorrichtungen sind in der Regel periodische Kalibrierläufe vorgeschrieben, in deren Verlauf die von der Testervorrichtung ausgegebenen Testsignale bezüglich ihres Zeitverhaltens, ihres Pegels und einer Laufzeit auf den Testsignalleitungen laufend abgeglichen werden. Da sich eine Signallaufzeit auf einer Testsignalleitung bei jedem Eingriff in den Signalpfad der Testsignale ändern kann, ist nach jedem solchem Eingriff, etwa einer Neuinstallation einer Aufnahmeeinheit oder eine Neuinbetriebnahme eines Systemteils nach einer Abschaltzeit, eine erneute Kalibrierung notwendig. Da erfindungsgemäß der Testbus lediglich in der Aufnahmeeinheit ausgebildet ist, reduziert sich die Anzahl möglicher Auslöser für eine Kalibrierung. Ferner ist für die Kalibrierung nicht zwingend eine Testervorrichtung notwendig und zieht daher nicht notwendigerweise eine Ausfallzeit einer Testervorrichtung nach sich.
Ein Prüfprogramm, das die Ausgabe der Prüfdaten durch die Prüfsteuereinheiten, deren Zurücklesen aus den Halbleiterspeichereinrichtungen, sowie deren Bewertung in den Prüfsteuereinheiten steuert, läuft in vorteilhafter Weise unabhängig von einer Testervorrichtung ab. Dazu wird nach einer ersten bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens ein Prüfprogramm für die Prüfsteuereinheit jeweils in einem der Prüfsteuereinheit zugeordneten Speicherkontrollprogrammspeicher hinterlegt.
Nach einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens werden die Prüfsteuereinheiten auf Prüfbaugruppen vorgesehen, die im Wesentlichen den Speicherbaugruppen aus der Applikation baugleich sind. Dabei werden die Kontakteinrichtungen von Einbauplätzen, die auf den Prüfbaugruppen zum Einbau von Halbleiterspeichereinrichtungen vom Typ der zu prüfenden Halbleiterspeichereinrichtungen vorgesehen sind mit jeweils zugeordneten Kontakteinrichtungen der Testsockel verbunden. Die Prüfbaugruppen werden mit den Prüfsteuereinheiten bestückt und in der Aufnahmeeinheit angeordnet. Weiter wird mindestens eine Datenverarbeitungsvorrichtung vorgesehen und mit den Prüfbaugruppen und dem Zuführ- und Handlingsystem verbunden. Gesteuert durch ein in der Datenverarbeitungsvorrichtung hinterlegtes Prüfprogramm werden im Zuge einer Prüfung der Halbleiterspeichereinrichtungen mittels des Zuführ- und Handlingsystems Umgebungsparameter der Prüfung vorgegeben. Das Prüfprogramm der Datenverarbeitungsvorrichtung steuert direkt oder über das in den Speicherkontrollprogrammspeichern abgelegte Speicherprüfprogramm mittelbar die Übertragung der Prüfdaten und die Auswertung der Testdaten. Über durch die Datenverarbeitungsvorrichtung oder die Prüfsteuereinheiten steuerbare Spannungsquellen zum Betrieb der Halbleiterspeichereinrichtungen erfolgt eine Prüfung der Halbleiterspeichereinrichtungen bezüglich der Versorgungsspannungsspezifikationen.
Eine Prüfung von Signal- und Triggerpegeln insbesondere der Datensignale erfolgt über eine entsprechende Programmierung der Prüfsteuereinheiten. Die Möglichkeit dazu ergibt sich ähnlich wie oben daraus, dass in üblichen Speicherkontrolleinheiten wie etwa Grafikkontrollern zum Zweck der Anpassung der Speicherkontrolleinheit an verschiedene Umgebungen sowohl der Triggerpegel für empfangene Signale als auch der Signalpegel für ausgegebene Signale in beschränktem Umfang program mierbar ist. Sind die für die Spezifikation der Halbleiterspeichereinrichtungen notwendigen Trigger- bzw. Signalpegel nicht unmittelbar hinreichend genau durch eine entsprechende Programmierung der Grafikkontroller einstellbar, so wird in bevorzugter Weise eine Prüftemperatur so gewählt, dass eine mit einem Prüfpegel für Signal- bzw. Triggerpegel bei der Prüftemperatur durchgeführte Prüfung einer Prüfung mit den spezifizierten Pegeln bei der spezifizierten Umgebungstemperatur im Wesentlichen äquivalent ist. Dabei ist es vorteilhaft, durch den Betrieb von Lüftern, die in der Aufnahmeeinheit vorgesehen sind, die zu prüfenden Halbleitereinrichtungen von den Prüfbaugruppen thermisch zu entkoppeln.
In bevorzugter Weise erfolgt eine Prüfung der Halbleiterspeichereinrichtungen bezüglich ausreichender Zeitvorhalte (time margins), indem in einem ersten Schritt das Zeitverhalten der Prüfsteuereinheiten ermittelt wird. In einem zweiten Schritt wird eine Testfrequenz ermittelt, bei der Halbleiterspeichereinrichtungen, die einer vorgegebenen Geschwindigkeitssortierung zugeordnet werden sollen, unter Berücksichtigung des gemessenen Zeitverhaltens der jeweiligen Prüfsteuereinheiten zu prüfen sind, um die Spezifikationen der vorgegebenen Geschwindigkeitssortierung sicher einzuhalten. Schließlich wird die Prüfung für Halbleiterspeichereinrichtungen, die der vorgegebenen Geschwindigkeitssortierung zugeordnet werden sollen, bei der Testfrequenz durchgeführt. Die Datenübertragung von und zu den zu prüfenden Halbleiterspeichereinrichtungen erfolgt bei der Testfrequenz.
Eine weitere bevorzugte Ausführungsform des erfindungsgemäßen Verfahrens betrifft insbesondere Halbleiterspeichereinrichtungen mit einer Schnittstelle zur Verdopplung der Datenübertragungsrate (DDR-IF, double data rate interface). Erfolgt bei herkömmlichen, synchronen Halbleiterspeichereinrichtungen (SDRAMs, synchronous dynamic random access memories) ein Schreib- bzw. Lesezugriff jeweils an der steigenden oder fallenden Flanke eines Taktsignals, werden bei DDR-DRAMS (double data rate dynamic random access memories) sowohl bei der fallenden Flanke als auch bei der steigenden Flanke des Taktsignals Daten übertragen. Daraus ergibt sich bei gleicher Taktfrequenz eine Verdopplung der Datenübertragungsrate. Zur Synchronisation des eigentlichen Datentransfers von und zu einer Halbleiterspeichereinrichtung mit DDR-IF wird ein aus dem üblichen Taktsignal CLK abgeleitetes Signal "data query strobe" DQS herangezogen. DQS entspricht einem Datenstrobesignal, das während des Lesens von Daten aus einer Halbleiterspeichereinrichtung analog den Datensignalen DQ von der Halbleiterspeichereinrichtung und beim Schreiben von Daten in die Halbleiterspeichereinrichtung entsprechend den Datensignalen DQ von der Speicherkontrolleinheit erzeugt wird.
Beim Schreiben von Daten in die Halbleiterspeichereinrichtung wird DQS so gesteuert, dass jede Flanke von DQS die Mitte eines übertragenen Datenbits an DQ anzeigt. Die Halbleiterspeichereinrichtungen mit DDR-IF übernehmen die Daten auf DQ jeweils zum Zeitpunkt einer Flanke an DQS. Beim Lesen aus der Halbleiterspeichereinrichtung wird DQS flankensynchron zu den Daten DQ erzeugt. Die Speicherkontrolleinheit erwartet die Daten an den Datenleitungen nach jeder Flanke an DQS.
Herkömmliche Testervorrichtungen bewerten beim Auslesen von Daten aus den Halbleiterspeichereinrichtungen ein Datensignal synchron zu einem von der Testervorrichtung selbst gesteuerten Lesevorgang. In der Anwendung wird aber gerade durch das Synchronisieren der Datenübertragung auf das Datenstrobesignal eine höhere Datenübertragungsrate zwischen den Halbleiterspeichereinrichtungen und der Speicherkontrolleinheit ermöglicht. Eine Geschwindigkeitssortierung der Halbleiter speichereinrichtungen, die diesen Vorteil berücksichtigt, ist aber durch herkömmliche Testervorrichtungen gerade nicht möglich. Da bevorzugt eine Geschwindigkeitsselektion der Halbleiterspeichereinrichtungen mit DDR-Interface durch eine als Prüfsteuereinheit betriebene Speicherkontrolleinheit erfolgt, ist es möglich, die Halbleiterspeichereinrichtungen gemäß ihrer tatsächlichen Maximalfrequenz zu sortieren. Ein Anteil von Halbleiterspeichereinrichtungen, der einer höheren Geschwindigkeitssortierung zugeordnet werden kann, wird auf diese Weise in vorteilhafter Weise gesteigert.
Die erfindungsgemäße Prüfvorrichtung ist zur Prüfung von Halbleiterspeichereinrichtungen vorgesehen, die zusammen mit einer Speicherkontrolleinheit zum Betrieb auf Speicherbaugruppen geeignet sind. Insbesondere ist die Prüfvorrichtung zum Test von Halbleiterspeichereinrichtungen geeignet, die einen Datenstrobeanschluss für ein Datenstrobesignal und Datenanschlüsse zur bidirektionalen Übertragung von Datensignalen synchron zum Datenstrobesignal aufweisen. Die Prüfvorrichtung umfasst in zunächst bekannter Weise mindestens einen Testsockel zur lötfreien Aufnahme jeweils einer der Halbleiterspeichereinrichtungen, ein Zuführ- und Handlingsystem zum Bestücken der Testsockel mit den zu prüfenden Halbleiterspeichereinrichtungen sowie zur Steuerung von Umgebungsparametern, etwa der Umgebungstemperatur, unter denen die Prüfung vorzunehmen ist und eine Prüfsignaleinheit, die zum Erzeugen, zur Übertragung, zum Empfang und zur Bewertung des Datenträgersignals und der Datensignale geeignet ist. Erfindungsgemäß weist die Prüfvorrichtung als Prüfsignaleinheiten Prüfsteuereinheiten auf, die im Wesentlichen baugleich den Speicherkontrolleinheiten sind.
In bevorzugter Weise ist jeweils eine Prüfsteuereinheit auf einer Prüfbaugruppe angeordnet, die im Wesentlichen baugleich mit einer Speicherbaugruppe ist. Ferner weist die Prüfvorrichtung Verbindungsleitungen zwischen Kontakteinrichtungen von auf der Prüfbaugruppe vorgesehenen Einbauplätzen für die Halbleiterspeichereinrichtungen und jeweils zugeordneten Kontakteinrichtungen der Testsockel auf.
In besonders vorteilhafter Weise sind die Prüfbaugruppen in einer Aufnahmeeinheit angeordnet, die eine elektrische und mechanische Schnittstelle zwischen den Testsockeln und dem Zuführungs- und Handlingsystems ausbildet.
Die in der Aufnahmeeinheit angeordneten Prüfbaugruppen sind mit einer Datenverarbeitungsvorrichtung verbunden. Die Datenverarbeitungsvorrichtung ist ihrerseits mit dem Zuführungs- und Handlingsystem verbunden. Bevorzugt wird als Datenverarbeitungsvorrichtung ein PC benutzt. Die Steuerung des Zuführungs- und Handlingsystems ist in der Regel zeitlich unkritisch und erfolgt über eine der üblichen PC-Schnittstellen. Die Prüf- bzw. Testsignale für die zu prüfenden Halbleiterspeichereinrichtungen werden durch die Prüfsteuereinheiten, die jeweils in der Art eines Grafikkontrollers auf den als Grafikkarten ausgeführten Prüfbaugruppen vorgesehen sind, gesteuert. Die Steuerung der Grafikkontroller erfolgt über eine standardisierte Schnittstelle für Grafikkarten, etwa einem accelerated graphic port, AGP. Das Prüfprogramm, nach dem die Prüfsteuereinheit die Prüfung der Halbleiterspeichereinrichtungen vornimmt, ist entweder in der Datenverarbeitungsvorrichtung oder in einem Programmspeicher des Grafikkontrollers hinterlegt.
In bevorzugter Weise erfolgt eine erste Auswertung der Testdaten auf Ebene der Prüfsteuereinheit.
In der Regel werden einem üblichen Grafikkontroller vier oder acht Halbleiterspeichereinrichtungen als Videospeicher zugeordnet. Da durch das Zuführungs- und Handlingsystem wesentlich mehr Halbleiterspeichereinrichtungen der Aufnahmeeinheit zugeführt werden können, lässt sich die Testparallelität durch eine größere Anzahl von in der Aufnahmeeinheit angeordneten Prüfbaugruppen steigern.
Nach einer ersten bevorzugten Ausführungsform der erfindungsgemäßen Prüfvorrichtung wird zwischen den Prüfbaugruppen und der Datenverarbeitungsvorrichtung eine Multiplexereinheit angeordnet. Die Multiplexereinheit weist eine Mehrzahl von Grafikschnittstellen zu den Prüfsteuereinheiten und eine weitere Grafikschnittstelle zur Datenverarbeitungsvorrichtung auf. Die Multiplexereinheit verteilt ein von der Datenverarbeitungsvorrichtung über die Grafikschnittstelle ausgegebenes Testprogramm oder Steuerbefehle parallel an die angeschlossenen Prüfbaugruppen, bzw. Grafikkarten. Die Prüfbaugruppen übermitteln eine auf die geprüften Halbleiterspeichereinrichtungen bezogene gut/schlecht-Information zur Multiplexereinheit. Die Multiplexereinheit nimmt das Ergebnis der Prüfung parallel auf und leitet es an die Datenverarbeitungsvorrichtung weiter.
Nach einer weiteren bevorzugten Ausführungsform der erfindungsgemäßen Prüfvorrichtung wird als Datenverarbeitungsvorrichtung eine erste Mutterleiterplatte (main board) im Bereich der Aufnahmeeinheit vorgesehen. Die Prüfbaugruppen sind dann in einfacher Weise in der Art von Grafikkarten in für Grafikkarten vorgesehenen Einbauplätzen auf der ersten Mutterleiterplatte angeordnet. Über weitere Standardschnittstellen der Datenverarbeitungsvorrichtung sind ein Bildschirm zur Prozessvisualisierung und eine Tastatur zur bedienergeführten Prozessführung angeschlossen. Weitere Grafikkarten können je weils in weiteren Mutterleiterplatten vorgesehen werden, die über standardisierte Schnittstellen an die erste Mutterleiterplatte der Datenverarbeitungsvorrichtung angeschlossen und über diese steuerbar sind.
Die Ausführung der Prüfvorrichtung unter Verwendung herkömmlicher, standardisierter Bauteile und Baugruppen (PC, Grafikkarte, Grafikkontroller) ermöglicht es, die Prüfung von Halbleiterspeichereinrichtungen mindestens bezüglich einer Geschwindigkeit einer Datenübertragungsschnittstelle unabhängig von Testsystemen rasch zu realisieren und an sich ständig ändernde Applikationsbedingungen anzupassen. Die Prüfung von Komponenten, die die Geschwindigkeit der Halbleiterspeichereinrichtung bestimmen, erfolgt ohne aufwändige Umrüstung existierender, langsamerer Testervorrichtungen.
Nachfolgend wird die Erfindung anhand von Figuren näher erläutert, wobei für einander entsprechende Bauteile und Komponenten gleiche Bezugszeichen benutzt werden. Es zeigen:
1 eine schematische Darstellung einer herkömmliche Prüfvorrichtung,
2 eine schematische Darstellung einer erfindungsgemäßen Prüfvorrichtung nach einem ersten Ausführungsbeispiel mit einer Multiplexereinheit,
3 eine schematische Darstellung eines zweiten Ausführungsbeispiels der erfindungsgemäßen Prüfvorrichtung mit mehreren in einer Aufnahmeeinheit integrierten Mutterleiterplatten
4 eine Draufsicht und einen Querschnitt durch eine Aufnahmeeinheit nach dem ersten Ausführungsbeispiel der erfindungsgemäßen Prüfvorrichtung in vereinfachter Darstellung.
In der 1 ist eine zur Prüfung von Halbleiterspeichereinrichtungen 1 gegenwärtig übliche Prüfvorrichtung schematisch dargestellt. Die Prüfvorrichtung 3 besteht in diesem Fall aus einem automatischen Zuführungs- und Handlingsystem 2, das die zu prüfenden Halbleiterspeichereinrichtungen 1 Testsockeln 10 zuführt. Während der Prüfung steuert das Zuführungs- und Handlingsystem 2 die für die Prüfung notwendigen Umgebungsparameter, insbesondere die Umgebungstemperatur. Nach der Prüfung werden die Halbleiterspeichereinrichtungen 1 in Abhängigkeit eines individuellen Prüfungsergebnisses durch das Zuführungs- und Handlingsystem 2 sortiert. Generierung von binären Prüfsignalen bzw. Prüfdaten und eine Auswertung von von den Halbleiterspeichereinrichtungen 1 ausgegebenen Datensignalen erfolgen in einer abgesetzten Testervorrichtung 30. Das in der Testervorrichtung 30 ablaufende Prüfprogramm steuert über einen Steuerbus CP das Zuführungs- und Handlingsystem 2. Über einen Testsignalbus TS werden Prüf- bzw. Testdatensignale zwischen der Testervorrichtung 30 und einem dem Zuführungs- und Handlingsystem 2 zugeordneten Testkopf 21 übertragen. Auf dem Testkopf 21 ist eine Aufnahmeeinheit 4 vorgesehen, die eine elektrische und mechanische Schnittstelle zwischen den in den prüflingsspezifischen Testsockeln 10 und dem prüflingsunspezifischen Testkopf 21 ausbildet. Im Bereich der Aufnahmeeinheit 4 ist der Testsignalbus TS an die Testsockel 10 geführt.
Beim Test von Hochgeschwindigkeits-Halbleiterspeichereinrichtungen mit Taktfrequenzen über 500 MHz erfordern Eingriffe in den Bereich des Testsignalbusses TS immer ein erneutes Kalibrieren der Prüfvorrichtung 3.
Aus der 2 geht hervor, dass ein erfindungsgemäß modifizierter Testsignalbus TS' demgegenüber deutlich unkritisch ist. Die in der 2 dargestellte erfindungsgemäße Prüfvorrichtung weist eine modifizierte Aufnahmeeinheit 4' mit einer Mehrzahl von Grafikkarten 43 auf, die an eine Multiplexereinheit 41 angeschlossen sind. Auf den Grafikkarten 43 sind Grafikkontroller 44 vorgesehen. Die für Halbleiterspeichereinrichtungen 1 vorgesehenen Einbauplätze auf den Grafikkarten 43 sind mit den Testsockeln 10 verbunden. Die Grafikkarten 43 sind innerhalb der modifizierten Aufnahmeeinheit 4' so angeordnet, dass die den modifizierten Testsignalbus TS' ausbildenden Verbindungsleitungen zu den jeweils einer Grafikkarte 43 zugeordneten Testsockeln 10 möglichst kurz und gleichlang sind. Die Prüfung der in den Testsockeln 10 bestückten Halbleiterspeichereinrichtungen 1 erfolgt durch ein mindestens teilweise in den Grafikkontrollern 44 ablaufendes Prüfprogramm. Die Steuerung der Grafikkontroller 44 durch eine übergeordnete Datenverarbeitungsvorrichtung 31 erfolgt über eine standardisierte Grafikschnittstelle, etwa über ein accellerated graphic port, AGP. Die Grafikschnittstelle wird für die Datenverarbeitungsvorrichtung 31 durch die Multiplexereinheit 41, die ihrerseits mit den Grafikkarten 43 verbunden ist, vervielfacht. Die Steuerung des Zuführungs- und Handlingsystems 2 im Zuge eines in der Datenverarbeitungsvorrichtung 31 ablaufenden Prüfprogramms erfolgt über einen Steuerbus CP, der an eine standardisierte Schnittstelle der Datenverarbeitungsvorrichtung 31 angeschlossen ist.
Eine weitere Ausführungsform der erfindungsgemäßen Prüfvorrichtung ist in der 3 dargestellt. Im Gegensatz zur in der 2 gezeigten Prüfvorrichtung ist jede Prüfbaugruppe bzw. Grafikkarte 43 in einer Mutterleiterplatte 451, 452 angeordnet. Dabei ist eine erste Mutterleiterplatte 451 als Datenverarbeitungsvorrichtung ausgebildet, die Schnittstellen zur Prozessvisualisierung, etwa für einen Bildschirm, für einen Benutzereingriff in den Prüfablauf, etwa für eine Tastatur, sowie zur Steuerung des Zuführungs- und Handlingsystems 2 zur Verfügung stellt. Weitere Mutterleiterplatten 452 sind mit der ersten Mutterleiterplatte 451 über einen Koppelbus 46 verbunden.
Die 4 zeigt oben in der Draufsicht eine modifizierte Aufnahmeeinheit 4'. Jeweils einer Sockeleinheit 11 der modifizierten Aufnahmeeinheit 4' ist ein Testsockel 10 zur Bestückung mit einer Halbleiterspeichereinrichtung 1 zugeordnet. Im Inneren der modifizierten Aufnahmeeinheit 4' ist eine Multiplexereinheit 41 zur Vervielfachung der Grafikschnittstelle angeordnet. Die Multiplexereinheit 41 ist mit einem AGP-Bus AG mit einer nicht gezeigten Datenverarbeitungsvorrichtung verbunden. Die Multiplexereinheit 41 gibt über den AGP-Bus AG empfangene Signale parallel über den Multiplex-AGP-Bus AG' zu Quasi-Grafikkarten 5 aus.
Eine Konfiguration der Quasi-Grafikkarten 5 ist dem im unteren Bild der 4 dargestellten Querschnitt durch die modifizierte Aufnahmeeinheit 4' zu entnehmen. Eine Quasi-Grafikkarte ist eine im Wesentlichen handelsübliche Grafikkarte 43 mit einem als Prüfsteuereinheit betriebenen Grafikkontroller 44. Zusätzlich weisen die Grafikkarten 43 Spannungsquellen 47 auf, die entweder durch den Grafikkontroller 44 oder direkt über den AGP-Bus AG bzw. AG' gesteuert werden. Die Einbauplätze für einen Videospeicher der Grafikkarten 43 sind unbestückt. Statt dessen sind die Grafikkarten 43 mit Verbindungsleitungen mit den Testsockeln 10 verbunden, wobei die Verbindungsleitungen einen modifizierten Testsignalbus TS' ausbilden. Eine Ansteuerung der zu prüfenden Halbleiterspeichereinrichtungen 1 erfolgt über die Grafikkontroller. Das Prüfprogramm wird am PC, etwa auf DOS-Ebene programmiert und zum Teil über den AGP-Bus AG an die Grafikkontroller 44 übertragen. Im Zuge des Prüfprogramms werden Muster für Prüfdaten, eine Taktfrequenz, Signal- und Triggerpegel sowie ein Versatz von Signalflanken zueinander verändert. Die Umgebungstemperatur wird mit dem Zuführungs- und Handlingsystem 2 gesteuert. Die Versorgungsspannungen, etwa VDD zur Versorgung interner Schaltkreise der Halbleiterspeichereinrichtungen und VDDQ zur Versorgung von Ausgangstreibern, werden über eine steuerbare Spannungsversorgung 47 im Prüfverlauf entsprechend den Spezifikationen eingestellt. Jeder Grafikkontroller 44 prüft die ihm zugeordneten Halbleiterspeichereinrichtungen 1 parallel und leitet Informationen über Ausfälle an die Datenverarbeitungsvorrichtung 31.

1: Halbleiterspeichereinrichtung
10: Testsockel
11: Sockeleinheit
2: Zuführungs- und Handlingsystem
21: Testkopf (Testhead)
3: Prüfvorrichtung
30: Testervorrichtung
31: Datenverarbeitungsvorrichtung
32: Bildschirm
33: Tastatur
4: Aufnahmeeinheit (Hifix)
4': modifizierte Aufnahmeeinheit (Hifix)
4'': modifizierte Aufnahmeeinheit (Hifix)
41: Multiplexereinheit
43: Prüfbaugruppe
44: Prüfsteuereinheit
451: erste Mutterleiterplatte
452: Mutterleiterplatte
46: Koppelbus
47: steuerbare Spannungsquelle
5: Quasi-Grafikkarte
AG: Grafikschnittstelle
AG': vervielfachte Grafikschnittstelle
CP: Steuerbus
TS: Testsignalbus
TS': modifizierter Testsignalbus

Claims

Prüfverfahren für zum Betrieb mit einer Speicherkontrolleinheit auf einer Speicherbaugruppe vorgesehene Halbleiterspeichereinrichtungen (1), bei dem – jeweils eine Mehrzahl der Halbleiterspeichereinrichtungen (1) mittels eines Zuführungs- und Handlingsystems (2) in Testsockeln (10) einer Aufnahmeeinheit (4) angeordnet, – von den Halbleiterspeichereinrichtungen (1) Datensignale ausgegeben und – die Datensignale mittels einer Prüfvorrichtung (3) ausgewertet werden, dadurch gekennzeichnet, dass – aus einer Mehrzahl von Speicherkontrolleinheiten zur Prüfung der Halbleiterspeichereinrichtungen (1) geeignete Speicherkontrolleinheiten als Prüfsteuereinheiten (44) ausgewählt, – die Prüfsteuereinheiten (44) als Bestandteil der Prüfvorrichtung (3) vorgesehen und – die von den zu prüfenden Halbleiterspeichereinrichtungen (1) ausgegebenen Testdatensignale mittels der Prüfsteuereinheiten (44) ausgewertet werden.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass – von den Prüfsteuereinheiten (44) Prüfdaten erzeugt, – die Prüfdaten zu den Halbleiterspeichereinrichtungen (1) übertragen und in den Halbleiterspeichereinrichtungen (1) abgespeichert, – die abgespeicherten Prüfdaten von den Halbleiterspeichereinrichtungen (1) als Testdatensignale ausgegeben und – die Testdatensignale in den Prüfsteuereinheiten (44) durch Vergleich von aus den Testdatensignalen abgeleiteten Testdaten mit den jeweils korrespondierenden Prüfdaten ausgewertet werden.
Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die Prüfsteuereinheiten (44) im Innern eines Gehäuses der Aufnahmeeinheit (4) vorgesehen werden.
Verfahren nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, dass die Prüfdaten in den Prüfsteuereinheiten (44) durch ein in einem den Prüfsteuereinheiten (44) jeweils zugeordneten Speicherkontrollprogrammspeicher hinterlegtes Speicherprüfprogramm generiert und bewertet werden.
Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass – die Prüfsteuereinheiten (44) auf mit den Speicherbaugruppen im Wesentlichen baugleichen Prüfbaugruppen (43) vorgesehen, – Kontakteinrichtungen von auf den Prüfbaugruppen (43) zum Einbau von Halbleiterspeichereinrichtungen (1) vorgesehenen Einbauplätzen mit jeweils zugeordneten Kontakteinrichtungen der Testsockel (10) verbunden und – die Prüfbaugruppen (43) in der Aufnahmeeinheit (4) angeordnet werden.
Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Prüfbaugruppen (43) und das Zuführ- und Handlingsystem (2) mit einer einen Prüfablauf steuernden Datenverarbeitungsvorrichtung (31) verbunden werden und durch ein in der Datenverarbeitungsvorrichtung (31) hinterlegtes Prüfprogramm im Zuge einer Prüfung der Halbleiterspeichereinrichtungen (1) mittels des Zuführ- und Handlingssystems (2) Umgebungsparameter gemäß den Prüfspezifikationen eingestellt werden.
Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass durch von der Datenverarbeitungsvorrichtung (31) und/oder den Prüfsteuereinheiten (44) steuerbare Spannungsquellen (45) zum Betrieb der Halbleiterspeichereinrichtungen (1) erforderliche Versorgungsspannungen im Prüfverlauf gemäß den Prüfspezifikationen gesteuert werden.
Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass – ein Zeitverhalten der Prüfsteuereinheiten (44) ermittelt wird, – für eine Prüfung von jeweils einer Geschwindigkeitssortierung zugeordneten Halbleiterspeichereinrichtungen (1) unter Berücksichtigung des gemessenen Zeitverhaltens der jeweiligen Prüfsteuereinheiten (44) eine Testfrequenz ermittelt wird, bei der der Geschwindigkeitssortierung zuzuordnende Halbleiterspeichereinrichtungen (1) unter Berücksichtigung spezifizierter Abweichungen gerade noch funktionieren und – mit den Prüfsteuereinheiten (44) eine Prüfung der Halbleiterspeichereinrichtungen (1) bei der Testfrequenz durchgeführt wird.
Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass als zu prüfende Halbleiterspeichereinrichtungen (1) DRAMs mit jeweils einem Datenstrobeanschluss für ein Datenstrobesignal und mit Datenanschlüssen für zum Datenstrobesignal synchronisierte bidirektionale Datensignale vorgesehen werden.
Prüfvorrichtung zum Test von zusammen mit Speicherkontrolleinheiten zum Betrieb auf Speicherbaugruppen vorgesehenen und jeweils – einen Datenstrobeanschluss für ein Datenstrobesignal und – Datenanschlüsse für bidirektionale Datensignale aufweisenden Halbleiterspeichereinrichtungen (1), umfassend – mindestens einen Testsockel (10) zur lötfreien Aufnahme jeweils einer der Halbleiterspeichereinrichtungen (1), – ein Zuführ- und Handlingsystem (2) zum automatisierten Bestücken der Testsockel (10) mit den zu prüfenden Halbleiterspeichereinrichtungen (1), – eine eine mechanische und elektrische Schnittstelle zwischen den Testsockeln (10) und dem Zuführ- und Handlingsystem (2) vermittelnde Aufnahmeeinheit (4) und – zur Ausgabe, zum Empfang und zur Auswertung von von den Halbleiterspeichereinrichtungen (1) ausgegebenen Datensignalen geeignete Prüfsignaleinheiten, dadurch gekennzeichnet, dass als Prüfsignaleinheiten im Wesentlichen baugleich den Speicherkontrolleinheiten ausgebildete Prüfsteuereinheiten (44) vorgesehen sind.
Prüfvorrichtung nach Anspruch 10, dadurch gekennzeichnet, dass die Prüfsteuereinheiten (44) innerhalb eines Gehäuses der Aufnahmeeinheit (4) angeordnet sind.
Prüfvorrichtung nach Anspruch 11, gekennzeichnet durch mindestens eine mit einer Speicherbaugruppe im Wesentlichen kompatible und jeweils mindestens eine Prüfsteuereinheit (44) aufweisende und in der Aufnahmeeinheit (4) angeordnete Prüfbaugruppe (43) sowie Verbindungsleitungen zwischen jeweils korrespondierenden Kontakteinrichtungen von auf der Prüfbaugruppe (43) vorgesehenen Einbauplätzen für die Halbleiterspeichereinrichtungen (1) und Kontakteinrichtungen der Testsockel (10).
Prüfvorrichtung nach einem der Ansprüche 10 bis 12, gekennzeichnet durch eine über eine Grafikkartenschnittstelle (AG) mit mindestens einer der Prüfbaugruppen (43) verbundene und einen Prüfablauf steuernde Datenverarbeitungsvorrichtung (31).
Prüfvorrichtung nach Anspruch 13, gekennzeichnet durch eine zwischen der Datenverarbeitungsvorrichtung (31) und einer Mehrzahl von Prüfbaugruppen (43) angeordnete und die Grafikkartenschnittstelle (AG) der Datenverarbeitungsvorrichtung (31) vervielfachende Multiplexereinheit (41).
Prüfvorrichtung nach einem der Ansprüche 13 bis 14, dadurch gekennzeichnet, dass eine erste, der Datenverarbeitungsvorrichtung (31) zugeordnete Mutterleiterplatte (451) in der Aufnahmeeinheit (4) angeordnet ist und die Prüfbaugruppen (43) auf der ersten Mutterleiterplatte (451) in für Grafikkarten vorgesehenen Einbauplätzen angeordnet sind.
Prüfvorrichtung nach Anspruch 15, dadurch gekennzeichnet, dass in der Aufnahmeeinheit (4) mindestens eine weitere Mutterleiterplatte (452) angeordnet ist, die mit der ersten Mutterleiterplatte (451) über einen Koppelbus (46) verbunden ist.