TWI502596B - 記憶體測試方法、記憶體測試裝置及其轉接器 - Google Patents

記憶體測試方法、記憶體測試裝置及其轉接器 Download PDF

Info

Publication number
TWI502596B
TWI502596B TW101129571A TW101129571A TWI502596B TW I502596 B TWI502596 B TW I502596B TW 101129571 A TW101129571 A TW 101129571A TW 101129571 A TW101129571 A TW 101129571A TW I502596 B TWI502596 B TW I502596B
Authority
TW
Taiwan
Prior art keywords
memory module
memory
adapter
slot
control unit
Prior art date
Application number
TW101129571A
Other languages
English (en)
Other versions
TW201407625A (zh
Inventor
Ding Shiuan Ho
Funen Lo
Original Assignee
Wistron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wistron Corp filed Critical Wistron Corp
Priority to TW101129571A priority Critical patent/TWI502596B/zh
Priority to CN201210296687.9A priority patent/CN103594121B/zh
Priority to US13/911,629 priority patent/US9032262B2/en
Publication of TW201407625A publication Critical patent/TW201407625A/zh
Application granted granted Critical
Publication of TWI502596B publication Critical patent/TWI502596B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56016Apparatus features
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/02Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

記憶體測試方法、記憶體測試裝置及其轉接器
本發明係關於一種記憶體測試方法、記憶體測試裝置及其轉接器。
無論是桌上型電腦或是筆記型電腦,記憶體均是其中一個重要關鍵零件,其運作的穩定度直接影響作業系統作業時的穩定度,因此,記憶體供應商在出貨前往往必須執行一連串繁瑣的電性測試。
此外,對於桌上型電腦或筆記型電腦組裝廠而言,也必須事先進行不同記憶體配置下的電子零件相容度測試,以事先得知電腦主機在不同記憶體配置下運作是否會發生當機或其他程式錯誤,減少後續可能衍生的客訴。
傳統在進行不同記憶體配置測試時,例如同時安裝二條、四條或八條記憶體...等配置,往往需要人員在一旁插拔記憶體,以做記憶體架構更換,不僅相當耗時,也十分耗費人力,更可能因此縮短記憶體的使用壽命。
因此,傳統記憶體測試裝置具有耗時、耗費人力以及可能縮短記憶體使用壽命等問題。
有鑑於此,本發明提出一種記憶體測試裝置,用以測試一 待測電子裝置上至少一記憶體模組運作效能,所述待測電子裝置包含有一電路板,電路板上設置有至少一記憶體模組插槽,各用以供所述記憶體模組插接,所述記憶體測試裝置包含至少一轉接器以及控制單元。轉接器包含插接部、插槽及開關電路。插接部用以插接於記憶體模組插槽。插槽電性連接於插接部,用以供記憶體模組插接,並可於轉接器插接於記憶體模組插槽而電性連接時輸出一工作電壓至記憶體模組。開關電路電性連接於插接部與插槽。控制單元電性連接於轉接器之開關電路,其經由控制開關電路對所插入之記憶體模組進行開關動作。
本發明亦提出一種轉接器,用以轉接記憶體模組至一待測電子裝置之一記憶體插槽,所述轉接器包含插接部、插槽及開關電路。插接部用以插接於記憶體模組插槽。插槽電性連接於插接部,用以供記憶體模組插接外,並可於轉接器插接於所述記憶體模組插槽而電性連接時輸出一工作電壓至記憶體模組。開關電路係電性連接於插接部與插槽,其中,開關電路藉由接收一第一控制訊號以對所插入之記憶體模組進行開關動作。
當插槽所輸出之工作電壓為零或者是低於記憶體正常運作所需之電壓時,插接於所述插槽之記憶體將處於關閉狀態。當插槽所輸出之工作電壓係落在記憶體正常運作所需之電壓範圍內時,插接於所述插槽之記憶體處於開啟狀態。透過前述的工作電壓輸出控制,即可進行各種記憶體配置的切換。
綜上,本發明可經由轉接器進行各種記憶體配置的切換, 並執行記憶體測試項目,不需如習知技術般必須藉由人工插拔的方式來進行不同記憶體配置的切換。
請參照第1圖至第3圖,為本發明一具體實施例之示意圖(一)、示意圖(二)及硬體架構模塊圖,揭露一種記憶體模組測試裝置,用以測試一待測電子裝置2上之複數記憶體模組15的運作效能。待測電子裝置20例如可以是桌上型電腦、伺服器或是筆記型電腦等電子設備,基本上至少包含有一電路板21、一處理器22、一儲存裝置23,其中電路板21上設置有複數記憶體模組插槽212,各用以供一記憶體模組15插接。儲存裝置23安裝有一記憶體測試程式,而處理器22則負責執行與控制記憶體以及記憶體測試程式之運作。記憶體測試程式可對記憶體模組15執行至少一記憶體測試項目,所述記憶體測試項目係選自記憶體頻寬、記憶體及快取效能測試、記憶體讀取/寫入/拷貝速度、單一記憶體測試...等。
如第3圖所示,本發明之記憶體測試裝置1包含複數轉接器13及一控制單元19。
每一轉接器13包含插接部134、插槽136及開關電路132,其中,插接部134係用以插接於待測電子裝置2之記憶體模組插槽212,插槽136係電性連接於插接部134,其用以供記憶體模組15插接,並可於轉接器13插接於記憶體模組15而電性連接時輸出一工作電壓至插入之記憶體模組15。開關電路132係電 性連接於插接部134與插槽136。
控制單元19電性連接於各轉接器13之開關電路132。控制單元19可藉由一操作介面191(可為撥推開關、跳接器、按鍵、鍵盤或是GUI圖形使用者介面等)可程式化地用來控制開關電路132而決定各插槽136之工作電壓輸出。當插槽136所輸出之工作電壓為零或者低於記憶體模組15正常運作所需之電壓時,插接於所述插槽136之記憶體模組15將處於關閉狀態。當插槽136所輸出之工作電壓係落在記憶體模組15正常運作所需之電壓範圍內時,插接於所述插槽136之記憶體模組15將處於開啟狀態。
因此,測試操作者可以藉由操作介面191進行設定控制單元19之測試作業程序來使可程式化之控制單元19得以控制各轉接器13之開關電路132的工作電壓輸出,進而控制所有電性連接於待測電子裝置2上之記憶體模組15中受測的數量及/或順序,而改變記憶體的配置狀態。藉由本實施例,執行記憶體模組測試時,無須以手動選擇性地插拔的方式來改變記憶體的配置狀態。
在一實施態樣中,控制單元19更可經由操控開關電路132而控制各記憶體模組15之每一位元之開或關。
在一實施態樣中,控制單元19可以是一個特製且獨立的控制裝置,並包含有上述撥推開關、跳接器、按鍵、鍵盤或是GUI圖形使用者介面等之操作介面191;在另一實施態樣中,控制單元19可以是一台專用的測試電腦。
在一實施態樣中,開關電路132係為電晶體(例如MOSFET)或繼電器。
在一實施態樣中,如第2圖所示,各轉接器13更包含一連接埠138。連接埠138電性連接於開關電路132,使控制單元19得藉由一傳輸線經由連接埠138電性連接於開關電路132。
在一執行記憶體模組測試的實施態樣中,當於一記憶體配置(例如僅4條記憶體模組15呈開啟狀態)下之所有記憶體模組測試項目均測試完畢後,控制單元19輸出一重置訊號至待測電子裝置2以重新開啟待測電子裝置2。然後控制單元19經由控制轉接器13之開關電路132控制各個記憶體模組15的開啟/關閉而形成另一種記憶體配置(例如僅8條記憶體呈開啟狀態)。接著,待測電子裝置2再於新的記憶體配置狀態下進行記憶體測試。如此反覆進行,即可自動地在各種記憶體配置下完成各記憶體測試項目之測試。
請再次參照第1圖至第3圖,本發明亦提出一種轉接器,其用以轉接一記憶體模組15至一待測電子裝置2之一記憶體模組插槽212。轉接器13包含插接部134、插槽136及開關電路132。插接部134係用以插接於待測電子裝置2之記憶體模組插槽212,插槽136係電性連接於插接部134,其用以供記憶體模組15插接,並能輸出一工作電壓至記憶體模組15。開關電路132係電性連接於插接部134與插槽136。開關電路132接收一第一控制訊號以決定插槽136之工作電壓輸出。
在一實施態樣中,轉接器13更包含一連接埠138,電性連接於開關電路132,開關電路132係經由連接埠138接收所述第一控制訊號。
在一實施態樣中,開關電路132更藉由接收一第二控制訊號而決定記憶體之每一位元之開或關。
在一實施態樣中,所述第一控制訊號與第二控制訊號係由一控制單元19所輸出,控制單元19係電性連接於待測電子裝置2與開關電路132。開關電路132接收所述控制訊號而決定插槽136之工作電壓輸出。當插槽136所輸出之工作電壓為零或者低於記憶體模組15正常運作所需之電壓時,插接於插槽136之記憶體處於關閉狀態。當插槽136所輸出之工作電壓係落在記憶體模組15正常運作所需之電壓範圍內時,插接於所述插槽136之記憶體處於開啟狀態。
在一實施態樣中,所述開關電路132係為電晶體(例如MOSFET)或繼電器。
綜上,藉由前述具體實施例之說明,當欲進行不同記憶體配置下之記憶體模組測試時,不需如習知技術般必須藉由人工插拔的方式來變更記憶體配置,而是經由轉接器13控制各記憶體模組15的開啟與關閉來變更記憶體配置。此外,當於一記憶體配置下之所有記憶體測試項目均測試完畢後,控制單元19將自動輸出一重置訊號至待測電子裝置2以重新開啟待測電子裝置2,並針對下一記憶體配置進行記憶體測試。如此反覆進行,即可自 動地在各記憶體配置下完成各記憶體模組測試項目之測試。
請參照第4圖,為本發明應用前述記憶體測試裝置1之實施例所提出之一種記憶體測試方法流程圖,其用於測試一待測電子裝置上至少一記憶體模組的運作效能,所述待測電子裝置包含有一電路板,電路板上設置有至少一記憶體模組插槽,各用以供記憶體模組插接,本測試方法包含下列步驟:
步驟S01:提供由一控制單元控制之至少一轉接器。
本步驟所提供之轉接器係用以插接於待測電子裝置之記憶體模組插槽,以及用以供各個記憶體模組插接於其上。
步驟S02:插接各轉接器於各記憶體模組插槽。
本步驟係將各個轉接器插接於待測電子裝置之各記憶體模組插槽上。
步驟S03:插接各記憶體模組於各轉接器。
本步驟係將所欲測試的記憶體模組個別插接於各轉接器上。
步驟S04:控制各記憶體模組之開與關。
本步驟係由該控制單元透過各轉接器來控制插接於其上之記憶體模組的開啟與關閉。
步驟S05:執行記憶體測試項目。
本步驟係對處於開啟狀態之各記憶體模組執行至少一記憶體測試項目。記憶體模組的開啟與關閉係定義出一記憶體配置狀態,例如插接在待測電子裝置上的記憶體模組共有8條,透 過步驟S04而使其中4條處於開啟狀態,則本步驟係對處於開啟狀態之4條記憶體模組進行記憶體測試項目。當測試完4條記憶體開啟時的配置狀態後,可重複步驟S04以變更記憶體配置狀態,例如使全部8條記憶體模組均處於開啟狀態,然後再於此記憶體配置狀態下進行記憶體測試項目,直到所有可能的記憶體配置狀態都測試完畢為止。
此外,所謂記憶體配置狀態除了可以是數量上的改變外,也可以是順序上的改變。例如,同樣是4條記憶體模組15處於開啟狀態,其可以控制讓第1、3、5、7條記憶體模組15處於開啟狀態,也可以控制讓第1、2、3、4條記憶體模組15處於開啟狀態,抑或是第1、2、7、8條記憶體模組15處於開啟狀態,完全可依照測試操作者的需求進行控制。
在一實施態樣中,所述記憶體測試方法於執行各記憶體測試項目完畢後,更包含一步驟,亦即發出重置訊號至待測電子裝置而重新開啟所述待測電子裝置。此乃因為部分待測電子裝置在變更記憶體配置時必須經由重新開啟與載入作業系統的程序。在待測電子裝置重置後,各轉接器控制記憶體模組之開與關而定義出另一記憶體配置狀態,並於此配置狀態下對處於開啟狀態之各記憶體模組執行各記憶體測試項目。
在一實施態樣中,前述轉接器係如第1圖至第3圖所示,包含插接部134、插槽136及開關電路132。插接部134係用以插接於待測電子裝置20之記憶體模組插槽212,插槽136係電 性連接於插接部134,其用以供記憶體模組15插接,並能輸出一工作電壓至記憶體模組15。開關電路132係電性連接於插接部134與插槽136。開關電路132接收一第一控制訊號以決定插槽136之工作電壓輸出。因此,本方法係藉由轉接器13接收一第一控制訊號來控制各記憶體模組15的開啟與關閉;此外,本方法更藉由轉接器13接收一第二控制訊號來控制各記憶體模組15之每一位元的開啟與關閉。
綜上,藉由前述記憶體測試方法,當欲進行不同記憶體配置下之記憶體模組測試時,不需如習知技術般必須藉由人工插拔的方式來變更記憶體配置,而是經由轉接器13控制各記憶體模組的開啟與關閉來變更記憶體配置。此外,當於一記憶體配置下之所有記憶體測試項目均測試完畢後,將自動針對下一記憶體配置狀態執行各記憶體測試項目。倘若待測電子裝置必須先行重置始能進行變更記憶體配置,則本方法將於一記憶體配置下之所有記憶體測試項目均測試完畢後,自動發出一重置訊號至待測電子裝置以重新開啟待測電子裝置,然後才針對下一記憶體配置執行各記憶體測試項目。如此反覆進行,即可自動地在各記憶體配置下完成各記憶體模組測試項目之測試。
雖然本發明的技術內容已經以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神所作些許之更動與潤飾,皆應涵蓋於本發明的範疇內,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1‧‧‧記憶體測試裝置
13‧‧‧轉接器
132‧‧‧開關電路
134‧‧‧插接部
136‧‧‧插槽
138‧‧‧連接埠
15‧‧‧記憶體模組
19‧‧‧控制單元
191‧‧‧控制介面
2‧‧‧電子裝置
21‧‧‧電路板
212‧‧‧記憶體模組插槽
22‧‧‧處理器
23‧‧‧儲存裝置
第1圖為本發明一具體實施例之示意圖(一)。
第2圖為本發明一具體實施例之示意圖(二)。
第3圖為本發明一具體實施例之硬體架構模塊圖。
第4圖為本發明之記憶體模組測試方法流程圖。
1‧‧‧記憶體測試裝置
13‧‧‧轉接器
132‧‧‧開關電路
134‧‧‧插接部
136‧‧‧插槽
138‧‧‧連接埠
15‧‧‧記憶體模組
19‧‧‧控制單元
2‧‧‧電子裝置
212‧‧‧記憶體模組插槽
21‧‧‧電路板
22‧‧‧處理器
23‧‧‧儲存裝置

Claims (18)

  1. 一種記憶體模組測試裝置,用以測試一待測電子裝置上至少一記憶體模組運作效能,該待測電子裝置包含有一電路板,該電路板上設置有至少一記憶體模組插槽,各用以供所述記憶體模組插接,包含有:至少一轉接器,包含:一插接部,用以插接於該記憶體模組插槽;一插槽,電性連接於該插接部,該插槽用以供該記憶體模組插接,並可於該轉接器插接於該記憶體模組插槽而電性連接時輸出一工作電壓至該記憶體模組;及一開關電路,電性連接於該插接部與該插槽;一控制單元,電性連接於該轉接器之該開關電路,該控制單元經由控制該開關電路控制各該記憶體模組之每一位元之開或關。
  2. 如請求項1所述之記憶體模組測試裝置,其中,該控制單元係可程式化。
  3. 如請求項1所述之記憶體模組測試裝置,其中,該控制單元包含一操作介面,用以對該控制單元進行測試作業程序之設定。
  4. 如請求項1所述之記憶體模組測試裝置,其中,該待測電子裝置更包含安裝有一記憶體測試程式之儲存裝置,該記憶體測試程式可對該記憶體模組執行至少一記憶體測試項目。
  5. 如請求項1所述之記憶體模組測試裝置,其中,該控制單元經由 控制該開關電路控制該些記憶體中受測的數量及/或順序。
  6. 如請求項1所述之記憶體模組測試裝置,其中,該控制單元經由控制該開關電路對所插入之該記憶體模組進行開關動作。
  7. 如請求項1所述之記憶體模組測試裝置,其中,各該轉接器更包含一連接埠,電性連接於該開關電路,該控制單元係經由該連接埠電性連接於該開關電路。
  8. 如請求項1所述之記憶體模組測試裝置,其中,當於一記憶體配置下之測試完畢後,該控制單元輸出一重置訊號至該待測電子裝置而重新開啟該待測電子裝置。
  9. 一種轉接器,用以轉接一記憶體模組至一待測電子裝置之一記憶體模組插槽,該轉接器包含:一插接部,用以插接於該記憶體模組插槽;一插槽,電性連接於該插接部,該插槽用以供該記憶體模組插接,並可於該轉接器插接於所述記憶體模組插槽而電性連接時輸出一工作電壓至該記憶體模組;及一開關電路,電性連接於該插接部與該插槽;其中,該開關電路接收一第二控制訊號以控制該記憶體模組之每一位元之開或關。
  10. 如請求項9所述之轉接器,更包含一連接埠,電性連接於該開關電路,該開關電路經由該連接埠接收該第一控制訊號。
  11. 如請求項9所述之轉接器,其中,該開關電路更接收一第一控制訊號以對所插入之該記憶體模組進行開關動作。
  12. 如請求項11所述之轉接器,其中,該第一控制訊號與該第二控制訊號係由一控制單元所輸出,該控制單元係電性連接於該待測電子裝置與該開關電路。
  13. 如請求項9所述之轉接器,其中,該開關電路係選自電晶體或繼電器。
  14. 一種記憶體模組測試方法,用以測試一待測電子裝置上至少一記憶體模組運作效能,該待測電子裝置包含有一電路板,該電路板上設置有至少一記憶體模組插槽,各用以供該記憶體模組插接,包含:提供由一控制單元控制之至少一轉接器,該轉接器一端用以插接於該記憶體模組插槽,另一端用以供各該記憶體模組插接;插接各該轉接器該一端於各該記憶體模組插槽;插接各該記憶體模組於各該轉接器之該另一端;以該控制單元藉該轉接器控制各該記憶體模組之每一位元之開與關;及對各該記憶體模組執行至少一記憶體測試項目。
  15. 如請求項14所述之記憶體模組測試方法,其中,各該轉接器係藉由接收該控制單元所發出之一第一控制訊號以控制各該記憶體模組之開與關。
  16. 如請求項14所述之記憶體模組測試方法,其中,各該轉接器係藉由接收該控制單元所發出之一第二控制訊號以控制各該記憶體模組之每一位元之開與關。
  17. 如請求項14所述之記憶體模組測試方法,其中,各該轉接器包含:一插接部,用以插接於該記憶體插槽;一插槽,電性連接於該插接部,用以供該記憶體模組插接,並可於該轉接器插接於所述記憶體模組插槽而電性連接時輸出一工作電壓至該記憶體;及一開關電路,電性連接於該插接部與該插槽,可接收該控制單元所發出之一控制訊號而控制各該記憶體模組或其每一位元之開與關。
  18. 一種記憶體模組測試方法,用以測試一待測電子裝置上至少一記憶體模組運作效能,該待測電子裝置包含有一電路板,該電路板上設置有至少一記憶體模組插槽,各用以供該記憶體模組插接,包含:提供由一控制單元控制之至少一轉接器,該轉接器一端用以插接於該記憶體模組插槽,另一端用以供各該記憶體模組插接;插接各該轉接器該一端於各該記憶體模組插槽;插接各該記憶體模組於各該轉接器之該另一端;以該控制單元藉由該轉接器控制各該記憶體模組之開與關以定義一第一記憶體配置狀態,且藉由該轉接器控制各該記憶體模組之每一位元之開與關;對各該記憶體模組執行至少一記憶體測試項目;發出一重置訊號至該待測電子裝置以重新開啟該待測電子 裝置;以該控制單元藉由該轉接器控制各該記憶體模組之開與關以定義一第二記憶體配置狀態,且藉由該轉接器控制各該記憶體模組之每一位元之開與關;及於該第二記憶體配置狀態下對處於開啟狀態之各該記憶體模組執行各該記憶體測試項目。
TW101129571A 2012-08-15 2012-08-15 記憶體測試方法、記憶體測試裝置及其轉接器 TWI502596B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101129571A TWI502596B (zh) 2012-08-15 2012-08-15 記憶體測試方法、記憶體測試裝置及其轉接器
CN201210296687.9A CN103594121B (zh) 2012-08-15 2012-08-20 存储器测试方法、存储器测试装置及其转接器
US13/911,629 US9032262B2 (en) 2012-08-15 2013-06-06 Memory test method, memory test device, and adapter thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101129571A TWI502596B (zh) 2012-08-15 2012-08-15 記憶體測試方法、記憶體測試裝置及其轉接器

Publications (2)

Publication Number Publication Date
TW201407625A TW201407625A (zh) 2014-02-16
TWI502596B true TWI502596B (zh) 2015-10-01

Family

ID=50084222

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101129571A TWI502596B (zh) 2012-08-15 2012-08-15 記憶體測試方法、記憶體測試裝置及其轉接器

Country Status (3)

Country Link
US (1) US9032262B2 (zh)
CN (1) CN103594121B (zh)
TW (1) TWI502596B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI787677B (zh) * 2020-11-06 2022-12-21 潤昇系統測試股份有限公司 記憶體測試裝置以及記憶體測試方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104461910B (zh) * 2015-01-07 2018-07-17 浪潮(北京)电子信息产业有限公司 一种实现自动测试的装置及方法
CN108627195A (zh) * 2018-08-17 2018-10-09 深圳市金邦科技发展有限公司 一种对记忆体模组进行检测的智能检测方法及智能检测系统
CN111223518B (zh) * 2018-11-27 2021-08-20 中电海康集团有限公司 用于阻性存储单元的测试结构及耐久性测试方法
CN110459260B (zh) * 2019-07-05 2021-02-26 深圳市金泰克半导体有限公司 自动测试切换装置、方法和系统
CN113450865B (zh) * 2020-03-26 2022-05-20 长鑫存储技术有限公司 存储器测试系统及其测试方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI278639B (en) * 2005-12-01 2007-04-11 Inventec Corp Memory test tool
TWM329174U (en) * 2007-08-20 2008-03-21 Tmsc Technologies Inc Chip testing apparatus

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351827B1 (en) * 1998-04-08 2002-02-26 Kingston Technology Co. Voltage and clock margin testing of memory-modules using an adapter board mounted to a PC motherboard
DE10126591B4 (de) * 2001-05-31 2016-01-14 Polaris Innovations Ltd. Testvorrichtung für dynamische Speichermodule
US6985819B2 (en) * 2001-08-15 2006-01-10 Spx Corporation DMM module for portable electronic device
TW564945U (en) * 2002-10-18 2003-12-01 Chipmos Technologies Bermuda Adapter for test machine of memory module
DE10319516A1 (de) * 2003-04-30 2004-12-09 Infineon Technologies Ag Prüfverfahren und Prüfvorrichtung für Hochgeschwindigkeits-Halbleiterspeichereinrichtungen
US7272774B2 (en) * 2004-04-16 2007-09-18 Kingston Technology Corp. Extender card for testing error-correction-code (ECC) storage area on memory modules
US7529864B2 (en) * 2004-11-09 2009-05-05 International Business Machines Corporation Method and system for testing remote I/O functionality
US7478290B2 (en) * 2006-07-24 2009-01-13 Kingston Technology Corp. Testing DRAM chips with a PC motherboard attached to a chip handler by a solder-side adaptor board with an advanced-memory buffer (AMB)
US8595575B2 (en) * 2010-12-30 2013-11-26 Hynix Semiconductor Inc. Semiconductor memory device, test circuit, and test operation method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI278639B (en) * 2005-12-01 2007-04-11 Inventec Corp Memory test tool
TWM329174U (en) * 2007-08-20 2008-03-21 Tmsc Technologies Inc Chip testing apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI787677B (zh) * 2020-11-06 2022-12-21 潤昇系統測試股份有限公司 記憶體測試裝置以及記憶體測試方法

Also Published As

Publication number Publication date
CN103594121B (zh) 2016-08-03
US20140053032A1 (en) 2014-02-20
TW201407625A (zh) 2014-02-16
CN103594121A (zh) 2014-02-19
US9032262B2 (en) 2015-05-12

Similar Documents

Publication Publication Date Title
TWI502596B (zh) 記憶體測試方法、記憶體測試裝置及其轉接器
KR102100533B1 (ko) Fpga 블록 내에 패킷 형성을 위한 가속을 갖는 시험기
KR102043487B1 (ko) 독립적으로 다수의 dut를 시험하기 위한 다수의 fpga 기반 하드웨어 가속기 블록을 갖는 시험 아키텍처
JP2015025805A (ja) テストスライスとトレイとの間の高速テスタ通信インターフェイス
KR20140112135A (ko) 디바이스 인터페이스 보드의 반도체 소자 및 이를 이용한 테스트 시스템
BR102015014593B1 (pt) Sistema em chip
JP2021071460A (ja) 自動回路基板試験システム及びその試験方法
CN104572385B (zh) 存储器故障检测系统及方法
TWI510798B (zh) 通用型測試平台及其測試方法
CN111881074B (zh) 电子系统、主机端装置及控制方法
US6901541B2 (en) Memory testing method and apparatus
US20070101200A1 (en) Methods and systems for eliminating test system reboots between functional tests of host adapter boards
US7168029B2 (en) Method for testing a universal serial bus host controller
US20150285855A1 (en) System with dual function load board
CN217787754U (zh) 自动化测试装置及系统
KR102659286B1 (ko) 반도체 특성 측정을 위한 스위칭 매트릭스 시스템 및 그 조작 방법
TWI709851B (zh) Usb連接埠測試系統及動態測試usb連接埠之方法
CN111061677B (zh) Fpga配置方法、装置以及fpga器件
CN116148627A (zh) 电路板中PCIe CEM连接接口的检测系统及其方法
JP2022076479A (ja) 高速入出力マージン試験のためのシステム、方法及び装置
CN102455959A (zh) 多片适配卡测试方法
CN110489280B (zh) Usb连接端口测试系统及动态测试usb连接端口的方法
TWI704361B (zh) 自動化電路板測試系統及其方法
US11933842B2 (en) Board adapter device, test method, system, apparatus, and device, and storage medium
CN114301807B (zh) 一种双系同步网线故障测试装置及方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees