CN103594121B - 存储器测试方法、存储器测试装置及其转接器 - Google Patents

存储器测试方法、存储器测试装置及其转接器 Download PDF

Info

Publication number
CN103594121B
CN103594121B CN201210296687.9A CN201210296687A CN103594121B CN 103594121 B CN103594121 B CN 103594121B CN 201210296687 A CN201210296687 A CN 201210296687A CN 103594121 B CN103594121 B CN 103594121B
Authority
CN
China
Prior art keywords
memory module
adapter
slot
test
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210296687.9A
Other languages
English (en)
Other versions
CN103594121A (zh
Inventor
何定轩
罗富仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wistron Corp
Original Assignee
Wistron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wistron Corp filed Critical Wistron Corp
Publication of CN103594121A publication Critical patent/CN103594121A/zh
Application granted granted Critical
Publication of CN103594121B publication Critical patent/CN103594121B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56016—Apparatus features
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明提出一种存储器测试方法、存储器测试装置及其转接器，用以测试一待测电子装置上至少一存储器模块运作效能。存储器测试装置包括至少一转接器及控制单元。转接器包括插接部、插槽及开关电路。插接部是用以插接于待测电子装置的存储器模块插槽。插槽电连接于插接部，用以供存储器模块插接，并可于转接器插接于所述存储器模块插槽而电连接时输出一工作电压至存储器模块。开关电路电连接于插接部与插槽。控制单元电连接于各转接器的开关电路，经由控制开关电路对所插入的存储器模块进行开关动作。

Description

存储器测试方法、存储器测试装置及其转接器
技术领域
本发明是关于一种存储器测试方法、存储器测试装置及其转接器。
背景技术
无论是桌上型电脑或是笔记本电脑，存储器均是其中一个重要关键零件，其运作的稳定度直接影响操作系统作业时的稳定度，因此，存储器供应商在出货前往往必须执行一连串繁琐的电性测试。
此外，对于桌上型电脑或笔记本电脑组装厂而言，也必须事先进行不同存储器配置下的电子零件相容度测试，以事先得知电脑主机在不同存储器配置下运作是否会发生当机或其他程序错误，减少后续可能衍生的客诉。
传统在进行不同存储器配置测试时，例如同时安装二条、四条或八条存储器等配置，往往需要人员在一旁插拔存储器，以做存储器架构更换，不仅相当耗时，也十分耗费人力，更可能因此缩短存储器的使用寿命。
因此，传统存储器测试装置具有耗时、耗费人力以及可能缩短存储器使用寿命等问题。
发明内容
有鉴于此，本发明提出一种存储器测试装置，用以测试一待测电子装置上至少一存储器模块运作效能，所述待测电子装置包括有一电路板，电路板上设置有至少一存储器模块插槽，各用以供所述存储器模块插接，所述存储器测试装置包括至少一转接器以及控制单元。转接器包括插接部、插槽及开关电路。插接部用以插接于存储器模块插槽。插槽电连接于插接部，用以供存储器模块插接，并可于转接器插接于存储器模块插槽而电连接时输出一工作电压至存储器模块。开关电路电连接于插接部与插槽。控制单元电连接于转接器的开关电路，其经由控制开关电路对所插入的存储器模块进行开关动作。
本发明亦提出一种转接器，用以转接存储器模块至一待测电子装置的一存储器插槽，所述转接器包括插接部、插槽及开关电路。插接部用以插接于存储器模块插槽。插槽电连接于插接部，用以供存储器模块插接外，并可于转接器插接于所述存储器模块插槽而电连接时输出一工作电压至存储器模块。开关电路是电连接于插接部与插槽，其中，开关电路通过接收一第一控制信号以对所插入的存储器模块进行开关动作。
当插槽所输出的工作电压为零或者是低于存储器正常运作所需的电压时，插接于所述插槽的存储器将处于关闭状态。当插槽所输出的工作电压是落在存储器正常运作所需的电压范围内时，插接于所述插槽的存储器处于开启状态。通过前述的工作电压输出控制，即可进行各种存储器配置的切换。
综上，本发明可经由转接器进行各种存储器配置的切换，并执行存储器测试项目，不需如现有技术般必须通过人工插拔的方式来进行不同存储器配置的切换。
附图说明
图1为本发明一具体实施例的示意图（一）。
图2为本发明一具体实施例的示意图（二）。
图3为本发明一具体实施例的硬件架构模块图。
图4为本发明的存储器模块测试方法流程图。
附图标号：
1存储器测试装置
13转接器
132开关电路
134插接部
136插槽
138连接端口
15存储器模块
19控制单元
191控制接口
2电子装置
21电路板
212存储器模块插槽
22处理器
23储存装置
具体实施方式
请参照图1、图2至图3，为本发明一具体实施例的示意图（一）、示意图（二）及硬件架构模块图，揭露一种存储器模块测试装置，用以测试一待测电子装置2上的多个存储器模块15的运作效能。待测电子装置20例如可以是桌上型电脑、服务器或是笔记本电脑等电子设备，基本上至少包括有一电路板21、一处理器22、一储存装置23，其中电路板21上设置有多个存储器模块插槽212，各用以供一存储器模块15插接。储存装置23安装有一存储器测试程序，而处理器22则负责执行与控制存储器以及存储器测试程序的运作。存储器测试程序可对存储器模块15执行至少一存储器测试项目，所述存储器测试项目是选自存储器频宽、存储器及快取效能测试、存储器读取/写入/拷贝速度、单一存储器测试等。
如图3所示，本发明的存储器测试装置1包括多个转接器13及一控制单元19。
每一转接器13包括插接部134、插槽136及开关电路132，其中，插接部134是用以插接于待测电子装置2的存储器模块插槽212，插槽136是电连接于插接部134，其用以供存储器模块15插接，并可于转接器13插接于存储器模块15而电连接时输出一工作电压至插入的存储器模块15。开关电路132是电连接于插接部134与插槽136。
控制单元19电连接于各转接器13的开关电路132。控制单元19可通过一操作接口191（可为拨推开关、跳接器、按键、键盘或是GUI图形使用者接口等）可程序化地用来控制开关电路132而决定各插槽136的工作电压输出。当插槽136所输出的工作电压为零或者低于存储器模块15正常运作所需的电压时，插接于所述插槽136的存储器模块15将处于关闭状态。当插槽136所输出的工作电压是落在存储器模块15正常运作所需的电压范围内时，插接于所述插槽136的存储器模块15将处于开启状态。
因此，测试操作者可以通过操作接口191进行设定控制单元19的测试作业程序来使可程序化的控制单元19得以控制各转接器13的开关电路132的工作电压输出，进而控制所有电连接于待测电子装置2上的存储器模块15中受测的数量及/或顺序，而改变存储器的配置状态。通过本实施例，执行存储器模块测试时，无须以手动选择性地插拔的方式来改变存储器的配置状态。
在一实施态样中，控制单元19更可经由操控开关电路132而控制各存储器模块15的每一位的开或关。
在一实施态样中，控制单元19可以是一个特制且独立的控制装置，并包括有上述拨推开关、跳接器、按键、键盘或是GUI图形使用者接口等的操作接口191；在另一实施态样中，控制单元19可以是一台专用的测试电脑。
在一实施态样中，开关电路132是为晶体管（例如MOSFET）或继电器。
在一实施态样中，如图2所示，各转接器13更包括一连接端口138。连接端口138电连接于开关电路132，使控制单元19得通过一传输线经由连接端口138电连接于开关电路132。
在一执行存储器模块测试的实施态样中，当于一存储器配置（例如仅4条存储器模块15呈开启状态）下的所有存储器模块测试项目均测试完毕后，控制单元19输出一重置信号至待测电子装置2以重新开启待测电子装置2。然后控制单元19经由控制转接器13的开关电路132控制各个存储器模块15的开启/关闭而形成另一种存储器配置（例如仅8条存储器呈开启状态）。接着，待测电子装置2再于新的存储器配置状态下进行存储器测试。如此反复进行，即可自动地在各种存储器配置下完成各存储器测试项目的测试。
请再次参照图1至图3，本发明亦提出一种转接器，其用以转接一存储器模块15至一待测电子装置2的一存储器模块插槽212。转接器13包括插接部134、插槽136及开关电路132。插接部134是用以插接于待测电子装置2的存储器模块插槽212，插槽136是电连接于插接部134，其用以供存储器模块15插接，并能输出一工作电压至存储器模块15。开关电路132是电连接于插接部134与插槽136。开关电路132接收一第一控制信号以决定插槽136的工作电压输出。
在一实施态样中，转接器13更包括一连接端口138，电连接于开关电路132，开关电路132是经由连接端口138接收所述第一控制信号。
在一实施态样中，开关电路132更通过接收一第二控制信号而决定存储器的每一位的开或关。
在一实施态样中，所述第一控制信号与第二控制信号是由一控制单元19所输出，控制单元19是电连接于待测电子装置2与开关电路132。开关电路132接收所述控制信号而决定插槽136的工作电压输出。当插槽136所输出的工作电压为零或者低于存储器模块15正常运作所需的电压时，插接于插槽136的存储器处于关闭状态。当插槽136所输出的工作电压是落在存储器模块15正常运作所需的电压范围内时，插接于所述插槽136的存储器处于开启状态。
在一实施态样中，所述开关电路132是为晶体管（例如MOSFET）或继电器。
综上，通过前述具体实施例的说明，当欲进行不同存储器配置下的存储器模块测试时，不需如现有技术般必须通过人工插拔的方式来变更存储器配置，而是经由转接器13控制各存储器模块15的开启与关闭来变更存储器配置。此外，当于一存储器配置下的所有存储器测试项目均测试完毕后，控制单元19将自动输出一重置信号至待测电子装置2以重新开启待测电子装置2，并针对下一存储器配置进行存储器测试。如此反复进行，即可自动地在各存储器配置下完成各存储器模块测试项目的测试。
请参照图4，为本发明应用前述存储器测试装置1的实施例所提出的一种存储器测试方法流程图，其用于测试一待测电子装置上至少一存储器模块的运作效能，所述待测电子装置包括有一电路板，电路板上设置有至少一存储器模块插槽，各用以供存储器模块插接，本测试方法包括下列步骤：
步骤S01：提供由一控制单元控制的至少一转接器。
本步骤所提供的转接器是用以插接于待测电子装置的存储器模块插槽，以及用以供各个存储器模块插接于其上。
步骤S02：插接各转接器于各存储器模块插槽。
本步骤是将各个转接器插接于待测电子装置的各存储器模块插槽上。
步骤S03：插接各存储器模块于各转接器。
本步骤是将所欲测试的存储器模块个别插接于各转接器上。
步骤S04：控制各存储器模块的开与关。
本步骤是由该控制单元通过各转接器来控制插接于其上的存储器模块的开启与关闭。
步骤S05：执行存储器测试项目。
本步骤是对处于开启状态的各存储器模块执行至少一存储器测试项目。存储器模块的开启与关闭是定义出一存储器配置状态，例如插接在待测电子装置上的存储器模块共有8条，通过步骤S04而使其中4条处于开启状态，则本步骤是对处于开启状态的4条存储器模块进行存储器测试项目。当测试完4条存储器开启时的配置状态后，可重复步骤S04以变更存储器配置状态，例如使全部8条存储器模块均处于开启状态，然后再于此存储器配置状态下进行存储器测试项目，直到所有可能的存储器配置状态都测试完毕为止。
此外，所谓存储器配置状态除了可以是数量上的改变外，也可以是顺序上的改变。例如，同样是4条存储器模块15处于开启状态，其可以控制让第1、3、5、7条存储器模块15处于开启状态，也可以控制让第1、2、3、4条存储器模块15处于开启状态，抑或是第1、2、7、8条存储器模块15处于开启状态，完全可依照测试操作者的需求进行控制。
在一实施态样中，所述存储器测试方法于执行各存储器测试项目完毕后，更包括一步骤，亦即发出重置信号至待测电子装置而重新开启所述待测电子装置。此乃因为部分待测电子装置在变更存储器配置时必须经由重新开启与载入操作系统的程序。在待测电子装置重置后，各转接器控制存储器模块的开与关而定义出另一存储器配置状态，并于此配置状态下对处于开启状态的各存储器模块执行各存储器测试项目。
在一实施态样中，前述转接器是如图1至图3所示，包括插接部134、插槽136及开关电路132。插接部134是用以插接于待测电子装置20的存储器模块插槽212，插槽136是电连接于插接部134，其用以供存储器模块15插接，并能输出一工作电压至存储器模块15。开关电路132是电连接于插接部134与插槽136。开关电路132接收一第一控制信号以决定插槽136的工作电压输出。因此，本方法是通过转接器13接收一第一控制信号来控制各存储器模块15的开启与关闭；此外，本方法更通过转接器13接收一第二控制信号来控制各存储器模块15的每一位的开启与关闭。
综上，通过前述存储器测试方法，当欲进行不同存储器配置下的存储器模块测试时，不需如现有技术般必须通过人工插拔的方式来变更存储器配置，而是经由转接器13控制各存储器模块的开启与关闭来变更存储器配置。此外，当于一存储器配置下的所有存储器测试项目均测试完毕后，将自动针对下一存储器配置状态执行各存储器测试项目。倘若待测电子装置必须先行重置始能进行变更存储器配置，则本方法将于一存储器配置下的所有存储器测试项目均测试完毕后，自动发出一重置信号至待测电子装置以重新开启待测电子装置，然后才针对下一存储器配置执行各存储器测试项目。如此反复进行，即可自动地在各存储器配置下完成各存储器模块测试项目的测试。
虽然本发明的技术内容已经以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神所作些许的更动与润饰，皆应涵盖于本发明的范畴内，因此本发明的保护范围当视权利要求所界定为准。

Claims (18)

1.一种存储器模块测试装置，其特征在于，用以测试一待测电子装置上至少一存储器模块运作效能，所述待测电子装置包括有一电路板，所述电路板上设置有至少一存储器模块插槽，各用以供所述存储器模块插接，所述存储器模块测试装置包括有：
至少一转接器，包括：
一插接部，用以插接于所述存储器模块插槽；
一插槽，电连接于所述插接部，所述插槽用以供所述存储器模块插接，并可于所述转接器插接于所述存储器模块插槽而电连接时输出一工作电压至所述存储器模块；及
一开关电路，电连接于所述插接部与所述插槽；
一控制单元，电连接于所述转接器的所述开关电路，所述控制单元经由控制所述开关电路控制各所述存储器模块的每一位的开或关。
2.如权利要求1所述的存储器模块测试装置，其特征在于，所述控制单元是可程序化。
3.如权利要求1所述的存储器模块测试装置，其特征在于，所述控制单元包括一操作接口，用以对所述控制单元进行测试作业程序的设定。
4.如权利要求1所述的存储器模块测试装置，其特征在于，所述待测电子装置更包括安装有一存储器测试程序的储存装置，所述存储器测试程序可对所述存储器模块执行至少一存储器测试项目。
5.如权利要求1所述的存储器模块测试装置，其特征在于，所述控制单元经由控制所述开关电路控制多个所述存储器模块中受测的数量及/或顺序。
6.如权利要求1所述的存储器模块测试装置，其特征在于，所述控制单元经由控制所述开关电路对所插入的所述存储器模块进行开关动作。
7.如权利要求1所述的存储器模块测试装置，其特征在于，各所述转接器更包括一连接端口，电连接于所述开关电路，所述控制单元是经由所述连接端口电连接于所述开关电路。
8.如权利要求1所述的存储器模块测试装置，其特征在于，当于一存储器配置下的测试完毕后，所述控制单元输出一重置信号至所述待测电子装置而重新开启所述待测电子装置。
9.一种转接器，其特征在于，用以转接一存储器模块至一待测电子装置的一存储器模块插槽，所述转接器包括：
一插接部，用以插接于所述存储器模块插槽；
一插槽，电连接于所述插接部，所述插槽用以供所述存储器模块插接，并可于所述转接器插接于所述存储器模块插槽而电连接时输出一工作电压至所述存储器模块；及
一开关电路，电连接于所述插接部与所述插槽；
其中，所述开关电路更接收一第二控制信号以控制所述存储器模块的每一位的开或关。
10.如权利要求9所述的转接器，其特征在于，所述转接器更包括一连接端口，电连接于所述开关电路，所述开关电路经由所述连接端口接收第一控制信号。
11.如权利要求9所述的转接器，其特征在于，所述开关电路接收一第一控制信号以对所插入的存储器模块进行开关动作。
12.如权利要求11所述的转接器，其特征在于，所述第一控制信号与所述第二控制信号是由一控制单元所输出，所述控制单元是电连接于所述待测电子装置与所述开关电路。
13.如权利要求9所述的转接器，其特征在于，所述开关电路是选自晶体管或继电器。
14.一种存储器模块测试方法，其特征在于，用以测试一待测电子装置上至少一存储器模块运作效能，所述待测电子装置包括有一电路板，所述电路板上设置有至少一存储器模块插槽，各用以供所述存储器模块插接，包括：
提供由一控制单元控制的至少一转接器，所述转接器一端用以插接于所述存储器模块插槽，另一端用以供各所述存储器模块插接；
插接各所述转接器所述一端于各所述存储器模块插槽；
插接各所述存储器模块于各所述转接器的所述另一端；
以所述控制单元藉所述转接器控制各所述存储器模块的每一位的开与关；及
对各所述存储器模块执行至少一存储器测试项目。
15.如权利要求14所述的存储器模块测试方法，其特征在于，各所述转接器是通过接收所述控制单元所发出的一第一控制信号以控制各所述存储器模块的开与关。
16.如权利要求14所述的存储器模块测试方法，其特征在于，各所述转接器是通过接收所述控制单元所发出的一第二控制信号以控制各所述存储器模块的每一位的开与关。
17.如权利要求14所述的存储器模块测试方法，其特征在于，各所述转接器包括：
一插接部，用以插接于所述存储器插槽；
一插槽，电连接于所述插接部，用以供所述存储器模块插接，并可于所述转接器插接于所述存储器模块插槽而电连接时输出一工作电压至所述存储器；及
一开关电路，电连接于所述插接部与所述插槽，可接收所述控制单元所发出的一控制信号而控制各所述存储器模块或其每一位的开与关。
18.一种存储器模块测试方法，其特征在于，用以测试一待测电子装置上至少一存储器模块运作效能，所述待测电子装置包括有一电路板，所述电路板上设置有至少一存储器模块插槽，各用以供所述存储器模块插接，包括：
提供由一控制单元控制的至少一转接器，所述转接器一端用以插接于所述存储器模块插槽，另一端用以供各所述存储器模块插接；
插接各所述转接器所述一端于各所述存储器模块插槽；
插接各所述存储器模块于各所述转接器的所述另一端；
以所述控制单元藉所述转接器控制各所述存储器模块的开与关；及
对各所述存储器模块执行至少一存储器测试项目；
发出一重置信号至所述待测电子装置以重新开启所述待测电子装置；
所述存储器模块的开启与关闭定义一第一存储器配置状态，于发出所述重置信号后，更包括：各所述转接器控制各所述存储器模块的开与关以定义一第二存储器配置状态；及，于所述第二存储器配置状态下对处于开启状态的各所述存储器模块执行各所述存储器测试项目。
CN201210296687.9A 2012-08-15 2012-08-20 存储器测试方法、存储器测试装置及其转接器 Expired - Fee Related CN103594121B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101129571A TWI502596B (zh) 2012-08-15 2012-08-15 記憶體測試方法、記憶體測試裝置及其轉接器
TW101129571 2012-08-15

Publications (2)

Publication Number Publication Date
CN103594121A CN103594121A (zh) 2014-02-19
CN103594121B true CN103594121B (zh) 2016-08-03

Family

ID=50084222

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210296687.9A Expired - Fee Related CN103594121B (zh) 2012-08-15 2012-08-20 存储器测试方法、存储器测试装置及其转接器

Country Status (3)

Country Link
US (1) US9032262B2 (zh)
CN (1) CN103594121B (zh)
TW (1) TWI502596B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104461910B (zh) * 2015-01-07 2018-07-17 浪潮(北京)电子信息产业有限公司 一种实现自动测试的装置及方法
CN108627195A (zh) * 2018-08-17 2018-10-09 深圳市金邦科技发展有限公司 一种对记忆体模组进行检测的智能检测方法及智能检测系统
CN111223518B (zh) * 2018-11-27 2021-08-20 中电海康集团有限公司 用于阻性存储单元的测试结构及耐久性测试方法
CN110459260B (zh) * 2019-07-05 2021-02-26 深圳市金泰克半导体有限公司 自动测试切换装置、方法和系统
CN113450865B (zh) * 2020-03-26 2022-05-20 长鑫存储技术有限公司 存储器测试系统及其测试方法
CN112382333A (zh) * 2020-11-06 2021-02-19 润昇系统测试(深圳)有限公司 内存测试装置以及内存测试方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW564945U (en) * 2002-10-18 2003-12-01 Chipmos Technologies Bermuda Adapter for test machine of memory module
CN102568612A (zh) * 2010-12-30 2012-07-11 海力士半导体有限公司 半导体存储器件、测试电路及其测试方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351827B1 (en) * 1998-04-08 2002-02-26 Kingston Technology Co. Voltage and clock margin testing of memory-modules using an adapter board mounted to a PC motherboard
DE10126591B4 (de) * 2001-05-31 2016-01-14 Polaris Innovations Ltd. Testvorrichtung für dynamische Speichermodule
US6985819B2 (en) * 2001-08-15 2006-01-10 Spx Corporation DMM module for portable electronic device
DE10319516A1 (de) * 2003-04-30 2004-12-09 Infineon Technologies Ag Prüfverfahren und Prüfvorrichtung für Hochgeschwindigkeits-Halbleiterspeichereinrichtungen
US7272774B2 (en) * 2004-04-16 2007-09-18 Kingston Technology Corp. Extender card for testing error-correction-code (ECC) storage area on memory modules
US7529864B2 (en) * 2004-11-09 2009-05-05 International Business Machines Corporation Method and system for testing remote I/O functionality
TWI278639B (en) * 2005-12-01 2007-04-11 Inventec Corp Memory test tool
US7478290B2 (en) * 2006-07-24 2009-01-13 Kingston Technology Corp. Testing DRAM chips with a PC motherboard attached to a chip handler by a solder-side adaptor board with an advanced-memory buffer (AMB)
TWM329174U (en) * 2007-08-20 2008-03-21 Tmsc Technologies Inc Chip testing apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW564945U (en) * 2002-10-18 2003-12-01 Chipmos Technologies Bermuda Adapter for test machine of memory module
CN102568612A (zh) * 2010-12-30 2012-07-11 海力士半导体有限公司 半导体存储器件、测试电路及其测试方法

Also Published As

Publication number Publication date
TWI502596B (zh) 2015-10-01
US9032262B2 (en) 2015-05-12
CN103594121A (zh) 2014-02-19
TW201407625A (zh) 2014-02-16
US20140053032A1 (en) 2014-02-20

Similar Documents

Publication Publication Date Title
CN103594121B (zh) 存储器测试方法、存储器测试装置及其转接器
US11002787B2 (en) Scalable platform for system level testing
KR102477909B1 (ko) 테스트 시스템 및 방법
CN105144114B (zh) Fpga块具有混合协议引擎的测试器
US9810729B2 (en) Tester with acceleration for packet building within a FPGA block
US10162007B2 (en) Test architecture having multiple FPGA based hardware accelerator blocks for testing multiple DUTs independently
US20180196103A1 (en) Test architecture with an fpga based test board to simulate a dut or end-point
US10161993B2 (en) Tester with acceleration on memory and acceleration for automatic pattern generation within a FPGA block
KR101789848B1 (ko) 가변 병렬성 및 펌웨어 업그레이드 기능을 갖는 유연한 저장 인터페이스 테스터
KR102364055B1 (ko) 자동 회로기판 테스트 시스템 및 이에 응용되는 자동 회로기판 테스트 방법
CN109885434B (zh) 一种FPGA高速SerDes接口的集成测试系统及方法
CN114328223A (zh) 一种信息测试方法、装置、设备及存储介质
CN102253845A (zh) 服务器系统
CN106685588B (zh) 一种适配器、数据传输系统及方法
CN107850890B (zh) 在工业控制和自动化系统中基于远程终端单元操作便携式存储介质的方法和系统
US8984303B2 (en) System for automating storage device swaps and/or replacements
CN111061677B (zh) Fpga配置方法、装置以及fpga器件
CN112874811A (zh) 一种分布式飞机原位测试系统及方法
CN102455959A (zh) 多片适配卡测试方法
CN102289381A (zh) 一种可编程逻辑器件的升级方法及系统
CN107733520A (zh) 卫星地面s波段信号转发器
CN115983192B (zh) 验证系统及配置验证系统的外设子卡资源的方法
CN209728109U (zh) 在线测试系统及其交换板
Cimino Rack-and-stack instruments: often a better choice than VXI or PXI systems
CN105528271B (zh) 一种用于测试刀片服务器的单机测试背板设计方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160803

Termination date: 20190820

CF01 Termination of patent right due to non-payment of annual fee