CN115983192B - 验证系统及配置验证系统的外设子卡资源的方法 - Google Patents
验证系统及配置验证系统的外设子卡资源的方法 Download PDFInfo
- Publication number
- CN115983192B CN115983192B CN202211542872.1A CN202211542872A CN115983192B CN 115983192 B CN115983192 B CN 115983192B CN 202211542872 A CN202211542872 A CN 202211542872A CN 115983192 B CN115983192 B CN 115983192B
- Authority
- CN
- China
- Prior art keywords
- control unit
- daughter card
- peripheral
- verification
- verification tool
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012795 verification Methods 0.000 title claims abstract description 275
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 207
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000004044 response Effects 0.000 claims abstract description 13
- 238000013461 design Methods 0.000 description 32
- 238000012360 testing method Methods 0.000 description 27
- 238000004891 communication Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 238000010200 validation analysis Methods 0.000 description 9
- 238000004088 simulation Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 2
- 241000699670 Mus sp. Species 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本申请提供一种验证系统及配置验证系统的外设子卡资源的方法。所述验证系统包括第一验证工具、第二验证工具、第一外设子卡以及控制单元,所述第一外设子卡经由所述控制单元连接到所述第一验证工具,所述方法包括:获取所述第二验证工具对所述第一外设子卡的请求;基于所述请求,确定所述第一外设子卡处于空闲状态还是工作状态;以及响应于所述第一外设子卡处于所述空闲状态,经由所述控制单元将所述第一外设子卡与所述第一验证工具解耦并且连接到所述第二验证工具。
Description
技术领域
本申请涉及芯片验证技术领域,尤其涉及一种验证系统及配置验证系统的外设子卡资源的方法。
背景技术
验证工具(例如,原型验证板或硬件仿真工具(emulator))可以原型化(prototype)并且调试一个包括一个或多个模块的逻辑系统设计。所述逻辑系统设计可以是,例如,用于供专门应用的集成电路(Application Specific Integrated Circuit,简称ASIC)或者片上系统芯片(System-On-Chip,简称SOC)的设计。因此,在验证工具中被测试的逻辑系统设计又可以称为待测设计(Design Under Test,简称DUT)。验证工具可以通过一个或多个可配置组件(例如,现场可编程逻辑门阵列(Field Programmable Gate Array,简称FPGA))来仿真该待测设计,包括执行该待测设计的各种操作,从而在制造之前就测试并验证待测设计的各个模块的功能。通过在验证工具上外接多种外设子卡还可以测试待测设计与各种外设子卡作为一个完整系统进行运行的效果。外设子卡可以包括电缆、网卡、存储卡、通行卡等。也存在一个外设子卡包括多个外设子卡功能的情况。验证工具和外设子卡可以被合称为验证资源。
通常,外设子卡与验证工具是直连的。此时,外设子卡与验证工具是一一对应的关系。其他的验证工具无法使用连接在该验证工具上的外设子卡。这样,当需要将外设子卡从一个验证工具断开并且重新连接到另一个验证工具时,需要用户手动拔出该外设子卡并重新连接到另一个验证工具。这导致将一个外设子卡从连接一个验证工具转换到连接另一个验证工具的过程需要不断地对外设子卡进行插拔,对硬件产生损耗,影响硬件的使用寿命。
目前,市场上所有的外设子卡都以上述手动插拔的方式来连接到验证工具。
因此,如何寻找一种外设子卡与验证工具的新的连接方式,以充分利用外设子卡资源,并且不会造成硬件的损耗成为亟待解决的技术问题。
发明内容
本申请的第一方面提供一种配置验证系统的外设子卡资源的方法,所述方法包括:获取所述第二验证工具对所述第一外设子卡的请求;基于所述请求,确定所述第一外设子卡处于空闲状态还是工作状态;以及响应于所述第一外设子卡处于所述空闲状态,经由所述控制单元将所述第一外设子卡与所述第一验证工具解耦并且连接到所述第二验证工具。
本申请的第二方面提供一种电子装置,包括:存储器,用于存储一组指令;以及至少一个处理器,配置为执行所述一组指令以使得所述电子装置执行如第一方面所述的方法。
本申请的第三方面提供一种验证系统,包括:第一验证工具和第二验证工具;第一外设子卡,配置为通信地连接到所述第一验证工具或所述第二验证工具以分别形成用于执行EDA验证任务的第一验证资源或第二验证资源;控制单元,配置为通信地连接所述第一外设子卡到所述第一验证工具或所述第二验证工具;以及如第二方面所述的电子设备,配置为与所述第一验证工具、所述第二验证工具和所述控制单元连接,并指示所述控制单元执行连接或断开的操作。
本申请的第四方面提供一种非暂态计算机可读存储介质,所述非暂态计算机可读存储介质存储计算机的一组指令,该组指令用于在被执行时使所述计算机执行如第一方面所述的方法。
本申请提供的一种验证系统及配置验证系统的外设子卡资源的方法,通过引入控制单元控制外设子卡与不同的验证工具进行通信地连接,从而在不进行物理插拔外设子卡的情况下实现了外设子卡与不同的验证工具分别形成不同的验证资源,提升了外设子卡的资源利用率,节省了系统空间,同时也避免了物理插拔带来的硬件损耗。
附图说明
为了更清楚地说明本申请或相关技术中的技术方案,下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1示出了根据本申请实施例的示例性主机的结构示意图。
图2示出了示例性验证系统的结构示意图。
图3A示出了根据本申请实施例的示例性验证系统的结构示意图。
图3B示出了根据本申请实施例的另一示例性验证系统的结构示意图。
图3C示出了根据本申请实施例的又一示例性验证系统的结构示意图。
图4A示出了根据本申请实施例的示例性配置验证系统的外设子卡资源的方法的流程图。
图4B示出了根据本申请实施例的外设子卡处于工作状态的示例性配置验证系统的外设子卡资源的方法的流程图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本申请进一步详细说明。
需要说明的是,除非另外定义,本申请使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。
如上所述,外设子卡与验证工具通常是直连的。直连的连接方式可以导致以下两个问题。
第一个问题是,每个验证工具均与需要使用的一个或多个外设子卡进行直连,且不能复用外设子卡。例如,第一验证工具可以直连第一外设子卡。只有在第一验证工具正在执行验证任务时,该第一外设子卡才需要配合第一验证工具工作,当第一验证工具停止执行验证任务时,该第一外设子卡是处于空闲状态的。此时,即使第二验证工具需要使用第一外设子卡,但由于该第一外设子卡已经与第一验证工具直连,所以第二验证工具无法直连该第一外设子卡,而只能去直连另一个与第一外设子卡功能一样的第二外设子卡。这样会导致系统变的庞大,并且无法复用第一外设子卡,造成资源的浪费。
第二个问题是,当第一外设子卡处于空闲状态且第二验证工具需要使用第一外设子卡时,用户(例如,验证工程师)可以手动地将第一外设子卡从第一验证工具的接口上拔下来,再插到第二验证工具的接口上以实现第一外设子卡与第二验证工具的直连。这种物理插拔的方式容易对硬件造成损耗,例如,接口松动等,进而影响硬件的使用寿命。
在将验证资源(即,验证工具和外设子卡)作为一种云资源而远程提供的情况下,上述问题变得更加严重。例如,在现在仅在用户机房线下提供验证工具和外设子卡的情况下,用户还可以前往机房插拔空闲状态的子卡。而当验证资源以云资源远程提供时,用户就无法亲自前往机房插拔外设子卡了。也正因为在本领域过去从未将包括外设子卡在内的验证资源作为云资源提供,而是用人工手动插拔外设子卡的方式来更换不同的外设子卡,因此,本领域尚无任何可以自动连接外设子卡资源的技术方案。
因此,如何寻找一种外设子卡与验证工具的新的连接方式,以充分利用外设子卡资源,并且不会造成硬件的损耗成为亟待解决的技术问题。有鉴于此,本申请提供的一种验证系统及配置验证系统的外设子卡资源的方法,通过引入控制单元控制外设子卡与不同的验证工具进行通信地连接,从而在不进行物理插拔外设子卡的情况下实现了外设子卡与不同的验证工具分别形成不同的验证资源,提升了外设子卡的资源利用率,节省了系统空间,同时也避免了物理插拔带来的硬件损耗。
图1示出了根据本申请实施例的示例性主机100的结构示意图。主机100可以是运行仿真系统的电子设备。如图1所示,主机100可以包括:处理器102、存储器104、网络接口106、外围接口108和总线110。其中,处理器102、存储器104、网络接口106和外围接口108通过总线110实现彼此之间在电子设备内部的通信连接。
处理器102可以是中央处理器(Central Processing Unit,CPU)、图像处理器、神经网络处理器(NPU)、微控制器(MCU)、可编程逻辑器件、数字信号处理器(DSP)、应用专用集成电路(Application Specific Integrated Circuit,ASIC)、或者一个或多个集成电路。处理器102可以用于执行与本申请描述的技术相关的功能。在一些实施例中,处理器102还可以包括集成为单一逻辑组件的多个处理器。如图1所示,处理器102可以包括多个处理器102a、102b和102c。
存储器104可以配置为存储数据(例如,指令集、计算机代码、中间数据等)。在一些实施例中,用于仿真测试设计的仿真测试系统可以是存储器104中存储的计算机程序。如图1所示,存储器存储的数据可以包括程序指令(例如,用于实现本申请的配置验证系统的外设子卡资源的方法的程序指令)以及要处理的数据(例如,存储器可以存储在编译过程产生的临时代码)。处理器102也可以访问存储器存储的程序指令和数据,并且执行程序指令以对要处理的数据进行操作。存储器104可以包括易失性存储装置或非易失性存储装置。在一些实施例中,存储器104可以包括随机访问存储器(RAM)、只读存储器(ROM)、光盘、磁盘、硬盘、固态硬盘(SSD)、闪存、存储棒等。
网络接口106可以配置为经由网络向主机100提供与其他外部设备的通信。该网络可以是能够传输和接收数据的任何有线或无线的网络。例如,该网络可以是有线网络、本地无线网络(例如,蓝牙、WiFi、近场通信(NFC)等)、蜂窝网络、因特网、或上述的组合。可以理解的是,网络的类型不限于上述具体示例。在一些实施例中,网络接口106可以包括任意数量的网络接口控制器(NIC)、射频模块、接收发器、调制解调器、路由器、网关、适配器、蜂窝网络芯片等的任意组合。
外围接口108可以配置为将主机100与一个或多个外围装置连接,以实现信息输入及输出。例如,外围装置可以包括键盘、鼠标、触摸板、触摸屏、麦克风、各类传感器等输入设备以及显示器、扬声器、振动器、指示灯等输出设备。
总线110可以被配置为在主机100的各个组件(例如处理器102、存储器104、网络接口106和外围接口108)之间传输信息,诸如内部总线(例如,处理器-存储器总线)、外部总线(USB端口、PCI-E总线)等。
需要说明的是,尽管上述电子设备架构仅示出了处理器102、存储器104、网络接口106、外围接口108和总线110,但是在具体实施过程中,该电子设备架构还可以包括实现正常运行所必需的其他组件。此外,本领域的技术人员可以理解的是,上述电子设备架构中也可以仅包含实现本申请实施例方案所必需的组件,而不必包含图中所示的全部组件。
图2示出了示例性验证系统200的结构示意图。
如图2所示,验证系统200可以包括验证工具202以及与验证工具202连接的主机100。
验证工具202是一种用于仿真待测设计(DUT)的硬件系统。验证工具202可以是原型验证板或者硬件仿真工具(emulator)。一个待测设计可以包括多个模块。待测设计可以是组合逻辑电路、时序逻辑电路、或上述两者的组合。验证工具202可以包括一个或多个可配置电路(例如,FPGA),用于仿真待测设计。
验证工具202可以包括接口单元2022,用于与主机100通信地耦接,以进行主机100和验证工具202之间的通信。在一些实施例中,接口单元2022可以包括具有电连接能力的一个或多个接口。例如,接口单元2022可以包括RS232接口、USB接口、LAN口、光纤接口、IEEE1394(火线接口)等。在一些实施例中,接口单元2022可以是无线网络接口。例如,接口单元2022可以是WIFI接口、蓝牙接口等。
主机100可以经由接口单元2022向验证工具202传输编译后的DUT、调试指令等。验证工具202也可以经由接口单元2022向主机100传输仿真数据等。
验证工具202还可以包括存储器2024,用于存储在仿真过程中待测设计产生的仿真数据(例如,各种信号值)。在一些实施例中,仿真过程中待测设计产生的信号值可以直接被主机100读取。可以理解的是,存储器2024也可以独立于验证工具202,例如,使用一种外接存储器。
除了连接到主机100,验证工具202还可以经由接口单元2022连接到一个或多个子卡204。
子卡204用于在使用验证工具202进行原型验证时向DUT提供外设子卡以构成完整的电子系统。原型验证是指在芯片流片之前,尽可能的还原芯片真实使用场景,验证芯片功能是否准确和完整的一种验证方式。子卡204可以包括存储器子卡(例如,提供DDR内存接口)、通信子卡(例如,提供多种网络接口或无线网卡接口)等。
主机100可以用于配置验证工具202以仿真一个待测设计。该待测设计可以是一个完整的逻辑系统设计或一个完整逻辑系统设计的一个或多个模块。在一些实施例中,主机100可以是云计算系统中的一个虚拟主机。逻辑系统设计(例如,ASIC或者System-On-Chip)可以由硬件描述语言(例如Verilog、VHDL、System C、或System Verilog)设计。
主机100可以从用户接收调试待测设计的请求。如上所述,待测设计可以包括一个或多个模块。待测设计的描述可以用硬件描述语言来完成。主机100可以基于待测设计的描述来进行综合,以生成,例如,待测设计的门级电路网表(未示出)。待测设计的该门级电路网表可以被载入验证工具202中运行,进而可以在验证工具202中形成与待测设计相对应的电路结构。因此,待测设计的电路结构可以根据该描述而获得,并且相应地,待测设计中的每个块的电路结构也可以类似地获得。
本申请实施例通过引入控制单元来实现外设子卡与不同的验证工具进行通信地连接。
图3A示出了根据本申请实施例的示例性验证系统300的结构示意图。
验证系统300可以包括主机100、验证工具301和302、外设子卡3011以及控制单元303。其中,控制单元303可以独立于验证工具301和302存在。通常,在没有控制单元303存在的情况下,外设子卡3011可以是仅与验证工具301直连的外设子卡。例如,外设子卡3011可以是一个DDR内存子卡,用于测试逻辑系统设计与DDR内存的兼容性(例如,读写是否正确)。如图3A所示,本申请实施例引入控制单元303。外设子卡3011可以经由控制单元303通信地连接到验证工具301。主机100可以配置为与验证工具301、302和控制单元303连接,以实现与验证工具301、302和控制单元303的通信。
在一些实施例中,验证系统300可以经由主机100获取验证工具302对外设子卡3011的请求。该请求可以是验证工具302与外设子卡3011连接以接收验证工具302在验证过程中产生的数据并进行读写操作的请求。可以理解的是,这里以DDR内存子卡作为外设子卡3011进行说明,但是实际上外设子卡3011也可以是其他设备,本申请对此不作限制。
验证系统300可以基于上述请求,确定外设子卡3011所处的状态。响应于与外设子卡3011通信地连接的验证工具301已经完成了涉及外设子卡3011的EDA验证任务(例如,DDR读写操作),此时,外设子卡3011不需要继续从验证工具301接收数据以进行读写操作。也就是说,外设子卡3011在验证工具301停止执行与外设子卡3011对应的验证任务的时间内可以是处于空闲状态。
响应于外设子卡3011处于空闲状态,验证系统300可以经由控制系统303将外设子卡3011与验证工具301解耦,即,将外设子卡3011这一资源释放出来,以便于其他验证工具使用外设子卡3011。也就是说,验证系统300可以经由主机100指示控制系统303断开外设子卡3011与验证工具301的连接。在一些实施例中,验证系统300可以通过修改硬件描述文件以断开外设子卡3011与验证工具301的连接。
验证系统300可以经由主机100指示控制系统303通信地连接外设子卡3011到验证工具302。此时,验证工具302和外设子卡3011可以共同构成一个完整的验证资源以执行验证任务。
当与外设子卡3011通信地连接的验证工具301正在执行与外设子卡3011对应的EDA验证任务(例如,验证DDR的读写操作)时,外设子卡3011需要与验证工具301保持连接以从验证工具301接收数据进行读写。外设子卡3011与验证工具301可以共同构成一个完整的验证资源以执行该EDA验证任务。也就是说,外设子卡3011在验证工具301执行验证任务的时间内可以是处于工作状态。
在一些实施例中,验证系统300还可以根据验证任务的信息来确定外设子卡3011处于工作状态的时间区间。例如,验证任务被配置为需要从上午10:00执行到下午14:00,那么10:00-14:00的时间区间就可以是外设子卡3011处于工作状态的时间区间。在14:00完成验证任务之后的时间区间,验证系统300可以确定14:00-24:00的时间区间内,外设子卡3011处于空闲状态。那么,在14:00-24:00的时间区间内,验证系统300可以经由控制系统303将外设子卡3011与验证工具301解耦,以便于其他验证工具使用外设子卡3011。验证系统300可以经由主机100指示控制系统303断开外设子卡3011与验证工具301的连接。验证系统300可以经由主机100指示控制系统303通信地连接外设子卡3011与验证工具302。
图3B示出了根据本申请实施例的另一示例性验证系统310的结构示意图。
验证系统310可以包括主机100、验证工具311和312、外设子卡3111。其中,验证工具311可以包括FPGA 3112以执行验证任务。控制单元可以不是独立于验证工具311存在,而是设置在验证工具311上。验证工具311上可以设置有控制单元3131。外设子卡3111可以经由控制单元3131通信地连接到FPGA 3112。这样,外设子卡3111与FPGA 3112可以共同构成一个完整的验证资源以执行与外设子卡3111对应的验证任务。验证工具312可以包括FPGA3122以及设置在验证工具312上的控制单元3132。控制单元3132可以与FPGA3122通信地连接以实现与FPGA3122的通信,并且可以与控制单元3131通信地连接以实现完整的控制功能。主机100可以配置为与验证工具311、312和控制单元3131、3132通信地连接。进一步地,主机100可以配置为与验证工具311中的FPGA3112和验证工具312中的FPGA3122通信地连接。
在另一些实施例中,与验证系统300的工作方式类似,验证系统310可以经由主机100获取验证工具312中的FPGA3122对外设子卡3111的请求。响应于外设子卡3111处于空闲状态,验证系统310可以经由主机100指示控制单元3131断开外设子卡3111与FPGA3112的连接,并指示控制单元3131和3132一起实现外设子卡3111与FPGA3122通信地连接。
图3C示出了根据本申请实施例的又一示例性验证系统320的结构示意图。
验证系统320与图3B中所示的验证系统310基本一致,仅有的不同之处在于:控制单元3132不与控制单元3131通信地连接,而是直接与外设子卡3111通信地连接。
在又一些实施例中,验证系统320可以经由主机100接收FPGA3122对外设子卡3111的请求。响应于外设子卡3111处于空闲状态,验证系统320可以经由主机100指示控制单元3131断开外设子卡3111与FPGA 3112的连接,并指示控制单元3132独立实现外设子卡3111与FPGA 3122通信地连接。
可以理解的是,本申请实施例是以两个验证工具和一个外设子卡进行示例来说明的,但是在实际应用中,本申请实施例所提出的系统可以进一步扩展。例如,可以将验证任务需要使用的多个外设子卡构成一个外设子卡集合,通过本申请实施例所提出的方法实现多个验证工具对该外设子卡集合中的外设子卡的调用,而无需进行外设子卡与验证工具之间的物理插拔的操作。例如,对于一个包括多个验证工具的机柜,用户(例如,验证工程师)可以只部署一套外设子卡。采用本申请实施例所提出的方法,该多个验证工具可以根据验证任务的时间安排灵活调用该套外设子卡中的各个外设子卡资源,以使得验证工具与外设子卡形成不同的验证资源来执行验证任务,实现外设子卡资源的复用。
这样,通过引入控制单元控制外设子卡与不同的验证工具进行通信地连接,从而在不进行物理插拔外设子卡的情况下实现了外设子卡与不同的验证工具分别形成不同的验证资源,提升了外设子卡的资源利用率,节省了系统空间,同时也避免了物理插拔带来的硬件损耗。
图4A示出了根据本申请实施例的示例性配置验证系统的外设资源的方法400的流程图。其中,方法400可以由验证系统(例如,图3A所示的验证系统300、或图3B所示的验证系统310、或图3C所示的验证系统320)执行。
验证系统可以包括第一验证工具(例如,图3A中的验证工具301、图3B或3C中的验证工具311)、第二验证工具(例如,图3A中的验证工具302、图3B或3C中的验证工具312)。第一外设子卡(例如,图3A中的外设子卡3011、图3B或3C中的外设子卡3111),配置为通信地连接到该第一验证工具或该第二验证工具以分别形成用于执行EDA验证任务的第一验证资源或第二验证资源。其中,该第一外设子卡通信地连接该第一验证工具时可以形成第一验证资源;该第一外设子卡通信地连接该第二验证工具时可以形成第二验证资源。控制单元(例如,图3A中的控制单元303),配置为通信地连接该第一外设子卡到该第一验证工具或该第二验证工具。电子设备(例如,图1、图3A-3C中的主机100),配置为与该第一验证工具、该第二验证工具和该控制单元连接,并指示该控制单元执行连接或断开的操作。方法400可以包括如下步骤。
在步骤402,验证系统可以获取该第二验证工具(例如,图3A中的验证工具302、图3B或3C中的验证工具312)对该第一外设子卡(例如,图3A中的外设子卡3011、图3B或3C中的外设子卡3111)的请求。
在步骤404,验证系统基于该请求,可以确定该第一外设子卡处于空闲状态还是工作状态。在一些实施例中,在与该第一外设子卡通信地连接的该第一验证工具停止执行与外设子卡对应的验证任务的时间内,该第一外设子卡可以是处于空闲状态。在与该第一外设子卡通信地连接的该第一验证工具正在执行与外设子卡对应的验证任务的时间内,该第一外设子卡可以是处于工作状态。
在步骤406,响应于该第一外设子卡处于该空闲状态,验证系统可以经由该控制单元将该第一外设子卡与该第一验证工具解耦并且连接到该第二验证工具。
在一些实施例中,验证系统(例如,图3A所示的验证系统300)中的该控制单元(例如,图3A中的控制单元303)设置在该第一验证工具(例如,图3A中的验证工具301)和该第二验证工具(例如,图3A中的验证工具302)之外。
验证系统300可以经由该控制单元断开该第一外设子卡(例如,图3A中的外设子卡3011)与该第一验证工具的连接;以及经由该控制单元连接该第一外设子卡与该第二验证工具。
在另一些实施例中,验证系统(例如,图3B所示的验证系统310)中的该第一验证工具(例如,图3B中的验证工具311)可以包括第一FPGA(例如,图3B中的FPGA 3112),该第二验证工具(例如,图3B中的验证工具312)可以包括第二FPGA(例如,图3B中的FPGA 3122)。该控制单元可以包括第一控制单元(例如,图3B中的控制单元3131)和第二控制单元(例如,图3B中的控制单元3132)。该第一控制单元可以设置在该第一验证工具上,并与该第一FPGA和该第一外设子卡通信地连接;该第二控制单元可以设置在该第二验证工具上,并与该第二FPGA和该第一控制单元通信地连接。验证系统中的电子设备(例如,图3B中的主机100)还可以配置为与该第一控制单元和该第二控制单元连接。
验证系统310可以经由该第一控制单元断开所述第一外设子卡与所述第一FPGA的连接;以及经由该第一控制单元和该第二控制单元连接该第一外设子卡和该第二FPGA。这里,该第一控制单元和该第二控制单元共同实现第一外设子卡和该第二FPGA通信地连接。
在又一些实施例中,验证系统(例如,图3C所示的验证系统320)中的该第一控制单元(例如,图3C中的控制单元3131)不与该第二控制单元(例如,图3C中的控制单元3132)连接,并且该第二控制单元可以与该第一外设子卡(例如,图3C中的外设子卡3111)连接。
验证系统320可以经由该第一控制单元断开该第一外设子卡与该第一FPGA的连接;以及经由该第二控制单元连接该第一外设子卡和该第二FPGA。这里,该第二控制单元独立实现第一外设子卡和该第二FPGA通信地连接。
图4B示出了根据本申请实施例的外设子卡处于工作状态的示例性配置验证系统的外设子卡资源的方法410的流程图。方法410可以进一步包括如下步骤。
在步骤412,响应于该第一外设子卡(例如,图3A中的外设子卡3011)处于该工作状态,验证系统可以例如根据验证任务的信息来确定该第一外设子卡处于该工作状态的第一时间区间(例如,上午10:00到下午14:00)。
在步骤414,验证系统可以基于该第一时间区间确定该第一外设子卡处于所述空闲状态的第二时间区间(例如,14:00-24:00)。
在步骤416,在该第二时间区间内,验证系统可以经由该控制单元断开该第一外设子卡与该第一验证工具的连接。
在步骤418,在该第二时间区间内,验证系统可以将该第一外设子卡经由该控制单元连接到该第二验证工具。
其中,步骤416与418的过程可以参考上述步骤406的过程,在此不再赘述。
本申请实施例还提供一种电子设备。该电子设备可以是图1的主机100。该主机100可以包括存储器,用于存储一组指令;以及至少一个处理器,配置为执行该组指令以使得该电子设备执行方法400或410。
本申请实施例还提供一种非暂态计算机可读存储介质。该非暂态计算机可读存储介质存储计算机的一组指令,该组指令用于在被执行时使该电子控制装置执行方法400或410。
上述对本申请的一些实施例进行了描述。其他实施例在所附权利要求书的范围内。在一些情况下,在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外,在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中,多任务处理和并行处理也是可以的或者可能是有利的。
所属领域的普通技术人员应当理解:以上任何实施例的讨论仅为示例性的,并非旨在暗示本申请的范围(包括权利要求)被限于这些例子;在本申请的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,步骤可以以任意顺序实现,并存在如上所述的本申请的不同方面的许多其它变化,为了简明它们没有在细节中提供。
尽管已经结合了本申请的具体实施例对本申请进行了描述,但是根据前面的描述,这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。例如,其它存储器架构(例如,动态RAM(DRAM))可以使用所讨论的实施例。
本申请旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此,凡在本申请的精神和原则之内,所做的任何省略、修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (10)
1.一种配置验证系统的外设子卡资源的方法,其中,所述验证系统包括第一验证工具、第二验证工具、第一外设子卡以及控制单元,所述第一外设子卡经由所述控制单元连接到所述第一验证工具,所述方法包括:
获取所述第二验证工具对所述第一外设子卡的请求;
基于所述请求,确定所述第一外设子卡处于空闲状态还是工作状态;以及
响应于所述第一外设子卡处于所述空闲状态,经由所述控制单元将所述第一外设子卡与所述第一验证工具解耦并且连接到所述第二验证工具。
2.如权利要求1所述的方法,其中,所述第一外设子卡通信地连接到所述第一验证工具时形成第一验证资源,所述第一外设子卡通信地连接到所述第二验证工具时形成第二验证资源。
3.如权利要求1所述的方法,其中,所述控制单元设置在所述第一验证工具和所述第二验证工具之外,响应于所述第一外设子卡处于所述空闲状态,经由所述控制单元将所述第一外设子卡与所述第一验证工具解耦并且连接到所述第二验证工具进一步包括:
经由所述控制单元断开所述第一外设子卡与所述第一验证工具的连接;以及
经由所述控制单元连接所述第一外设子卡与所述第二验证工具。
4.如权利要求2所述的方法,其中,所述第一验证工具包括第一FPGA,所述第二验证工具包括第二FPGA,所述控制单元包括第一控制单元和第二控制单元,所述第一控制单元设置在所述第一验证工具上,并与所述第一FPGA和所述第一外设子卡通信地连接;所述第二控制单元设置在所述第二验证工具上,并与所述第二FPGA和所述第一控制单元通信地连接,响应于所述第一外设子卡处于所述空闲状态,经由所述控制单元将所述第一外设子卡与所述第一验证工具解耦并且连接到所述第二验证工具进一步包括:
经由所述第一控制单元断开所述第一外设子卡与所述第一FPGA的连接;以及
经由所述第一控制单元和所述第二控制单元连接所述第一外设子卡和所述第二FPGA。
5.如权利要求4所述的方法,其中,所述第一控制单元不与所述第二控制单元连接,所述第二控制单元与所述第一外设子卡连接,响应于所述第一外设子卡处于空闲状态,经由所述控制单元将所述第一外设子卡与所述第一验证工具解耦并且连接到所述第二验证工具进一步包括:
经由所述第一控制单元断开所述第一外设子卡与所述第一FPGA的连接;以及
经由所述第二控制单元连接所述第一外设子卡和所述第二FPGA。
6.如权利要求2所述的方法,其中,响应于所述第一外设子卡处于所述工作状态,所述方法进一步包括:
确定所述第一外设子卡处于所述工作状态的第一时间区间;
基于所述第一时间区间确定所述第一外设子卡处于所述空闲状态的第二时间区间;
在所述第二时间区间内,经由所述控制单元断开所述第一外设子卡与所述第一验证工具的连接;以及
在所述第二时间区间内,将所述第一外设子卡经由所述控制单元连接到所述第二验证工具。
7.一种电子设备,包括:
存储器,用于存储一组指令;以及
至少一个处理器,配置为执行所述一组指令以使得所述电子设备执行如权利要求1至6任一项所述的方法。
8.一种验证系统,包括:
第一验证工具和第二验证工具;
第一外设子卡,配置为通信地连接到所述第一验证工具或所述第二验证工具以分别形成用于执行EDA验证任务的第一验证资源或第二验证资源;
控制单元,配置为通信地连接所述第一外设子卡到所述第一验证工具或所述第二验证工具;以及
如权利要求7所述的电子设备,配置为与所述第一验证工具、所述第二验证工具和所述控制单元连接,并指示所述控制单元执行连接或断开的操作。
9.如权利要求8所述的系统,其中,所述控制单元包括设置在所述第一验证工具上的第一控制单元和设置在所述第二验证工具上的第二控制单元,所述系统进一步包括:
所述电子设备配置为与所述第一控制单元和所述第二控制单元连接。
10.一种非暂态计算机可读存储介质,所述非暂态计算机可读存储介质存储电子设备的一组指令,所述一组指令在被执行时使得所述电子设备执行权利要求1至6任一项所述方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211542872.1A CN115983192B (zh) | 2022-12-02 | 2022-12-02 | 验证系统及配置验证系统的外设子卡资源的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211542872.1A CN115983192B (zh) | 2022-12-02 | 2022-12-02 | 验证系统及配置验证系统的外设子卡资源的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115983192A CN115983192A (zh) | 2023-04-18 |
CN115983192B true CN115983192B (zh) | 2023-12-26 |
Family
ID=85963734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211542872.1A Active CN115983192B (zh) | 2022-12-02 | 2022-12-02 | 验证系统及配置验证系统的外设子卡资源的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115983192B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107357695A (zh) * | 2017-06-16 | 2017-11-17 | 英特尔产品(成都)有限公司 | 子卡验证方法、装置及系统 |
US10773094B1 (en) * | 2016-10-20 | 2020-09-15 | University Of Maryland, College Park | System and method for pain treatment by high energy repetitive magnetic fields applied to a patients body through serialized smart coils controlled by a programmable pulse generator with electronic prescription verification |
CN114925644A (zh) * | 2022-04-14 | 2022-08-19 | 芯华章科技股份有限公司 | 在边缘系统验证逻辑系统设计的方法、边缘系统 |
CN115034164A (zh) * | 2021-05-13 | 2022-09-09 | 芯华章科技股份有限公司 | 验证方法、电子设备及存储介质 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7212961B2 (en) * | 2002-08-30 | 2007-05-01 | Lsi Logic Corporation | Interface for rapid prototyping system |
US8839179B2 (en) * | 2010-02-12 | 2014-09-16 | Synopsys Taiwan Co., LTD. | Prototype and emulation system for multiple custom prototype boards |
US8952781B2 (en) * | 2010-02-19 | 2015-02-10 | The Domain Standard, Inc. | Method and apparatus for access control using dual biometric authentication |
-
2022
- 2022-12-02 CN CN202211542872.1A patent/CN115983192B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10773094B1 (en) * | 2016-10-20 | 2020-09-15 | University Of Maryland, College Park | System and method for pain treatment by high energy repetitive magnetic fields applied to a patients body through serialized smart coils controlled by a programmable pulse generator with electronic prescription verification |
CN107357695A (zh) * | 2017-06-16 | 2017-11-17 | 英特尔产品(成都)有限公司 | 子卡验证方法、装置及系统 |
CN115034164A (zh) * | 2021-05-13 | 2022-09-09 | 芯华章科技股份有限公司 | 验证方法、电子设备及存储介质 |
CN114925644A (zh) * | 2022-04-14 | 2022-08-19 | 芯华章科技股份有限公司 | 在边缘系统验证逻辑系统设计的方法、边缘系统 |
Non-Patent Citations (1)
Title |
---|
Altera Stratix25DSP开发套件在数字信号处理系统设计实验教学中的应用;王前, 吴淑泉, 李韬;电气电子教学学报(第02期);81-83 * |
Also Published As
Publication number | Publication date |
---|---|
CN115983192A (zh) | 2023-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2021189322A1 (zh) | 一种芯片测试装置及测试方法 | |
US20130268708A1 (en) | Motherboard test device and connection module thereof | |
CN107907814B (zh) | 一种提高芯片量产测试效率的方法 | |
WO2019072111A1 (zh) | Fpga设备、基于fpga设备的云系统 | |
CN103412834A (zh) | 一种单soc芯片及单soc芯片多工作模式的复用方法 | |
CN115496018A (zh) | 一种SoC芯片多版本验证方法、装置及设备 | |
CN114548027A (zh) | 在验证系统中追踪信号的方法、电子设备及存储介质 | |
CN112434478B (zh) | 仿真逻辑系统设计的虚拟接口的方法及相关设备 | |
CN115983192B (zh) | 验证系统及配置验证系统的外设子卡资源的方法 | |
CN214311726U (zh) | 一种用于原型验证的适配板 | |
CN111061677B (zh) | Fpga配置方法、装置以及fpga器件 | |
KR20220035859A (ko) | 스토리지 장치들을 위한 부착 가능한 컴퓨팅 리소스들을 위한 시스템, 방법들, 및 장치들 | |
CN116148627A (zh) | 电路板中PCIe CEM连接接口的检测系统及其方法 | |
US7110928B1 (en) | Apparatuses and methods for modeling shared bus systems | |
US20060161422A1 (en) | Virtual emulation modules, virtual development systems and methods for system-on-chip development | |
CN115809620B (zh) | 仿真逻辑系统设计的方法、电子设备和存储介质 | |
CN116594830B (zh) | 硬件仿真工具、调试方法和存储介质 | |
CN113608935B (zh) | 一种测试网卡的方法、系统、设备及介质 | |
CN116841697B (zh) | 处理mmio请求的方法、电子装置和存储介质 | |
CN116738906B (zh) | 实现循环电路的方法、电路、装置和存储介质 | |
CN116880963B (zh) | 用于检测多个硬件仿真工具之间的连接错误的方法 | |
CN117112447B (zh) | 一种数据传输方法、装置、电子设备及可读存储介质 | |
CN112965751B (zh) | 一种用于机框式设备的主控板卡 | |
KR101265233B1 (ko) | 초기 저장장치 생산 및 테스트용 호스트 버스 아답터 | |
CN116401990A (zh) | 处理中断事件的方法、装置、系统和存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |