KR101265233B1 - 초기 저장장치 생산 및 테스트용 호스트 버스 아답터 - Google Patents

초기 저장장치 생산 및 테스트용 호스트 버스 아답터 Download PDF

Info

Publication number
KR101265233B1
KR101265233B1 KR1020110073881A KR20110073881A KR101265233B1 KR 101265233 B1 KR101265233 B1 KR 101265233B1 KR 1020110073881 A KR1020110073881 A KR 1020110073881A KR 20110073881 A KR20110073881 A KR 20110073881A KR 101265233 B1 KR101265233 B1 KR 101265233B1
Authority
KR
South Korea
Prior art keywords
host bus
initial storage
bus adapter
storage device
motherboard
Prior art date
Application number
KR1020110073881A
Other languages
English (en)
Other versions
KR20130012628A (ko
Inventor
이성우
최진묵
Original Assignee
주식회사 모딕스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 모딕스 filed Critical 주식회사 모딕스
Priority to KR1020110073881A priority Critical patent/KR101265233B1/ko
Publication of KR20130012628A publication Critical patent/KR20130012628A/ko
Application granted granted Critical
Publication of KR101265233B1 publication Critical patent/KR101265233B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Abstract

본 발명은 호스트 버스 아답터(HBA) 장치에 있어서, 마더보드; 초기 저장장치; 상기 S.M.A.R.T 정보가 없는 초기 저장장치가 상기 일반 범용 마더보드와 연결이 가능하도록 되기 위해 SAS/SATA 타입 인터페이스를 기본으로 구비되는 호스트 버스 아답터(HBA : Host Bus Adapter);와 연결을 가능하도록 구현하는 프로토콜을 포함하되, 상기 마더보드는 상기 초기 저장장치의 다양한 인터페이스와 연결할 수 있도록 SAS/SATA to Multi Interface 변환 젠더(Bridge Gender)가 더 구비될 수 있으며, 상기 호스트 버스 아답터에 다수개의 상기 저장장치가 연결되는 것을 특징으로 하는 초기 저장장치 생산 및 테스트용 호스트 버스 아답터를 제공한다.

Description

초기 저장장치 생산 및 테스트용 호스트 버스 아답터{Production and testing the initial storage host bus adapter}
본 발명은 초기 저장장치 생산 및 테스트용 호스트 버스 아답터에 관한 것으로, 저장장치의 각 개별 부품이 조립된 후 S.M.A.R.T 정보가 없는 초기 저장장치 상태에서도 Firmware 입력, 포맷, 시리얼 넘버 입력, 모델 넘버 입력 등 필요한 생산 작업과 Read, Write, 고온, 저온 등 제품 신뢰성 테스트를 통합적으로 할 수 있는 초기 저장장치 생산 및 테스트용 호스트 버스 아답터를 제공한다.
일반적으로 저장장치는 호스트와 연결되는 SAS, SATA, PATA, USB, CF, SD, MMC, ESATA, 1394 등의 다양한 인터페이스를 갖고 있으며, 호스트는 저장장치를 저장 공간으로 사용하는 컴퓨터 및 유사 시스템을 말한다.
그러나 이러한 저장장치는 개별 부품을 조립한 초기에는 S.M.A.R.T 정보가 없고 단지 저장장치의 메인 컨트롤러의 Vender ID 만 있다. 이후 저장장치에 메인 컨트롤러의 Firmware 를 입력해야 비로서 S.M.A.R.T 정보가 생성되며 컴퓨터 및 유사 시스템에서 저장장치로 사용이 가능하게 된다.
종래에는 저장장치에 Firmware를 입력하기 위해서 일반 컴퓨터의 연결 포트를 이용하였으며 그 수는 한번에 한자리 수 정도에 지나지 않는다. 포트수가 적은 일반 컴퓨터를 사용하여 Firmware를 입력하는 이유는 S.M.A.R.T 정보가 없는 저장장치는 불량 장치로 인식되어 제거되기 때문에 모든 경우의 상황을 고려한 일반 컴퓨터와는 달리 사용범위가 제한적인 주변기기 및 타 장치를 통해서는 인식할 수 없기 때문이다. 따라서 양산에서는 많은 수의 컴퓨터 세트가 필요하고 공간 및 인원도 많이 필요하다는 문제점이 있었다.
본 발명은 상기와 같은 종래의 문제점인 S.M.A.R.T 정보가 없는 초기 저장장치가 확정성을 갖는 주변기기 및 타 장치에서 인식이 되지 않는 문제를 해소하기 위한 것으로, 본 발명을 통해 저장장치의 각 개별 부품이 조립된 후 Firmware 입력, 포맷, 시리얼 넘버 입력, 모델 넘버 입력 등 필요한 생산 작업과 Read, Write, 고온, 저온 등 제품 신뢰성 테스트를 통합적으로 한번에 다수개가 가능할 수 있는 초기 저장장치 생산 및 테스트용 호스트 버스 아답터를 제공하는데 그 목적이 있다.
또한, 본 발명은 S.M.A.R.T 정보가 없는 초기상태의 저장장치를 한번에 다수개 연결하여 생산 및 테스트를 가능하게 함으로써, 생산 시간의 단축 및 인건비 감소 등으로 제품의 경쟁력을 높일 수 있는 초기 저장장치 생산 및 테스트용 호스트 버스 아답터를 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명은 호스트 마더보드; 초기 저장장치; 상기 초기 저장장치와 상기 마더보드를 상호 연결시키기 위해 SAS/SATA 타입의 인터페이스를 구비하는 호스트 버스 아답터(HBA : Host Bus Adapter);를 포함하되, 상기 호스트 버스 아답터에 다수개의 상기 초기 저장장치가 연결되는 것을 특징으로 하는 초기 저장장치 생산 및 테스트용 호스트 버스 아답터를 제공한다.
또한, 상기 마더보드는 다수개의 슬롯으로 구성되며, 상기 슬롯은 입출력을 위한 직렬 구조의 통신 프로토콜인 PCI 익스프레스(PCI Express)를 사용할 수 있다.
또한, 상기 호스트 마더보드는 초기 저장장치의 다양한 인터페이스와 연결될 수 있도록 SAS/SATA to Multi Interface 변환 젠더(Bridge Gender)를 더 구비할 수 있다.
또한, 상기 초기 저장장치는 S.M.A.R.T 정보가 없는 초기상태의 저장장치일 수 있다.
또한, 상기 호스트 버스 아답터는 상기 마더보드의 개수에 대응되어 다수개가 구비될 수 있다.
이상에서, 설명한 바와 같이 본 발명은 저장장치의 각 개별 부품이 조립된 후 Firmware 입력, 포맷, 시리얼 넘버 입력, 모델 넘버 입력 등 필요한 생산 작업과 Read, Write, 고온, 저온 등 제품 신뢰성 테스트를 통합적으로 할 수 있는 효과가 있다.
그리고 본 발명은 S.M.A.R.T 정보가 없는 초기상태의 저장장치를 한번에 다수개 연결하여 생산 및 테스트를 가능하게 함으로써, 생산 시간의 단축 및 인건비 감소 등으로 제품의 경쟁력을 높일 수 있다.
도 1은 본 발명의 실시예에 따른 초기 저장장치 생산 및 테스트용 호스트 버스 아답터의 구성도이다.
본 발명에 따른 초기 저장장치 생산 및 테스트용 호스트 버스 아답터에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조하여 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
도 1을 참조하여 설명하면, 본 발명에 따른 호스트 버스 아답터 장치(120)는 마더보드(110), 초기 저장장치(130), 상기 초기 저장장치(130)의 인터페이스로서, 상기 초기 저장장치(130)가 상기 마더보드(110)와 연결되기 위해 SAS/SATA 타입의 인터페이스를 기본으로 하는 호스트 버스 아답터(HBA : Host Bus Adapter)를 포함하여 이루어질 수 있다.
상기 마더보드(110)는 일반적인 컴퓨터를 구성할 수 있는 마더보드로 여기에 CPU와 메모리, 비디오보드(110) 등 주변기기를 붙여 컴퓨터를 구성할 수 있는 범용적인 마더보드이다. 상기 마더보드(110)는 다수개의 슬롯(111)으로 구성되며, 상기 슬롯(111)은 입출력을 위한 직렬 구조의 통신 프로토콜인 PCI 익스프레스(PCI Express)를 사용할 수 있다.
상기 초기 저장장치(130)는 S.M.A.R.T 정보가 없는 초기상태의 저장장치(130)이다. 즉, 상기 초기 저장장치(130)는 S.M.A.R.T 정보가 없는 상태이기 때문에 불량 장치로 인식되어 삭제되기 때문에 모든 경우의 상황을 고려한 일반 컴퓨터와는 달리 사용범위가 제한적인 주변기기 및 타 장치를 통해서는 인식되지 않는다.
상기 호스트 버스 아답터(120)는 상기 초기 저장장치를 연결할 수 있는 SAS/SATA 인터페이스를 기본으로 하되 상기 초기 저장장치의 다양한 인터페이스와 연결될 수 있도록 SAS/SATA to Multi Interface 변환 젠더(Bridge Gender)가 더 구비될 수 있다. 즉, 상기 호스트 버스 아답터(120)는 상기 마더보드(110)의 슬롯(111)에 연결되어, 상기 초기 저장장치(130)와 상기 마더보드(110)를 상호 연결시킨다. 이때, 상기 호스트 버스 아답터(120)는 상기 마더보드(110)와 초기 저장장치(130)가 서로 통신하여 연결할 수 있도록 연결자 역할을 한다. 또한 상기 호스트 버스 아답터(120)는 상기 초기 저장장치(130)가 S.M.A.R.T 정보가 없는 상태에서도 연결될 수 있도록 가상의 정보를 주어 정상적으로 인식되도록 프로토콜을 갖는다. 또한 상기 호스트 버스 아답터(120)는 상기 초기 저장장치(130)가 다수개가 연결되어도 각기 인식하여 처리할 수 있도록 가상의 ID를 부여하는 프로토콜을 갖는다. 또한 상기 호스트 버스 아답터(120)는 호스트 프로세서 성능에 주는 영향을 최소화하기 위해 자동 또는 프로세서 도움을 최소한으로 유지한 상태에서 많은 수의 저급 인터페이스 기능을 수행한다.
이때, 상기 호스트 버스 아답터(120)는 상기 마더보드(110)의 개수에 대응되어 다수개가 구비되며, 상기 저장장치(130)는 다수개의 상기 호스트 버스 아답터(120)에 다수개가 각각 연결될 수 있다.
이처럼, 본 발명은 상기 저장장치(130)의 각 개별 부품이 조립된 후 S.M.A.R.T 정보가 없는 초기 저장장치(130)에 대해 Firmware 입력, 포맷, 시리얼 넘버 입력, 모델 넘버 입력 등 필요한 생산 작업과 Read, Write, 고온, 저온 등 제품 신뢰성 테스트를 통합적으로 할 수 있다. 그리고 본 발명은 S.M.A.R.T 정보가 없는 초기상태의 상기 저장장치(130)를 한번에 다수개 연결하여 생산 및 테스트를 가능하게 함으로써, 생산 시간의 단축 및 인건비 감소 등으로 제품의 경쟁력을 높일 수 있다.
이상에서, 설명한 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다.
따라서, 본 발명의 권리 범위는 개시된 실시예에 한정되는 것을 아니고 다음의 청구범위에서 정의하고 있는 본 발명이 기본 개념을 이용한 당업자의 여러 변경 및 개량 형태 또는 본 발명의 권리 범위에 속하는 것으로 보아야 할 것이다.
100 : 호스트 버스 아답터 장치 110 : 마더보드
111 : 슬롯 120 : 호스트 버스 아답터
130 : 초기 저장장치

Claims (5)

  1. 호스트 버스 아답터(HBA) 장치에 있어서,
    마더보드;
    S.M.A.R.T 정보가 없는 초기상태를 유지하는 초기 저장장치;
    상기 초기 저장장치와 상기 마더보드를 상호 연결시키기 위해 SAS/SATA 타입의 인터페이스를 구비하는 호스트버스 아답터(HBA:Host Bus Adapter);를 포함하되,
    상기 호스트 버스 아답터에 다수개의 상기 초기 저장장치가 연결되는 것을 특징으로 하는 초기 저장장치 생산 및 테스트용 호스트 버스 아답터.
  2. 제 1항에 있어서,
    상기 마더보드는 다수개의 슬롯으로 구성되며, 상기 슬롯은 입출력을 위한 직렬 구조의 통신 프로토콜인 PCI 익스프레스(PCI Express)를 사용하는 것을 특징으로 하는 초기 저장장치 생산 및 테스트용 호스트 버스 아답터.
  3. 제 1항에 있어서,
    상기 호스트 마더보드는 초기 저장장치의 다양한 인터페이스와 연결될 수 있도록 SAS/SATA to Multi Interface 변환 젠더(Bridge Gender)를 더 구비하는 것을 특징으로 하는 초기 저장장치 생산 및 테스트용 호스트 버스 아답터.
  4. 삭제
  5. 제 1항에 있어서,
    상기 호스트 버스 아답터는 상기 마더보드의 개수에 대응되어 다수개가 구비되는 것을 특징으로 하는 초기 저장장치 생산 및 테스트용 호스트 버스 아답터.
KR1020110073881A 2011-07-26 2011-07-26 초기 저장장치 생산 및 테스트용 호스트 버스 아답터 KR101265233B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110073881A KR101265233B1 (ko) 2011-07-26 2011-07-26 초기 저장장치 생산 및 테스트용 호스트 버스 아답터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110073881A KR101265233B1 (ko) 2011-07-26 2011-07-26 초기 저장장치 생산 및 테스트용 호스트 버스 아답터

Publications (2)

Publication Number Publication Date
KR20130012628A KR20130012628A (ko) 2013-02-05
KR101265233B1 true KR101265233B1 (ko) 2013-05-16

Family

ID=47893254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110073881A KR101265233B1 (ko) 2011-07-26 2011-07-26 초기 저장장치 생산 및 테스트용 호스트 버스 아답터

Country Status (1)

Country Link
KR (1) KR101265233B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9619156B2 (en) 2014-07-31 2017-04-11 Samsung Electronics Co., Ltd. Storage device, memory card, and communicating method of storage device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007066126A (ja) * 2005-09-01 2007-03-15 Hitachi Global Storage Technologies Netherlands Bv データ記憶装置のテスト方法及びデータ記憶装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007066126A (ja) * 2005-09-01 2007-03-15 Hitachi Global Storage Technologies Netherlands Bv データ記憶装置のテスト方法及びデータ記憶装置の製造方法

Also Published As

Publication number Publication date
KR20130012628A (ko) 2013-02-05

Similar Documents

Publication Publication Date Title
CN107423169B (zh) 用于测试高速外围设备互连设备的方法和系统
CN109643265B (zh) 自动配置计算设备的通用串行总线（usb）c型端口
CN101359309B (zh) 串行附接小型计算机系统接口硬盘状态指示装置及方法
US10452576B2 (en) NVMe drive detection from a SAS/SATA connector
US20150067226A1 (en) Backplane controller to arbitrate multiplexing of communication
US8996775B2 (en) Backplane controller for managing serial interface configuration based on detected activity
US7734839B1 (en) Method and integrated circuit for providing enclosure management services utilizing multiple interfaces and protocols
CN109324991B (zh) 一种pcie设备的热插拔装置、方法、介质及系统
CN211427190U (zh) 一种基于飞腾处理器2000+的服务器电路和主板
US20080228981A1 (en) Design structure for dynamically allocating lanes to a plurality of pci express connectors
US9806959B2 (en) Baseboard management controller (BMC) to host communication through device independent universal serial bus (USB) interface
US20120246385A1 (en) Emulating spi or 12c prom/eprom/eeprom using flash memory of microcontroller
US9779047B2 (en) Universal intelligent platform management interface (IPMI) host to baseboard management controller (BMC) communication for non-x86 and legacy free systems
EP3382567B1 (en) Multiple storage devices implemented using a common connector
JP5859663B2 (ja) 接続を行うためのシステム、ｉｏコネクタアセンブリ及び動作方法
CN206931082U (zh) 一种多类型接口的m.2设备扩展卡
CN109032901A (zh) 一种远程带外ssd的监控方法、装置及受控终端
US9946552B2 (en) System and method for detecting redundant array of independent disks (RAID) controller state from baseboard management controller (BMC)
US9158609B2 (en) Universal serial bus testing device
KR101265233B1 (ko) 초기 저장장치 생산 및 테스트용 호스트 버스 아답터
CN110175146B (zh) 硬盘信息获取方法和获取硬盘信息的装置
WO2023016379A1 (zh) 计算机系统、基于PCIe设备的控制方法及相关设备
CN204189089U (zh) 一种服务器
CN107340815B (zh) 机动服务器配置系统及方法
CN213365381U (zh) 主板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160511

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170511

Year of fee payment: 5