JP5859663B2 - 接続を行うためのシステム、ioコネクタアセンブリ及び動作方法 - Google Patents

接続を行うためのシステム、ioコネクタアセンブリ及び動作方法 Download PDF

Info

Publication number
JP5859663B2
JP5859663B2 JP2014535706A JP2014535706A JP5859663B2 JP 5859663 B2 JP5859663 B2 JP 5859663B2 JP 2014535706 A JP2014535706 A JP 2014535706A JP 2014535706 A JP2014535706 A JP 2014535706A JP 5859663 B2 JP5859663 B2 JP 5859663B2
Authority
JP
Japan
Prior art keywords
group
connections
connector assembly
voltage regulator
protocol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014535706A
Other languages
English (en)
Other versions
JP2014534509A (ja
Inventor
アール. ムーニー,ステファン
アール. ムーニー,ステファン
エル ヘック,ハワード
エル ヘック,ハワード
イー. ジャウッシ,ジェイムズ
イー. ジャウッシ,ジェイムズ
ティー. ハーディー,フランク
ティー. ハーディー,フランク
ケー. カスパー,ブライアン
ケー. カスパー,ブライアン
Original Assignee
インテル コーポレイション
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション, インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2014534509A publication Critical patent/JP2014534509A/ja
Application granted granted Critical
Publication of JP5859663B2 publication Critical patent/JP5859663B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/266Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H9/00Details of switching devices, not covered by groups H01H1/00 - H01H7/00
    • H01H9/54Circuit arrangements not adapted to a particular application of the switching device and for which no provision exists elsewhere
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/66Structural association with built-in electrical component
    • H01R13/665Structural association with built-in electrical component with built-in electronic circuit
    • H01R13/6658Structural association with built-in electrical component with built-in electronic circuit on printed circuit board
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Description

実施の形態は一般に入力/出力(I/O)インタフェースに関連する。特に、実施の形態は、シグナリング機能部と電力供給機能部との間で動的に設定変更可能なコンタクトを有するIOコネクタに関連する。
コンピュータシステムは、キーボード、マウス、カメラ等のような周辺装置とのIO通信を行うために1つ以上のUSB(例えば、2008年11月12日付けUSB実装者フォーラム(USB Implementers Forum)によるUSB標準仕様3.0,Rev.1.0によるユニバーサルシリアルバス)ポートを含むかもしれない。一般的なUSBポートの接続部(contact)はシグナリング機能部又は電力供給部の何れかに専用であるかもしれない。従って、その場合のコンピュータシステムは、シグナリング及び電力供給の条件を変えながら異なる周辺装置に接続することについて限られた能力しか有しないことが懸念される。
米国特許出願公開第2010-0041266号明細書 米国特許出願公開第2004-0235357号明細書 米国特許第6662301号明細書 米国特許出願公開第2003-0070103号明細書 米国特許出願公開第2010-0205463号明細書
一観点による実施の形態の課題は、柔軟に接続を行うための装置、システム、方法及び記憶媒体等を提供することである。
一観点によるシステムは、
コンフィギュレーションコマンドを発行するホスト論理部を含むホスト装置と、
電力供給部と、
前記電力供給部に接続された電圧レギュレータ、1つ以上のシグナリング回路、第1群の接続部、前記1つ以上のシグナリング回路に接続された第2群の接続部、及びコネクタ論理部を有する入出力(IO)コネクタアセンブリであって、
前記コネクタ論理部は、
コンフィギュレーションコマンドを受信し、
前記コンフィギュレーションコマンドが第1のプロトコルに対応している場合には、前記第1群の接続部を前記電圧レギュレータに接続し、及び
前記コンフィギュレーションコマンドが第2のプロトコルに対応している場合には、前記第1群の接続部を前記1つ以上のシグナリング回路に接続する、IOコネクタアセンブリと
を有するシステムである。
実施の形態によるIOコネクタアセンブリ及びデバイスの間の接続の一例を示す斜視図。 実施の形態によるIOコネクタアセンブリ基板の一例を示す拡大斜視図。 実施の形態による相互接続可能な接続部の構成例を示すブロック図。 実施の形態による相互接続可能な接続部の構成例を示すブロック図。 実施の形態により周辺デバイスと通信するIOコネクタアセンブリを構築する方法例を示すフローチャート。
本発明の実施の形態による様々な利点は明細書、特許請求の範囲及び図面を参照することで当業者にとって更に明らかになる。
実施の形態は入出力(IO)コネクタアセンブリを含み、IOコネクタアセンブリは、電圧レギュレータと、1つ以上のシグナリング回路と、第1群の接続部と、1つ以上のシグナリング回路に接続された第2群の接続部と、コンフィギュレーションコマンドを受信する論理部とを有する。論理部は、コンフィギュレーションコマンドが第1のプロトコルに対応している場合には、第1群の接続部を電圧レギュレータに接続するように形成されてもよい。コンフィギュレーションコマンドが第2のプロトコルに対応している場合には、論理部は、第1群の接続部を1つ以上のシグナリング回路に接続することが可能である。
実施の形態は、コンフィギュレーションコマンドを発行するホスト論理部を備えたホスト装置と、電力供給部と、IOコネクタアセンブリとを有するシステムを含んでもよい。IOコネクタアセンブリは、電力供給部に接続された電圧レギュレータ、1つ以上のシグナリング回路、第1群の接続部、前記1つ以上のシグナリング回路に接続された第2群の接続部、及びコンフィギュレーションコマンドを受信するコネクタ論理部を含むことが可能である。コネクタ論理部は、前記コンフィギュレーションコマンドが第1のプロトコルに対応している場合には、前記第1群の接続部を前記電圧レギュレータに接続するように形成されてもよい。前記コンフィギュレーションコマンドが第2のプロトコルに対応している場合には、コネクタ論理部は、前記第1群の接続部を前記1つ以上のシグナリング回路に接続することが可能である。
他の実施の形態はコンピュータが実行する方法を含み、該方法において、入出力(IO)コネクタアセンブリに対してコンフィギュレーションコマンドが発行される。前記コンフィギュレーションコマンドが第1のプロトコルに対応している場合には、前記IOコネクタアセンブリの第1群の接続部が、前記IOコネクタアセンブリの電圧レギュレータに接続されてもよい。本方法は、前記コンフィギュレーションコマンドが第2のプロトコルに対応している場合には、前記第1群の接続部を、前記IOコネクタアセンブリの1つ以上のシグナリング回路に接続することを行う。
更に、実施の形態はコンピュータにより読み取ることが可能な記憶媒体を含み、該記憶媒体は、プロセッサにより実行される場合に、コンピュータに方法を実行させる命令群を有し、前記方法は、デバイスとIOコネクタアセンブリとの接続を検出するステップと、該デバイスに関するプロトコル分析を実行するステップとを有する。命令群は、該プロトコル分析に基づいて前記IOコネクタアセンブリに対してコンフィギュレーションコマンドを発行することを、コンピュータに実行させることも可能である。
図1を参照すると、コネクタアセンブリ10とコネクタアセンブリ10に結合するように形成されたケーブル12を有する周辺装置(図示せず)との間の有線接続が示されている。結合手段(例えば、鍵形状)及び前提としているシグナリングプロトコルは、例えば、USB技術、ディスプレイポート技術(DisplayPort:DP、例えば、ベサ(Video Electronics Standards Association)による2011年1月の内蔵ディスプレイポート規格(Embedded DisplayPort Standard:eDP)バージョン1.3)、サンダーボルト技術(Thunderbolt、例えば、サンダーボルトTM技術(ThunderboltTM Technology;インテルコーポレーション(登録商標)による2011年のトランスフォーメーションPC I/O)、ペリフェラル要素相互接続エクスプレス(Peripheral Components Interconnect Express:PCI-e)(例えば、PCIスペシャルインタレストグループ技術(PCI Special Interest Group)によるPCI Express x16グラフィクス150W-ATX標準仕様1.0)等に従っていてもよい。結合手段(mating arrangement)は上記のプロトコルの2つ以上に対応しているユニバーサルコネクタ技術に従っていてもよい。
図示の例では、コネクタアセンブリ10はハウジング14と基板(例えば、インターポーザ)16とをハウジング14内に配置された接続部18と共に有している。コネクタアセンブリ10は、基板16に搭載されたトランシーバ論理半導体パッケージ20を含んでいてもよい。以下において詳細に説明されるように、ケーブル12に関連するデバイス(又は装置又は機器)のシグナリング及び/又は電力の条件に依存して、半導体パッケージ20に存在する1つ以上のシグナリング回路又は電圧レギュレータ(voltage regulator:VR)のうちの何れかに選択的に接続されてよいという意味において、1つ以上の接続部18は「交換可能(interchangeable)」であってよい。
図2はコネクタアセンブリ10(図1)の部分拡大図を示し、接続部18は、いくつものIO接続部22と、電力接続部24と、いくつものグランド接続部22とを、それらが基板16に結合された状態で含んでいる。図示の例において、IO接続部22は基板16の上面に搭載され、電力接続部24は基板16の底面に搭載されているが、接続部22、24、26の位置及び配置は状況に応じて異ならせることが可能である。上述したように、半導体パッケージ20は、必要に応じて接続部22、24、26に選択的に接続されてよいVR及び1つ以上のシグナリング回路を含んでいてもよい。
図3Aを参照すると、回路板30が示されており、図示の回路板30は、IOコネクタアセンブリ32、電力供給部34及びホストデバイス36を含む。回路板30はコンピュータシステムのマザーボードとすることが可能であり、コンピュータシステムは、例えば、パーソナルディジタルアシスタント(PDA)、モバイルインターネットデバイス(MID)、ワイヤレススマートフォン、メディアプレーヤ、画像処理装置、スマートタブレット、デスクトップパーソナルコンピュータ(PC)、サーバ等又はそれらの任意の組み合わせであってもよい。更に、ホストデバイス36は、様々なコンピュータ関連処理を可能にする論理命令を実行することが可能なプロセッサ及び/又はプラットフォームコントローラハブ(PCH)等のようなチップセット部品を含んでいてもよい。回路板30は、システムメモリ、集積メモリコントローラ、ネットワークコントローラ、グラフィックプロセッサ/カード等のような他の要素を含むことも可能であり、これらの要素の各々はIOコネクタアセンブリ32を介して通信するように形成されてもよい。図示の例において、IOコネクタアセンブリ32は、電圧レギュレータ(VR)44及び1つ以上のシグナリング回路(又は通信回路又は送受信回路)46を有するオンコネクタ論理部(on-connector logic)42を含む。VR44はIOコネクタアセンブリ32に給電するだけでなくIOコネクタアセンブリ32に結合されている周辺装置(図示せず)にも給電するために使用されてよく、シグナリング回路46はIOコネクタアセンブリ32と周辺装置との間でデータ転送を可能にする。
IOコネクタアセンブリ32は、交換可能な接続部として指定される第1群の接続部38を含むことが可能である。例えば、第1群の接続部38は上述した1つ以上のIO接続部22(図2)だけでなく電力接続部24も含んでよい。一方、第2群の接続部40は、1つ以上のIO接続部22(図2)に制限され、図示の例ではシグナリング回路46との固定された(不変の)接続を有する。従って第2群の接続部40は専用のIO接続部と考えてもよい。図示のオンコネクタ論理部42は、VR44、シグナリング回路46、第1群の接続部38、及びホストデバイス36に結合されたマルチプレクサ48を含む。周辺装置とIOコネクタアセンブリ32との接続が検出されると、ホストデバイス36は、例えば電力が周辺装置に印加されるべきか否かを判断するために、周辺装置に関するプロトコル分析を実行してもよい。プロトコル分析は、接続の位置、構成、用途等のような他の事項を特定することも可能である。
例えば、第1群の接続部38が周辺装置に電力を供給するために使用される第1のプロトコルと、第1群の接続部38が周辺装置と通信するために使用される第2のプロトコルとを、IOコネクタアセンブリ32は利用又はサポートすることが可能である。従ってホストデバイス36はオンコネクタ論理祖部42に対してコンフィギュレーションコマンドを発行し、コンフィギュレーションコマンドが第1のプロトコルに対応していた場合、マルチプレクサ48は第1群の接続部38をVR44に接続する。一方、コンフィギュレーションコマンドが第2のプロトコルに対応していた場合、マルチプレクサ48は第1群の接続部38をシグナリング回路46に接続してもよい。図示のホストデバイス36はプロトコル分析に基づいてVR44の出力電圧を設定してもよい。第1群の接続部38がシグナリング回路46に接続される場合(例えば、第2のプロトコルが使用される場合)、VR44の出力電圧は、緩和された電力分配条件に起因して低レベルに設定されてもよい。実際、VR44は更に電力を節約し及び/又はバッテリ寿命を延ばすために、場合によっては電力供給を遮断されてもよい。
図3Bは代替的な実施形態を示し、回路50はIOコネクタアセンブリ52を、第1群の接続部54、第2群の接続部56及び第3群の接続部58と共に含んでいる。図示の例では、第2群の接続部58は1つ以上のシグナリング回路60との固定された(不変の)接続を有し、第3群の接続部58はVR62との固定された(不変の)接続を有する。従って第2群の接続部56は専用の電力接続部であり、第3群の接続部58は専用の電力接続部と考えられてもよい。一方、第1群の接続部54はマルチプレクサ64に接続され、マルチプレクサ64は、ホストデバイス66からのコンフィギュレーションコマンドに基づいてVR62又はシグナリング回路60のうちの何れかに第1群の接続部54を選択的に接続することが可能である。ホストデバイス66は、図示の例では電力供給部68に接続されているVR62の出力電圧を設定してもよい。
図4は上述したコネクタアセンブリ32(図3A)又はコネクタアセンブリ52(図3B)のようなIOコネクタアセンブリが周辺装置と通信するための方法70を示す。本方法は一群の論理命令として実施されてもよく、一群の論理命令は、マシン又はコンピュータにより読み取られることが可能な記憶媒体(例えばランダムアクセスメモリ(RAM)、リードオンリメモリ(ROM)、プログラマブルROM(PROM)、フラッシュメモリ等)や、設定可能な論理部(例えば、プログラマブル論理アレイ(PLA)、フィールドプログラマブルゲートアレイ(FPGA)、複合プログラマル部論理装置(CPLD))や、一定(不変)機能の論理ハードウェア(特定用途向け集積回路(ASIC)、CMOS、トランジスタ-トランジスタ論理(TTL)技術等のような回路技術を利用する)、又はそれらの任意の組み合わせ等において保存されてもよい。例えば、方法70に示されている処理を実行するためのコンピュータプログラムコードは1つ以上のプログラミング言語のうちの任意の組み合わせで書かれていてもよく、例えば、C++等のようなオブジェクト指向プログラミング言語や、「C」プログラミング言語或いは同様なプログラミング言語のような通常の手続プログラミング言語等により書かれていてもよい。更に、方法70は上記の任意の回路技術を用いて実施されてもよい。
処理ブロック72では、ホストデバイスが周辺デバイス(周辺装置)とIOコネクタアセンブリと間の接続を検出する。上述したように、ホストデバイスはプロセッサ及び/又はPCHのようなチップセット要素を含んでもよく、周辺デバイスの検出はIOコネクタアセンブリの1つ以上のシグナリング回路により実行されてもよい。更に、周辺デバイスは、例えば、キーボード、マウス、カメラ、PDA、MID、ワイヤレススマートフォン、メディアプレーヤ、画像処理装置、スマートタブレット、フラッシュドライブ、外部ハードドライブ等又はそれらの任意の組み合わせを含むことが可能である。図示のブロック74では、周辺デバイスに関するプロトコル分析を実行する。プロトコル分析は、例えば、電力が周辺デバイスに印加されるべきか否かを判断すること、周辺デバイスに関する接続の位置、配置及び/又は用途等を特定することを含んでもよい。ブロック76では、IOコネクタアセンブリに対してコンフィギュレーションコマンドが発行され、コンフィギュレーションコマンドは何れのプロトコルが周辺デバイスにより使用されているかを示すことが可能である。一例として、ホストデバイスは、USB、ディスプレイポート、HDMI(登録商標)、サンダーボルト、PCI-e等のようなプロトコル同士を区別することが可能であるが、これらに限定されない。ブロック76は、プロトコル分析の結果に基づいてIOコネクタアセンブリに存在するVRの出力電圧を設定することを含んでもよい。
ブロック78においてコンフィギュレーションコマンドを受信したことに応答して、ブロック80において何れのプロトコルが使用されているかをIOコネクタアセンブリが判別してもよい。図示の例では、システムは2つのプロトコルを区別しているが、状況に応じて、より多数のプロトコルが使用されてもよい。コンフィギュレーションコマンドが第1のプロトコルに対応していると判断された場合、ブロック82において、IOコネクタアセンブリの1つ以上の交換可能な接続部が接続されてよい。すなわち、上記の例においてブロック82は交換可能な接続部をIOコネクタアセンブリのVRに接続することを含んでもよい。一方、コンフィギュレーションコマンドが第2のプロトコルに対応していると判断された場合、図示のブロック84において、交換可能な接続部を第2のプロトコルに従って接続する。すなわち、ブロック84は交換可能な接続部をIOコネクタアセンブリの1つ以上のシグナリング回路に接続することを含んでもよい。
従って、専用の電力供給部又はシグナリング回路のうちの何れかにIOコネクタアセンブリの接続部を選択的に接続することにより、本願で説明される技術は、要求に応じてIOシグナリングアーキテクチャに帯域幅を追加することが可能である。交換可能な接続部を利用することは、真にユニバーサルなIOコネクタ、プラットフォームの小型化及び更なるスケーラブルなアーキテクチャを実施できるようにする。更に、周辺デバイスが各自自身の電源を有し及びホストプラットフォームから電力を要しない状況を動的に確認することで、改善された電力管理を行うことが可能になる。
本発明の実施の形態は、全てのタイプの半導体集積回路(IC)チップと共に使用可能である。これらのICチップの具体例は、例えば、プロセッサ、コントローラ、チップセット要素、プログラマブル論理アレイ(PLA)、メモリチップ、ネットワークチップ、システムオンチップ(SoC)、SSD/NANDコントローラASIC等であるが、これらに限定されない。更に、図中、信号導通ラインが線又はラインで表現されている。より多い種類の信号経路を区別するために幾つかは異なっていてもよいし、多数の信号成分経路を指定するために番号ラベルを有していてもよいし、及び/又は主要な情報が流れる向きを示すために1つ以上の端部に矢印を付けててもよい。しかしながらそれは限定の仕方として解釈されるべきではない。むしろ、そのような付加的な詳細情報は回路の理解を促すように1つ以上の実施形態に関して使用されてよい。付加的な情報を有しているか否かによらず、表現されている任意の信号ラインは、実際には複数の方向に流れる1つ以上の信号を有し、適切な何らかのタイプの信号形式(例えば、差動対で実施されるディジタル又はアナログ伝送路、光ファイバ伝送路、及び/又はシングルエンド伝送路等)により実施されてもよい。
具体的なサイズ/モデル/値/範囲が使用されているが、本発明の実施の形態はそれらに限定されない。時を経て製造技術(例えば、フォトリソグラフィ技術)が成熟するにつれて、より小さな装置を製造できるようになることが予想される。更に、ICチップ及びその他の要素に対する周知の電源/グランド接続等は、図示及び説明の簡明化の観点からは図示されていてもいなくてもよく、本発明の実施の形態に関する所定の特徴を曖昧にしないように配慮されている。更に、本発明の実施形態を曖昧にしないように装置又はシステムはブロック図形式で示され、そのようなブロック図形式に関する詳細な事項は実施形態が使用されるプラットフォームに大きく依存し、すなわちそのような詳細な事項は当業者によく知られている。本発明の具体的な実施形態を説明するために具体的な詳細(例えば、回路)が説明されているが、本発明の実施形態はそのような具体的な詳細によらず又は変形させながら実施されてもよいことは、当業者にとって明らかであろう。従って本説明は限定ではなく例示として解釈されるべきである。
「結合される(coupled)」という用語は、対象の複数の要素同士の間の直接的又は間接的な如何なるタイプの関係をも示すように使用されており、電気的な接続、機械的な接続、流体による接続、光学的な接続、電磁的な接続、電気力学的な接続又はその他の形式による接続に対して使用されてよい。更に、「第1」、「第2」等の用語は本願において説明を促すためにのみ使用されているに過ぎず、特に断りのない限り、特定の時間的又は時系列的な意味を担ってはいない。
本発明の実施形態に関する広範囲に及ぶ内容が様々な形式で実現可能であることを、当業者は上記の説明から認めるであろう。従って本発明の実施形態は特定の具体例に関して説明されてきたが、本願の明細書、特許請求の範囲及び図面を参照することにより他の変形例も当業者に明らかになるので、本発明の実施形態の真の範囲は説明された例に限定されるべきではない。

Claims (20)

  1. コンフィギュレーションコマンドを発行するホスト論理部を含むホスト装置と、
    電力供給部と、
    前記電力供給部に接続され電圧レギュレータ、1つ以上のシグナリング回路、第1群の接続部、前記1つ以上のシグナリング回路に接続され第2群の接続部、及びコネクタ論理部を有する入出力(IO)コネクタアセンブリであって、
    前記コネクタ論理部は、
    前記コンフィギュレーションコマンドを受信し、
    前記コンフィギュレーションコマンドが第1のプロトコルに対応る場合には、前記第1群の接続部を前記電圧レギュレータに接続し、及び
    前記コンフィギュレーションコマンドが第2のプロトコルに対応る場合には、前記第1群の接続部を前記1つ以上のシグナリング回路に接続する、IOコネクタアセンブリと
    を有するシステム。
  2. 前記IOコネクタアセンブリが、
    ハウジングと、
    前記ハウジングの中に配置される前記第1群及び第2群の接続部を含む基板と、
    前記基板に結合される半導体パッケージであって、前記電圧レギュレータと、前記1つ以上のシグナリング回路と、前記コネクタ論理部とを含む、半導体パッケージと
    を含む、請求項1に記載のシステム。
  3. 前記コネクタ論理部は、前記第1群の接続部を、前記電圧レギュレータ及び前記1つ以上のシグナリング回路のうち少なくとも1つに選択的に接続するマルチプレクサを含む、請求項1に記載のシステム。
  4. 前記第1群の接続部が1つ以上の交換可能な接続部を含む、請求項1に記載のシステム。
  5. 前記第2群の接続部が1つ以上のIO接続部を含む、請求項1に記載のシステム。
  6. 前記IOコネクタアセンブリが前記電圧レギュレータに結合され第3群の接続部を更に含む、請求項1に記載のシステム。
  7. 前記第3群の接続部が1つ以上の電力接続部を含む、請求項6に記載のシステム。
  8. 前記ホスト論理部が、
    デバイスと前記IOコネクタアセンブリとの接続を検出し、
    該デバイスに関するプロトコル分析を実行し、該プロトコル分析に基づいて前記コンフィギュレーションコマンドが発行される、請求項1に記載のシステム。
  9. 前記プロトコル分析は、電力が前記デバイスに印加されるべきか否かについての判断を含む、請求項8に記載のシステム。
  10. 前記ホスト装置が前記電圧レギュレータに結合され、前記ホスト論理部が前記プロトコル分析に基づいて前記電圧レギュレータの出力電圧設定る、請求項8に記載のシステム。
  11. 電圧レギュレータと、
    1つ以上のシグナリング回路と、
    第1群の接続部と、
    前記1つ以上のシグナリング回路に接続され第2群の接続部と、
    コンフィギュレーションコマンドを受信し、前記コンフィギュレーションコマンドが第1のプロトコルに対応る場合には、前記第1群の接続部を前記電圧レギュレータに接続し、及び前記コンフィギュレーションコマンドが第2のプロトコルに対応る場合には、前記第1群の接続部を前記1つ以上のシグナリング回路に接続する論理部と
    を有する入出力(IO)コネクタアセンブリ。
  12. ハウジングと、
    前記ハウジングの中に配置される前記第1群及び第2群の接続部を含む基板と、
    前記基板に結合される半導体パッケージであって、前記電圧レギュレータと、前記1つ以上のシグナリング回路と、前記論理部とを含む半導体パッケージと
    を含む請求項11に記載のIOコネクタアセンブリ。
  13. 前記論理部は、前記第1群の接続部を、前記電圧レギュレータ及び前記1つ以上のシグナリング回路のうち少なくとも1つに選択的に接続するマルチプレクサを含む、請求項11に記載のIOコネクタアセンブリ。
  14. 前記第1群の接続部が1つ以上の交換可能な接続部を含む、請求項11に記載のIOコネクタアセンブリ。
  15. 前記第2群の接続部が1つ以上のIO接続部を含む、請求項11に記載のIOコネクタアセンブリ。
  16. 前記電圧レギュレータに結合され第3群の接続部を更に含む、請求項11に記載のIOコネクタアセンブリ。
  17. 前記第3群の接続部が1つ以上の電力接続部を含む、請求項16に記載のIOコネクタアセンブリ。
  18. コンフィギュレーションコマンドを発行するホスト論理部を含むホスト装置と、
    電力供給部と、
    前記電力供給部に接続される電圧レギュレータ、1つ以上のシグナリング回路、第1群の接続部、前記1つ以上のシグナリング回路に接続される第2群の接続部、及びコネクタ論理部を有する入出力(IO)コネクタアセンブリと、
    を有するシステムが実行する動作方法であって、
    前記コネクタ論理部が、前記コンフィギュレーションコマンドを受信し、前記コンフィギュレーションコマンドが第1のプロトコルに対応する場合には前記第1群の接続部を前記電圧レギュレータに接続し、前記コンフィギュレーションコマンドが第2のプロトコルに対応する場合には、前記第1群の接続部を前記1つ以上のシグナリング回路に接続するステップ
    を有する動作方法。
  19. 前記ホスト装置により、デバイスとIOコネクタアセンブリとの接続を検出し、該デバイスに関するプロトコル分析を実行し、該プロトコル分析に基づいて前記IOコネクタアセンブリに対して前記コンフィギュレーションコマンドを発行するステッ
    を更に有する、請求項18に記載の動作方法
  20. 請求項18又は19に記載の動作方法を前記システムに実行させるコンピュータプログラム。
JP2014535706A 2011-10-17 2011-10-17 接続を行うためのシステム、ioコネクタアセンブリ及び動作方法 Active JP5859663B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/056581 WO2013058730A1 (en) 2011-10-17 2011-10-17 Interchangeable power and signal contacts for io connectors

Publications (2)

Publication Number Publication Date
JP2014534509A JP2014534509A (ja) 2014-12-18
JP5859663B2 true JP5859663B2 (ja) 2016-02-10

Family

ID=48141191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014535706A Active JP5859663B2 (ja) 2011-10-17 2011-10-17 接続を行うためのシステム、ioコネクタアセンブリ及び動作方法

Country Status (4)

Country Link
US (1) US10089270B2 (ja)
JP (1) JP5859663B2 (ja)
TW (1) TWI620069B (ja)
WO (1) WO2013058730A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013058730A1 (en) 2011-10-17 2013-04-25 Intel Corporation Interchangeable power and signal contacts for io connectors
US9408335B2 (en) * 2013-06-28 2016-08-02 Cisco Technology, Inc. ICM optimization and standardization for automation
US8784123B1 (en) * 2013-12-09 2014-07-22 Google Inc. Electrical connector
US20170041450A1 (en) * 2015-08-03 2017-02-09 Motorola Mobility Llc Multipin Variable Rate Interface
CN109766291B (zh) * 2018-12-06 2020-10-23 珠海格力电器股份有限公司 一种i/o端口的自动配置方法及系统
DE102019126690A1 (de) * 2019-10-02 2021-04-08 Phoenix Contact Gmbh & Co. Kg Verfahren zur datenübertragung zwischen einem peripheriegerät und einer datenerfassungseinheit, peripheriegerät sowie datenerfassungseinheit
US11422576B2 (en) * 2020-08-28 2022-08-23 Hewlett Packard Enterprise Development Lp Modular power supply unit

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6662301B1 (en) 1999-08-27 2003-12-09 Canon Kabushiki Kaisha Computer peripheral device, its control method, image pickup device, storage medium, computer system, and computer
KR100711914B1 (ko) 2001-09-15 2007-04-27 엘지전자 주식회사 유에스비 전원 제어장치
US7305253B2 (en) * 2002-12-19 2007-12-04 Sony Ericsson Mobile Communications Ab Combination audio/charger jack
FI20035072A0 (fi) * 2003-05-22 2003-05-22 Nokia Corp Liitäntäväylä, elektroniikkalaite ja järjestelmä
US6848950B2 (en) * 2003-05-23 2005-02-01 Fci Americas Technology, Inc. Multi-interface power contact and electrical connector including same
US7447922B1 (en) * 2004-06-23 2008-11-04 Cypress Semiconductor Corp. Supplying power from peripheral to host via USB
US7679317B2 (en) * 2005-02-15 2010-03-16 Research In Motion Limited Systems and methods for charging a chargeable USB device
US7589536B2 (en) * 2007-01-05 2009-09-15 Apple Inc. Systems and methods for determining the configuration of electronic connections
JP4626582B2 (ja) * 2006-07-03 2011-02-09 ソニー株式会社 カード型周辺機器およびカード通信システム
US20080272741A1 (en) * 2007-05-03 2008-11-06 Summit Microelectronics, Inc. Systems and methods for detecting power sources
US8344874B2 (en) * 2008-07-10 2013-01-01 Apple Inc. Intelligent power-enabled communications port
US20100041266A1 (en) 2008-08-15 2010-02-18 Data Mark M Power connector with integrated signal connector
US8055919B2 (en) * 2009-02-06 2011-11-08 Standard Microsystems Corporation Port power controller for USB hubs with legacy battery charge support
US20100225176A1 (en) * 2009-03-09 2010-09-09 Apple Inc. Systems and methods for providing protection circuitry to selectively handle multiple cable-types through the same port
US8352644B2 (en) * 2009-11-23 2013-01-08 Qualcomm Incorporated Apparatus and methods for USB connection in a multi-processor device
US8799540B2 (en) * 2010-01-05 2014-08-05 Microsoft Corporation Providing signals to electronic connectors
KR20110118003A (ko) * 2010-04-22 2011-10-28 삼성전자주식회사 반도체 패키지 및 그의 테스트 소켓
TWM390483U (en) 2010-05-14 2010-10-11 Darfon Electronics Corp Computer host, input apparatus, and computer system
WO2013058730A1 (en) 2011-10-17 2013-04-25 Intel Corporation Interchangeable power and signal contacts for io connectors

Also Published As

Publication number Publication date
TW201337576A (zh) 2013-09-16
JP2014534509A (ja) 2014-12-18
WO2013058730A1 (en) 2013-04-25
TWI620069B (zh) 2018-04-01
US20140197696A1 (en) 2014-07-17
US10089270B2 (en) 2018-10-02

Similar Documents

Publication Publication Date Title
JP5859663B2 (ja) 接続を行うためのシステム、ioコネクタアセンブリ及び動作方法
CN107423169B (zh) 用于测试高速外围设备互连设备的方法和系统
US9858238B2 (en) Dual mode USB and serial console port
CN107111588B (zh) 经由USB端口使用PCIe协议的数据传输
US7922496B2 (en) Motherboard
US9654342B2 (en) Bandwidth configurable IO connector
JP2011166720A (ja) 複数バージョンのusbと互換性があるマザーボード及び関連方法
EP3317772B1 (en) Orientation indicating connector
US7836237B2 (en) Changeable CPU module apparatus for a computer
US11232061B2 (en) CompactFlash express (CFX) adapters
US8886859B2 (en) USB storage device
TW201621657A (zh) 電子裝置
US9665526B2 (en) Implementing IO expansion cards
JP2013069269A (ja) 複数のデータ接続ポートを備えた電気装置
US11163660B2 (en) Link downgrade detection system
CN103890743B (zh) 主机控制的io功率管理
US20160147699A1 (en) Method and system for a flexible interconnect media in a point-to-point topography
US9959235B2 (en) Input/output switching method, electronic device, and system for a server
CN104123257A (zh) 通用串行总线装置、通信方法及计算机可读存储介质
TWI559155B (zh) 輸入/輸出埠切換方法及其電子裝置及系統
KR101265233B1 (ko) 초기 저장장치 생산 및 테스트용 호스트 버스 아답터
US20230394004A1 (en) M.2 add-in-card with universal flash storage (ufs)
CN100399313C (zh) 系统管理总线扩展装置
TWI534657B (zh) 行動裝置之輸入介面裝置
Goffin USB Brings Cost and Connectivity Advantages to Imaging

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151216

R150 Certificate of patent or registration of utility model

Ref document number: 5859663

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250