DE102004039393B4 - Verfahren zum Testen einer Speichervorrichtung und Speichervorrichtung zur Durchführung des Verfahrens - Google Patents

Verfahren zum Testen einer Speichervorrichtung und Speichervorrichtung zur Durchführung des Verfahrens Download PDF

Info

Publication number
DE102004039393B4
DE102004039393B4 DE102004039393A DE102004039393A DE102004039393B4 DE 102004039393 B4 DE102004039393 B4 DE 102004039393B4 DE 102004039393 A DE102004039393 A DE 102004039393A DE 102004039393 A DE102004039393 A DE 102004039393A DE 102004039393 B4 DE102004039393 B4 DE 102004039393B4
Authority
DE
Germany
Prior art keywords
memory module
module
memory
test
test module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004039393A
Other languages
English (en)
Other versions
DE102004039393A1 (de
Inventor
Sven Boldt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE102004039393A priority Critical patent/DE102004039393B4/de
Priority to US11/204,739 priority patent/US7219029B2/en
Publication of DE102004039393A1 publication Critical patent/DE102004039393A1/de
Application granted granted Critical
Publication of DE102004039393B4 publication Critical patent/DE102004039393B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38Response verification devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26Accessing multiple arrays
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26Accessing multiple arrays
    • G11C2029/2602Concurrent test
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/02Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Speichervorrichtung zur Datenspeicherung, mit:
a) einem Speichermodul (100), welches aufweist:
a1) mindestens eine Speicherbank (101a-101n), in welche zu speichernde Daten gespeichert und aus welcher die gespeicherten Daten ausgelesen werden; und
a2) eine Logikeinheit (106) zur Steuerung eines Einschreibens und eines Auslesens von Daten in die und aus der mindestens einen Speicherbank (101a-101n); und
b) einem Testmodul (200) zum Testen der Funktionsfähigkeit des Speichermoduls (100), wobei in dem Testmodul Soll-Daten mit aus der mindestens einen Speicherbank (101a-101n) ausgelesenen Ist-Daten verglichen werden und ein Testergebnis bereitgestellt wird, wobei das Testmodul (200) ferner aufweist:
b1) eine Vergleichs-Kompressionseinrichtung (201) zur Ausgabe, in Abhängigkeit von dem Testergebnis, eines Fehlerhaft-Bestimmungssignals, wenn das Speichermodul (100) mindestens eine Fehlfunktion aufweist, und zur Ausgabe eines Fehlerfrei-Bestimmungssignals, wenn das Speichermodul (100) eine fehlerfreie Funktion aufweist,
dadurch gekennzeichnet, dass
c) das Testmodul (200) getrennt von dem Speichermodul (100) in einer separaten Schaltungseinheit angeordnet ist,...

Description

  • Die vorliegende Erfindung betrifft allgemein Speichervorrichtungen, welche Speichermodule in großer Packungsdichte aufweisen. Insbesondere betrifft die vorliegende Erfindung ein Verfahren und eine Vorrichtung zum Testen der in der Speichervorrichtung enthaltenen Speichermodule.
  • Die vorliegende Erfindung betrifft spezifisch eine Speichervorrichtung zur Datenspeicherung mit einem Speichermodul, welches mindestens eine Speicherbank, in welcher zu speichernde Daten gespeichert und aus welcher die gespeicherten Daten ausgelesen werden, und eine Logikeinheit zur Steuerung eines Einschreibens und eines Auslesens von Daten in die und aus der Speicherbank aufweist, und einem Testmodul zum Testen der Funktionsfähigkeit des Speichermoduls.
  • Hierbei weist das Testmodul eine Vergleichs-Kompressionseinrichtung zur Ausgabe eines Fehlerhaft-Bestimmungssignals auf, wenn das Speichermodul mindestens eine Fehlfunktion aufweist, wohingegen eine Fehlerfrei-Bestimmungssignal dann ausgegeben wird, wenn das Speichermodul eine fehlerfreie Funktion aufweist.
  • 4 zeigt eine herkömmliche Speichervorrichtung 100, welche in diesem Beispiel vier Speicherbänke 101a, 101b, 101c und 101d angeordnet aufweist. Die einzelnen Speicherbänke 101a-101d sind mit einer Vergleichs- und Kompressionsschaltung V verbunden, welche in einem Auswerteschaltungsbereich A angeordnet ist. Die Vergleichs- und Datenkompressionsschaltung V dient dazu, die Funktionsfähigkeit der einzelnen Speicherbänke 101a-101d des Speichermoduls 100 zu testen. Es sei darauf hingewiesen, dass es sich bei der in 4 dargestellten Schaltungsanordnung um einen Ausschnitt aus einem beliebigen Halbleiter-Speicherchip mit Speicherarray und Datenpfad handelt. In nachteiliger Weise kann in dem herkömmlichen Speichermodul 100 stets nur eine Speicherbank 101a, 101b, 101c oder 101d gleichzeitig Ergebnisse auf einen Datenbus D übertragen.
  • Wie untenstehend unter Bezugnahme auf 5 gezeigt, besteht der Datenbus in diesem Beispiel eines herkömmlichen Speichermoduls aus vier Datenleitungen 103a-103d. In herkömmlicher Weise umfassen die Speicherbänke 101a-101d jeweils sekundäre Schreib-Leseverstärker 102a-102d. Sämtliche Datenleitungen sind mit der Vergleichs- und Datenkompressionsschaltung verbunden, um einen Datenvergleich und eine Datenkompression vornehmen zu können.
  • 5 zeigt das in 4 schematisch veranschaulichte Speichermodul 100 in größerem Detail. Gezeigt sind in 5 nur noch zwei Speicherbänke 101a, 101b mit den entsprechenden sekundären Schreib-Leseverstärkern 102a-102d. Es sei darauf hingewiesen, dass hier lediglich vier Schreib-Leseverstärker 102a-102d beispielhaft gezeigt sind, während prinzipiell eine große Anzahl von sekundären Schreib-Leseverstärkern 102a-102n in einer Speicherbank 101a-101n bereitgestellt wird, wobei die Anzahl n größer als 100 sein kann.
  • Durch die Anforderung nach zunehmend erhöhten Speicherdichten ergibt sich das Problem, dass eine Chipfläche, d.h. ein Platzbedarf für das Speichermodul verringert werden muss. Bei den in den 4 und 5 veranschaulichten, herkömmlichen Speichermodulen ist es somit unzweckmäßig, dass die mit einem Bezugszeichen V gekennzeichnete Vergleichs- und Datenkompressionsschaltung in dem Auswerteschaltungsbereich A (gestrichelter Bereich in der 4) angeordnet ist. Die Vergleichs- und Datenkompressionsschaltung V dient einem Test der einzelnen Speicherbänke 101a-101n des Speichermoduls, wobei in nachteiliger Weise jeweils nur eine Speicherbank 101a-101d zu einer bestimmten Zeit getestet werden kann. In nachteiliger Weise wird ein gleichzeitiges Testen der in dem Speichermodul 100 enthaltenen Speicherbänke 101a-101n nicht ermöglicht, derart, dass die Testzeit erhöht wird (4-fach in dem in 4 gezeigten Beispiel, um sämtliche vier Speicherbänke zu testen).
  • Dies führt in unzweckmäßiger Weise zu dem Nachteil, dass die Testkosten durch eine Verlängerung der Testzeit beim Testen des herkömmlichen Speichermoduls 100 auf Funktionsfähigkeit erhöht sind. Eine Steigerung der Parallelität bei einem Testen des Speichermoduls 100 könnte durch eine Erhöhung der Anzahl der internen Datenleitungen 103a-103d bereitgestellt werden. Eine derartige Erhöhung von Datenleitungen führt jedoch in unzweckmäßiger Weise zu dem Nachteil, dass diese einen erheblichen Platzbedarf verursachen, wodurch die Chipfläche in nachteiliger Weise vergrößert wird.
  • In der Patentanmeldung WO 2004/017162 A2 sind ein System und ein Verfahren für einen Selbsttest und eine Reparatur von Speichermodulen offenbart. Die beschriebene Vorrichtung weist ein Speichermodul und ein Testmodul auf. Das Testmodul ist in nachteiliger Weise in einer Einheit mit dem Speichermodul angeordnet.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Speichervorrichtung zur Datenspeicherung bereitzustellen, bei der das in der Speichervorrichtung vorhandene Speichermodul auf einfache und effiziente Weise getestet werden kann. Insbesondere ist es erforderlich, Testkosten zu verringern.
  • Diese Aufgabe wird erfindungsgemäß durch eine Vorrichtung mit den Merkmalen des Patentanspruchs 1 gelöst. Ferner wird die Aufgabe durch ein im Patentanspruch 7 angegebenes Verfahren gelöst.
  • Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Ein wesentlicher Gedanke der Erfindung besteht darin, getrennt von dem Speichermodul eine Schaltungseinheit bereitzustellen, mit welcher das Speichermodul getestet wird. Die übliche Anordnung eines Testmoduls innerhalb der Speichervorrichtung zum Testen des in der Speichervorrichtung vorhandenen Speichermoduls weist den Nachteil einer geringen Parallelität und eines großen Raumbedarfs auf. Der Kern der Erfindung besteht darin, in einem Auswerteschaltungsbereich des Speichermoduls nur noch Anschlusseinheiten zum Anschluss eines Testmoduls bereitzustellen, welches eine separate Schaltungseinheit bildet. Die Kommunikation zwischen dem zu testenden Speichermodul und dem Testmodul, mit welchem der Test der Speichermoduls bereitgestellt wird, erfolgt über eine geeignet ausgelegte Kommunikationseinrichtung. In vorteilhafter Weise besteht die Kommunikationseinrichtung aus einer Nadelkarte zur elektrischen Kontaktierung zwischen dem Speichermodul und dem Testmodul.
  • Ferner ist es zweckmäßig, die Kommunikationseinrichtung derart auszulegen, dass Kommunikationssignale über Funk, d.h. drahtlos ausgetauscht werden können. In einem weiteren Aspekt der Erfindung werden die Kommunikationssignale zwischen dem Testmodul und dem Speichermodul optisch ausgetauscht. Gemäß eines allgemeinen Aspekts weist die erfindungsgemäße Speichervorrichtung zur Datenspeicherung im Wesentlichen auf:
    • a) ein Speichermodul mit mindestens einer Speicherbank, in welche zu speichernde Daten gespeichert und aus welcher die gespeicherten Daten ausgelesen werden, und einer Logikeinheit zur Steuerung eines Einschreibens und eines Auslesens von Daten in die und aus der mindestens einen Speicherbank; und
    • b) ein Testmodul zum Testen der Funktionsfähigkeit des Speichermoduls, wobei das Testmodul eine Vergleichs-Kompressionseinrichtung zur Ausgabe eines Fehlerhaft-Bestimmungssignals, wenn das Speichermodul mindestens eine Fehlfunktion aufweist, und zur Ausgabe eines Fehlerfrei-Bestimmungssignals, wenn das Speichermodul eine fehlerfreie Funktion aufweist, aufweist. Das Testmodul ist getrennt von dem Speichermodul in einer separaten Schaltungseinheit angeordnet und mit dem Speichermodul über eine Kommunikationseinrichtung verbunden, wobei die Kommunikationseinrichtung ausgelegt ist zum Zuführen von Eingangskommunikationssignalen, die von sekundären Schreib-Leseverstärkern, die in der mindestens einen Speicherbank angeordnet sind, ableitbar sind, von dem Speichermodul zu dem Testmodul; und zum Ausgeben eines Ergebniskommunikationssignals als ein 1-Bit-breites Fehlerfrei-Fehlerhaft-Bestimmungssignal, welches die Funktionsfähigkeit des Speichermoduls anzeigt, aus dem Testmodul, Rückführen des Ergebniskommunikationssignals in das Speichermodul und Verarbeiten des Ergebniskommunikationssignals in dem Speichermodul.
  • Ferner weist das erfindungsgemäße Verfahren zum Speichern von zu speichernden Daten im Wesentlichen die folgenden Schritte auf:
    • a) Speichern der zu speichernden Daten in einem Speichermodul, welches mindestens eine Speicherbank, in welche die zu speichernden Daten gespeichert und aus welcher die gespeicherten Daten ausgelesen werden, und eine Logikeinheit zur Steuerung eines Einschreibens und eines Auslesens von Daten in die und aus der Speicherbank aufweist; und
    • b) Testen der Funktionsfähigkeit des Speichermoduls mittels eines Testmoduls, wobei in dem Testmodul Soll-Daten mit aus der mindestens einen Speicherbank ausgelesenen Ist-Daten verglichen werden und ein Testergebnis bereitgestellt wird; und
    • b1) aus einer Vergleichs-Kompressionseinrichtung ein Fehlerhaft-Bestimmungssignal, wenn das Speichermodul mindestens eine Fehlfunktion aufweist, und ein Fehlerfrei- Bestimmungssignal, wenn das Speichermodul eine fehlerfreie Funktion aufweist, in Abhängigkeit von dem Testergebnis ausgegeben wird,
    • c) Austauschen von Kommunikationssignalen zwischen dem Testmodul und dem Speichermodul über eine Kommunikationseinrichtung), wobei
    • d) das Testmodul getrennt von dem Speichermodul in einer separaten Schaltungseinheit angeordnet ist;
    • d1) Eingangskommunikationssignale, die von sekundären Schreib-Leseverstärkern, die in der mindestens einen Speicherbank angeordnet sind, abgeleitet und dem Testmodul von dem Speichermodul zugeführt werden;
    • d2) ein Ergebniskommunikationssignal als ein 1-Bit-breites Fehlerfrei-Fehlerhaft-Signal bereitgestellt wird, welches die Funktionsfähigkeit des Speichermoduls anzeigt; und
    • d3) das Ergebniskommunikationssignal aus dem Testmodul ausgegeben, in das Speichermodul zurückgeführt und dort verarbeitet wird.
  • Gemäß diesem Aspekt des erfindungsgemäßen Verfahrens werden Kommunikationssignale zwischen dem Testmodul und dem Speichermodul über eine Kommunikationseinrichtung ausgetauscht, wobei das Testmodul getrennt von dem Speichermodul in einer separaten Schaltungseinheit angeordnet ist.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.
  • Gemäß einer bevorzugten Weiterbildung der vorliegenden Erfindung ist die Kommunikationseinrichtung, über welche das Testmodul mit dem Speichermodul verbindbar ist, durch Testmodul- Anschlusseinheiten mit Speichermodul-Anschlusseinheiten elektrisch verbunden. Vorzugsweise ist die Kommunikationseinrichtung als eine Nadelkarten-Kontaktierungseinheit ausgebildet, die Testmodul-Anschlusseinheiten mit Speichermodul-Anschlusseinheiten elektrisch verbindet.
  • Gemäß einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung ist die Kommunikationseinrichtung, über welche das Testmodul mit dem Speichermodul verbunden ist, als eine HF- oder Funkverbindung bereitgestellt. Eine derartige Funkverbindung weist den Vorteil auf, dass die Kommunikationssignale drahtlos übertragen werden können, wodurch Verbindungsleitungen zwischen dem Speichermodul und dem Testmodul eingespart bzw. gänzlich eliminiert werden können. Somit ist in zweckmäßiger Weise das Testmodul völlig getrennt von dem Speichermodul. Weiterhin ist es zweckmäßig, dass ein Testmodul mehr als ein Speichermodul auf die Funktionsfähigkeit hin testen kann.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung ist die Kommunikationseinrichtung, über welche das Testmodul mit dem Speichermodul verbunden ist, als eine optische Verbindung bereitgestellt. Insbesondere bei der Bereitstellung eines optischen Zugangs zwischen dem Testmodul und dem Speichermodul ist es vorteilhaft, optische Kommunikationssignale zwischen beiden Modulen auszutauschen, da diese im Vergleich zu der oben genannten Funkverbindung eine größere Datenrate und Datendichte ermöglichen.
  • Durch eine derartige, separate Bereitstellung des Testmoduls als eine von dem Speichermodul getrennt angeordnete Schaltungseinheit wird es ermöglicht, dass das Speichermodul mit einer hohen Parallelität getestet wird. Ferner wird der Platzbedarf an Chipfläche auf dem Speichermodul verringert und die Testkosten werden abgesenkt.
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • In den Zeichnungen zeigen:
  • 1 ein Speichermodul mit Speicherbänken und einem Auswerteschaltungsbereich gemäß einem allgemeinen Aspekt der vorliegenden Erfindung;
  • 2 das in 1 gezeigte Speichermodul in einer detaillierteren Darstellung, wobei zur Bereitstellung der Übersichtlichkeit nur zwei Speicherbänke gezeigt sind;
  • 3 das in 2 gezeigte Speichermodul sowie ein separat von dem Speichermodul auf einer getrennten Schaltungseinheit angeordnete Testmodul, wobei das Speichermodul und das Testmodul über eine Kommunikationseinrichtung miteinander verbunden sind;
  • 4 eine herkömmliche Speichervorrichtung mit einer darauf angeordneten Vergleichs- und Datenkompressionsschaltung; und
  • 5 die in 4 gezeigte herkömmliche Speichervorrichtung in größerem Detail.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.
  • 1 zeigt schematisch ein Speichermodul 100', welches eine große Anzahl von Speicherbänken 101a, 101b,... 101i,... 101n aufweisen kann. Eine Chipfläche des Speichermoduls zwischen den einzelnen Speicherbänken 101a-101n ist in der 1 durch einen schraffierten Bereich A gekennzeichnet. Dieser schraffierte Bereich ist als ein Auswerteschaltungsbereich bereitgestellt, in welchem Schaltungseinheiten (beispielsweise Logikeinheiten) zur Steuerung eines Einschreibens und eines Auslesens von Daten in die bzw. aus der mindestens einen Speicherbank angeordnet werden können.
  • In 2 ist ein beispielhaftes Speichermodul 100 mit vier Speicherbänken 101a, 101b, 101c und 101d veranschaulicht, wobei dieser Bereich durch eine gestrichelte Linie umfasst ist. Im Folgenden wird angenommen, dass das Speichermodul aus diesen vier Speicherbänken 101a-101d besteht. Es sei darauf hingewiesen, dass das erfindungsgemäße Verfahren und die Speichervorrichtung mit bereitgestelltem Testmodul auch auf Speichermodule anwendbar ist, die eine größere Anzahl von Speicherbänken aufweisen.
  • 2 zeigt einen Ausschnitt des in 1 dargestellten Speichermoduls 100, wobei die beiden Speicherbänke 101a-101b detaillierter dargestellt sind. Die Speicherbänke 101a, 101b weisen jeweils sekundäre Schreib-Leseverstärker 102a-102d auf, über welche Daten aus den Speicherbänken ausgelesen bzw. in die Speicherbänke eingeschrieben werden können.
  • Es sei darauf hingewiesen, dass, obwohl in 2 lediglich vier sekundäre Schreib-Leseverstärker 102a-102d veranschaulicht sind, prinzipiell eine größere Anzahl von sekundären Schreib-Leseverstärkern 102a-102n bereitgestellt werden kann, wobei es sich bei bestimmten Speicherbänken um eine Anzahl von n ≥ 100 sekundären Schreib-Leseverstärkern 102a-102n handelt. In dem vorliegenden Beispiel sind vier sekundäre Schreib-Leseverstärker 102a-102d pro Speicherbank 101a, 101b bereitgestellt. Ein Datenbus zur Versorgung der sekundären Schreib-Leseverstärker mit entsprechenden Daten besteht somit aus vier Datenleitungen 103a, 103b, 103c und 103d. Die Datenleitungen des Datenbusses sind einerseits mit dem entsprechenden der sekundären Schreib-Leseverstärker 102a-102d der Speicherbänke 101a, 101b und andererseits mit einer Logikeinheit 106 verbunden. Die Logikeinheit dient lediglich einer Steuerung eines Einschreibens bzw. eines Auslesens von Daten in die bzw. aus der mindestens einen Speicherbank 101a-101d.
  • Es sei darauf hingewiesen, dass eine Vergleichs- und Datenkompressionsschaltung wie in dem obenstehend unter Bezugnahme auf die 4 und 5 beschriebenen herkömmlichen Speichermodul hier nicht bereitgestellt werden muss.
  • Auf diese Weise ist es möglich, Chipfläche einzusparen. Zum Testen des Speichermoduls auf seine Funktionsfähigkeit sind, wie in 2 veranschaulicht, Speichermodul-Anschlusseinheiten 105a-105d in einem Kontaktierungsbereich 104 bereitgestellt. Über die Speichermodul-Anschlusseinheiten 105a-105d ist eine Kommunikation mit den (hier beispielhaft vier) sekundären Schreib-Leseverstärkern 102a-102d möglich. Ferner kann eine Verbindung zu den vier Datenleitungen 103a-103d bereitgestellt werden. Obwohl dies in 2 nicht gezeigt ist, ist es weiterhin möglich, die übrigen (in diesem Beispiel zwei) Speicherbänke 101c, 101d (nicht gezeigt) über entsprechende Speichermodul-Anschlusseinheiten anzusprechen.
  • 3 zeigt die erfindungsgemäße Speichervorrichtung zur Datenspeicherung, bei der das Speichermodul 100 und ein Testmodul 200 auf getrennten Chips (Schaltungseinheiten) angeordnet sind. Das Speichermodul 100 entspricht dem unter Bezugnahme auf 2 beschriebenen Speichermodul. Eine Beschreibung dieses Speichermoduls 100 wird, um eine Überlappung der Beschreibung zu vermeiden, hier weggelassen.
  • Das Testmodul 200 weist Testmodul-Eingangsanschlusseinheiten 205-205d auf. Es sei darauf hingewiesen, dass bei der Bereitstellung einer größeren Anzahl von sekundären Schreib-Leseverstärkern 102a-102d in dem Speichermodul 100 auch eine entsprechend vergrößerte Anzahl von Testmodul-Anschlusseinheiten 205a-205n bereitgestellt werden kann (dargestellt durch die Punkte in 3). Hier sei angenommen, dass das Testmodul 200 zum Testen des zu testenden Speicher moduls 100 vier Testmodul-Eingangsanschlusseinheiten 205a-205d aufweist.
  • Bei einem Testen der Funktionsfähigkeit des Speichermoduls 100 mittels des Testmoduls 200 werden in dem Testmodul Soll-Daten mit aus der mindestens einen Speicherbank 101a-101n ausgelesenen Ist-Daten verglichen, woraufhin ein entsprechendes Testergebnis bereitgestellt wird.
    • b1) aus einer Vergleichs-Kompressionseinrichtung (201) ein Fehlerhaft-Bestimmungssignal, wenn das Speichermodul (100) mindestens eine Fehlfunktion aufweist, und ein Fehlerfrei-Bestimmungssignal, wenn das Speichermodul (100) eine fehlerfreie Funktion aufweist, in Abhängigkeit von dem Testergebnis ausgegeben wird,
  • Ferner weist das Testmodul 200 eine Vergleichs-Kompressionseinrichtung auf, in welcher ein Datenvergleich (Ist-Daten mit Soll-Daten zum Testen des zu testenden Speichermoduls) sowie eine Datenkompression erfolgt. Es sei darauf hingewiesen, dass sich die Schaltungseinheiten zur Durchführung eines derartigen Vergleichs- und Datenkompressionsbetrieb in der herkömmlichen Speichervorrichtung (4 und 5) in nachteiliger Weise auf dem Speichermodul 100 befinden und dadurch einen erheblichen Platzbedarf verursachen.
  • Gemäß einem Hauptaspekt der vorliegenden Erfindung sind die in dem Testmodul 200 gezeigten Schaltungseinheiten nunmehr separat von dem Speichermodul 100 angeordnet, derart, dass eine Chipfläche bei einem Betrieb des Speichermoduls 100 zur Datenspeicherung verringert ist. Es sei darauf hingewiesen, dass das Testmodul 200 mehrere Vergleichs-Kompressionseinrichtungen 201 aufweisen kann, um sämtliche aus den sekundären Schreib-Leseverstärkern 102a-102n des Speichermoduls 100 ausgelesenen Eingangskommunikationssignale 206a-206n auslesen zu können.
  • Die Ausgangssignale der Vergleichs-Kompressionseinrichtungen werden in einer Verknüpfungseinheit 202 verknüpft. Vorzugsweise sind die Ausgangssignale als Fehlerfrei-Bestimmungssignale bereitgestellt, wenn die entsprechende getestete Speicherbank 101a-101n einen Fehler aufweist. Sind sämtliche getesteten Speicherbänke 101a-101n des Speichermoduls 100 fehlerfrei, so ergibt die in der Verknüpfungseinheit 202 bereitgestellte UND-Verknüpfung ein Ergebniskommunikationssignal, das eine Funktionsfähigkeit des getesteten Speichermoduls 100 anzeigt.
  • Das Testmodul 200 weist ferner eine Testmodul-Ausgangsanschlusseinheit 203 auf, über welche das Ergebniskommunikationssignal entweder abgegriffen und in einer weiteren Schaltungseinheit weiterverarbeitet werden kann, oder über eine Kommunikationseinrichtung 204 zurück zu der Logikeinheit 106 des Speichermoduls 100 geführt werden kann, um dort weiterverarbeitet zu werden.
  • Die Kommunikationseinrichtung 204 ist bereitgestellt, einerseits die Speichermodul-Anschlusseinheiten 105a-105d mit den Testmodul-Eingangsanschlusseinheiten 205a-205d und andererseits die Testmodul-Ausgangsanschlusseinheit 203 des Testmoduls 200 mit der Logikeinheit 106 des Speichermoduls 100 zu verbinden.
  • Die Kommunikationseinrichtung 204 kann hierbei als eine drahtgebundene Kommunikationseinrichtung wie beispielsweise eine Nadelkarteneinheit oder als eine drahtlose Kommunikationseinrichtung bereitgestellt werden. Eine drahtlose Kommunikationseinrichtung umfasst beispielsweise eine HF- oder Funkverbindung bzw. eine optische Verbindung. Somit ist es möglich, mit einem Testmodul 200 mehrere unterschiedliche Speichermodule 100 anzusprechen und zu testen.
  • Durch die erfindungsgemäße Speichervorrichtung werden Testkosten eingespart und eine Parallelität beim Testen des zu testenden Speichermoduls erhöht. In vorteilhafter Weise kann für das Testmodul 200 eine große Anzahl von Testmodul-Eingangsanschlusseinheiten 205a-205d bereitgestellt werden. Ferner ist es ein Vorteil, dass für eine in dem Testmodul 200 durchzuführende Datenkompression umfangreiche Schaltungen bereitgestellt werden können, die durch die erfindungsgemäße Trennung vom Testmodul 200 und Speichermodul 100 auf dem Speichermodul in vorteilhafter Weise keinen Platzbedarf verursachen. Die Testsignale, die über das Testmodul 200 dem Speichermodul 100 zugeführt werden, können direkt vor den sekundären Schreib-Leseverstärkern 102a-102n eingespeist werden, wobei die auszulesenden Signale direkt nach den sekundären Schreib-Leseverstärkern 102a-102n abgegriffen werden können. Dadurch ist es prinzipiell möglich, sämtliche sekundären Schreib-Leseverstärker 102a-102n einer Speicherbank 101a-101n gleichzeitig anzusprechen, wodurch eine Parallelität bei einem Testen des zu testenden Speichermoduls 100 erhöht wird.
  • Nach einem Testen und einer Datenkompression in dem Testmodul 200 kann das Ergebnis der Datenkompression zu dem Speichermodul 100 zurückgeführt werden. Ferner ist es möglich, das Testergebnis direkt in dem Testmodul 200 auszuwerten (in 3 nicht gezeigt). Entsprechendes gilt für die Schreibsignale, wodurch das Speichermodul mit einer großen Parallelität getestet werden kann.
  • Zur Durchführung des erfindungsgemäßen Verfahrens zum Speichern von zu speichernden Daten in einem Speichermodul 100, wobei das Speichermodul 100 durch das Testmodul 200 testbar ist, müssen im Vergleich zu der herkömmlichen Schaltungsanordnung lediglich entsprechende Speichermodul-Anschlusseinheiten 105a-105d an Stelle der Vergleichs- und Datenkompressionsschaltung bereitgestellt werden.
  • Obenstehend wurde unter Bezugnahme auf 3 beschrieben, dass ein Ergebniskommunikationssignal 207 in Abhängigkeit von einem Testergebnis zu dem Speichermodul 100 über eine Testmodul-Ausgangsanschlusseinheit 203 des Testmoduls 200 zugeführt wird. Ein derartiges Signal liefert eine Bestimmung, ob das getestete Speichermodul 100 fehlerhaft oder fehlerfrei ist.
  • Ein derartiges "Pass-Fail"-Signal kann an das Speichermodul 100 zurückgegeben werden, um dort weiterverarbeitet zu werden, oder kann direkt in dem Testmodul 200 weiterverarbeitet werden. Bei einem derartigen Testen wird ein Datenpfad des Speichermoduls 100 nicht oder nur teilweise getestet.
  • Um auch den Datenpfad des Speichermoduls 100 zu testen, kann eine bei einem Testen entstehende Bit-Kombination zurück über den Datenpfad des Speichermoduls 100 getrieben werden. Hierbei wird bei einem positiven Vergleichsergebnis, d.h. bei einem Fehlerfrei-Bestimmungssignal ("Pass"-Signal) die ursprünglich ausgelesene Bit-Kombination zurück in das Speichermodul geschrieben. Hingegen wird bei einem negativen Vergleichsergebnis, d.h. bei einem Fehlerhaft-Bestimmungssignal ("Fail"-Signal) eine entsprechend invertierte Bit-Kombination zurück in das Speichermodul 100 geschrieben. Die nachfolgende Tabelle gibt Beispiele, dargestellt in einem Hexadezimal-Code, derartiger Bit-Kombinationen für den Fall eines Fehlerfrei-Bestimmungssignals (Vergleichsergebnisse = "Pass"-Signal) und einem Fehlerhaft-Bestimmungssignal (Vergleichsergebnisse = "Fail"-Signal).
    Ausgangssignal der entspre chenden sekun dären Schreib Leseverstärker 102a-102d (Beispiel) Datenpfad Vergleichsergebnis = „pass" Datenpfad Vergleichsergebnis = „fail"
    #F #F #0
    #0 #0 #F
    #A #A #5
    #3 #3 #C
  • Durch die gemäß der obigen Tabelle veranschaulichte Rückführung eines Ergebniskommunikationssignals besteht der Vorteil, dass auch der Datenpfad des zu testenden Speichermoduls 100 mit getestet werden kann.
  • Bezüglich der in den 4 und 5 dargestellten, herkömmlichen Speichervorrichtung zur Datenspeicherung wird auf die Beschreibungseinleitung verwiesen.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.
  • 100, 100'
    Speichermodul
    101a-101n
    Speicherbank
    102a-102d
    Sekundärer Schreib-Leseverstärker
    103a-103d
    Datenleitungen
    104
    Kontaktierungsbereich
    105a-105d
    Speichermodul-Anschlusseinheiten
    106
    Logikeinheit
    200
    Testmodul
    201
    Vergleichs-Kompressionseinrichtung
    202
    Verknüpfungseinheit
    203
    Testmodul-Ausgangsanschlusseinheit
    204
    Kommunikationseinrichtung
    205a-205d
    Testmodul-Eingangsanschlusseinheiten
    206a-206d
    Eingangskommunikationssignale
    207
    Ergebniskommunikationssignal
    A
    Auswerteschaltungsbereich
    V
    Vergleichs- und Datenkompressionsschaltung

Claims (10)

  1. Speichervorrichtung zur Datenspeicherung, mit: a) einem Speichermodul (100), welches aufweist: a1) mindestens eine Speicherbank (101a-101n), in welche zu speichernde Daten gespeichert und aus welcher die gespeicherten Daten ausgelesen werden; und a2) eine Logikeinheit (106) zur Steuerung eines Einschreibens und eines Auslesens von Daten in die und aus der mindestens einen Speicherbank (101a-101n); und b) einem Testmodul (200) zum Testen der Funktionsfähigkeit des Speichermoduls (100), wobei in dem Testmodul Soll-Daten mit aus der mindestens einen Speicherbank (101a-101n) ausgelesenen Ist-Daten verglichen werden und ein Testergebnis bereitgestellt wird, wobei das Testmodul (200) ferner aufweist: b1) eine Vergleichs-Kompressionseinrichtung (201) zur Ausgabe, in Abhängigkeit von dem Testergebnis, eines Fehlerhaft-Bestimmungssignals, wenn das Speichermodul (100) mindestens eine Fehlfunktion aufweist, und zur Ausgabe eines Fehlerfrei-Bestimmungssignals, wenn das Speichermodul (100) eine fehlerfreie Funktion aufweist, dadurch gekennzeichnet, dass c) das Testmodul (200) getrennt von dem Speichermodul (100) in einer separaten Schaltungseinheit angeordnet ist, und d) mit dem Speichermodul (100) über eine Kommunikationseinrichtung (204) zum Austausch von Kommunikationssignalen (206a-206d; 207) verbunden ist, wobei die Kommunikationseinrichtung (204) ausgelegt ist zum d1) Zuführen von Eingangskommunikationssignalen (206a-206d), die von sekundären Schreib-Leseverstärkern (102a-102d), die in der mindestens einen Speicherbank (101a-101n) angeordnet sind, ableitbar sind, von dem Speichermodul (100) zu dem Testmodul (200); und d2) Ausgeben eines Ergebniskommunikationssignals (207) als ein 1-Bit-breites Fehlerfrei-Fehlerhaft-Bestimmungssignal, welches die Funktionsfähigkeit des Speichermoduls (100) anzeigt, aus dem Testmodul (200), Rückführen des Ergebniskommunikationssignals (207) in das Speichermodul (100) und Verarbeiten des Ergebniskommunikationssignals (207) in dem Speichermodul (100).
  2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Kommunikationseinrichtung (204), über welche das Testmodul (200) mit dem Speichermodul (100) verbunden ist, durch Leitungsdrähte bereitgestellt ist, die Testmodul-Anschlusseinheiten (205a-205d; 203) mit Speichermodul-Anschlusseinheiten (105a-105d) elektrisch verbinden.
  3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Kommunikationseinrichtung (204), über welche das Testmodul (200) mit dem Speichermodul (100) verbunden ist, als eine Nadelkarten-Kontaktierungseinheit ausgebildet ist, die Testmodul-Anschlusseinheiten (205a-205d; 203) mit Speichermodul-Anschlusseinheiten (105a-105d) elektrisch verbindet.
  4. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Kommunikationseinrichtung (204), über welche das Testmodul (200) mit dem Speichermodul (100) verbunden ist, als eine Funkverbindung bereitgestellt ist.
  5. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet dass die Kommunikationseinrichtung (204), über welche das Testmodul (200) mit dem Speichermodul (100) verbunden ist, als eine optische Verbindung bereitgestellt ist.
  6. Verfahren zum Speichern von zu speichernden Daten, mit den folgenden Schritten: a) Speichern der zu speichernden Daten in einem Speichermodul (100), welches aufweist: a1) mindestens eine Speicherbank (101a-101n), in welche die zu speichernde Daten gespeichert und aus welcher die gespeicherten Daten ausgelesen werden; und a2) eine Logikeinheit (106) zur Steuerung eines Einschreibens und eines Auslesens von Daten in die und aus der Speicherbank (101a-101n); und b) Testen der Funktionsfähigkeit des Speichermoduls (100) mittels eines Testmoduls (200), wobei in dem Testmodul Soll-Daten mit aus der mindestens einen Speicherbank (101a-101n) ausgelesenen Ist-Daten verglichen werden und ein Testergebnis bereitgestellt wird; und b1) aus einer Vergleichs-Kompressionseinrichtung (201) ein Fehlerhaft-Bestimmungssignal, wenn das Speichermodul (100) mindestens eine Fehlfunktion aufweist, und ein Fehlerfrei-Bestimmungssignal, wenn das Speichermodul (100) eine fehler freie Funktion aufweist, in Abhängigkeit von dem Testergebnis ausgegeben wird, dadurch gekennzeichnet, dass das Verfahren den weiteren Schritt umfasst: c) Austauschen von Kommunikationssignalen (206a-206d; 207) zwischen dem Testmodul (200) und dem Speichermodul (100) über eine Kommunikationseinrichtung (204), wobei d) das Testmodul (200) getrennt von dem Speichermodul (100) in einer separaten Schaltungseinheit angeordnet ist; d1) Eingangskommunikationssignale (206a-206d), die von sekundären Schreib-Leseverstärkern (102a-102d), die in der mindestens einen Speicherbank (101a-101n) angeordnet sind, abgeleitet und dem Testmodul (200) von dem Speichermodul (100) zugeführt werden; d2) ein Ergebniskommunikationssignal (207) als ein 1-Bit-breites Fehlerfrei-Fehlerhaft-Signal bereitgestellt wird, welches die Funktionsfähigkeit des Speichermoduls (100) anzeigt; und d3) das Ergebniskommunikationssignal (207) aus dem Testmodul (200) ausgegeben, in das Speichermodul (100) zurückgeführt und dort verarbeitet wird.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Kommunikationssignale (206a-206d; 207) zwischen dem Testmodul (200) und dem Speichermodul (100) über Leitungsdrähte, die Testmodul-Anschlusseinheiten (205a-205d; 203) mit Speichermodul-Anschlusseinheiten (105a-105d) elektrisch verbinden, elektrisch ausgetauscht werden.
  8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Kommunikationssignale (206a-206d; 207) zwischen dem Testmodul (200) und dem Speichermodul (100) über eine Funkverbindung, die Testmodul-Anschlusseinheiten (205a-205d; 203) mit Speichermodul-Anschlusseinheiten (105a-105d) verbindet, drahtlos ausgetauscht werden.
  9. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Kommunikationssignale (206a-206d; 207) zwischen dem Testmodul (200) und dem Speichermodul (100) über eine optische Verbindung, die Testmodul-Anschlusseinheiten (205a-205d; 203) mit Speichermodul-Anschlusseinheiten (105a-105d) verbindet, optisch ausgetauscht werden.
  10. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass das Ergebniskommunikationssignal (207) in dem Testmodul (200) verarbeitet wird.
DE102004039393A 2004-08-13 2004-08-13 Verfahren zum Testen einer Speichervorrichtung und Speichervorrichtung zur Durchführung des Verfahrens Expired - Fee Related DE102004039393B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004039393A DE102004039393B4 (de) 2004-08-13 2004-08-13 Verfahren zum Testen einer Speichervorrichtung und Speichervorrichtung zur Durchführung des Verfahrens
US11/204,739 US7219029B2 (en) 2004-08-13 2005-08-15 Method for testing a memory device and memory device for carrying out the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004039393A DE102004039393B4 (de) 2004-08-13 2004-08-13 Verfahren zum Testen einer Speichervorrichtung und Speichervorrichtung zur Durchführung des Verfahrens

Publications (2)

Publication Number Publication Date
DE102004039393A1 DE102004039393A1 (de) 2006-02-23
DE102004039393B4 true DE102004039393B4 (de) 2008-04-17

Family

ID=35721371

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004039393A Expired - Fee Related DE102004039393B4 (de) 2004-08-13 2004-08-13 Verfahren zum Testen einer Speichervorrichtung und Speichervorrichtung zur Durchführung des Verfahrens

Country Status (2)

Country Link
US (1) US7219029B2 (de)
DE (1) DE102004039393B4 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004017162A2 (en) * 2002-08-16 2004-02-26 Micron Technology, Inc. System and method for self-testing and repair of memory modules

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3078177B2 (ja) * 1994-07-01 2000-08-21 三菱電機株式会社 無線装置
DE19922786B4 (de) * 1999-05-18 2006-06-08 Infineon Technologies Ag Halbleiterspeicher mit Testeinrichtung
US7168005B2 (en) * 2000-09-14 2007-01-23 Cadence Design Systems, Inc. Programable multi-port memory BIST with compact microcode
DE10050771A1 (de) * 2000-10-13 2002-04-25 Infineon Technologies Ag Schaltung zum Testen eines Datenspeichers
JP4618125B2 (ja) * 2003-05-13 2011-01-26 株式会社ジェイテクト 軸受管理システム
DE10345977B4 (de) * 2003-10-02 2013-07-11 Qimonda Ag Verfahren zum Testen von zu testenden Schaltungseinheiten mittels Mehrheitsentscheidungen und Testvorrichtung zur Durchführung des Verfahrens
DE102004042074A1 (de) * 2004-08-31 2006-03-09 Infineon Technologies Ag Verfahren zum Testen eines Speichers mittels externem Testchip und Vorrichtung zur Durchführung des Verfahrens

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004017162A2 (en) * 2002-08-16 2004-02-26 Micron Technology, Inc. System and method for self-testing and repair of memory modules

Also Published As

Publication number Publication date
US20060036917A1 (en) 2006-02-16
US7219029B2 (en) 2007-05-15
DE102004039393A1 (de) 2006-02-23

Similar Documents

Publication Publication Date Title
DE60005156T2 (de) Verteilte schnittstelle zur parallelen prüfung von mehreren vorrichtungen, wobei nur ein einzelner testkanal benutzt wird
DE102004021267B4 (de) Verfahren zum Testen eines Speicherbausteins und Prüfanordnung
DE10260184B4 (de) Speichermodul mit einer Testeinrichtung
DE19639972B4 (de) Hochgeschwindigkeitstestschaltkreis für eine Halbleiterspeichervorrichtung
DE19930169B4 (de) Testeinrichtung und Verfahren zum Prüfen eines Speichers
EP1205938B1 (de) Integrierte Schaltung mit Testbetriebsart und Verfahren zum Testen einer Vielzahl solcher integrierter Schaltungen
DE69724318T2 (de) Prüfung und Reparatur einer eingebetteten Speicherschaltung
EP1055238B1 (de) Testschaltung und verfahren zum prüfen einer digitalen halbleiter-schaltungsanordnung
DE10250875B4 (de) Vorrichtung und Verfahren zum Konfigurieren einer integrierten Schaltung mit eingebettetem Speicher
DE10316931B4 (de) Verfahren und Vorrichtung zum Testen von DRAM-Speicherbausteinen in Multichip-Speichermodulen
DE19808664C2 (de) Integrierte Schaltung und Verfahren zu ihrer Prüfung
DE10229164B4 (de) Speicherbaustein mit einem Datengenerator und einer Testlogik und Verfahren zum Testen von Speicherzellen eines Speicherbausteins
EP0974848B1 (de) Integrierte Schaltung mit einer Selbsttesteinrichtung
DE102004039393B4 (de) Verfahren zum Testen einer Speichervorrichtung und Speichervorrichtung zur Durchführung des Verfahrens
DE10319516A1 (de) Prüfverfahren und Prüfvorrichtung für Hochgeschwindigkeits-Halbleiterspeichereinrichtungen
DE10323413B4 (de) Prüfverfahren, Prüfsockel und Prüfanordnung für Hochgeschwindigkeits- Halbleiterspeichereinrichtungen
DE10331543B4 (de) Verfahren zum Testen einer zu testenden Schaltungseinheit und Schaltungsanordnung zur Durchführung des Verfahrens
DE10235454A1 (de) Integrierter Speicher und Verfahren zur Funktionsüberprüfung eines integrierten Speichers
DE102006010944A1 (de) Integrierter Baustein zum vereinfachten parallelen Testen, Testboard zum Testen von mehreren integrierten Bausteinen sowie Testsystem und Testereinheit
DE10203570B4 (de) Verfahren zur Überprüfung elektrischer Verbindungen zwischen einem Speichermodul und einem Halbleiterspeicherbaustein
DE102005007580B4 (de) Verfahren zum Testen einer zu testenden Schaltungseinheit, welche Schaltungsuntereinheiten aufweist, und Testvorrichtung zur Durchführung des Verfahrens
DE102004042074A1 (de) Verfahren zum Testen eines Speichers mittels externem Testchip und Vorrichtung zur Durchführung des Verfahrens
WO2005048270A1 (de) Integrierte schaltung, testsystem und verfahren zum auslesen eines fehlerdatums aus der integrierten schaltung
DE10201431C1 (de) Integrierte Schaltung und Verfahren zum Betrieb einer Testanordnung mit einer integrierten Schaltung
DE10110272B4 (de) Halbleiterspeicher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee