DE10260184B4 - Speichermodul mit einer Testeinrichtung - Google Patents
Speichermodul mit einer Testeinrichtung Download PDFInfo
- Publication number
- DE10260184B4 DE10260184B4 DE10260184A DE10260184A DE10260184B4 DE 10260184 B4 DE10260184 B4 DE 10260184B4 DE 10260184 A DE10260184 A DE 10260184A DE 10260184 A DE10260184 A DE 10260184A DE 10260184 B4 DE10260184 B4 DE 10260184B4
- Authority
- DE
- Germany
- Prior art keywords
- memory module
- memory
- test device
- test
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56012—Timing aspects, clock generation, synchronisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/26—Accessing multiple arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/36—Data generation devices, e.g. data inverters
- G11C2029/3602—Pattern generator
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Abstract
Speichermodul
(9) mit einer elektronischen Leiterplatte (7) und einer Mehrzahl
integrierter Speicherbausteine (1, 2, 3, 4), die auf der Leiterplatte
(7) angeordnet sind, wobei das Speichermodul (9) eine Testeinrichtung
(5) aufweist, mit deren Hilfe ein elektrischer Funktionstest mindestens
eines Speicherbausteins (1; 2; 3; 4) durchführbar ist, – wobei die Testeinrichtung
(5) auf der Leiterplatte (7) separat von den Speicherbausteinen
(1, 2, 3, 4) angeordnet ist und so ausgebildet ist, daß sie bei
Zuführung
eines außerhalb
des Speichermoduls erzeugten Taktsignals (T) Steuerbefehle (COM),
Adreßbefehle
(ADR) und zu speichernde Datenwerte (DQ) erzeugt und an jeden Speicherbaustein
(1; 2; 3; 4) der Mehrzahl von Speicherbausteinen (1, 2, 3, 4) weiterleitet,
– wobei das Speichermodul (9) Steuerleitungen (11) und Adreßleitungen (12) zum Weiterleiten von Steuerbefehlen (COM) und Adreßbefehlen (ADR) aufweist, die die Speicherbausteine (1, 2, 3, 4) mit der Testeinrichtung (5) verbinden und die jeweils Knotenpunkte (16) besitzen, von denen ausgehend sich die...
– wobei das Speichermodul (9) Steuerleitungen (11) und Adreßleitungen (12) zum Weiterleiten von Steuerbefehlen (COM) und Adreßbefehlen (ADR) aufweist, die die Speicherbausteine (1, 2, 3, 4) mit der Testeinrichtung (5) verbinden und die jeweils Knotenpunkte (16) besitzen, von denen ausgehend sich die...
Description
- Die Erfindung betrifft ein Speichermodul mit einer elektronischen Leiterplatte und einer Mehrzahl integrierter Halbleiterbausteine, die auf der Leiterplatte angeordnet sind, wobei das Speichermodul eine Testeinrichtung aufweist, mit deren Hilfe ein elektrischer Funktionstest mindestens eines Speicherbausteines durchführbar ist,
- – wobei die Testeinrichtung auf der Leiterplatte separat von den Speicherbausteinen angeordnet ist und so ausgebildet ist, daß sie bei Zuführung eines außerhalb des Speichermoduls erzeugten Taktsignals Steuerbefehle, Adreßbefehle und zu speichernde Datenwerte erzeugt und an jeden Speicherbaustein der Mehrzahl von Speicherbausteinen weiterleitet, und
- – wobei das Speichermodul Steuerleitungen und Adreßleitungen zum Weiterleiten von Steuerbefehlen und Adreßbefehlen aufweist, die die Speicherbausteine mit der Testeinrichtung verbinden.
- Ein solches Speichermodul ist aus WO 02/25957 A2 bekannt.
- In einem solchen Speichermodul ist eine Testeinrichtung in jedem der Speicherbausteine, die zum Speichern von Informationen vorgesehen sind, als deren Bestandteil untergebracht. Die auf dem jeweiligen Speicherbaustein integrierte Testeinheit dient dazu, vor dem Montieren dieses Speicherbausteins auf der Leiterplatte einen elektrischen Funktionstest durchzuführen, um bereits vor der Montage einen fehlerfreien Betrieb des Speicherbausteins zu garantieren. Bei dem Funktionstest, der jeweils speicherbausteinintern durchgeführt wird, werden Informationen in Speicheradressen eingeschrieben und aus ihnen ausgelesen, wobei geschriebene und gelesene Informationen miteinander verglichen werden. Ein weiterer Funktionstest, der im wesentlichen nach demselben Prinzip funktioniert, wird nach der Montage der Speicherbausteine auf der Leiterplatte durchgeführt, wobei in diesem Fall das Speichermodul insgesamt an ein externes Testgerät angeschlossen wird. Dieses Testgerät ist in der Lage, die zum Testen des Speichermoduls erforderlichen Testbefehle, nämlich Steuerbefehle, Adreßbefehle und zu speichernde Datenwerte sowie das erforderliche Taktsignal, das typischerweise im Bereich von einigen 100 MHz liegt, selbst zu erzeugen. Mit Hilfe entsprechender Leitungen, durch welche das Speichermodul mit dem externen Testgerät verbunden wird, wird der elektrische Funktionstest nun speicherbausteinübergreifend wiederholt, wobei üblicherweise alle Speicherbausteine parallel zu gleicher Zeit getestet werden. Dieser zweite Funktionstest gibt Aufschluß darüber, ob sämtliche elektrischen Kontaktverbindungen zwischen den jeweiligen Speicherbausteinen und der Leiterplatte einwandfrei funktionieren.
- Derartige externe Testgeräte besitzen eine Vielzahl paralleler Leitungen, die mit dem Speichermodul verbunden werden und mit denen eine große Vielfalt komplexer Speichertests programmierbar ist. Diese Verbindungsleitungen umfassen Datenleitungen für jeden Speicherbaustein, entsprechende Steuerleitungen, die in der Regel zugleich Adreßleitungen sind, sowie eine Clockleitung, die das erforderliche Taktsignal bereitstellt.
- Sämtliche Verbindungsleitungen zwischen dem Testgerät und dem Speichermodul sind äußeren Umgebungseinflüssen, d.h. elektromagnetischen Feldern ausgesetzt, die die Testsignale im MHz-Bereich verzerren und verfälschen können. Zudem ist die elektrische Kontaktierung des Speichermoduls durch viele Dutzend Zuleitungen aufwendig. Andererseits ist die Durchführung eines der Bausteinmontage nachgeschalteten Speichertests herkömmlich nicht anders möglich, weil nur ein externes Testgerät das Taktsignal und die Testbefehle erzeugt, die einen Funktionstest sämtlicher Speicherbausteine des Speichermoduls gleichzeitig ermöglichen.
- Es ist die Aufgabe der vorliegenden Erfindung, ein Speichermodul bereitzustellen, das einen vielseitigeren Funktionstest ermöglicht, bei dem eine beliebige Auswahl der Speicherbausteine selektiv zu den übrigen Speicherbausteinen des Speichermoduls getestet werden kann.
- Diese Aufgabe wird erfindungsgemäß dadurch gelöst,
- – daß bei dem eingangs genannten Speichermodul die Steuerleitungen und Adreßleitungen jeweils Knotenpunkte besitzen, von denen ausgehend sich die Steuerleitungen und Adreßleitungen zu allen Speicherbausteinen der Mehrzahl von Speicherbausteinen hin verzweigen, und
- – daß das Speichermodul weitere Leitungen aufweist, die jeweils einen einzelnen Speicherbaustein mit der Testeinrichtung verbinden und mit denen die Speicherbausteine bei der Durchführung eines speicherbausteinübergreifenden Funktionstests einzeln aktivierbar und deaktivierbar sind.
- Die Erfindung beruht auf den Grundgedanken, die Erzeugung des Taktsignals, das für die Durchführung eines elektrischen Funktionstests erforderlich ist, und die Erzeugung der Testbefehle selbst räumlich voneinander zu trennen. Während herkömmlich ein externes Testgerät beide Funktionen wahrnimmt, andererseits eine vollständige Integration des Testgeräts in das Speichermodul aus Gründen des Platzbedarfs zur Taktsignalerzeugung nicht in Frage kommt, ermöglicht die erfindungsgemäße bauliche Trennung von Taktsignalerzeugung und Testbefehlerzeugung eine den Funktionstest wesentlich vereinfachende, teilweise Integration von Testfunktionen in das Speichermodul. Erfindungsgemäß ist auf der Leiterplatte des Speichermoduls eine Testeinheit vorgesehen, die ausschließlich die zur Durchführung des Funktionstests erforderlichen Testbefehle, insbesondere Steuerbefehle, Adreßbefehle und zu speichernden Datenwerte erzeugt, aber keinen eigenen Taktgenerator besitzt und daher alleine nicht funktionsfähig ist. Jedoch kann die Testeinheit bei Zuführung des Taktsignals den Funktionstest autonomen durchführen und dabei die Speicher bausteine des Speichermoduls testen. Die Testeinrichtung ist insbesondere so mit den zu testenden Speicherbausteinen verbunden, daß jeder Baustein über entsprechende Leitungen die erzeugten Testbefehle empfangen kann, wodurch ein modulinterner, bausteinübergreifender Funktionstest durchführbar ist. Zu dessen Durchführung muß lediglich zeitweise zu Testzwecken ein externes Taktsignal und ggf. ein Startsignal zum Beginnen des Funktionstests der Testeinrichtung zugeführt werden. Diese Signale können weiterhin von einem herkömmlichen externen Testgerät bereitgestellt werden, das jedoch mit dem erfindungsgemäßen Speichermodul nur noch über wenige Leitungen verbunden werden muß.
- Erfindungsgemäß ist vorgesehen, daß das Speichermodul Steuerleitungen und Adreßleitungen zum Weiterleiten von Steuerbefehlen und Adreßbefehlen aufweist, die die Speicherbausteine mit der Testeinrichtung verbinden und die jeweils Knotenpunkte besitzen, von denen ausgehend sich die Steuerleitungen und Adreßleitungen zu allen Speicherbausteinen der Mehrzahl von Speicherbausteinen hin verzweigen. Diese Steuerleitungen und Adreßleitungen ermöglichen einen parallelen Testbetrieb, bei dem alle Speicherbausteine des Speichermoduls gleichzeitig getestet werden. Von verschiedenen Speicherbausteinen ausgehende Zuleitungen werden an den Knotenpunkten zusammengeführt und eignen sich zur Übertragung von bausteinunabhängigen Steuer- oder Adreßbefehlen, insbesondere von speicherbausteininternen Adreßbefehlen.
- Erfindungsgemäß ist ferner vorgesehen, daß das Speichermodul weitere Leitungen aufweist, die jeweils einen einzelnen Speicherbaustein mit der Testeinrichtung verbinden und mit denen die Speicherbausteine bei der Durchführung des speicherbausteinübergreifenden Funktionstests einzeln aktivierbar und deaktivierbar sind. Diese weiteren Leitungen, die kombinierte Steuer/Adreß-Leitungen sein können, ermöglichen in Verbindung mit den sich verzweigenden Leitungen einen selektiven Test einzelner Speicherbausteine und außerdem das zeitlich auf ein anderfolgende Testen unterschiedlicher Speicherbausteine auf dem Speichermodul. Dabei empfangen zwar alle getesteten Speicherbausteine dieselben Steuer- und Adreßbefehle, jedoch findet der Funktionstest nur in dem aktivierten Speicherbaustein statt. Das Testen aller Speicherbausteine zeitlich nacheinander hat den Vorteil, daß die Testeinrichtung kleiner und damit platzsparender ausgebildet sein kann als im Falle eines bausteinparallelen Funktionstests.
- Vorzugsweise ist vorgesehen, daß das Speichermodul Datenleitungen zum Weiterleiten von Datenwerten aufweist, die jeweils einen einzelnen Speicherbaustein mit der Testeinrichtung verbinden. Obwohl die Mehrzahl der Steuerleitungen und Adreßlei tungen sich verzweigende Leitungen sind, die alle Speicherbausteine parallel ansteuern, sind die Datenleitungen jeweils nur mit einem Speicherbaustein (und mit der Testeinheit) verbunden, wodurch ein bausteinspezifisches Auslesen von Testergebnissen möglich ist. Die bausteinspezifischen Datenleitungen können auch zum Aktivieren und Deaktivieren der Speicherbausteine benutzt werden.
- Vorzugsweise ist vorgesehen, daß die Testeinrichtung in einem separat von den Speicherbausteinen auf der Leiterplatte angeordneten integrierten Halbleiterbaustein angeordnet ist. In diesem Fall ist die Testeinrichtung nicht in die Leiterplatte integriert, sondern selbst als integrierte Halbleiterschaltung ausgebildet, die ähnlich wie die Speicherbausteine auf oder an der Leiterplatte angebracht ist. Sie kann wesentlich kleiner ausgebildet sein als die zu testenden Speicherbausteine.
- Vorzugsweise ist vorgesehen, daß das Speichermodul einen mit der Testeinrichtung verbundenen Eingangsanschluß aufweist, durch den der Testeinrichtung ein von einem externen Taktgenerator erzeugtes Taktsignal zuführbar ist. Dieser Eingangsanschluß ist vorzugsweise über Leiterbahnen der Leiterplatte mit der Testeinheit verbunden, so daß die Testeinrichtung selbst keinen eigenen Anschluß benötigt.
- Vorzugsweise besitzt die Testeinrichtung eine Auswerteeinheit, in der ausgewertet wird, für welche der Speicherbausteine der Funktionstest fehlerfrei verlaufen ist. Diese Auswerteeinheit stellt ein vereinfachendes Testergebnis bereit, das beispielsweise lediglich Auskunft über die Position eines nicht fehlerfrei angeschlossenen Halbleiterbausteins oder eines nicht funktionierenden Kontakts zu einem Speicherbaustein Aufschluß gibt. Die unmittelbare Auswertung der Schreib- und Leseergebnisse braucht nicht an ein externes Testgerät weitergeleitet zu werden, sondern kann unmittelbar auf dem Speichermodul innerhalb der Testeinrichtung erfolgen.
- Dementsprechend ist vorgesehen, daß das Speichermodul mindestens einen Ausgangsanschluß aufweist, durch den ein von der Auswerteeinheit errechnetes Testergebnis einem externen Testgerät zuführbar ist. Die Anzeige desjenigen Halbleiterbausteins oder desjenigen Kontakts zu einem Halbleiterbaustein, der nicht fehlerfrei funktioniert, kann durch ein externes Testgerät oder Anzeigegerät erfolgen, so daß die Auswerteeinheit nur ein oder mehrere elektrische Signale als Testergebnis auszugeben braucht. Dadurch kann die Auswerteeinheit kleiner dimensioniert werden.
- Der Eingangsanschluß zum Zuführen eines externen Taktsignals sowie der oder die Ausgangsanschlüsse zum Ausgeben eines Testergebnisses sind vorzugsweise in einer Kontaktleiste des Speichermoduls angeordnet.
- Die Speicherbausteine des Speichermoduls sind vorzugsweise dynamische Schreib-Lese-Speicher, insbesondere DRAMs.
- Die Erfindung wird nachstehend mit Bezug auf die
1 und2 beschrieben. Es zeigen: -
1 ein erfindungsgemäß ausgebildetes Speichermodul sowie ein externes Testgerät und -
2 eine schematische Darstellung der Testsignalleitungen zwischen der Testeinrichtung und den Speicherbausteinen des Speichermoduls. -
1 zeigt ein Speichermodul9 mit einer Leiterplatte7 , auf der vier Speicherbausteine1 ,2 ,3 ,4 angeordnet sind. Diese Speicherbausteine besitzen eine bausteininterne Testeinrichtung, mit der ein Selbsttest jedes Bausteins (BIST; built-in-self-test) durchführbar ist. Diese Testeinrichtungen sind in den vier Speicherbausteinen1 ,2 ,3 ,4 nicht bildlich dargestellt; sie sind vorhanden, eignen sich aber nur zur Durchführung eines bausteininternen Tests vor der Bausteinmontage. Zur Durchführung eines bausteinübergreifenden Funktionstests ist weiterhin ein zweiter Speichertest erforderlich. Dieser wird mit Hilfe eines externen Testgerätes10 durchgeführt, dessen Funktionen erfindungsgemäß teilweise in das Speichermodul9 integriert sind. Dazu ist auf der Leiterplatte7 eine Testeinrichtung5 vorgesehen, die von dem externen Testgerät10 ein Taktsignal T empfängt, jedoch die Testbefehle selbst erzeugen kann, sofern das Taktsignal T zugeführt wird. Sämtliche Speicherbausteine1 ,2 ,3 ,4 sind durch zusammengeführte Steuerleitungen11 und Adreßleitungen12 mit der Testeinrichtung5 verbunden. Zusätzlich ist jeder Speicherbaustein1 ;2 ;3 ;4 durch Datenleitungen14 sowie durch weitere Leitungen 13 zum Auswählen des individuellen Speicherbausteins mit der Testeinrichtung5 verbunden. Auf diese Weise kann auf der Leiterplatte7 ein zentraler, alle Speicherbausteine umfassender Speicherfunktionstest durchgeführt werden, obwohl das für die Durchführung dieses Tests erforderliche Taktsignal T außerhalb des Speichermoduls9 , nämlich im externen Testgerät10 , erzeugt wird und von dort zugeführt werden muß. Die bauliche Trennung der Testbefehlerzeugung in der erfindungsgemäßen Testeinrichtung5 von der wie herkömmlich im externen Testgerät erfolgenden Taktsignalerzeugung erspart die Verwendung vieler Zuleitungen zwischen dem Testgerät10 und dem Speichermodul9 . Äußere Störeinflüsse auf solche Leitungen werden dadurch reduziert, ohne die Komplexität des Speichermoduls9 durch die Testeinrichtung5 zu sehr zu erhöhen. Die Steuerleitungen11 und die Adreßleitungen12 besitzen Knotenpunkte16 , an denen sich diese Leitungen zu allen Speicherbausteinen verzweigen. Die Leitungen11 und12 eignen sich daher zum Übermitteln bausteinunabhängiger Steuersignale und bausteininterner Chipadressen. Die Auswahl des jeweils zu testenden Speicherbausteins erfolgt durch eine Aktivierung bzw. Deaktivierung mit Hilfe entsprechender weiterer Leitungen13 . Die über die Datenleitungen14 erhaltenen Leseergebnisse werden an die Testeinheit5 übermittelt und in der Auswerteeinheit6 zu einem Testergebnis verarbeitet, welches über Ausgangsanschlüsse18 an das externe Testgerät10 übermittelt wird. Das übermittelte Testergebnis t wird durch das externe Testgerät10 angezeigt. Ein fehlerhaft montierter Speicherbaustein kann danach ausgetauscht oder an allen oder einzelnen Kontakten nachkontaktiert werden. -
2 zeigt schematisch die die Verschaltung der Testeinrichtung durch Verbindungsleitungen zwischen der erfindungsgemäßen Testeinrichtung und den Speicherbausteinen1 ,2 ,3 ,4 . Es sind sich verzweigende Befehlsleitungen11 sowie Adreßleitungen12 vorgesehen, von denen der Einfachheit halber jeweils nur eine Leitung dargestellt ist. Jede dieser Leitungen besitzt einen Anschluß zu allen Speicherbausteinen1 ,2 ,3 ,4 und überträgt an diese Speicherbausteine Steuerbefehle COM und Adreßbefehle ADR. Die Leitungen11 und12 sind vorzugsweise als unidirektionale Leitungen ausgebildet. Weitere Leitungen13 dienen zum Auswählen, d.h. Aktivieren jeweils eines Bausteins1 ;2 ;3 ;4 mit Hilfe entsprechender Signale SEL, wodurch in Verbindung mit den Leitungen11 und12 und ihren Befehlen COM bzw. ADR jeder Speicherbaustein einzeln ansteuerbar ist. Weiterhin sind Datenleitungen14 vorgesehen, welche die Speicherbausteine1 ,2 ,3 ,4 einzeln mit der Testeinrichtung5 verbinden. Zu speichernde Datenwerte DQ werden über diese Leitungen14 an die Speicherbausteine übermittelt. Entsprechende Datenwerte werden beim Auslesen der Speicherbausteine über die Datenleitungen14 an die Testeinrichtung5 übermittelt. Die Datenwerte DQ sind Folgen von digitalen Bitwerten 0; 1, die vorzugsweise in einem Bus mehrerer paralleler Datenleitungen14 zum jeweiligen einzelnen Speicherbaustein übermittelt werden. Der Einfachheit halber ist in2 für jeden Speicherbaustein nur eine Datenleitung14 dargestellt. - Die Testeinrichtung
5 erzeugt bei Vorgabe der Taktfrequenz von außen durch das Testgerät10 die erforderlichen Steuerbefehle wie write, read, activate und precharge, wodurch insbe sondere einfache geometrische Testmuster bezüglich der Anordnung von Speicherzellen in den Speicherbausteinen erzeugt werden. Auf dem externen Testgerät selbst hingegen verbleiben eine als Taktgenerator dienende Einrichtung sowie die Stromversorgung der Testeinrichtung5 . Ebenfalls ist eine Anzeigeeinheit in dem externen Testgerät10 angeordnet, so daß die Testeinrichtung5 des Speichermoduls9 nur noch rudimentäre Funktionen hinsichtlich der Testbefehlerzeugung und Testbefehlverarbeitung besitzt. Die Testeinrichtung kann über wenige Leitungen17 ,18 mit dem externen Testgerät10 verbunden werden. Da über diese Leitungen keine Testbefehle mehr transportiert werden, wird der Einfluß äußerer magnetischer Felder auf die Qualität des Funktionstests reduziert. Die Testeinrichtung ist vorzugsweise als zusätzlicher Schaltkreis auf der Modulplatine integriert und kann als kleiner, separater integrierter Halbleiterbaustein15 auf der Leiterplatte7 angeordnet sein. Die Testeinrichtung5 kann insbesondere auf einem zusätzlichen Halbleiterbaustein15 angeordnet sein, der zum Puffern eines Datenstroms zwischen den Halbleiterbausteinen und einer externen Hardwarekomponente, beispielsweise weiteren Speichermodulen dient. Insbesondere auf einem Halbleiterbaustein, der eine partielle Umwandlung von serieller Datenübertragung in parallele Datenübertragung und umgekehrt bewirkt, kann die erfindungsgemäße Testeinrichtung angeordnet werden. In diesem Fall ist für die Testeinrichtung kein weiterer, zusätzlicher Halbleiterbaustein erforderlich. - Die erfindungsgemäße Testeinrichtung
5 ermöglicht einen modulinternen, speicherbausteinübergreifenden Selbsttest, d.h. einen Speichermodul-BIST, bei dem – mit Hilfe eines angeschlossenen externen Testgeräts10 – die Testbefehle auf dem Speichermodul9 selbst erzeugt und ausgewertet werden. Dieser modulinterne Selbsttest ergänzt den chipinternen Selbsttest, der auf den Speicherbausteinen1 ,2 ,3 ,4 , die üblicherweise DRAMs (dynamical random access memory) sind, durchgeführt wird. Insbesondere DIMM-Speichermodule profitieren von dieser Integration zusätzlicher Testfunktionen. Der erfindungsgemäße Funktionstest kann vorzugsweise bei Taktfrequenzen zwischen 100 und 600 MHz, vorzugsweise 200 MHz durchgeführt werden. Auch bei noch höheren Frequenzen führt die Integration zu einer größeren Unabhängigkeit gegenüber äußeren elektromagnetischen Feldern. -
- 1, 2, 3, 4
- Speicherbaustein
- 5
- Testeinrichtung
- 6
- Auswerteeinheit
- 7
- Leiterplatte
- 8
- Kontaktleisten
- 9
- Speichermodul
- 10
- externes Testgerät
- 11
- Steuerleitung
- 12
- Adreßleitung
- 13
- weitere Leitung
- 14
- Datenleitung
- 15
- Halbleiterbaustein
- 16
- Knotenpunkt
- ADR
- Adreßsignal
- COM
- Steuersignal
- DQ
- Datenwert
- SEL
- Aktivierungssignal
- T
- Taktsignal
- t
- Testergebnis
Claims (8)
- Speichermodul (
9 ) mit einer elektronischen Leiterplatte (7 ) und einer Mehrzahl integrierter Speicherbausteine (1 ,2 ,3 ,4 ), die auf der Leiterplatte (7 ) angeordnet sind, wobei das Speichermodul (9 ) eine Testeinrichtung (5 ) aufweist, mit deren Hilfe ein elektrischer Funktionstest mindestens eines Speicherbausteins (1 ;2 ;3 ;4 ) durchführbar ist, – wobei die Testeinrichtung (5 ) auf der Leiterplatte (7 ) separat von den Speicherbausteinen (1 ,2 ,3 ,4 ) angeordnet ist und so ausgebildet ist, daß sie bei Zuführung eines außerhalb des Speichermoduls erzeugten Taktsignals (T) Steuerbefehle (COM), Adreßbefehle (ADR) und zu speichernde Datenwerte (DQ) erzeugt und an jeden Speicherbaustein (1 ;2 ;3 ;4 ) der Mehrzahl von Speicherbausteinen (1 ,2 ,3 ,4 ) weiterleitet, – wobei das Speichermodul (9 ) Steuerleitungen (11 ) und Adreßleitungen (12 ) zum Weiterleiten von Steuerbefehlen (COM) und Adreßbefehlen (ADR) aufweist, die die Speicherbausteine (1 ,2 ,3 ,4 ) mit der Testeinrichtung (5 ) verbinden und die jeweils Knotenpunkte (16 ) besitzen, von denen ausgehend sich die Steuerleitungen (11 ) und Adreßleitungen (12 ) zu allen Speicherbausteinen (1 ,2 ,3 ,4 ) der Mehrzahl von Speicherbausteinen (1 ,2 ,3 ,4 ) hin verzweigen, und – wobei das Speichermodul (9 ) weitere Leitungen (13 ) aufweist, die jeweils einen einzelnen Speicherbaustein (1 ;2 ;3 ;4 ) mit der Testeinrichtung (5 ) verbinden und mit denen die Speicherbausteine (1 ,2 ,3 ,4 ) bei der Durchführung eines speicherbausteinübergreifenden Funktionstests einzeln aktivierbar und deaktivierbar sind. - Speichermodul nach Anspruch 1, dadurch gekennzeichnet, dass das Speichermodul (
9 ) Datenleitungen (14 ) zum Weiterleiten von Datenwerten (DQ) aufweist, die jeweils einen einzelnen Speicherbaustein (1 ;2 ;3 ;4 ) mit der Testeinrichtung (5 ) verbinden. - Speichermodul nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Testeinrichtung (
5 ) in einem separat von den Speicherbausteinen (1 ,2 ,3 ,4 ) auf der Leiterplatte (7 ) angeordneten integrierten Halbleiterbaustein (15 ) angeordnet ist. - Speichermodul nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Speichermodul (
9 ) einen mit der Testeinrichtung (5 ) verbundenen Eingangsanschluß (17 ) aufweist, durch den der Testeinrichtung (5 ) ein von einem externen Taktgenerator (10 ) erzeugtes Taktsignal (T) zuführbar ist. - Speichermodul nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Testeinrichtung (
5 ) eine Auswerteeinheit (6 ) aufweist, in der ausgewertet wird, für welche der Speicherbausteine (1 ;2 ;3 ;4 ) der Funktionstest fehlerfrei verlaufen ist. - Speichermodul nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Speichermodul (
9 ) mindestens einen Ausgangsanschluß (18 ) aufweist, durch den ein von der Auswerteeinheit (6 ) errechnetes Testergebnis (t) einem externen Testgerät (10 ) zuführbar ist. - Speichermodul nach Anspruch 6, dadurch gekennzeichnet, dass der Eingangsanschluß (
17 ) und der mindestens eine Ausgangsanschluß (18 ) in einer Kontaktleiste (8 ) des Speichermoduls (9 ) angeordnet sind. - Speichermodul nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Speicherbausteine (
1 ,2 ,3 ,4 ) des Speichermoduls (9 ) dynamische Schreib-Lese-Speicher sind.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10260184A DE10260184B4 (de) | 2002-12-20 | 2002-12-20 | Speichermodul mit einer Testeinrichtung |
US10/737,776 US7315969B2 (en) | 2002-12-20 | 2003-12-18 | Memory module with a test device |
CN200310113107A CN100580815C (zh) | 2002-12-20 | 2003-12-22 | 具有测试装置的存储模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10260184A DE10260184B4 (de) | 2002-12-20 | 2002-12-20 | Speichermodul mit einer Testeinrichtung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10260184A1 DE10260184A1 (de) | 2004-07-15 |
DE10260184B4 true DE10260184B4 (de) | 2005-08-25 |
Family
ID=32519232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10260184A Expired - Lifetime DE10260184B4 (de) | 2002-12-20 | 2002-12-20 | Speichermodul mit einer Testeinrichtung |
Country Status (3)
Country | Link |
---|---|
US (1) | US7315969B2 (de) |
CN (1) | CN100580815C (de) |
DE (1) | DE10260184B4 (de) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7266634B2 (en) * | 2000-01-05 | 2007-09-04 | Rambus Inc. | Configurable width buffered module having flyby elements |
US7363422B2 (en) * | 2000-01-05 | 2008-04-22 | Rambus Inc. | Configurable width buffered module |
US7404032B2 (en) * | 2000-01-05 | 2008-07-22 | Rambus Inc. | Configurable width buffered module having switch elements |
US7356639B2 (en) * | 2000-01-05 | 2008-04-08 | Rambus Inc. | Configurable width buffered module having a bypass circuit |
US20050010737A1 (en) * | 2000-01-05 | 2005-01-13 | Fred Ware | Configurable width buffered module having splitter elements |
US8286046B2 (en) | 2001-09-28 | 2012-10-09 | Rambus Inc. | Integrated circuit testing module including signal shaping interface |
US7370256B2 (en) * | 2001-09-28 | 2008-05-06 | Inapac Technology, Inc. | Integrated circuit testing module including data compression |
US8166361B2 (en) * | 2001-09-28 | 2012-04-24 | Rambus Inc. | Integrated circuit testing module configured for set-up and hold time testing |
US7365557B1 (en) | 2001-09-28 | 2008-04-29 | Inapac Technology, Inc. | Integrated circuit testing module including data generator |
US8001439B2 (en) * | 2001-09-28 | 2011-08-16 | Rambus Inc. | Integrated circuit testing module including signal shaping interface |
US7265570B2 (en) * | 2001-09-28 | 2007-09-04 | Inapac Technology, Inc. | Integrated circuit testing module |
US7446551B1 (en) | 2001-09-28 | 2008-11-04 | Inapac Technology, Inc. | Integrated circuit testing module including address generator |
US7234099B2 (en) * | 2003-04-14 | 2007-06-19 | International Business Machines Corporation | High reliability memory module with a fault tolerant address and command bus |
US7900099B2 (en) * | 2005-01-25 | 2011-03-01 | Micron Technology, Inc. | Enabling test modes of individual integrated circuit devices out of a plurality of integrated circuit devices |
CN101167141A (zh) * | 2005-04-21 | 2008-04-23 | 富士通株式会社 | 在mcp或sip中的存储芯片的测试系统 |
US7464225B2 (en) | 2005-09-26 | 2008-12-09 | Rambus Inc. | Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology |
US7562271B2 (en) | 2005-09-26 | 2009-07-14 | Rambus Inc. | Memory system topologies including a buffer device and an integrated circuit memory device |
US11328764B2 (en) | 2005-09-26 | 2022-05-10 | Rambus Inc. | Memory system topologies including a memory die stack |
US7779311B2 (en) * | 2005-10-24 | 2010-08-17 | Rambus Inc. | Testing and recovery in a multilayer device |
US7561027B2 (en) * | 2006-10-26 | 2009-07-14 | Hewlett-Packard Development Company, L.P. | Sensing device |
US7725783B2 (en) * | 2007-07-20 | 2010-05-25 | International Business Machines Corporation | Method and apparatus for repeatable drive strength assessments of high speed memory DIMMs |
JP2009266258A (ja) | 2008-04-22 | 2009-11-12 | Hitachi Ltd | 半導体装置 |
KR20100079378A (ko) * | 2008-12-31 | 2010-07-08 | 삼성전자주식회사 | 메모리 모듈 테스트 장치 |
EP2372379B1 (de) * | 2010-03-26 | 2013-01-23 | Imec | Testzugriffsarchitektur für TSV-basierte 3D-gestapelte ICS |
TWI451428B (zh) | 2010-06-03 | 2014-09-01 | Sunplus Technology Co Ltd | 於完整記憶體系統中具有先進特徵的記憶體測試系統 |
KR101796116B1 (ko) | 2010-10-20 | 2017-11-10 | 삼성전자 주식회사 | 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법 |
KR102282191B1 (ko) * | 2014-06-05 | 2021-07-27 | 삼성전자 주식회사 | 인쇄 회로 기판, 반도체 패키지 및 반도체 패키지의 제조방법 |
US10768230B2 (en) | 2016-05-27 | 2020-09-08 | International Business Machines Corporation | Built-in device testing of integrated circuits |
CN112714542B (zh) * | 2020-12-15 | 2022-07-08 | 苏州浪潮智能科技有限公司 | Pcb测试板、电子设备、pcb板及其制作方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002025957A2 (en) * | 2000-09-18 | 2002-03-28 | Intel Corporation | Memory module and memory component built-in self test |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5428624A (en) * | 1993-10-12 | 1995-06-27 | Storage Technology Corporation | Fault injection using boundary scan |
JP3059349B2 (ja) * | 1994-12-19 | 2000-07-04 | シャープ株式会社 | Icカード、及びフラッシュメモリの並列処理方法 |
US5815426A (en) * | 1996-08-13 | 1998-09-29 | Nexcom Technology, Inc. | Adapter for interfacing an insertable/removable digital memory apparatus to a host data part |
JP3866444B2 (ja) * | 1998-04-22 | 2007-01-10 | 東芝マイクロエレクトロニクス株式会社 | 半導体装置及びその内部信号モニタ方法 |
US6058056A (en) * | 1998-04-30 | 2000-05-02 | Micron Technology, Inc. | Data compression circuit and method for testing memory devices |
US6769081B1 (en) * | 2000-08-30 | 2004-07-27 | Sun Microsystems, Inc. | Reconfigurable built-in self-test engine for testing a reconfigurable memory |
JP4401319B2 (ja) * | 2005-04-07 | 2010-01-20 | 株式会社日立製作所 | Dram積層パッケージ並びにdram積層パッケージの試験および救済方法 |
-
2002
- 2002-12-20 DE DE10260184A patent/DE10260184B4/de not_active Expired - Lifetime
-
2003
- 2003-12-18 US US10/737,776 patent/US7315969B2/en active Active
- 2003-12-22 CN CN200310113107A patent/CN100580815C/zh not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002025957A2 (en) * | 2000-09-18 | 2002-03-28 | Intel Corporation | Memory module and memory component built-in self test |
Also Published As
Publication number | Publication date |
---|---|
CN1516200A (zh) | 2004-07-28 |
US20040145935A1 (en) | 2004-07-29 |
US7315969B2 (en) | 2008-01-01 |
DE10260184A1 (de) | 2004-07-15 |
CN100580815C (zh) | 2010-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10260184B4 (de) | Speichermodul mit einer Testeinrichtung | |
DE60012966T2 (de) | Hochgeschwindigkeitsfehlererfassungsgerät und verfahren für automatische testeinrichtung | |
DE69729771T2 (de) | Integrierte Schaltung mit einer eingebauten Selbsttestanordnung | |
DE602004003475T2 (de) | Testen von integrierten schaltungen | |
DE10321913A1 (de) | System-in-package-Halbleitervorrichtung | |
DE10330593B4 (de) | Integrierter Taktversorgungsbaustein für ein Speichermodul, Speichermodul, welches den integrierten Taktversorgungsbaustein umfasst, sowie Verfahren zum Betreiben des Speichermoduls unter Testbedingungen | |
DE4328605A1 (de) | Halbleiterspeichereinrichtung | |
DE19639972B4 (de) | Hochgeschwindigkeitstestschaltkreis für eine Halbleiterspeichervorrichtung | |
DE10342275A1 (de) | System und Verfahren zum Testen eines oder mehrerer Halbleiterstücke auf einem Halbleiterwafer | |
DE19807237C2 (de) | Halbleiterbauelement-Testgerät | |
DE102006051591B3 (de) | Verfahren zum Testen eines Speicherchips | |
DE10306620B4 (de) | Integrierte Testschaltung in einer integrierten Schaltung | |
DE10250875B4 (de) | Vorrichtung und Verfahren zum Konfigurieren einer integrierten Schaltung mit eingebettetem Speicher | |
DE102006011706B4 (de) | Halbleiter-Bauelement, sowie Halbleiter-Bauelement-Test-Verfahren | |
DE10347467A1 (de) | Frequenzmultiplizierer und zugehöriges Multiplizierverfahren sowie Datenausgabepuffer und Halbleiterbaustein | |
DE19819570C2 (de) | Anordnung zum Testen mehrerer Speicherchips auf einem Wafer | |
DE19529691A1 (de) | Halbleiterspeicher | |
DE602004007906T2 (de) | Testeinrichtung und einstellverfahren | |
DE10319516A1 (de) | Prüfverfahren und Prüfvorrichtung für Hochgeschwindigkeits-Halbleiterspeichereinrichtungen | |
DE10231419B4 (de) | Vorrichtung und Verfahren zur Kalibrierung von Signalen | |
EP0459001B1 (de) | Integrierter Halbleiterspeicher | |
DE10245713A1 (de) | Testsystem und Verfahren zum Testen von Speicherschaltungen | |
DE102004027854B4 (de) | Testvorrichtung und Verfahren zum Testen von zu testenden Schaltungseinheiten | |
DE10350356B3 (de) | Integrierte Schaltung, Testsystem und Verfahren zum Auslesen eines Fehlerdatums aus der integrierten Schaltung | |
DE10358849B4 (de) | Integrierte Schaltung und Verfahren zum Testen einer integrierten Schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8325 | Change of the main classification |
Ipc: G11C 29/00 AFI20021220BHDE |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R071 | Expiry of right |