CN1516200A - 具有测试装置的存储模块 - Google Patents

具有测试装置的存储模块 Download PDF

Info

Publication number
CN1516200A
CN1516200A CNA2003101131079A CN200310113107A CN1516200A CN 1516200 A CN1516200 A CN 1516200A CN A2003101131079 A CNA2003101131079 A CN A2003101131079A CN 200310113107 A CN200310113107 A CN 200310113107A CN 1516200 A CN1516200 A CN 1516200A
Authority
CN
China
Prior art keywords
memory module
test
storage
proving installation
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101131079A
Other languages
English (en)
Other versions
CN100580815C (zh
Inventor
A・贾科布斯
A·贾科布斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1516200A publication Critical patent/CN1516200A/zh
Application granted granted Critical
Publication of CN100580815C publication Critical patent/CN100580815C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G11C2029/3602—Pattern generator
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种存储模块(9)，使设置在存储模块(9)的印刷电路板(7)上之复数个积体存储芯片(1，2，3，4)的模块内部、交叉芯片电功能测试成为可能。为此，本案提供一种测试装置(5)，其与该存储芯片分开地设置在该印刷电路板(7)上。该测试装置依靠由外部测试器(10)所提供的一时钟讯号(T)且其本身并无法指示一测试结果，但其可产生执行功能测试所需要的测试讯号，且将它们藉由控制线路(11)、地址线路(12)、数据线路(13)以及用以选择个别的存储芯片的线路而转交给后者。本案的测试功能系被部分整合至测试装置中，以致于可不受外部电磁干扰的影响，且没有存储模块空间需求的过度增加。

Description

具有测试装置的存储模块
技术领域
本案系关于一种具有一电子印刷电路板与复数个设置在印刷电路板上的积体存储芯片之存储模块，此种存储模块具有一测试装置，藉由此种装置之帮助，其可能完成至少一存储芯片的电功能测试。
背景技术
在此类的存储模块中，测试装置系被提供来储存信息，其可被容纳于每个存储芯片中，并做为其构成的部分。被整合在各自存储芯片中的测试单元，其系在该存储芯片被设置在印刷电路板之前用来进行电功能测试，以保证在实际的设置程序之前，该存储芯片得以无任何误差的进行操作。在存储芯片内各个状况中所执行的功能测试期间，信息系被写入至存储地址，并且在稍后被读取，而写入的与读取的信息会被互相比较。根据相同原理的必要功能之进一步的功能测试，系在存储芯片设置在印刷电路板之后进行，在此状况下，存储模块系以其全部而被连接至一外部测试器，此测试器其本身可以产生测试存储模块所需要的测试命令，那就是控制命令、地址命令与将被储存的数据值，以及产生需要的时钟讯号，其典型地是落于为数不多的100MHz的范围内。存储模块藉由相对应线路之帮助而被连接至外部测试器，然后在交叉-存储-芯片(cross-memory-chip)的方式中重复电功能测试，所有的存储芯片通常系被以并联的方式同时进行测试。此第二功能测试提供了关于在各自的存储芯片间所有的电接触连接或是印刷电路板功能是否完全令人满意的信息。
此种型式的外部测试器具有被连接至存储模块的多重并联线路，并藉由其而使复合存储测试广泛的多样性得以被程序化。这些连接的线路包含针对每一存储芯片的数据线路、相对应的控制线路，其一般上同时是地址线路、以及提供所需要的时钟讯号的一时钟线路。
在测试器与存储模块之间所有的连接线皆遭受外部周遭的影响，换言之是电磁场，其可使在MHz范围中的测试讯号失真以及毁坏。再者，藉由数打的导线存储模块的电接触连接是非常复杂的，再另一方面，在芯片安装过程的下行(downstream)，存储测试不能照惯例地被个别地进行，其系因为只有一外部测试器产生测试讯号与测试命令，此等测试讯号与测试命令系能够使所有存储模块的存储芯片的同时进行功能测试。
发明内容
本案的目的系提供一种存储模块，此存储模块可藉由一电功能测试以一种简单的方式而被测试。特别是，本案系尝试以一种方式来设计存储模块，此种方式为可在不需要习知领域在装置上所需的费用下，进行交叉-存储-芯片的功能测试。
此一目的可根据本案并以下述之事实而达成，其为在前言中所提到存储模块的状况中，该测试装置系被与该存储芯片分开地设置在该印刷电路板上，以及其系以一种方式来设计，该方式系为如果在该存储模块外部产生的一时钟讯号被馈入，其产生一控制命令、一地址命令以及将被储存的一数据值，并将该控制命令、该地址命令以及该数据值转交给该复数个积体存储芯片的每个存储芯片。
本案系基于执行电功能测试所需要的时钟讯号世代(generation)以及测试命令本身占有空间的方式而彼此相互分开的基本概念。鉴于外部测试器照惯例系执行两个功能，且在另一方面由于针对时钟讯号世代的目的之空间需要的理由，测试器并未完全地整合至存储模块中，本案系将时钟讯号时代与测试命令世代以结构上分开的方式，如此可使测试功能得以一种显著简化功能测试的状态而部分地被整合至存储模块中。根据本案系在存储模块的印刷电路板上提供一种测试单元，此测试单元专门产生执行功能测试所需的测试命令，其特别是一控制命令、一地址命令以及将被储存的一数据值，但是并没有自己的时钟产生器，也因而其本身并不起作用。然而，如果一时钟讯号被馈入，则测试单元可以在制程中自主地执行功能测试与测试存储模块的存储芯片。测试装置系被连接至将被测试的存储芯片，特别是以致于每一芯片可以藉由相对应的线路接收产生的测试讯号，因而可以执行模块内部的、交叉-芯片功能测试。而为了执行后者，就测试目的而言，所必须做的只是偶尔馈送一外部的时钟讯号，以及如果适当的话，馈送一启始讯号用以开始进行测试装置的功能测试。这些讯号可由习用的外部测试器来连续不断地提供，然而，其必须被连接至存储模块而根据本案仅藉由少数的线路即可达成。
本案较佳地提供具有控制线路与地址线路的存储模块，用以转交控制命令与地址命令，其系将存储芯片连接至测试装置，且其在每个状况中具有从控制线路与地址线路出发而向复数个存储芯片的所有的存储芯片分支之节点。这些控制线路与地址线路，在存储模块的所有的存储芯片同时地被测试期间，可使并联测试操作成为可能。由不同的存储芯片所传出来的导线系在节点组合，且其适合用来传输芯片独立控制或是地址命令，而其特别是存储-芯片-内部的地址命令。
一新的发展情况为存储模块具有另外的线路，其系在每一状况中，将个别的存储芯片连接至测试装置，以及如果一交叉-存储-芯片功能测试被执行时，该存储芯片可以被个别地激活与取消。这些另外的线路，其可以是组合的控制/地址线路，其与分支线路联合时，可激活个别存储芯片的有选择性的测试以及在存储模块上不同存储芯片的时态地连续测试(temporally successive testing)。在此状况中，虽然所有的测试的存储芯片接收相同的控制命令与地址命令，功能测试仅发生在激活的存储芯片中。在时序(temporal succession)中测试所有的存储芯片其优点是测试装置可以被做的更小，也因此勉强比芯片-并联功能测试的实例能节省更多的空间。
本案较佳地提供具有用以转交数据值的数据线路之存储模块，其系在每一状况中，将个别的存储芯片连接至测试装置。虽然大部分的控制线路与地址线路为并联驱动所有存储芯片的分支线路，数据线在每个状况中仅被连接至一存储芯片(与连接至测试单元)，因此芯片-特定的读出(chip-specific read-out)是可能的，并且此芯片-特定的数据线路也可以被用来激活与取消存储芯片。
本案较佳地提供设置一积体半导体芯片中的一测试装置，此积体半导体芯片与在印刷电路板上的存储芯片系为分开地设置。在此种状况下，测试装置没有被整合至印刷电路板中，而是其本身被包含而当作一积体半导体电路，此积体半导体电路系以类似于存储芯片的方式而被提供在印刷电路板上或是在印刷电路板。其可以明显地比将被测试的存储芯片为小的方式而制造。
本案较佳地提供具有连接至测试装置的输入终端之存储模块，藉由输入终点，一外部时钟产生器所产生的时钟讯号可以被馈送至测试装置，该输入终点较佳是藉由印刷电路板的导体磁道(conductortrack)而被连接至测试单元，以致测试装置本身不需要自己的终端。
更好地，测试装置具有一评估单元，其系执行评估以确定该存储芯片的功能测试已经在不具任何误差的状况下进行。此评估单元提供了一种简化的测试结果，藉由实例，其仅需要提关于以未以无误差的方式而被连接的半导体芯片之位置信息或是与存储芯片非作用的接触的位置信息。写入与读取结果的直接评估不需要被转交给外部测试器，而是可在测试装置之内的存储模块上直接进行。
因此，本案系提供具有至少一输出终端的存储模块，由该评估单元所计算的一测试结果藉由该输出终端而可被馈送至一外部测试装置。此半导体芯片之指示或是与未以无误差的方式而作用的半导体芯片接触之指示，可以受到一外部测试器或是指示装置的作用，以致此评估单元仅需要输出一或是多个电讯以做为测试结果，而评估单元因此可被做的更小。
用以馈入一外部时钟讯号的输入终端以及用以输出一测试结果的一输出终端或是多个输出终端，其较佳地是被设置在存储模块的接触条带中。
存储模块的存储芯片较佳是动态读写存储，而特别是DRAMs。
附图说明
本案将由以下参考图1与图2而进一步说明，其中：
图1系显示根据本案所设计的存储模块，以及一外部测试器，以及
图2系显示在测试装置与存储模块的存储芯片间的测试讯号线路之概要图标。
具体实施方式
图1系显示一种具有印刷电路板7的存储模块9，再其上设置有四个存储芯片1、2、3、4，这些存储芯片具有可以被用来执行每个芯片的自行测试(内建自行测试；BIST；built-in self-test)之晶载(on-chip)测试装置。这些测试装置并未在四个存储芯片1、2、3、4中绘出而显示；然这些测试装置是存在的，但是其仅适合用来在芯片安装程序之前执行一晶载的测试(on-chip test)。此外，为了执行交叉-芯片测试，第二存储测试是必需的，该第二存储测试系藉由一外部测试器10之帮助而进行，根据本案，其功能是部分地被整合至存储模块9中，为了此等目的，因而在印刷电路板7上提供了一测试装置5，此测试装置接收来自外部测试器10的一时钟讯号T，但是其本身可产生被提供来馈入时钟讯号T的测试命令。所有的存储芯片1、2、3、4藉由结合的控制线路11与地址线路12而被连接至测试装置5，另外，每个存储芯片1；2；3；4则藉由数据线路14以及另外的线路13而被连接至测试装置5，用以选择个别的存储芯片。以此种方式，包含所有的存储芯片的主要的存储功能测试可以在印刷电路板上执行，即使是为了执行此测试所需要的时钟讯号T是在存储模块之外所产生，也就是在外部测试器10，并且必须从那里馈入。在根据本案的测试装置5中测试命令世代与时钟讯号世代的结构上的分开，此在根据习用实务上系在外部测试器进行，根据本案的方式系可排除在测试器10与存储模块9之间使用许多导线。在此等线路上外部干扰的影响也因而可以在没有过度增加存储模块9因测试装置5的复杂性。控制线路11与地址线路12在到所有的存储芯片的线路分支上具有节点16，线路11与12因而适合用来传递芯片-独立控制讯号与芯片-内部的芯片地址。个别被测试的存储芯片系由相对应的另外的线路13之帮助经由激活与取消而被选择。藉由数据线路14而得到的读取结果被传递至测试单元5，且在评估单元6中处理以形成一测试结果，其系经由输出终端18而被传递至外部测试器10，此传递的测试结果t系由外部测试器10来指示。于是错误安装的存储芯片可被交换或是重新连接或是个别的接触。
图2概要显示测试装置藉由在根据本案的测试装置与存储芯片1、2、3、4间的连接线路之相互连接。于此提供分支的命令线路11与地址线路12，为了简化的理由，在每个状况中仅显示一条线路。这些线路的每一条线路皆连接至所有的存储芯片1、2、3、4，并且传输控制命令COM与地址命令ADR至该存储芯片，线路11与12最好是设计成单向线路。另外的线路13系用来选择(也就是激活)在相对应讯号SEL协助之下的各自的芯片1；2；3；4，因此每个存储芯片可被个别地驱动以与线路11与12以及它们的命令COM与ADR分别地结合。此外也提供一数据线路14，其系将存储芯片1、2、3、4个别地连接至测试装置5。将被储存的数据值DQ藉由该线路14而被传递至存储芯片，相对应的数据值在存储芯片读出期间藉由数据线路14被传递至测试装置5。数据值DQ为数字位值0；1的序列，其最好是在复数个并联数据线路14的总线中被传递至个自的存储芯片。为了简化的缘故，图2中每个存储芯片仅显示一条数据线路14。
如果由测试器10在外部指定时钟频率，测试装置5则产生所需要的控制命令，例如写入、激活以及预先充电等，因此其特别是产生关于在存储芯片中存储胞元排列之简单的几何测试型式。相较之下，做为时钟产生器也做为测试装置5的电源供应器之一装置仍然是在外部测试器本身。一指示单元同样地也设置在外部测试器10中，以致于存储模块9的测试装置5仅具有关于测试命令世代与测试命令处理的基本功能。测试装置可藉由一些少量的线路17、18而被连接至外部测试器。因为测试命令不再经由这些线路被传送，外部磁场与功能测试品质的影响也因而降低。测试装置最好是被整合成为在模块板上的一另外的电路，也可被设置成一种在印刷电路板7上的小且分开的积体半导体芯片15。测试装置5可被设置在特别是在另外的半导体芯片15上，其系做为缓冲在半导体芯片与外部硬件组件(例如另外的存储模块)间的数据流。根据本案的测试装置可被设置在特别是在从串行数据传输成并联数据传输时，反之亦然，执行部分转换的半导体芯片。在此状况中，测试装置并不需要另外的半导体芯片。
根据本案的测试装置5使模块内部、交叉-存储-芯片自行测试也就是存储模块BIST成为可能，其中藉由连接的外部测试器10之协助，测试命令可在存储模块本身上产生以及评估。此种模块内部自行测试补充了晶载侧自行测试，其系在通常是DRAMs(动态随机存取存储)的存储芯片1、2、3、4上执行。DIMM存储模块，其特别是可从另外的测试功能的整合中获益。而根据本案的功能测试，其最好是在100到600MHz间的时钟频率执行，而更好是在200MHz，甚至在较高的频率时，此种整合可使较不受外部电磁场能的影响。
组件符号说明
1，2，3，4存储芯片
5       测试装置
6       E评估单元
7       印刷电路板
8       接触条带
9       存储模块
10      外部测试器
11      控制线路
12      地址线路
13      另外的线路
14      数据线路
15      半导体芯片
16      批注
ADR     地址讯号
COM     控制讯号
DQ      数据值
SEL     激活讯号
T       时钟讯号
t       测试结果

Claims (10)

1.一种具有一电子印刷电路板(7)与设置于其上之复数个积体存储芯片(1，2，3，4)之存储模块(9)，该存储模块(9)系具有一测试装置(5)，藉由其帮助而使执行至少一该存储芯片(1，2，3，4)的电功能测试成为可能，其中
该测试装置(5)系被与该存储芯片(1，2，3，4)分开地设置在该印刷电路板(7)上，以及其系以一种方式来设计，该方式系为如果在该存储模块外部产生的一时钟讯号(T)被馈入，其产生一控制命令(COM)、一地址命令(ADR)以及将被储存的一数据值(DQ)，并将他们转交给该复数个积体存储芯片(1，2，3，4)的每个存储芯片(1；2；3；4)。
2.如权利要求第1项所述之存储模块，其中
该存储模块(9)具有控制线路(11)与地址线路(12)，用以转交该控制命令(COM)与地址命令(ADR)，其系将该存储芯片(1，2，3，4)连接至该测试装置(5)，且其在每个状况中具有从该控制线路(11)与该地址线路(12)出发而向该复数个存储芯片(1，2，3，4)的所有的该存储芯片(1，2，3，4)分支之节点(16)。
3.如权利要求第2项所述之存储模块，其中
该存储模块(9)具有一另外的线路(13)，其系在每一状况中，将一个别的存储芯片(1；2；3；4)连接至该测试装置(5)，以及如果一交叉-存储-芯片功能测试被执行时，该存储芯片(1，2，3，4)可以被个别地激活与取消。
4.如权利要求第1项至第3项其中之一所述之存储模块，其中
该存储模块(9)具有用以转交该数据值(DQ)的数据线路(14)，其系在每一状况中，将一个别的存储芯片(1；2；3；4)连接至该测试装置(5)。
5.如权利要求第1项至第4项其中之一所述之存储模块，其中
该测试装置(5)系被设置在与该印刷电路板(7)上的该存储芯片(1，2，3，4)分开地设置的一积体半导体芯片(15)中。
6.如权利要求第1项至第5项其中之一所述之存储模块，其中
该存储模块(9)具有连接至该测试装置(5)的一输入终端(17)，经由该输入终端，由一外部的时钟产生器(10)所产生的一时钟讯号(T)可以被馈送至该测试装置(5)。
7.如权利要求第1项至第6项其中之一所述之存储模块，其中
该测试装置(5)具有一评估单元(6)，其系执行评估以确定该存储芯片(1；2；3；4)之何等的功能测试已经不具任何误差地进行。
8.如权利要求第1项至第7项其中之一所述之存储模块，其中
该存储模块(9)具有至少一输出终端(18)，由该评估单元(6)所计算的一测试结果(t)藉由该输出终端(18)而可被馈送至一外部测试装置(10)。
9.如权利要求第1项至第8项其中之一所述之存储模块，其中
该输入终端(17)与该至少一输出终端(18)系被设置在该存储模块(9)的一接触条带(8)中。
10.如权利要求第1项至第9项其中之一所述之存储模块，其中
该存储模块(9)的该存储芯片(1，2，3，4)系为一动态读写存储。
CN200310113107A 2002-12-20 2003-12-22 具有测试装置的存储模块 Expired - Lifetime CN100580815C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10260184A DE10260184B4 (de) 2002-12-20 2002-12-20 Speichermodul mit einer Testeinrichtung
DE10260184.4 2002-12-20

Publications (2)

Publication Number Publication Date
CN1516200A true CN1516200A (zh) 2004-07-28
CN100580815C CN100580815C (zh) 2010-01-13

Family

ID=32519232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200310113107A Expired - Lifetime CN100580815C (zh) 2002-12-20 2003-12-22 具有测试装置的存储模块

Country Status (3)

Country Link
US (1) US7315969B2 (zh)
CN (1) CN100580815C (zh)
DE (1) DE10260184B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112714542A (zh) * 2020-12-15 2021-04-27 苏州浪潮智能科技有限公司 Pcb测试板、电子设备、pcb板及其制作方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7266634B2 (en) * 2000-01-05 2007-09-04 Rambus Inc. Configurable width buffered module having flyby elements
US20050010737A1 (en) * 2000-01-05 2005-01-13 Fred Ware Configurable width buffered module having splitter elements
US7404032B2 (en) * 2000-01-05 2008-07-22 Rambus Inc. Configurable width buffered module having switch elements
US7356639B2 (en) * 2000-01-05 2008-04-08 Rambus Inc. Configurable width buffered module having a bypass circuit
US7363422B2 (en) * 2000-01-05 2008-04-22 Rambus Inc. Configurable width buffered module
US7370256B2 (en) * 2001-09-28 2008-05-06 Inapac Technology, Inc. Integrated circuit testing module including data compression
US8166361B2 (en) * 2001-09-28 2012-04-24 Rambus Inc. Integrated circuit testing module configured for set-up and hold time testing
US8286046B2 (en) 2001-09-28 2012-10-09 Rambus Inc. Integrated circuit testing module including signal shaping interface
US7265570B2 (en) * 2001-09-28 2007-09-04 Inapac Technology, Inc. Integrated circuit testing module
US7365557B1 (en) 2001-09-28 2008-04-29 Inapac Technology, Inc. Integrated circuit testing module including data generator
US7446551B1 (en) 2001-09-28 2008-11-04 Inapac Technology, Inc. Integrated circuit testing module including address generator
US8001439B2 (en) * 2001-09-28 2011-08-16 Rambus Inc. Integrated circuit testing module including signal shaping interface
US7234099B2 (en) * 2003-04-14 2007-06-19 International Business Machines Corporation High reliability memory module with a fault tolerant address and command bus
US7900099B2 (en) * 2005-01-25 2011-03-01 Micron Technology, Inc. Enabling test modes of individual integrated circuit devices out of a plurality of integrated circuit devices
WO2006114879A1 (ja) * 2005-04-21 2006-11-02 Fujitsu Limited Ｍｃｐまたはｓｉｐにおけるメモリチップのテストシステム
US7464225B2 (en) 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
US11328764B2 (en) 2005-09-26 2022-05-10 Rambus Inc. Memory system topologies including a memory die stack
US7562271B2 (en) 2005-09-26 2009-07-14 Rambus Inc. Memory system topologies including a buffer device and an integrated circuit memory device
US7779311B2 (en) * 2005-10-24 2010-08-17 Rambus Inc. Testing and recovery in a multilayer device
US7561027B2 (en) * 2006-10-26 2009-07-14 Hewlett-Packard Development Company, L.P. Sensing device
US7725783B2 (en) * 2007-07-20 2010-05-25 International Business Machines Corporation Method and apparatus for repeatable drive strength assessments of high speed memory DIMMs
JP2009266258A (ja) * 2008-04-22 2009-11-12 Hitachi Ltd 半導体装置
KR20100079378A (ko) * 2008-12-31 2010-07-08 삼성전자주식회사 메모리 모듈 테스트 장치
EP2372379B1 (en) * 2010-03-26 2013-01-23 Imec Test access architecture for TSV-based 3D stacked ICS
TWI451428B (zh) 2010-06-03 2014-09-01 Sunplus Technology Co Ltd 於完整記憶體系統中具有先進特徵的記憶體測試系統
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
KR102282191B1 (ko) * 2014-06-05 2021-07-27 삼성전자 주식회사 인쇄 회로 기판, 반도체 패키지 및 반도체 패키지의 제조방법
US10768230B2 (en) 2016-05-27 2020-09-08 International Business Machines Corporation Built-in device testing of integrated circuits

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5428624A (en) * 1993-10-12 1995-06-27 Storage Technology Corporation Fault injection using boundary scan
JP3059349B2 (ja) * 1994-12-19 2000-07-04 シャープ株式会社 Ｉｃカード、及びフラッシュメモリの並列処理方法
US5815426A (en) * 1996-08-13 1998-09-29 Nexcom Technology, Inc. Adapter for interfacing an insertable/removable digital memory apparatus to a host data part
JP3866444B2 (ja) * 1998-04-22 2007-01-10 東芝マイクロエレクトロニクス株式会社 半導体装置及びその内部信号モニタ方法
US6058056A (en) * 1998-04-30 2000-05-02 Micron Technology, Inc. Data compression circuit and method for testing memory devices
US6769081B1 (en) * 2000-08-30 2004-07-27 Sun Microsystems, Inc. Reconfigurable built-in self-test engine for testing a reconfigurable memory
US6928593B1 (en) * 2000-09-18 2005-08-09 Intel Corporation Memory module and memory component built-in self test
JP4401319B2 (ja) * 2005-04-07 2010-01-20 株式会社日立製作所 Ｄｒａｍ積層パッケージ並びにｄｒａｍ積層パッケージの試験および救済方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112714542A (zh) * 2020-12-15 2021-04-27 苏州浪潮智能科技有限公司 Pcb测试板、电子设备、pcb板及其制作方法
CN112714542B (zh) * 2020-12-15 2022-07-08 苏州浪潮智能科技有限公司 Pcb测试板、电子设备、pcb板及其制作方法

Also Published As

Publication number Publication date
US20040145935A1 (en) 2004-07-29
DE10260184A1 (de) 2004-07-15
US7315969B2 (en) 2008-01-01
DE10260184B4 (de) 2005-08-25
CN100580815C (zh) 2010-01-13

Similar Documents

Publication Publication Date Title
CN100580815C (zh) 具有测试装置的存储模块
US6732304B1 (en) Chip testing within a multi-chip semiconductor package
TW588371B (en) System-in-package type semiconductor device
US7466160B2 (en) Shared memory bus architecture for system with processor and memory units
US6812726B1 (en) Entering test mode and accessing of a packaged semiconductor device
US7443188B2 (en) Electronic device having an interface supported testing mode
JP2950475B2 (ja) メモリを備えた組込み自己検査
US7707468B2 (en) System and method for electronic testing of multiple memory devices
US7449350B2 (en) Structure and method for parallel testing of dies on a semiconductor wafer
US8648339B2 (en) Semiconductor device including first semiconductor chip including first pads connected to first terminals, and second semiconductor chip including second pads connected to second terminals
US7982217B2 (en) Semiconductor device and its test method
US7802157B2 (en) Test mode for multi-chip integrated circuit packages
US20050024977A1 (en) Multiple power levels for a chip within a multi-chip semiconductor package
US6754866B1 (en) Testing of integrated circuit devices
US5598373A (en) Semiconductor memory system
US7202692B2 (en) Semiconductor chip and method of testing the same
US7006940B1 (en) Set up for a first integrated circuit chip to allow for testing of a co-packaged second integrated circuit chip
US20080043553A1 (en) Semiconductor memory device and method of testing the same
US20060109705A1 (en) Integrated semiconductor memory device
US6535009B1 (en) Configuration for carrying out burn-in processing operations of semiconductor devices at wafer level
US6352868B1 (en) Method and apparatus for wafer level burn-in
US5862146A (en) Process of testing memory parts and equipment for conducting the testing
US6697291B2 (en) Method for checking a conductive connection between contact points
US20030183925A1 (en) Semiconductor module
US7188291B2 (en) Circuit and method for testing a circuit having memory array and addressing and control unit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Munich, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20120920

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: Munich, Germany

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160112

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CX01 Expiry of patent term

Granted publication date: 20100113

CX01 Expiry of patent term