JPH0460598A - Ｐｃｍ音源システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、例えば、電子楽器やパーソナルコンピュー
タなとに適用されるＰＣＭ（パルス・コート・モジュレ
ーンヨン）音源ンステムに関するものである。

「従来の技術」 第３図は、従来のＰＣＭ音源システムの構成を示すブロ
ック図である。この図において、ｌはＣＰＵ（マイクロ
プロセッサ）であり、このＣＰＵ　１によって処理され
るプログラムを記憶するためのＲＯＭ（図示路）や、デ
ータを一時記憶するためのＲＡ　Ｍ　（Ｉｆｆｌ示略図
示路パスラインを介して相互に接続されてマイクロコン
ピュータを構成している。

２はｌチップのＬＳＩに集積されたＰＣＭ音源回路、３
はプログラマブルＲＯＭ等の不揮発性メモリによって構
成され、波形データが記憶された波形メモリである。Ｐ
ＣＭ音源回路２は、ＣＰＵＩによって設定された各種制
御データに基づいて波形メモリ３から波形データを読み
出し、この読み出した波形データに基づいて楽音信号を
発生するものである。すなわち、ＰＣＭ音源回路２にお
いて、ＣＰＵＩから供給される発音周波数データなどの
各種制御データは、ＣＰＵインターフェイス４を介して
データラッチ回路５に供給される。データラッチ回路５
は、複数のレジスタを有して構成され、ＣＰＵ　１のア
ドレスバスＩＡを介して供給されるアドレスによって指
定される各レジスタに、データバスＩＢを介して供給さ
れる制御データが書き込まれるようになっている。また
、６は外部から供給されるクロック信号に基づいて内部
の基本クロック信号や、その他、必要なタイミング信号
を発生する発振分周回路である。そして、データラッチ
回路５内の所定のレジスタに記憶された発音周波数デー
タは基本クロック分周回路７に設定され、また、その他
のレジスタに各々記憶されたスタートアドレスとエンド
アドレスは波形メモリアドレスカウンタ８に設定される
。基本クロック分周回路７は、発振分周回路６から供給
される基本クロック信号を、設定された発音周波数デー
タに基づいて所望の周波数に分周する。波形メモリアド
レスカウンタ８は、初期カウント値としてスタートアド
レスが予め設定され、以降、基本クロック分周回路７に
よって分周された基本クロックが到来する毎にアップカ
ウントを行い、そのカウント値が予め設定されたエンド
アドレスに一致した時点でカウント動作を停止する。こ
の場合、スタートアドレスが波形メモリ３内の読み出し
開始アドレスに相当し、エンドアドレスが読み出し終了
アドレスに相当する。そして、アドレスカウンタ８のカ
ウント値は、波形メモリインターフェイス９に供給され
る。波形メモリインターフェイス９は、発振分周回路６
から供給されるタイミング信号に対応した読み出しタイ
ミングで、波形メモリ３から波形データを読み出し、こ
の読み出した波形データをＤ　／　ＡコンバータＩＯへ
順次供給する。この場合、波形メモリインターフェイス
９は、波形メモリ３のチップイネーブル端子ＣＥに対し
て゛Ｌ°レベルのチップイネーブル信号５Ｃｅ（Ｌアク
ティブ）を供給すると共に、アドレスカウンタ８から出
力されるカウント値をアドレスバス３Ａを介して波形メ
モリ３へ供給し、さらに、波形メモリ３からデータバス
３Ｂを介して受は取った波形データを、Ｄ／Ａコンバー
タ１０へ供給する。そして、Ｄ／Ａコンバータ１０によ
って波形データがアナログ信号に変換され、楽音信号と
してアンプおよびスピーカ等によって構成されるサウン
ドシステムへ供給され、このサウンドシステムから実際
の楽音として発音される。

「発明が解決しようとする課題」 ところで、上述した従来のＰＣＭ音源システムにおいて
、波形メモリ３は波形データを記憶する専用のメモリと
して設けられており、ＣＰＵＩがこの波形メモリ３を直
接アクセスすることは不可能であった。したがって、波
形メモリ３の未使用領域を、波形データ以外のデータ、
例えばＣＰＵ１において処理されるプログラムやデータ
を記憶するための領域として利用することができず、波
形メモリ３の全ての記憶領域を有効に活用することがで
きないという問題があった。

この発明は上述した事情に鑑みてなされたちのて、波形
メモリの記憶領域を有効に利用することがてきるＰＣＭ
音源システムを提供することを目的としている。

「課題を解決するための手段」 この発明は、波形データか記憶された波形メモリと、マ
イクロプロセッサによって設定された各種制御データに
基づいて前記波形メモリから波形データを読み出し、こ
の読み出した波形データに基づいて楽音信号を発生する
ＰＣＭ音源回路とを有するＰＣＭ音源システムにおいて
、前記マイクロプロセッサによって設定されるアクセス
モードを記憶するアクセスモード記憶手段と、前記アク
セスモード記憶手段の記憶内容に基づいて、前記マイク
ロプロセッサもしくは前記ＰＣＭ音源回路のいずれか一
方と前記波形メモリとの間を接続する切換手段とを具備
することを特徴としている。

「作用」 上記の構成によれば、アクセスモードを変更するだけで
、波形メモリに対するアクセス権が、ＰＣＭ音源回路か
らマイクロプロセッサに切り換えられ、これにより、マ
イクロプロセッサが波形メモリを直接アクセスすること
が可能となる。

「実施例」 以下、図面を参照し、この発明の実施例について説明す
る。

第１図はこの発明の第１実施例の構成を示すブロック図
である。この図において、ＰＣＭ音源回路１２のデータ
ラッチ回路１５には、ＣＰＵ　１によって設定されるア
クセスモードを記憶するためのアクセスモードレジスタ
１５ａが設けられている。こ−のアクセスモードには、
ＰＣＭ音源回路１２が波形メモリ３をアクセスする通常
のモードと、ＣＰＵＩが波形メモリ３を直接アクセスす
るモードの２種類がある。そして、アクセスモードレジ
スタ１５ａの設定内容に応じたアクセスモード信号Ｓａ
ｗが波形メモリインターフェイス１９へ供給され、この
波形メモリインターフェイス１９からメモリ制御信号５
Ｗｌｃとして出力される。この場合、ＰＣＭ音源回路１
２が波形メモリ３をアクセスする場合アクセスモードレ
ジスタ１５ａには“０°が設定され、波形メモリインタ
ーフェイス１９から出力されるメモリ制御信号Ｓｍｃは
“Ｌ°レレベとされる。また、ＣＰＵＩか波形メモリ３
をアクセスする場合アクセスモードレジスタ１５ａには
“ｌ“か設定され、波形メモリインターフェイス１９か
ら出力されるメモリ制御信号Ｓｍｃは“Ｈ”レベルとさ
れる。

メモリ制御信号Ｓｍｃは、アンド−オアーインバータ・
ゲート２０を構成するアンドゲート２０ａの一方の入力
端に供給されると共に、同アンド−オアーインバータ・
ゲート２０を構成するアントゲート２０ｂの一方の入力
端にインバータ２１を介して供給され、さらにデータセ
レクタ２２のセレクト端子ＳＥＬに供給される。アンド
ゲート２０ａの他方の入力端にはアドレスデコーダ２３
から出力されるデコード信号Ｓｄが供給され、アンドゲ
ート２０ｂの他方の入力端には波形メモリインターフェ
イス１９から出力されるチップイネーブル信号Ｓｅｅが
供給される。そして、アンドゲート２０ａと２０ｂの出
力がオアゲート２０ｃに人力され、反転された後、波形
メモリ３のチップイネーブル入力端子ＣＥに供給される
。

上記データセレクタ２２は、セレクト端子ＳＥＬに供給
されるメモリ制御信号Ｓｍｃに応じて、入力端Ａ１もし
くはＡ、の一方を選択して出力端Ｙａに接続すると共に
、出力端Ｂ１もしくはＢ、の一方を選択して入力端Ｙｂ
に接続する。この場合、セレクト端子ＳＥＬに供給され
るメモリ制御信号Ｓｍｅが“Ｈ°レベルの場合、ＣＰＵ
ＩのアドレスバスＩＡを介して入力端Ａ、に供給された
アドレスデータが、出力端Ｙａから波形メモリ３のアド
レスバス３Ａへ出力されると共に、波形メモリ３のデー
タバス３Ｂを介して入力端Ｙｂに供給されたデータが、
出力端Ｂ１からＣＰＵＩのデータバスＩＢへ出力される
。また、セレクト端子ＳＥＬに供給されるメモリ制御信
号Ｓｍｃが“Ｌ″レベル場合、波形メモリインターフェ
イス１９のアドレスバス１９Ａを介して入力端Ａ、に供
給されたアドレスデータが、出力端Ｙａから波形メモリ
３のアドレスバス３Ａへ出力されると共に、波形メモリ
３のデータバス３Ｂを介して入力端ｙｂに供給されたデ
ータが、出力端Ｂ、から波形メモリインターフェイス１
９のデータバス１９Ｂへ出力される。また、アドレスデ
コーダ２３は、ＣＰＵＩから供給されるアドレスデータ
かＣＰ［ＪＩに割り当てられたアドレスと一致した場合
に、“Ｈ“レベルのデコード信号Ｓｄを出力するもので
ある。この場合、ＣＰＵ１には、波形メモリ３の未使用
領域、すなわち波形データか記憶されていない領域のア
ドレスが割り当てられている。

以上の構成において、ＰＣＭ音源回路１２が波形メモリ
３をアクセスする場合、データラッチ回路１５のアクセ
スモードレジスタ１５ａには“０”が設定され、波形メ
モリインターフェイス１９から出力されるメモリ制御信
号５ｆｆｌＣは”Ｌ”レベルとなっている。これにより
、アンドゲート２０ａが閉じられ、アンドゲート２０ｂ
が開かれ、またデータセレクタ２２の入力端Ａ、と出力
端Ｙａ間、および入力端Ｙｂと出力端Ｂ１間が接続され
、従来と同様に、ＰＣＭ音源回路１２によって波形メモ
リ３から波形データが読み出される。

一方、ＣＰＵＩが波形メモリをアクセスする場合、デー
タランチ回路１５のアクセスモードレジスタ１５ａには
“ｌ”か設定される。これにより、波形メモリインター
フェイス１つから出力されるメモリ制御信号Ｓｍｃが“
Ｈ”レベルとなり、アンドゲート２０ａが開かれ、アン
ドゲート２０ｂが閉しられ、またデータセレクタ２２の
入力端Ａ、と出力端Ｙａ間、および入力端Ｙｂと出力端
Ｂ１間が接続される。この結果、ＣＰＵＩが波形メモリ
３の未使用領域に対してアクセス可能となる。

次に、この発明の第２実施例について、第２図を参照し
て説明する。この図において、ＰＣＭ音源回路１２ａに
は、ＣＰＵインターフェイス４と波形メモリインターフ
ェイス！９との間を接続する内部アドレスバス３０Ａと
内部データバス３０Ｂが設けられている。そして、波形
メモリインターフェイス１９には、データラッチ回路１
５から供給されるアクセスモード信号Ｓａｍが“Ｈ”レ
ベルの場合に、内部アドレスバス３０Ａと内部データバ
ス３０Ｂを波形メモリ３のアドレスバス３Ａとデータバ
ス３Ｂに直接接続するバス切換回路１９ａか設けられて
いる。

このような構成において、ＣＰＵＩがデータラッチ回路
Ｉ５のアクセスモードレジスタ１５ａに対して、“ｌ”
を設定することにより、ＣＰＵＩのアドレスバスｌＡと
データバスＩＢが、内部アドレスバス３０Ａと内部デー
タバス３０Ｂを介して波形メモリ３のアドレスバス３Ａ
とデータバス３Ｂに接続され、これにより、あたかもＣ
ＰＵＩと波形メモリ３との間にＰＣＭ音源回路１２ａが
介在しない状態となり、ＣＰＵＩが波形メモリ３を直接
アクセス可能となる。

なお、上述した実施例においては、ＰＣＭ音源システム
として最小限のシステムを開示したが、これらの周辺に
、鍵盤や、この鍵盤の操作情報を検出するための回路を
付加すれば電子楽器が構成される。また、いわゆるパソ
コンゲームなどに使用される家庭用もしくは業務用のパ
ーソナルコンピュータに適用することも可能である。こ
の場合、例えば、ゲームプログラムを記憶するための差
し替え式のゲームカートリッジ内に波形メモリを組み込
むことによって、パーソナルコンピュータ本体のマイク
ロプロセッサが、この波形メモリを直接アクセスするこ
とか可能となり、この結果、ゲームカートリッジ毎の音
色作りが可能となる。

「発明の効果」 以上説明したように、この発明によれば、アクセスモー
ドを変更するだけで、波形メモリに対するアクセス権が
、ＰＣＭ音源回路からマイクロプロセッサに切り換えら
れるようにしたのて、マイクロプロセッサが波形メモリ
を直接アクセスすることが可能となり、この結果、波形
メモリの未使用領域を、波形データ以外のデータ、例え
ば、マイクロプロセッサにおいて処理されるプログラム
やデータを記憶するための領域として利用することがで
き、波形メモリの全ての記憶領域を有効に活用すること
ができるという効果が得られる。

【図面の簡単な説明】

第１図はこの発明の第１実施例の構成を示すブロック図
、第２図はこの発明の第２実施例の構成を示すブロック
図、第３図は従来のＰＣＭ音源システムの構成を示すブ
ロック図である。 ｌ・・・・ＣＰＵ（マイクロプロセッサ）、３・・・・
波形メモリ、 １２・・・・ＰＣＭ音源回路、 １５・・・・・データラッチ回路、 １５ａ・・・・アクセスモードレジスタ（アクセスモー
ド記憶手段）、 ２２　・・・データセレクタ（パスライン切換手段）、
２３・・・・・アドレスデコーダ。

Claims (1)

1. 【特許請求の範囲】 波形データが記憶された波形メモリと、マイクロプロセ
   ッサによって設定された各種制御データに基づいて前記
   波形メモリから波形データを読み出し、この読み出した
   波形データに基づいて楽音信号を発生するＰＣＭ音源回
   路とを有するＰＣＭ音源システムにおいて、 前記マイクロプロセッサによって設定されるアクセスモ
   ードを記憶するアクセスモード記憶手段と、 前記アクセスモード記憶手段の記憶内容に基づいて、前
   記マイクロプロセッサもしくは前記ＰＣＭ音源回路のい
   ずれか一方と前記波形メモリとの間を接続する切換手段
   と、 を具備することを特徴とするＰＣＭ音源システム。