JPS6136660B2 - - Google Patents
Info
- Publication number
- JPS6136660B2 JPS6136660B2 JP10086781A JP10086781A JPS6136660B2 JP S6136660 B2 JPS6136660 B2 JP S6136660B2 JP 10086781 A JP10086781 A JP 10086781A JP 10086781 A JP10086781 A JP 10086781A JP S6136660 B2 JPS6136660 B2 JP S6136660B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- address
- read
- counter
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/321—Program or instruction counter, e.g. incrementing
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Description
本発明は従来より高密度に集積化された集積回
路で構成でき、制御の簡単なプログラムカウンタ
に関する。 蓄積プログラム制御型プロセツサにおいて、プ
ログラムカウンタは第１図に示すように通常フリ
ツプフロツプを使用するパルスカウンタを使用し
て構成されている。第１図においてカウンタ
CNTはその計数値に対応するプログラムを定め
てプロセツサに実行させる。そのプログラムの動
作後、選択器SELに対し計数値が帰還され再びカ
ウンタCNTに入力されて１ずつ順次に増加計数
する。その都度プログラムが定められる。選択器
SELについては所定の「条件」の入力によつて切
換えられ分岐アドレスを指定するようカウンタ
CNTに新たな入力を行なう。このためカウンタ
CNTの値が所定値となり順次配列のプログラム
ではなく特殊な順序でプログラムを実行すること
ができる。このとき指定アドレスの都合で８ビツ
トのカウンタCNTを使用したいとき、現在では
４ビツト構成のカウンタCNT、選択器SELの集
積回路となつているため、２個ずつ都合４個の集
積回路を使用することが必要となる。そのため個
別部品の集積回路で構成すると大規模にならざる
を得ない。 本発明の目的は前述の欠点を改善し、より高密
度に集積化された集積回路によつて構成でき制御
の簡単なプログラムカウンタを提供することにあ
る。 以下図面に示す本発明の実施例について説明す
る。第２図は示すブロツク構成図においてROM
は読出専用記録装置（以下本明細書において
ROMと略記する）で、例えば８ビツト×512ワー
ドの集積回路１個を示し、RGはレジスタで８ビ
ツトとする。TDVは８ビツト・トライステート
ドライバでプログラムの分岐先がRAM（ランダ
ムアクセスメモリ）、スタツクなどに入つている
場合に使用する。DTBはデータバスを示してい
る。次表はROM内の格納内容の例を示す表であ
る。
路で構成でき、制御の簡単なプログラムカウンタ
に関する。 蓄積プログラム制御型プロセツサにおいて、プ
ログラムカウンタは第１図に示すように通常フリ
ツプフロツプを使用するパルスカウンタを使用し
て構成されている。第１図においてカウンタ
CNTはその計数値に対応するプログラムを定め
てプロセツサに実行させる。そのプログラムの動
作後、選択器SELに対し計数値が帰還され再びカ
ウンタCNTに入力されて１ずつ順次に増加計数
する。その都度プログラムが定められる。選択器
SELについては所定の「条件」の入力によつて切
換えられ分岐アドレスを指定するようカウンタ
CNTに新たな入力を行なう。このためカウンタ
CNTの値が所定値となり順次配列のプログラム
ではなく特殊な順序でプログラムを実行すること
ができる。このとき指定アドレスの都合で８ビツ
トのカウンタCNTを使用したいとき、現在では
４ビツト構成のカウンタCNT、選択器SELの集
積回路となつているため、２個ずつ都合４個の集
積回路を使用することが必要となる。そのため個
別部品の集積回路で構成すると大規模にならざる
を得ない。 本発明の目的は前述の欠点を改善し、より高密
度に集積化された集積回路によつて構成でき制御
の簡単なプログラムカウンタを提供することにあ
る。 以下図面に示す本発明の実施例について説明す
る。第２図は示すブロツク構成図においてROM
は読出専用記録装置（以下本明細書において
ROMと略記する）で、例えば８ビツト×512ワー
ドの集積回路１個を示し、RGはレジスタで８ビ
ツトとする。TDVは８ビツト・トライステート
ドライバでプログラムの分岐先がRAM（ランダ
ムアクセスメモリ）、スタツクなどに入つている
場合に使用する。DTBはデータバスを示してい
る。次表はROM内の格納内容の例を示す表であ
る。
【表】
レジスタRGの出力がROMのアドレスを指定
し、そのアドレスを読出したデータがプログラム
の番号と対応している。例えばレジスタRGが
「０」を出力して動作開始となつたとき、ROM0
番地を読出し、データ欄は「１」であるから１番
のプログラムを実行する。そのデータはレジスタ
RGを介してROMの次の読出しアドレスとなる。
そこで１番のプログラム動作終了後１番地を読出
すとデータは「２」であるから２番のプログラム
を実行する。次にROMを読出すとそのデータは
「ジヤンプ先」とあつて、例えば90番プログラム
のように順序建てではないプログラムが指定され
ているからそれを実行する。ROMについて「ジ
ヤンプ先」のアドレスを読むとそのデータは
「XYZ」のように他のアドレスが書込まれてい
る。このように分岐アドレスを予め書込んでおく
から動作制御が極めて簡単となる。若しジヤンプ
先アドレスが条件により異なる場合には、レジス
タRGがROMを読出すアドレスを指定するときの
特定ビツト例えば最上位ビツトMBSに条件付け
をして、MSBが“０”のアドレス例えば127番地
には「128」をMSBが“１”となつて前者と対応
するアドレス255番地には「条件ジヤンプ先」を
書込んでおく。そのときは例えばアキユムレータ
の内容が“０”のとき128番地へ、アキユムレー
タの内容が“１”のときは条件ジヤンプ先番地に
進むように指定できる。第２図において「条件」
と示す部分が前述のアドレスについてビツト制御
を行なう。条件ジヤンプの考え方を適用し、レジ
スタRGの内容をクリアするリセツト信号RSを与
えることもできる。 このようにして本発明によると従来多ビツトの
集積回路化が難しかつたカウンタについて、
ROMを使用する構成としたため多ビツト使用の
集積回路化がなされ、蓄積プログラム制御型プロ
セツサをより小型なものとすることができたか
ら、小規模で有効なプロセツサとなつている。或
いは小型となつたため従来の容積でプロセツサを
より多数内蔵させることができ装置が高度化され
る。カウンタがROM構成となつているため、分
岐アドレスを発生する制御が極めて簡単になる。
制御線を含めハードウエアが簡易化されたことが
その理由である。
し、そのアドレスを読出したデータがプログラム
の番号と対応している。例えばレジスタRGが
「０」を出力して動作開始となつたとき、ROM0
番地を読出し、データ欄は「１」であるから１番
のプログラムを実行する。そのデータはレジスタ
RGを介してROMの次の読出しアドレスとなる。
そこで１番のプログラム動作終了後１番地を読出
すとデータは「２」であるから２番のプログラム
を実行する。次にROMを読出すとそのデータは
「ジヤンプ先」とあつて、例えば90番プログラム
のように順序建てではないプログラムが指定され
ているからそれを実行する。ROMについて「ジ
ヤンプ先」のアドレスを読むとそのデータは
「XYZ」のように他のアドレスが書込まれてい
る。このように分岐アドレスを予め書込んでおく
から動作制御が極めて簡単となる。若しジヤンプ
先アドレスが条件により異なる場合には、レジス
タRGがROMを読出すアドレスを指定するときの
特定ビツト例えば最上位ビツトMBSに条件付け
をして、MSBが“０”のアドレス例えば127番地
には「128」をMSBが“１”となつて前者と対応
するアドレス255番地には「条件ジヤンプ先」を
書込んでおく。そのときは例えばアキユムレータ
の内容が“０”のとき128番地へ、アキユムレー
タの内容が“１”のときは条件ジヤンプ先番地に
進むように指定できる。第２図において「条件」
と示す部分が前述のアドレスについてビツト制御
を行なう。条件ジヤンプの考え方を適用し、レジ
スタRGの内容をクリアするリセツト信号RSを与
えることもできる。 このようにして本発明によると従来多ビツトの
集積回路化が難しかつたカウンタについて、
ROMを使用する構成としたため多ビツト使用の
集積回路化がなされ、蓄積プログラム制御型プロ
セツサをより小型なものとすることができたか
ら、小規模で有効なプロセツサとなつている。或
いは小型となつたため従来の容積でプロセツサを
より多数内蔵させることができ装置が高度化され
る。カウンタがROM構成となつているため、分
岐アドレスを発生する制御が極めて簡単になる。
制御線を含めハードウエアが簡易化されたことが
その理由である。
第１図は従来のプログラムカウンタの構成図、
第２図は本発明の実施例の構成図である。 SEL…選択器、CNT…カウンタ、DTB…デー
タバス、TDV…トライステートドライバ、RG…
レジスタ、ROM…読出専用記憶装置。
第２図は本発明の実施例の構成図である。 SEL…選択器、CNT…カウンタ、DTB…デー
タバス、TDV…トライステートドライバ、RG…
レジスタ、ROM…読出専用記憶装置。
Claims (1)
- １ 蓄積プログラム制御型プロセツサのプログラ
ムカウンタにおいて、該プログラムカウンタをレ
ジスタと読出専用記録装置とで構成し、該レジス
タ出力を読出専用記録装置のアドレスとすると
き、条件が満たされたかどうかの判定ビツトを含
めて形成したアドレスとして読出専用記憶装置に
入力し、且つ読取専用記録装置の出力を前記レジ
スタに入力させることを特徴とするプログラムカ
ウンタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10086781A JPS582949A (ja) | 1981-06-29 | 1981-06-29 | プログラムカウンタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10086781A JPS582949A (ja) | 1981-06-29 | 1981-06-29 | プログラムカウンタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS582949A JPS582949A (ja) | 1983-01-08 |
| JPS6136660B2 true JPS6136660B2 (ja) | 1986-08-19 |
Family
ID=14285258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10086781A Granted JPS582949A (ja) | 1981-06-29 | 1981-06-29 | プログラムカウンタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS582949A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0461576U (ja) * | 1990-10-04 | 1992-05-27 |
-
1981
- 1981-06-29 JP JP10086781A patent/JPS582949A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0461576U (ja) * | 1990-10-04 | 1992-05-27 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS582949A (ja) | 1983-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5125098A (en) | Finite state-machine employing a content-addressable memory | |
| US5093805A (en) | Non-binary memory array | |
| US4833602A (en) | Signal generator using modulo means | |
| EP0057096A2 (en) | Information processing unit | |
| JPS6136660B2 (ja) | ||
| JPS6378394A (ja) | プリチヤ−ジクロツク発生回路 | |
| JPS6130301B2 (ja) | ||
| JPH0795269B2 (ja) | 命令コードのデコード装置 | |
| JPS61252714A (ja) | プログラム可能な論理アレイ | |
| JP2595992B2 (ja) | 電子楽器 | |
| JPH07104851B2 (ja) | データ処理装置 | |
| US4152778A (en) | Digital computer memory | |
| JP2595707B2 (ja) | メモリ装置 | |
| JP3057749B2 (ja) | 入出力ポート | |
| JP2638646B2 (ja) | 半導体集積回路 | |
| KR890004805Y1 (ko) | 씨디롬(cd-rom) 드라이버의 디지탈 데이터 순서 변환회로 | |
| JP3001892B2 (ja) | メモリアクセス回路 | |
| JPS61120260A (ja) | 順次デ−タ記憶回路のアクセス装置 | |
| JPS603035A (ja) | 記憶装置 | |
| JPH0795391B2 (ja) | 半導体装置 | |
| JPH0676581A (ja) | 同期型スタチックメモリ | |
| JPH0750856B2 (ja) | 遅延回路 | |
| JP2715493B2 (ja) | 半導体メモリ装置 | |
| JPS5960621A (ja) | タイミング信号発生装置 | |
| JPH06259992A (ja) | 半導体集積回路 |