JP3344488B2 - マイクロコンピュータ及びその製造方法 - Google Patents
マイクロコンピュータ及びその製造方法Info
- Publication number
- JP3344488B2 JP3344488B2 JP30248091A JP30248091A JP3344488B2 JP 3344488 B2 JP3344488 B2 JP 3344488B2 JP 30248091 A JP30248091 A JP 30248091A JP 30248091 A JP30248091 A JP 30248091A JP 3344488 B2 JP3344488 B2 JP 3344488B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- instruction
- data
- program counter
- storage capacity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Microcomputers (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、マイクロコンピュー
タ及びその製造方法に関し、詳しくは、データテーブル
（テーブル化されたデータとして）を参照して制御を行
うＡＳＩＣ（特定用途向けＩＣ）タイプのマイクロコン
ピュータにおいて、マイクロプログラムを記憶するＲＯ
Ｍの記憶容量にかかわらず、ＲＯＭ上に設定されている
データテーブルの位置をその記憶エリアの最後部に設定
することが容易にできるようなマイクロコンピュータ及
びその製造方法に関するものであり、さらに、データテ
ーブル参照のマイクロプログラムやデータテーブル参照
命令の内容を変更しなくても種々の記憶容量のＲＯＭを
実装することができるようなマイクロコンピュータ及び
その製造方法に関する。
タ及びその製造方法に関し、詳しくは、データテーブル
（テーブル化されたデータとして）を参照して制御を行
うＡＳＩＣ（特定用途向けＩＣ）タイプのマイクロコン
ピュータにおいて、マイクロプログラムを記憶するＲＯ
Ｍの記憶容量にかかわらず、ＲＯＭ上に設定されている
データテーブルの位置をその記憶エリアの最後部に設定
することが容易にできるようなマイクロコンピュータ及
びその製造方法に関するものであり、さらに、データテ
ーブル参照のマイクロプログラムやデータテーブル参照
命令の内容を変更しなくても種々の記憶容量のＲＯＭを
実装することができるようなマイクロコンピュータ及び
その製造方法に関する。
【０００２】
【従来の技術】ワンチップ化されたマイクロコンピュー
タは、カメラや家庭用電気器具、その他の電子機器の制
御回路、リモートコントローラ等に使用され、４ビット
や８ビット制御のものが多数造られている。この種のワ
ンチップマイクロコンピュータの内部構成は、汎用のマ
イクロプロセッサと多少異なる。１チップの内部に多数
のレジスタやメモリ、ＡＬＵ等が相互にバス接続された
形であらかじめ内蔵されている。外部に対しての信号の
授受は、内部のバスに接続されたＩ／Ｏバッファで行
う。この種のものは、レジスタやメモリ、ＡＬＵ等の回
路をＣＰＵあるいは所定のゲート回路、ロジック回路等
によるコントローラで制御して、Ｉ／Ｏバッファを介し
て外部回路とデータの授受を行うように設計される。
タは、カメラや家庭用電気器具、その他の電子機器の制
御回路、リモートコントローラ等に使用され、４ビット
や８ビット制御のものが多数造られている。この種のワ
ンチップマイクロコンピュータの内部構成は、汎用のマ
イクロプロセッサと多少異なる。１チップの内部に多数
のレジスタやメモリ、ＡＬＵ等が相互にバス接続された
形であらかじめ内蔵されている。外部に対しての信号の
授受は、内部のバスに接続されたＩ／Ｏバッファで行
う。この種のものは、レジスタやメモリ、ＡＬＵ等の回
路をＣＰＵあるいは所定のゲート回路、ロジック回路等
によるコントローラで制御して、Ｉ／Ｏバッファを介し
て外部回路とデータの授受を行うように設計される。
【０００３】ＡＳＩＣの形態で設計されたマイクロプロ
グラム制御のマイクロコンピュータは、フルカスタムの
場合でなければ、制御回路の多くの部分がハードウエア
として共通化されている。この種のマイクロコンピュー
タは、主としてインストラクションの内容や定数データ
を変更することで特定仕様のＡＳＩＣに適合する形に設
計される。しかし、この場合、インストラクションや定
数データを記憶するＲＯＭ等のメモリのサイズが仕様に
より相違することが多い。また、通常、ＲＯＭに書込ま
れるプログラムは、処理機能に応じてマイクロプログラ
ムが単位化されていて、そのうち共通に使用できるプロ
グラム単位や標準化されたプログラム単位が優先的に順
次格納されていく。そして、仕様の相違や制御内容に応
じて必要なデータテーブルがＲＯＭの最後部の記憶エリ
アに実装される。
グラム制御のマイクロコンピュータは、フルカスタムの
場合でなければ、制御回路の多くの部分がハードウエア
として共通化されている。この種のマイクロコンピュー
タは、主としてインストラクションの内容や定数データ
を変更することで特定仕様のＡＳＩＣに適合する形に設
計される。しかし、この場合、インストラクションや定
数データを記憶するＲＯＭ等のメモリのサイズが仕様に
より相違することが多い。また、通常、ＲＯＭに書込ま
れるプログラムは、処理機能に応じてマイクロプログラ
ムが単位化されていて、そのうち共通に使用できるプロ
グラム単位や標準化されたプログラム単位が優先的に順
次格納されていく。そして、仕様の相違や制御内容に応
じて必要なデータテーブルがＲＯＭの最後部の記憶エリ
アに実装される。
【０００４】しかし、マイクロプログラムを記憶するＲ
ＯＭの記憶容量（ＲＯＭサイズ）が相違する場合には、
サイズに応じてその最終アドレスが異なる。その結果、
データテーブルが配置され、最後部の記憶エリアの位置
は、ＲＯＭサイズにより相違してくる。そこで、実装さ
れるＲＯＭサイズが相違するときには、データテーブル
の参照するマイクロプログラムあるいはデータテーブル
の参照命令等については、実装されるＲＯＭサイズに応
じてアクセスアドレスを変更するか、ハードウエア側を
改造することが必要になる。
ＯＭの記憶容量（ＲＯＭサイズ）が相違する場合には、
サイズに応じてその最終アドレスが異なる。その結果、
データテーブルが配置され、最後部の記憶エリアの位置
は、ＲＯＭサイズにより相違してくる。そこで、実装さ
れるＲＯＭサイズが相違するときには、データテーブル
の参照するマイクロプログラムあるいはデータテーブル
の参照命令等については、実装されるＲＯＭサイズに応
じてアクセスアドレスを変更するか、ハードウエア側を
改造することが必要になる。
【０００５】
【発明が解決しようとする課題】一般的にプログラムや
命令内容の変更は、種々のプログラムに影響を与える。
そこで、これらを変更しないで済ませる方法が採られ
る。先の場合にはＲＯＭサイズに応じてハードウエアを
変更することになる。あるいは、ＲＯＭサイズに応じて
データテーブルのアクセスアドレスを変換するアドレス
変換処理等のプログラムを特別に設けてプログラム処理
で対応を採る。しかし、後者は、その処理を行う分だけ
ＲＯＭの記憶エリアが喰われてしまう。その上、データ
テーブルの記憶エリアが十分に確保できなるなる問題も
生じる。したがって、この発明の目的は、メモリ上に格
納されている命令の実行により参照されるデータの位置
をこのメモリの記憶容量にかかわらず、その最後部の記
憶エリアに設定しても命令の内容を変更しなくても済む
マイクロコンピュータを提供することにある。また、こ
の発明の他の目的は、データテーブルをアクセスするマ
イクロプログラムやデータテーブル参照命令等の内容を
変更しなくても種々の記憶容量のＲＯＭを実装すること
ができるマイクロコンピュータを提供することにある。
さらに、この発明の他の目的は、単に、マイクロコンピ
ュータの製造過程で配線の選択をするだけでＲＯＭサイ
ズの最後部に設定したデータテーブル領域を共通のマイ
クロプログラムや命令でアクセスすることができるマイ
クロコンピュータ及びその製造方法を提供することにあ
る。
命令内容の変更は、種々のプログラムに影響を与える。
そこで、これらを変更しないで済ませる方法が採られ
る。先の場合にはＲＯＭサイズに応じてハードウエアを
変更することになる。あるいは、ＲＯＭサイズに応じて
データテーブルのアクセスアドレスを変換するアドレス
変換処理等のプログラムを特別に設けてプログラム処理
で対応を採る。しかし、後者は、その処理を行う分だけ
ＲＯＭの記憶エリアが喰われてしまう。その上、データ
テーブルの記憶エリアが十分に確保できなるなる問題も
生じる。したがって、この発明の目的は、メモリ上に格
納されている命令の実行により参照されるデータの位置
をこのメモリの記憶容量にかかわらず、その最後部の記
憶エリアに設定しても命令の内容を変更しなくても済む
マイクロコンピュータを提供することにある。また、こ
の発明の他の目的は、データテーブルをアクセスするマ
イクロプログラムやデータテーブル参照命令等の内容を
変更しなくても種々の記憶容量のＲＯＭを実装すること
ができるマイクロコンピュータを提供することにある。
さらに、この発明の他の目的は、単に、マイクロコンピ
ュータの製造過程で配線の選択をするだけでＲＯＭサイ
ズの最後部に設定したデータテーブル領域を共通のマイ
クロプログラムや命令でアクセスすることができるマイ
クロコンピュータ及びその製造方法を提供することにあ
る。
【０００６】
【課題を解決するための手段】このような目的を達成す
るこの発明のマイクロコンピュータの特徴は、実際に実
装されているメモリの記憶容量に応じてプログラムカウ
ンタの特定の桁位置のビットを論理値“０”に設定する
配線をプログラムカウンタに接続する関係で設けて、こ
の配線により実装可能な最大メモリの最後部の記憶エリ
アをアクセスする命令が実行されたときにアクセスされ
るアドレス空間を実装されたメモリ上の最後部のアドレ
ス空間にプログラムカウンタ上において強制的に変換す
るようにしたものであって、これにより実際に実装され
たメモリの記憶容量にかかわらずその最後部の記憶エリ
アのデータを同じプログラムでアクセスできるようにし
たものである。その具体的な構成としては、プログラム
カウンタが示すアドレス値に従ってメモリがアクセスさ
れてこのメモリからデータが読出され、読出されたデー
タがインストラクションであるときにそれをデコーダに
よりデコードしてそのデコード結果に応じてプログラム
カウンタの次の値が決定されるマイクロコンピュータに
おいて、プログラムカウンタがメモリとして実装可能な
最大記憶容量のメモリをアクセスできる桁数を有してい
て、実際に実装されているメモリにはその最後部にあら
かじめ決められた記憶容量分のエリアが確保されてい
る。そして、このエリアには各種のプログラムや命令に
よりアクセスされる共通のデータが設定され、さらに、
このエリアには実装可能な最大記憶容量のメモリの最後
部の先の記憶容量分のエリアに配置されるデータをアク
セスする命令を有するプログラムが格納される。また、
この命令の実行のときに実装されたメモリの最後部の前
記記憶容量分のエリアをアクセスするためにこの命令の
実行によりプログラムカウンタの上位の複数桁に設定さ
れる論理値“１”のビットのうち特定のビットの論理値
を“０”にして設定する配線がプログラムカウンタに対
して設けられているものである。
るこの発明のマイクロコンピュータの特徴は、実際に実
装されているメモリの記憶容量に応じてプログラムカウ
ンタの特定の桁位置のビットを論理値“０”に設定する
配線をプログラムカウンタに接続する関係で設けて、こ
の配線により実装可能な最大メモリの最後部の記憶エリ
アをアクセスする命令が実行されたときにアクセスされ
るアドレス空間を実装されたメモリ上の最後部のアドレ
ス空間にプログラムカウンタ上において強制的に変換す
るようにしたものであって、これにより実際に実装され
たメモリの記憶容量にかかわらずその最後部の記憶エリ
アのデータを同じプログラムでアクセスできるようにし
たものである。その具体的な構成としては、プログラム
カウンタが示すアドレス値に従ってメモリがアクセスさ
れてこのメモリからデータが読出され、読出されたデー
タがインストラクションであるときにそれをデコーダに
よりデコードしてそのデコード結果に応じてプログラム
カウンタの次の値が決定されるマイクロコンピュータに
おいて、プログラムカウンタがメモリとして実装可能な
最大記憶容量のメモリをアクセスできる桁数を有してい
て、実際に実装されているメモリにはその最後部にあら
かじめ決められた記憶容量分のエリアが確保されてい
る。そして、このエリアには各種のプログラムや命令に
よりアクセスされる共通のデータが設定され、さらに、
このエリアには実装可能な最大記憶容量のメモリの最後
部の先の記憶容量分のエリアに配置されるデータをアク
セスする命令を有するプログラムが格納される。また、
この命令の実行のときに実装されたメモリの最後部の前
記記憶容量分のエリアをアクセスするためにこの命令の
実行によりプログラムカウンタの上位の複数桁に設定さ
れる論理値“１”のビットのうち特定のビットの論理値
を“０”にして設定する配線がプログラムカウンタに対
して設けられているものである。
【０００７】
【作用】このように、プログラムカウンタ上において命
令の実行によるアクセスアドレス空間を実装されたメモ
リ上のアクセスアドレス空間に強制的に変換するように
することで実際に実装されたメモリの最後部の記憶エリ
アを命令の変更なしにアクセスすることができる。これ
によりメモリの最後部に配置されるデータをアクセスす
るマイクロプログラムや命令を異なるサイズのメモリに
おいても共通に搭載することが可能になる。マイクロプ
ログラム等の変更も不要になる。そして、この場合のア
ドレスカウンタに対する配線は、プログラムカウンタの
桁位置についての論理値の設定の変更についてのもので
あるので簡単にできる。しかも、先のアドレスカウンタ
の特定の桁位置のビットを論理値“０”に設定する配線
を製造過程において実装されるメモリへのデータ設定と
同時に行うようにすれば、その配線が簡単にできる。こ
れによれば特別にハードウエアの付加や削除等の変更を
する必要もなく、データテーブルのエリアも十分に確保
できる。
令の実行によるアクセスアドレス空間を実装されたメモ
リ上のアクセスアドレス空間に強制的に変換するように
することで実際に実装されたメモリの最後部の記憶エリ
アを命令の変更なしにアクセスすることができる。これ
によりメモリの最後部に配置されるデータをアクセスす
るマイクロプログラムや命令を異なるサイズのメモリに
おいても共通に搭載することが可能になる。マイクロプ
ログラム等の変更も不要になる。そして、この場合のア
ドレスカウンタに対する配線は、プログラムカウンタの
桁位置についての論理値の設定の変更についてのもので
あるので簡単にできる。しかも、先のアドレスカウンタ
の特定の桁位置のビットを論理値“０”に設定する配線
を製造過程において実装されるメモリへのデータ設定と
同時に行うようにすれば、その配線が簡単にできる。こ
れによれば特別にハードウエアの付加や削除等の変更を
する必要もなく、データテーブルのエリアも十分に確保
できる。
【０００８】
【実施例】図１は、この発明を適用したマイクロコンピ
ュータのコントロール回路を中心とするブロック図であ
り、図２（ａ），（ｂ）は、プログラムカウンタとこれ
に設定されるデータテーブルをアクセスするためのアド
レスデータとの関係の説明図、そして、図３は、そのマ
イクロプログラムを記憶するＲＯＭについてそのサイズ
に応じて設定されるデータテーブルの位置の説明図であ
る。図において、１０は、コントロール回路である。１
は、インストラクションや定数データ等の、いわゆるマ
イクロプログラムを記憶するＲＯＭである。２は、セレ
クタであって、これは、ＲＯＭ１から読出されたデータ
をバス３側とインストラクションデコーダ４側のいずれ
かに供給するためにその経路の切替えを行う。
ュータのコントロール回路を中心とするブロック図であ
り、図２（ａ），（ｂ）は、プログラムカウンタとこれ
に設定されるデータテーブルをアクセスするためのアド
レスデータとの関係の説明図、そして、図３は、そのマ
イクロプログラムを記憶するＲＯＭについてそのサイズ
に応じて設定されるデータテーブルの位置の説明図であ
る。図において、１０は、コントロール回路である。１
は、インストラクションや定数データ等の、いわゆるマ
イクロプログラムを記憶するＲＯＭである。２は、セレ
クタであって、これは、ＲＯＭ１から読出されたデータ
をバス３側とインストラクションデコーダ４側のいずれ
かに供給するためにその経路の切替えを行う。
【０００９】インストラクションデコーダ４は、セレク
タ２からインストラクションを受けてそれをデコードす
る。デコーダした結果得られる信号は、大きく分ける
と、ＡＬＵをはじめ各種の内部回路を制御するためのイ
ンストラクション信号４ａとプログラムカウンタ７にデ
ータを出力する信号９とがある。インストラクションデ
コーダ４は、命令形態デコーダ５を内蔵している。命令
形態デコーダ５は、セレクタ２を介してＲＯＭ１から読
出されたインストラクションについてデコードし、それ
が１バイト命令だけのものか、１バイト命令＋１バイト
定数データあるいは２バイト命令かに応じてこれら命令
形態に対応する２ビットの識別データ５ａを発生する。
発生した識別データ５ａは、ステータスカウンタタ６に
送出される。なお、識別データ５ａは、後述するよう
に、ここでは、“００”，“０１”，“１０”の３種類
であって、これは、インストラクション信号４ａの一部
としてインストラクション信号４ａとともに各回路のス
テータス制御等に利用される。
タ２からインストラクションを受けてそれをデコードす
る。デコーダした結果得られる信号は、大きく分ける
と、ＡＬＵをはじめ各種の内部回路を制御するためのイ
ンストラクション信号４ａとプログラムカウンタ７にデ
ータを出力する信号９とがある。インストラクションデ
コーダ４は、命令形態デコーダ５を内蔵している。命令
形態デコーダ５は、セレクタ２を介してＲＯＭ１から読
出されたインストラクションについてデコードし、それ
が１バイト命令だけのものか、１バイト命令＋１バイト
定数データあるいは２バイト命令かに応じてこれら命令
形態に対応する２ビットの識別データ５ａを発生する。
発生した識別データ５ａは、ステータスカウンタタ６に
送出される。なお、識別データ５ａは、後述するよう
に、ここでは、“００”，“０１”，“１０”の３種類
であって、これは、インストラクション信号４ａの一部
としてインストラクション信号４ａとともに各回路のス
テータス制御等に利用される。
【００１０】ステータスカウンタ６は、命令形態デコー
ダ５から受ける識別データ５ａをカウント値として記憶
する。そのカウント値の変化に応じてセレクタ２に対す
る切替え信号をセレクタ２に送出し、ＲＯＭ１の出力を
インストラクションデコーダ４側か、バス３側かのいず
れかに送出するための切替え制御を行う。プログラムカ
ウンタ７は、インストラクションデコーダ４のインスト
ラクション信号の一部の信号９を受ける。これによりプ
ログラムカウンタ７にＲＯＭ１の次の読出しアドレスが
設定される。
ダ５から受ける識別データ５ａをカウント値として記憶
する。そのカウント値の変化に応じてセレクタ２に対す
る切替え信号をセレクタ２に送出し、ＲＯＭ１の出力を
インストラクションデコーダ４側か、バス３側かのいず
れかに送出するための切替え制御を行う。プログラムカ
ウンタ７は、インストラクションデコーダ４のインスト
ラクション信号の一部の信号９を受ける。これによりプ
ログラムカウンタ７にＲＯＭ１の次の読出しアドレスが
設定される。
【００１１】図２（ａ）は、プログラムカウンタ７につ
いての説明図である。ここで、ＲＯＭ１の実装可能なメ
モリサイズの最大値を、説明を簡単にするために１６ｋ
バイトと仮定する。そこで、プログラムカウンタ７は、
このサイズの全範囲をアクセスするために１４桁のフリ
ップフロップで構成されるカウンタとする。この１４桁
のうち上位の６ビットのＤ8 〜Ｄ13までのデータは、イ
ンストラクションデコーダ４の出力（信号９）を受けて
設定され、下位の８ビットのＤ0 〜Ｄ7 までのデータ
は、バス３を介してＲＯＭ１あるいは他のレジスタやＡ
ＬＵ，Ｉ／Ｏバッファ等から転送されて設定される。
いての説明図である。ここで、ＲＯＭ１の実装可能なメ
モリサイズの最大値を、説明を簡単にするために１６ｋ
バイトと仮定する。そこで、プログラムカウンタ７は、
このサイズの全範囲をアクセスするために１４桁のフリ
ップフロップで構成されるカウンタとする。この１４桁
のうち上位の６ビットのＤ8 〜Ｄ13までのデータは、イ
ンストラクションデコーダ４の出力（信号９）を受けて
設定され、下位の８ビットのＤ0 〜Ｄ7 までのデータ
は、バス３を介してＲＯＭ１あるいは他のレジスタやＡ
ＬＵ，Ｉ／Ｏバッファ等から転送されて設定される。
【００１２】その結果、ＲＯＭ１が１６ｋバイトの場合
には、図３（ａ）に示されるように、ＲＯＭ１に記憶さ
れるデータテーブル１１は、上位の６ビットのＤ8 〜Ｄ
13のデータが論理値で“１”となるアドレス空間に割当
てられる。下位の８ビットのＤ0 〜Ｄ7 のデータは、デ
ータテーブル１１のエリア（ここでは＝２５６バイト）
のアドレスを指定するものとなる。したがって、ここで
は、あるマイクロプログラム（そのプログラム単位を含
む）の実行においてインストラクションデコーダ４がデ
ータテーブルをアクセスする参照命令等をデコードした
ときには、プログラムカウンタ７の上位の６ビットのＤ
8 〜Ｄ13のデータがすべて“１”となる出力信号９がプ
ログラムカウンタ７に出力される。
には、図３（ａ）に示されるように、ＲＯＭ１に記憶さ
れるデータテーブル１１は、上位の６ビットのＤ8 〜Ｄ
13のデータが論理値で“１”となるアドレス空間に割当
てられる。下位の８ビットのＤ0 〜Ｄ7 のデータは、デ
ータテーブル１１のエリア（ここでは＝２５６バイト）
のアドレスを指定するものとなる。したがって、ここで
は、あるマイクロプログラム（そのプログラム単位を含
む）の実行においてインストラクションデコーダ４がデ
ータテーブルをアクセスする参照命令等をデコードした
ときには、プログラムカウンタ７の上位の６ビットのＤ
8 〜Ｄ13のデータがすべて“１”となる出力信号９がプ
ログラムカウンタ７に出力される。
【００１３】ここで、プログラムカウンタ７の上位の１
２桁目のＤ11と１３桁目のＤ12については、これらの桁
のビットを出力するインストラクションデコーダ４の出
力信号線９ａ，９ｂがそれぞれ選択接続回路８ａ，８ｂ
を介してそれぞれのフリップフロップのセット側端子Ｓ
あるいはリセット側端子Ｒに選択的に接続されるように
なっている。これにより、図２（ｂ）の（＊）でに示す
ように、Ｄ11とＤ12の桁位置のデータについて論理値で
“１”又は“０”の設定が可能になる。
２桁目のＤ11と１３桁目のＤ12については、これらの桁
のビットを出力するインストラクションデコーダ４の出
力信号線９ａ，９ｂがそれぞれ選択接続回路８ａ，８ｂ
を介してそれぞれのフリップフロップのセット側端子Ｓ
あるいはリセット側端子Ｒに選択的に接続されるように
なっている。これにより、図２（ｂ）の（＊）でに示す
ように、Ｄ11とＤ12の桁位置のデータについて論理値で
“１”又は“０”の設定が可能になる。
【００１４】選択接続回路８ａ，８ｂは、ＲＯＭとして
データ書込みによりスイッチ接続される配線回路である
が、この実施例では、後述するようにＲＯＭにデータを
書込む製造工程においてその配線の接続関係が同時に選
択される選択接続回路とする。なお、この接続回路は、
ＲＯＭ１がプログラマブルＲＯＭである場合にはそのプ
ログラムの一部として配線接続の選択が行われる。
データ書込みによりスイッチ接続される配線回路である
が、この実施例では、後述するようにＲＯＭにデータを
書込む製造工程においてその配線の接続関係が同時に選
択される選択接続回路とする。なお、この接続回路は、
ＲＯＭ１がプログラマブルＲＯＭである場合にはそのプ
ログラムの一部として配線接続の選択が行われる。
【００１５】さて、選択接続回路８ａ，８ｂにより出力
信号線９ａ，９ｂがともにセット側Ｓに接続された状態
のときには、一例としてデータテーブル１１をアクセス
するデータテーブル参照命令がデコーダされたときには
インストラクションデコーダ４の上位６ビットの出力
“１”がそのままＤ8 〜Ｄ13に設定される。したがっ
て、このとき格納されているマイクロプログラムの実行
により前記の１６ｋバイトのＲＯＭ１の最後部に設定さ
れたデータテーブル１１をアクセスすることが可能にな
る。
信号線９ａ，９ｂがともにセット側Ｓに接続された状態
のときには、一例としてデータテーブル１１をアクセス
するデータテーブル参照命令がデコーダされたときには
インストラクションデコーダ４の上位６ビットの出力
“１”がそのままＤ8 〜Ｄ13に設定される。したがっ
て、このとき格納されているマイクロプログラムの実行
により前記の１６ｋバイトのＲＯＭ１の最後部に設定さ
れたデータテーブル１１をアクセスすることが可能にな
る。
【００１６】また、選択接続回路８ａ，８ｂがともにリ
セット側Ｒに接続されているときには、インストラクシ
ョンデコーダ４のＤ11，Ｄ12に対する出力が“１”とな
ったときに、それによりＤ11，Ｄ12がリセットされ、Ｄ
11，Ｄ12の値がともに“０”となる。したがって、こと
ときにプログラムカウンタ７により指定されるアドレス
は、上位の６ビットが“１００１１１”となるアドレス
空間の範囲である。その最終アドレスは“３７ＦＦＦ”
となる。これは、図３の（ｂ）に示すように、１６ｋバ
イトのＲＯＭ１の最後部の５１２バイトに設定されたデ
ータテーブル１２をアクセスする場合である。
セット側Ｒに接続されているときには、インストラクシ
ョンデコーダ４のＤ11，Ｄ12に対する出力が“１”とな
ったときに、それによりＤ11，Ｄ12がリセットされ、Ｄ
11，Ｄ12の値がともに“０”となる。したがって、こと
ときにプログラムカウンタ７により指定されるアドレス
は、上位の６ビットが“１００１１１”となるアドレス
空間の範囲である。その最終アドレスは“３７ＦＦＦ”
となる。これは、図３の（ｂ）に示すように、１６ｋバ
イトのＲＯＭ１の最後部の５１２バイトに設定されたデ
ータテーブル１２をアクセスする場合である。
【００１７】ここで、前記（ａ）の１６ｋバイトのＲＯ
Ｍが実装されたときと同じデータテーブル参照命令のマ
イクロプログラムがＲＯＭ１に実装されているとする
と、これを実行してデータテーブル参照命令がデコード
されたときには出力信号９は、プログラムカウンタ７の
上位の６ビットのＤ8 〜Ｄ13のデータをすべて“１”と
する。しかしこのとき、実際のプログラムカウンタ７の
値は、その上位の６ビットが“１００１１１”となる。
したがって、前記（ａ）１６ｋバイトのＲＯＭが実装さ
れたときと同じマイクロプログラムを実行してもデータ
テーブル１２をアクセスすることができる。
Ｍが実装されたときと同じデータテーブル参照命令のマ
イクロプログラムがＲＯＭ１に実装されているとする
と、これを実行してデータテーブル参照命令がデコード
されたときには出力信号９は、プログラムカウンタ７の
上位の６ビットのＤ8 〜Ｄ13のデータをすべて“１”と
する。しかしこのとき、実際のプログラムカウンタ７の
値は、その上位の６ビットが“１００１１１”となる。
したがって、前記（ａ）１６ｋバイトのＲＯＭが実装さ
れたときと同じマイクロプログラムを実行してもデータ
テーブル１２をアクセスすることができる。
【００１８】さらにまた、選択接続回路８ｂの接続がセ
ット側Ｓのままであり、選択接続回路８ａがリセット側
Ｒに接続されているときには、インストラクションデコ
ーダ４のＤ12に対する出力が“１”となったときにＤ12
がリセットされるので、Ｄ12の値が“０”になる。これ
によってこのときにプログラムカウンタ７により指定さ
れるアドレスは、上位の６ビットが“１０１１１１”と
なるアドレス空間の範囲である。その最終アドレスは
“１ＦＦＦ”となる。これは、図３の（ｃ）に示すよう
に、８ｋバイトのＲＯＭの最後部の５１２バイトに設定
されたデータテーブル１３をアクセスする場合である。
しかも、先と同様に前記（ａ）１６ｋバイトのＲＯＭが
実装されたときと同じマイクロプログラムを実行しても
データテーブル１３がアクセスされる。
ット側Ｓのままであり、選択接続回路８ａがリセット側
Ｒに接続されているときには、インストラクションデコ
ーダ４のＤ12に対する出力が“１”となったときにＤ12
がリセットされるので、Ｄ12の値が“０”になる。これ
によってこのときにプログラムカウンタ７により指定さ
れるアドレスは、上位の６ビットが“１０１１１１”と
なるアドレス空間の範囲である。その最終アドレスは
“１ＦＦＦ”となる。これは、図３の（ｃ）に示すよう
に、８ｋバイトのＲＯＭの最後部の５１２バイトに設定
されたデータテーブル１３をアクセスする場合である。
しかも、先と同様に前記（ａ）１６ｋバイトのＲＯＭが
実装されたときと同じマイクロプログラムを実行しても
データテーブル１３がアクセスされる。
【００１９】また、選択接続回路８ａの接続がセット側
Ｓのままであり、選択接続回路８ｂがリセット側Ｒに接
続されているときには、インストラクションデコーダ４
のＤ12に対する出力が“１”となったときに、それによ
りＤ12がリセットされるので、Ｄ12の値が“０”とな
る。これにより指定されるアドレスは、上位の６ビット
が“１１０１１１”となるアドレス空間の範囲である。
その最終アドレスは“１７ＦＦ”となる。これは、図３
の（ｄ）に示すように、６ｋバイトのＲＯＭの最後部の
５１２バイトに設定されたデータテーブル１４をアクセ
スする場合である。しかも、先の（ａ）のときの１６ｋ
バイトのＲＯＭが実装されたときと同じマイクロプログ
ラムを実行するだけでここをアクセスすることができ
る。なお、以上の場合、最終アドレスから５１２バイト
手前まで以外のアドレス空間のアクセスについては、リ
セットされる桁位置より１桁下の位置までのデータによ
りアクセスが可能である。したがって、他のアドレス空
間については影響を与えない。
Ｓのままであり、選択接続回路８ｂがリセット側Ｒに接
続されているときには、インストラクションデコーダ４
のＤ12に対する出力が“１”となったときに、それによ
りＤ12がリセットされるので、Ｄ12の値が“０”とな
る。これにより指定されるアドレスは、上位の６ビット
が“１１０１１１”となるアドレス空間の範囲である。
その最終アドレスは“１７ＦＦ”となる。これは、図３
の（ｄ）に示すように、６ｋバイトのＲＯＭの最後部の
５１２バイトに設定されたデータテーブル１４をアクセ
スする場合である。しかも、先の（ａ）のときの１６ｋ
バイトのＲＯＭが実装されたときと同じマイクロプログ
ラムを実行するだけでここをアクセスすることができ
る。なお、以上の場合、最終アドレスから５１２バイト
手前まで以外のアドレス空間のアクセスについては、リ
セットされる桁位置より１桁下の位置までのデータによ
りアクセスが可能である。したがって、他のアドレス空
間については影響を与えない。
【００２０】このように、実装されたＲＯＭ１のサイズ
に応じてアドレスカウンタ７の所定の桁位置が“０”に
なるように選択接続回路８ａ，８ｂによりあらかじめ設
定することにより、１６ｋバイトの後部に配置したデー
タテーブル１１をアクセスするデータテーブル参照命令
等の命令を有するマイクロプログラムであっても、アド
レス空間割当てが異なるデータテーブル１２，１３，１
４をアクセスすることが可能になる。これによりマイク
ロプログラムの変更等を行わなくても済む。
に応じてアドレスカウンタ７の所定の桁位置が“０”に
なるように選択接続回路８ａ，８ｂによりあらかじめ設
定することにより、１６ｋバイトの後部に配置したデー
タテーブル１１をアクセスするデータテーブル参照命令
等の命令を有するマイクロプログラムであっても、アド
レス空間割当てが異なるデータテーブル１２，１３，１
４をアクセスすることが可能になる。これによりマイク
ロプログラムの変更等を行わなくても済む。
【００２１】ところで、選択接続回路８ａ，８ｂは、Ｒ
ＯＭ１がマスクＲＯＭのときにはＲＯＭデータと同一層
に形成してそのデータの書込みと同時にそのセット側端
子Ｓ，リセット側端子Ｒのいずれかを選択して接続すれ
ばよい。これにより製造工程のＲＯＭのデータ書込みの
際にマスク選択においてオプション処理で選択接続回路
８ａ，８ｂの選択接続が容易にできる。しかも、この接
続については、特別な論理回路等を伴うハードウエア回
路が不要である。
ＯＭ１がマスクＲＯＭのときにはＲＯＭデータと同一層
に形成してそのデータの書込みと同時にそのセット側端
子Ｓ，リセット側端子Ｒのいずれかを選択して接続すれ
ばよい。これにより製造工程のＲＯＭのデータ書込みの
際にマスク選択においてオプション処理で選択接続回路
８ａ，８ｂの選択接続が容易にできる。しかも、この接
続については、特別な論理回路等を伴うハードウエア回
路が不要である。
【００２２】次に、インストラクションのデコード動作
について説明すると、まず、電源が投入されると、あら
かじめ設定されたアドレスからあるインストラクション
が読出される。通常、ＲＯＭ１のアドレスから読出され
るデータは、最初はインストラクションである。そこ
で、初期状態では、セレクタ２は、インストラクション
デコーダ４側に設定される。
について説明すると、まず、電源が投入されると、あら
かじめ設定されたアドレスからあるインストラクション
が読出される。通常、ＲＯＭ１のアドレスから読出され
るデータは、最初はインストラクションである。そこ
で、初期状態では、セレクタ２は、インストラクション
デコーダ４側に設定される。
【００２３】インストラクションデコーダ４が最初のイ
ンストラクションをＲＯＭ１から受けると、インストラ
クションの命令部分をデコードする。このとき、命令形
態デコーダ５は、そのインストラクションが１バイト命
令のみのときには、識別データ５ａの値として“００”
の２ビットのデータをステータスカウンタ６に送出す
る。また、そのインストラクションが１バイト命令＋１
バイト定数のときには、識別データ５ａの値が“０１”
となる２ビットのデータをステータスカウンタ６に送出
する。さらに、そのインストラクションが２バイト命令
のときには、識別データ５ａの値が“１０”となる２ビ
ットのデータをステータスカウンタ６に送出する。な
お、このような命令形態デコーダ５は、例えば、命令形
態に対応するそれぞれの命令内容（命令部分のデータ）
によりアドレスされ、アドレスされた位置に命令形態に
応じて“００”，“０１”，“１０”のデータを記憶す
るＲＯＭにより構成することができる。
ンストラクションをＲＯＭ１から受けると、インストラ
クションの命令部分をデコードする。このとき、命令形
態デコーダ５は、そのインストラクションが１バイト命
令のみのときには、識別データ５ａの値として“００”
の２ビットのデータをステータスカウンタ６に送出す
る。また、そのインストラクションが１バイト命令＋１
バイト定数のときには、識別データ５ａの値が“０１”
となる２ビットのデータをステータスカウンタ６に送出
する。さらに、そのインストラクションが２バイト命令
のときには、識別データ５ａの値が“１０”となる２ビ
ットのデータをステータスカウンタ６に送出する。な
お、このような命令形態デコーダ５は、例えば、命令形
態に対応するそれぞれの命令内容（命令部分のデータ）
によりアドレスされ、アドレスされた位置に命令形態に
応じて“００”，“０１”，“１０”のデータを記憶す
るＲＯＭにより構成することができる。
【００２４】ステータスカウンタ６は、これら識別デー
タ５ａをインストラクションデコーダ４がインストラク
ションをデコードする都度受けて、識別データ５ａをカ
ウンタにセットする。このカウンタの値が“００”のと
きには、１バイト命令としてセレクタ２をインストラク
ションデコーダ４側に切替える。これによりプログラム
カウンタ７により次にＲＯＭ１から読出されるデータが
インストラクションデコーダ４に送出される。また、カ
ウンタの値が“０１”のときには、セレクタ２をバス３
側へと切替える。これにより次にプログラムカウンタ７
により読出されたデータがバス３へと送出される。さら
に、カウンタの値が“１０”のときには、セレクタ２を
インストラクションデコーダ４側へと切替えて、このと
きには２バイト命令としてＲＯＭ１からのデータをイン
ストラクションデコーダ４側へと送出するような制御に
なる。
タ５ａをインストラクションデコーダ４がインストラク
ションをデコードする都度受けて、識別データ５ａをカ
ウンタにセットする。このカウンタの値が“００”のと
きには、１バイト命令としてセレクタ２をインストラク
ションデコーダ４側に切替える。これによりプログラム
カウンタ７により次にＲＯＭ１から読出されるデータが
インストラクションデコーダ４に送出される。また、カ
ウンタの値が“０１”のときには、セレクタ２をバス３
側へと切替える。これにより次にプログラムカウンタ７
により読出されたデータがバス３へと送出される。さら
に、カウンタの値が“１０”のときには、セレクタ２を
インストラクションデコーダ４側へと切替えて、このと
きには２バイト命令としてＲＯＭ１からのデータをイン
ストラクションデコーダ４側へと送出するような制御に
なる。
【００２５】このような過程でインストラクションデコ
ード４にデータテーブルをアクセスする命令あるいはこ
の命令を含むマイクロプログラムが発生すると、この命
令がデコードされる。その結果、プログラムカウンタ７
の上位桁Ｄ8 〜Ｄ13を“１”とするデータがプログラム
カウンタ７に出力される。しかし、先に説明したよう
に、実装されたＲＯＭサイズに応じて設定されたデータ
テーブル１１，１２，１３のいずれかについては、あら
かじめプログラムカウンタ７のＤ11，Ｄ12の桁について
図２で説明したようにこれら桁の値を選択的に“０”あ
るいはすべて“０”になるように選択接続回路８ａ，８
ｂにより設定されている。そこで、図３（ａ）〜（ｄ）
に示されるサイズの相違するＲＯＭに対してそれぞれ共
通に実装されているプログラムが実行され、その結果と
してテーブル参照命令等がデコードされたとしても、こ
のときには、先の説明から理解できるようにＲＯＭサイ
ズに応じた空間に配置されたデータテーブルがアクセス
される。そして、そこから必要なデータを得ることがで
きる。
ード４にデータテーブルをアクセスする命令あるいはこ
の命令を含むマイクロプログラムが発生すると、この命
令がデコードされる。その結果、プログラムカウンタ７
の上位桁Ｄ8 〜Ｄ13を“１”とするデータがプログラム
カウンタ７に出力される。しかし、先に説明したよう
に、実装されたＲＯＭサイズに応じて設定されたデータ
テーブル１１，１２，１３のいずれかについては、あら
かじめプログラムカウンタ７のＤ11，Ｄ12の桁について
図２で説明したようにこれら桁の値を選択的に“０”あ
るいはすべて“０”になるように選択接続回路８ａ，８
ｂにより設定されている。そこで、図３（ａ）〜（ｄ）
に示されるサイズの相違するＲＯＭに対してそれぞれ共
通に実装されているプログラムが実行され、その結果と
してテーブル参照命令等がデコードされたとしても、こ
のときには、先の説明から理解できるようにＲＯＭサイ
ズに応じた空間に配置されたデータテーブルがアクセス
される。そして、そこから必要なデータを得ることがで
きる。
【００２６】以上説明してきたが、実施例では、最大Ｒ
ＯＭサイズを１６ｋバイトとして説明しているが、これ
は、一例である。さらに他のサイズのものであってもよ
い。また、実施例では、小さいＲＯＭサイズの例として
６ｋバイトまでしか説明していないが、これは、セッ
ト、リセットする桁位置をさらに下位桁まで伸ばせばよ
く、４ｋバイトあるいはそれ以下のＲＯＭについても適
用できることはもちろんである。実施例では、インスト
ラクション等を記憶したメモリをＲＯＭとしているが、
これは、ＥＰＲＯＭ，ＥＥＰＲＯＭ，ＲＡＭ等のメモリ
であってもよい。
ＯＭサイズを１６ｋバイトとして説明しているが、これ
は、一例である。さらに他のサイズのものであってもよ
い。また、実施例では、小さいＲＯＭサイズの例として
６ｋバイトまでしか説明していないが、これは、セッ
ト、リセットする桁位置をさらに下位桁まで伸ばせばよ
く、４ｋバイトあるいはそれ以下のＲＯＭについても適
用できることはもちろんである。実施例では、インスト
ラクション等を記憶したメモリをＲＯＭとしているが、
これは、ＥＰＲＯＭ，ＥＥＰＲＯＭ，ＲＡＭ等のメモリ
であってもよい。
【００２７】
【発明の効果】以上の説明から理解できるように、この
発明にあっては、プログラムカウンタ上において命令の
実行によるアクセスアドレス空間を実装されたメモリ上
のアクセスアドレス空間に強制的に変換するようにする
ことで実際に実装されたメモリの最後部の記憶エリアを
命令の変更なしにアクセスすることができる。これによ
りメモリの最後部に配置されるデータをアクセスするマ
イクロプログラムや命令を異なるサイズのメモリにおい
ても共通に搭載することが可能になる。マイクロプログ
ラム等の変更も不要になる。そして、この場合のアドレ
スカウンタに対する配線は、プログラムカウンタの桁位
置についての論理値の設定の変更についてのものである
ので簡単にできる。しかも、先のアドレスカウンタの特
定の桁位置のビットを論理値“０”に設定する配線を製
造過程において実装されるメモリへのデータ設定と同時
に行うようにすれば、その配線が簡単にできる。これに
よれば特別にハードウエアの付加や削除等の変更をする
必要もなく、データテーブルのエリアも十分に確保でき
る。
発明にあっては、プログラムカウンタ上において命令の
実行によるアクセスアドレス空間を実装されたメモリ上
のアクセスアドレス空間に強制的に変換するようにする
ことで実際に実装されたメモリの最後部の記憶エリアを
命令の変更なしにアクセスすることができる。これによ
りメモリの最後部に配置されるデータをアクセスするマ
イクロプログラムや命令を異なるサイズのメモリにおい
ても共通に搭載することが可能になる。マイクロプログ
ラム等の変更も不要になる。そして、この場合のアドレ
スカウンタに対する配線は、プログラムカウンタの桁位
置についての論理値の設定の変更についてのものである
ので簡単にできる。しかも、先のアドレスカウンタの特
定の桁位置のビットを論理値“０”に設定する配線を製
造過程において実装されるメモリへのデータ設定と同時
に行うようにすれば、その配線が簡単にできる。これに
よれば特別にハードウエアの付加や削除等の変更をする
必要もなく、データテーブルのエリアも十分に確保でき
る。
【図１】 図１は、この発明を適用したマイクロコンピ
ュータのコントロール回路を中心とするブロック図であ
る。
ュータのコントロール回路を中心とするブロック図であ
る。
【図２】 図２（ａ），（ｂ）は、プログラムカウンタ
とこれに設定されるデータテーブルをアクセスするため
のアドレスデータとの関係の説明図である。
とこれに設定されるデータテーブルをアクセスするため
のアドレスデータとの関係の説明図である。
【図３】 図３は、そのマイクロプログラムを記憶する
ＲＯＭについてそのサイズに応じて設定されるデータテ
ーブルの位置の説明図である。
ＲＯＭについてそのサイズに応じて設定されるデータテ
ーブルの位置の説明図である。
１…ＲＯＭ、２…セレクタ、３…バス、４…インストラ
クションデコーダ、５…命令形態デコーダ、５ａ…命令
形態識別データ、６…ステータスカウンタ、７…プログ
ラムカウンタ、８ａ，８ｂ…選択接続回路、９ａ，９ｂ
…信号線、１０…コントロール回路、１１，１２，１
３，１４…データテーブル。
クションデコーダ、５…命令形態デコーダ、５ａ…命令
形態識別データ、６…ステータスカウンタ、７…プログ
ラムカウンタ、８ａ，８ｂ…選択接続回路、９ａ，９ｂ
…信号線、１０…コントロール回路、１１，１２，１
３，１４…データテーブル。
Claims (2)
- 【請求項１】 プログラムカウンタが示すアドレス値に
従ってメモリがアクセスされて前記メモリからデータが
読出され、読出されたデータがインストラクションであ
るときにそれをデコーダによりデコードしてそのデコー
ド結果に応じて前記プログラムカウンタの次の値が決定
されるマイクロコンピュータにおいて、 前記メモリの記憶容量に応じて前記プログラムカウンタ
の特定の桁位置のビットを論理値“０”に設定する配線
を前記プログラムカウンタに接続する関係で設けて、前
記配線により実装可能な最大メモリの最後部の記憶エリ
アをアクセスする命令が実行されたときにアクセスされ
るアドレス空間を前記メモリ上の最後部のアドレス空間
にプログラムカウンタ上において変換するものであっ
て、前記最後部のアドレス空間には前記メモリの記憶容
量にかかわらず共通に使用されるプログラムによりアク
セスされるデータが格納されているマイクロコンピュー
タ。 - 【請求項２】 プログラムカウンタが示すアドレス値に
従ってメモリがアクセスされて前記メモリからデータが
読出され、読出されたデータがインストラクションであ
るときにそれをデコーダによりデコードしてそのデコー
ド結果に応じて前記プログラムカウンタの次の値が決定
されるマイクロコンピュータにおいて、 前記メモリとして実装可能な最大記憶容量のメモリをア
クセスできる桁数のものが前記プログラムカウンタとし
て形成される工程と、 前記メモリにアドレス空間の最後部のあらかじめ決めら
れた記憶容量分のエリアにデータを設定し、かつ、前記
実装可能な最大記憶容量のメモリの最後部の前記記憶容
量分のエリアに配置されるデータをアクセスする命令を
有するプログラムを格納し、前記命令の実行において前
記メモリの最後部の前記記憶容量分のエリアをアクセス
するために前記命令の実行により設定される前記プログ
ラムカウンタの上位の複数桁に発生する論理値“１”の
ビットのうち特定のビットを論理値“０”にする配線を
施す工程とを備えるマイクロコンピュータの製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30248091A JP3344488B2 (ja) | 1991-10-22 | 1991-10-22 | マイクロコンピュータ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30248091A JP3344488B2 (ja) | 1991-10-22 | 1991-10-22 | マイクロコンピュータ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05113926A JPH05113926A (ja) | 1993-05-07 |
| JP3344488B2 true JP3344488B2 (ja) | 2002-11-11 |
Family
ID=17909463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30248091A Expired - Fee Related JP3344488B2 (ja) | 1991-10-22 | 1991-10-22 | マイクロコンピュータ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3344488B2 (ja) |
-
1991
- 1991-10-22 JP JP30248091A patent/JP3344488B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05113926A (ja) | 1993-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4694394A (en) | Microprocessor system having a multiplexed address/data bus which communicates with a plurality of memory and input/output devices including TTL output gates | |
| EP0169565B1 (en) | Microprocessor compatible with any software represented by different types of instruction formats | |
| US5335331A (en) | Microcomputer using specific instruction bit and mode switch signal for distinguishing and executing different groups of instructions in plural operating modes | |
| US6047347A (en) | Computer system with programmable bus size | |
| US20010019509A1 (en) | Memory controller | |
| US6986029B2 (en) | Micro-controller for reading out compressed instruction code and program memory for compressing instruction code and storing therein | |
| US4445170A (en) | Computer segmented memory management technique wherein two expandable memory portions are contained within a single segment | |
| US7162563B2 (en) | Semiconductor integrated circuit having changeable bus width of external data signal | |
| US5396639A (en) | One chip microcomputer having programmable I/O terminals programmed according to data stored in nonvolatile memory | |
| US5375218A (en) | DMA channel control apparatus capable of assigning independent DMA transfer control line to respective expansion slots | |
| US6353880B1 (en) | Four stage pipeline processing for a microcontroller | |
| US4649476A (en) | Microcomputer having an internal address mapper | |
| US5127096A (en) | Information processor operative both in direct mapping and in bank mapping, and the method of switching the mapping schemes | |
| US5535349A (en) | Data processing system and method for providing chip selects to peripheral devices | |
| US5860028A (en) | I/O bus expansion system wherein processor checks plurality of possible address until a response from the peripheral selected by address decoder using user input | |
| JP3344488B2 (ja) | マイクロコンピュータ及びその製造方法 | |
| EP0803802B1 (en) | Method of identifying peripheral device employed in a semiconductor device | |
| CA2012318C (en) | Microprocessor system having an extended address space | |
| EP0878765B1 (en) | Microcontroller utilizing internal and external memory | |
| US5355458A (en) | Microcomputer with table address forcing for different size memories | |
| JPH1139212A (ja) | マイクロコンピュータ | |
| JP2874230B2 (ja) | マイクロコンピュータのメモリアドレッシング方式 | |
| JP2518461B2 (ja) | デ―タ検証方法 | |
| JP3336624B2 (ja) | 評価用データ処理半導体装置のアクセス対象選択回路 | |
| US6507884B1 (en) | Microcomputer with multiple memories for storing data |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110830 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |