JPH03130996A - Eepromの初期設定方式 - Google Patents

Eepromの初期設定方式

Info

Publication number
JPH03130996A
JPH03130996A JP1269654A JP26965489A JPH03130996A JP H03130996 A JPH03130996 A JP H03130996A JP 1269654 A JP1269654 A JP 1269654A JP 26965489 A JP26965489 A JP 26965489A JP H03130996 A JPH03130996 A JP H03130996A
Authority
JP
Japan
Prior art keywords
data
rom
eeprom
initial
input port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1269654A
Other languages
English (en)
Other versions
JP2858816B2 (ja
Inventor
Echiko Toujiyou
東條 恵知子
Tomoyuki Kinoshita
智之 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Miyagi Ltd
Original Assignee
NEC Corp
NEC Miyagi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Miyagi Ltd filed Critical NEC Corp
Priority to JP26965489A priority Critical patent/JP2858816B2/ja
Publication of JPH03130996A publication Critical patent/JPH03130996A/ja
Application granted granted Critical
Publication of JP2858816B2 publication Critical patent/JP2858816B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Read Only Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はEEPROMの初期設定方式に関し、特にEE
PROMを搭載した電子装置の製造時または検査時に於
けるEEPROMの初期設定方式〔従来の技術〕 従来、EEPROM (電気的消去再書込み可能リード
オンリメモリ)を搭載した電子装置の製造時または検査
時に於けるEEPROMの初期設定方式は、その電子装
置の動作モードを指示する情報を外部の端末からマニュ
アル操作により入力しEEFROMを初期設定している
。これを第3図を参照して説明する。同図に於て、参照
番号101はEF、PROM105を[ill”C’I
N!装置!、102は装置101を初期設定するための
端末、103は端末102との通信を行うための通信用
回路、104はROM (、リードオンリメモリ)、1
05はEEPROM、106はCPU (プロセッサ)
をそれぞれ示す。
初期設定手順を以下に説明する。EEPROM105が
初期設定されていない状態で装置101は、EEPRO
M105上の不定のデータをもとに動作している。この
状態で、端末102を装置101に接続して、初期設定
値をマニュアル入力する。CPU106は、通信用回路
103を介して入力される初期設定値をEEPROMI
05所定の番地に格納する。初期設定後、CPU106
!、t、:j’)EEPROM105上のデータにより
動作を行うようになる。
〔発明が解決しようとする課題〕
上述した従来のEEPROMの初期設定方式は、端末か
らマニュアル操作で行なうので、初期設定を行うために
作業工数を要し、端末の操作ミス等による作業効率低下
を招くという欠点がある。
〔課題を解決するための手段〕
本発明の方式は、初期データが書き込み済みであること
を示すチエツクデータを格納するための領域を設けてあ
る電気的消去再書込み可能リードオンリメモリ(EEF
ROM>と、初期設定時の動作モードごとにこれに適合
する前記初期データを格納してあるリードオンリメモリ
(ROM>と、前記動作モードを示すデータを読み取る
ための入力ボートと、初期設定時に前記入力ボートから
前記動作モードデータを読み取りこれに適合する前記初
期データを前記ROMから読出して前記EEPROMに
転送して書き込むと共に前記EEPROMに前記チエツ
クデータを格納させるよう動作制御するプロセッサとを
有する装置と、電圧プルアップ用抵抗におのおの接続さ
れた複数のストラップ端子対を有し各該ストラップ端子
対間のストラップ配線の有無に応じて前記動作モードデ
ータを前記入力ボートに与えるデータ発生回路とを備え
ている。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例のブロック図である。同図に
おける参照番号201はE E P ROMを搭載して
いる装置、202は動作モード入力用の入力ボート、2
03はROM、204はEEPROM、205はCPU
、Rは電圧VDDに接続されたプルアップ抵抗、208
ないし209は動作モード設定用のストラップ端子対、
をそれぞれ示す。
第2図は、CPU205に於ける初期設定処理を示すフ
ローチャートである。CPU205は、通常の初期設定
を行なった後(ステップ301)、EEPROM204
の初期設定を行なうに先立ち、EEPROM204に初
期データが既に書き込まれているか否かのチエツクを行
なう(ステップ302> 、初期データが書き込み済み
か否かのチエツク用に、EEPROM204には予め数
バイト分のアドレス空間を用意してある。そして、初期
データが書き込まれている場合、このチエツク用のアド
レス空間には数バイト分の予め設定したパターンをもつ
チエツクデータが書き込まれており、初期データが書き
込まれていない場合、チエツクデータは不定となってい
る(チエツクデータの書き込みについては後述)、チエ
ツクデータが不定となっている場合に、予め設定したパ
ターンと一致する確率を十分小さくするため、チエツク
データは数バイトの長さにしている。尚、初期設定処理
に於けるEEPROM204の初期設定は、−度でもE
EFROM204に初期データが書き込まれたあとでは
行われない処理となっており、チエツクデータが不定と
なるのは、EEPROM204が一度も書き込まれたこ
とがない場合に限られることから、不定データが予め設
定したパターンと一致する確率はほとんど無い。
CPU205は、このチエツクデータを読み込み、予め
設定したパターンと一致しておればEEPROM204
には既に初期データが書き込まれていると判断し、また
不一致であればEEPROM204にはまだ初期データ
が書き込まれていないと判断する(ステップ302)。
CPU205は、EEPROM204に初期データが書
き込まれていると判断した場合には、初期設定処理を終
了し、またEEPROM204に初期データが書き込ま
れていないと判断した場合にはまず、入力ボート202
を介して動作モードを読み込む(ステップ303)、動
作モードは、ストラップ端子対208ないし209とプ
ルアップ抵抗Rとで構成される回路が発する2値データ
で指示されるが、初期設定に先立って予め各端子対間の
ストラップ配線の有無により設定されている。CPU2
05は、入力した動作モードからそれに合ったROM2
03上の初期データを選択し、EEPROM204に所
定の番地に転送する(ステップ304)、ここでROM
203上には、ストラップ端子対208ないし209で
設定可能な各動作モードに対応させて初期データを用意
してある。初期データのEEPROM204への転送が
終了した後、CPU205はEEPROM204のチエ
ツクデータ用の番地にチエツクデータを書き込み(ステ
ー1305)、初期設定処理を終了する。
次に、第2図中のステップ302に於てEEPROM2
04に初期データが書き込まれていることを何故チエツ
クする必要があるかについて説明する。CPU205は
、上述の初期設定処理を終了するとEEPROM204
上の初期データに従って動作を開始する0通常、CPU
205は処理を行なっている間に、内部処理上または外
部からの要求によりEEPROM204の設定内容を変
えている。電源投入時やリセット時に、初期設定処理を
於てEEPROM204に初期データが書き込まれてい
るかのチエツクを行わないで一律にROM203のデニ
タを転送してしまうと、前回までのEEPROM204
の設定内容を消してしまうことになってしまう。これを
防止するには、EEPROM204に初期データが書き
込まれているかのチエツクをする必要がある。
〔発明の効果〕
以上説明したように本発明は、CPUがストラップ端子
対の設定状態により指示される動作モードに合った初期
設定値をROM上からEEFROMに転送することによ
り、EEPROMの初期設定を自動的に行うことができ
る。この結果、従来方式でのような端末のマニュアル操
作が不必要になり、初期設定を行なうための作業工数を
削減でき、端末の操作ミス等による作業効率低下を防止
できるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、第2図は
本発明の実施例での初期設定処理のフローチャート、第
3図は従来方式を示すブロック図である。 101.201・・・装置、202・・・入力ボート、
104 、 203−ROM、105.204−EEP
ROM、106,205・ CPU、208〜.209
・・・ストラップ端子対、R・・・プルアップ抵抗。

Claims (2)

    【特許請求の範囲】
  1. (1)初期データが書き込み済みであることを示すチェ
    ックデータを格納するための領域を設けてある電気的消
    去再書込み可能リードオンリメモリ(EEPROM)と
    、初期設定時の動作モードごとにこれに適合する前記初
    期データを格納してあるリードオンリメモリ(ROM)
    と、前記動作モードを示すデータを読み取るための入力
    ポートと、初期設定時に前記入力ポートから前記動作モ
    ードデータを読み取りこれに適合する前記初期データを
    前記ROMから読出して前記EEPROMに転送して書
    き込むと共に前記EEPROMに前記チェックデータを
    格納させるよう動作制御するプロセッサとを有する装置
    と、 電圧プルアップ用抵抗におのおの接続された複数のスト
    ラップ端子対を有し各該ストラップ端子対間のストラッ
    プ配線の有無に応じて前記動作モードデータを前記入力
    ポートに与えるデータ発生回路とを備えていることを特
    徴とするEEPROMの初期設定方式。
  2. (2)前記データ発生回路を前記装置に内蔵させた請求
    項(1)記載のEEPROMの初期設定方式。
JP26965489A 1989-10-16 1989-10-16 Eepromの初期設定方式 Expired - Lifetime JP2858816B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26965489A JP2858816B2 (ja) 1989-10-16 1989-10-16 Eepromの初期設定方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26965489A JP2858816B2 (ja) 1989-10-16 1989-10-16 Eepromの初期設定方式

Publications (2)

Publication Number Publication Date
JPH03130996A true JPH03130996A (ja) 1991-06-04
JP2858816B2 JP2858816B2 (ja) 1999-02-17

Family

ID=17475365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26965489A Expired - Lifetime JP2858816B2 (ja) 1989-10-16 1989-10-16 Eepromの初期設定方式

Country Status (1)

Country Link
JP (1) JP2858816B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100324278B1 (ko) * 1999-09-21 2002-02-21 서평원 라우터의 보드 자동 인식 방법
JP2008269769A (ja) * 2007-04-16 2008-11-06 Samsung Electronics Co Ltd 信頼性の高い初期化データを提供するフラッシュメモリ装置及びその初期化方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100324278B1 (ko) * 1999-09-21 2002-02-21 서평원 라우터의 보드 자동 인식 방법
JP2008269769A (ja) * 2007-04-16 2008-11-06 Samsung Electronics Co Ltd 信頼性の高い初期化データを提供するフラッシュメモリ装置及びその初期化方法
US8395943B2 (en) 2007-04-16 2013-03-12 Samsung Electronics Co., Ltd. Flash memory device and set-up data initialization method

Also Published As

Publication number Publication date
JP2858816B2 (ja) 1999-02-17

Similar Documents

Publication Publication Date Title
US4672534A (en) Integrated circuit device incorporating a data processing unit and a ROM storing applications program therein
EP0464433A2 (en) Microcontroller device having remotely programmable EPROM & method of programming
JPS58151648A (ja) プログラムパツチ手段を有するデ−タ処理装置
US20070250740A1 (en) System and method for conducting BIST operations
JPH03252993A (ja) E↑2promの情報書込み装置
JPH03130996A (ja) Eepromの初期設定方式
JP3497066B2 (ja) フラッシュメモリにおけるデータ書き込み/読み出し方法およびフラッシュメモリを用いた記憶装置
JPH08129629A (ja) メモリチェック機能をもった情報記録媒体
JPH10283172A (ja) フラッシュromデータ書き換え方式
JP2001147863A (ja) フラッシュメモリ書き替え装置
JPH10312307A (ja) コンピュータシステムに適用するエミュレータ
JPH11328089A (ja) Pciバスインタフェース用デバイスにおけるid情報書き込み回路
JP3529402B2 (ja) Cpuを内蔵した情報記録媒体の自己診断方法
JPH0520474A (ja) 1チツプマイクロコンピユータ
JP3250814B2 (ja) 情報処理装置
JP2002182939A (ja) メモリ書き込み方法及びメモリ書き込み装置
JPH06259982A (ja) フラッシュromの書換方法及び書換装置
JPH1165884A (ja) マイクロコンピュータ及びそのデバッグ方法
JP2906680B2 (ja) マイクロコンピュータ
JP3060376U (ja) メモリ装置
JP2819329B2 (ja) プログラム記憶装置
JPS59123054A (ja) イニシアル検出方式
JP2000242517A (ja) 半導体記憶装置
JPS5987556A (ja) パリテイ・チエツク装置
JPH08138016A (ja) Icカード