CN101140793A - 计算系统、存储器单元以及向计算基础设施提供存储器的方法 - Google Patents

计算系统、存储器单元以及向计算基础设施提供存储器的方法 Download PDF

Info

Publication number
CN101140793A
CN101140793A CNA2007101492338A CN200710149233A CN101140793A CN 101140793 A CN101140793 A CN 101140793A CN A2007101492338 A CNA2007101492338 A CN A2007101492338A CN 200710149233 A CN200710149233 A CN 200710149233A CN 101140793 A CN101140793 A CN 101140793A
Authority
CN
China
Prior art keywords
memory
type
container
storer
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101492338A
Other languages
English (en)
Other versions
CN101140793B (zh
Inventor
G·J·法尔
D·A·巴斯卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101140793A publication Critical patent/CN101140793A/zh
Application granted granted Critical
Publication of CN101140793B publication Critical patent/CN101140793B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Memory System (AREA)

Abstract

一种存储器单元包括与多个存储器时钟振荡器和多个相应的电压控制器相耦合的系统存储器控制器，其中每个存储器时钟振荡器和相应的电压控制器耦合到存储器容器，并由此提供多个存储器容器，所述多个容器中的每个容器都具有独立的功率边界，用于一种存储器类型的操作。所述存储器单元向计算系统提供操作各种存储器类型的能力。提供了操作所述存储器单元的方法和计算机程序产品。

Description

计算系统、存储器单元以及向计算基础设施提供存储器的方法
技术领域
本公开一般涉及向计算系统中并入存储器模块，更具体而言，涉及在单个系统中使用各种类型的存储器模块。
背景技术
在使用存储器模块存储数据的任意系统中，系统的硬件设计规定了可以使用的存储器模块的类型。这通常是与电源和时钟频率相关的限制导致的结果，该电源和时钟频率是操作所选类型的存储器模块类型所需要的。不幸的是，这种设计可能是非常受限的。
例如，人们只需参考提供存储器模块的商业目录，就可以认识到大量设计是可用的。在常见的实例中，要为计算系统找到理想类型的存储器模块可以是困难的。
所需要的是在任一计算基础设施中使用多种类型的存储器模块的技术。优选地，该技术提供对于具有多种性能特性的存储器模块的混合。
发明内容
公开了一种存储器单元，它包括与多个存储器时钟振荡器和多个相应的电压控制器相耦合的系统存储器控制器，其中，每个存储器时钟振荡器和相应的电压控制器耦合到存储器容器，并由此提供多个存储器容器，该多个容器中的每个容器都具有独立的功率边界(power boundary)，用于一种存储器类型的操作。
还公开了一种用于向计算基础设施提供存储器的方法，该方法包括：将存储器单元耦合到所述基础设施中，该存储器单元包括与多个存储器时钟振荡器和多个相应电压控制器相耦合的系统存储器控制器，其中每个存储器时钟振荡器和相应的电压控制器耦合到存储器容器，并由此提供多个存储器容器，该多个容器中的每个容器都具有独立的功率边界，用于一种存储器类型的操作；选择至少两种用于安装到存储器单元中的存储器类型；将该存储器类型安装到该存储器单元中。
还公开了一种计算系统，包括：存储器单元，该存储器单元包括与多个存储器时钟振荡器和多个相应的电压控制器相耦合的系统存储器控制器，其中，每个存储器时钟振荡器和相应的电压控制器耦合到存储器容器，并由此提供多个存储器容器，该多个容器中的每个容器都具有独立的功率边界，用于一种存储器类型的操作。
此外，公开了一种计算机程序产品，包括存储在机器可读媒体上的机器可读代码，且该计算机程序产品包括下述指令，用于：询问安装在存储器单元中的存储器类型，该存储器单元包括与多个存储器时钟振荡器和多个相应的电压控制器相耦合的系统存储器控制器，其中，每个存储器时钟振荡器和相应的电压控制器耦合到存储器容器，并由此提供多个存储器容器，该多个容器中的每个容器都具有独立的功率边界，用于一种存储器类型的操作；判定存储器类型；以及设置至少一个用于该存储器类型的功率边界的操作参数。
在阅读下面的附图和详述之后，对于本领域技术人员而言，根据实施例的其他系统、方法和/或计算机程序产品将是显而易见的或将变得显而易见。意在将所有这些附加系统、方法和/或计算机程序产品都包括该说明书中、落在本发明的范围内，并受权利要求保护。
附图说明
在说明书结论处，权利要求书中具体指明并明确要求了被看作是本发明的主旨。结合附图，本发明的上述和其他目标、特征及优点在下面的详述中显现，在附图中：
图1示出了一种计算基础设施的各方面；
图2示出了用于使用混合存储器类型的系统存储器控制的一实施例；以及
图3示出了用于将混合存储器类型安装到计算基础设施中的方法。
详述以举例的方式并参考附图解释了本发明的优选实施例及其优点和特征。
具体实施方式
现在参考图1，示出了根据本发明的计算系统100的示例性实施例。在该示例中，系统100具有一个或多个中央处理单元(处理器)101a、101b、101c等(共同地或一般地被称为处理器101)。在一实施例中，某些处理器101包括精简指令集计算机(RISC)微处理器。处理器101经由系统总线113耦合到存储器单元250和各种其他部件。只读存储器(ROM)102耦合到系统总线113，并且可以包括基本输入/输出系统(BIOS)，该系统控制了系统100的某些基本功能。系统100由电源121供电。电源121包括以所需频率提供合适功率信号所需的变压器和其他设备。
图1还示出了耦合到系统总线113的I/O适配器107和网络通信适配器106。I/O适配器107可以是与硬盘103、磁带存储驱动器105或任意其他类似部件进行通信的小型计算机系统接口(SCSI)适配器。这里，I/O适配器107、硬盘103以及磁带存储设备105被共同地称为海量存储装置104。网络适配器106使总线113和外部网络120互连，使得数据处理系统100能够与其他这种系统通信。显示监视器136通过显示适配器112与系统总线113相连，该显示适配器112可以包括用于改善图形密集型应用性能的图形适配器以及视频控制器。在一实施例中，适配器107、106和112可以经由中间总线桥(未示出)与连接到系统总线113的一个或多个I/O总线相连。用于连接诸如硬盘控制器、网络适配器、以及图形适配器之类的外围设备的合适的I/O总线典型地包括公共协议，例如外围部件接口(PCI)总线。示出的附加的输入/输出设备经由用户接口适配器108和显示适配器112与系统总线113相连。键盘109、鼠标110以及扬声器111都经由用户接口适配器108连接到总线113，例如，该用户接口适配器108可以包括将多个设备适配器集成到单个集成电路中的超级I/O芯片。
如现有技术所公知的，应用典型地存储在海量存储装置104中，且包括用于执行任务的机器可执行指令。在该实施例中，每个应用可以与处理器、存储器250的一部分相关联，或如有需要，由操作系统布置。
这样，如图1所配置的，系统100包括处理器101形式的处理装置、包括存储器单元250和海量存储装置104的存储装置、诸如键盘109和鼠标110之类的输入装置、以及包括扬声器111和显示器136的输出装置。在一实施例中，海量存储装置104和系统存储器250的一部分共同地存储操作系统(例如，来自IBM公司的AIX操作系统)，以协调图1所示的各种部件的功能。
如这里所提供的，存储器单元250包括其他部件。该其他部件提供对多种类型的存储器模决的使用。例如，存储器模块包括各种类型的RAM、DRAM、SDRAM、DIMM(包括FBDIMM、MiniDIMM、RDIMM、SODIMM、VLP DIMM、VLP MiniDIMM)，包括利用DDR、DDR2和DDR3以及其他技术和物理设计的存储器。因为存储器单元的设计不停地变化，本领域技术人员将意识到这种列举不是穷举的而仅是说明性的，因此，没有限制可被包括用于在系统100中使用的存储器模块的类型。图2中提供了示例性存储器单元250。
参考图2，示例性存储器单元250包括系统存储器控制器251。该存储器控制器251提供对于在系统100中使用的各种形式的存储器模块的控制和判优。在该实施例中，存储器控制器251包括多个频率控制器和电压控制器。例如，存储器控制器251包括：第一频率控制器252以及对应的第一电压控制器253，第二频率控制器254以及对应的第二电压控制器255，依此类推，最多到第N个频率控制器256以及对应的第N个电压控制器257，其中N与系统100中安装的存储器模块类型的数目相关。
每个频率控制器252、254、256向相应的可选择的存储器时钟振荡器(其中示出了第一可选择的存储器时钟振荡器261、第二可选择的存储器时钟振荡器263和第N可选择的存储器时钟振荡器265)提供输入。该输入包括用于频率选择和振荡器输出的信息。来自每个可选择的存储器时钟振荡器261、263和265的输出提供了相应的存储器时钟(第一存储器时钟411、第二存储器时钟421和第N存储器时钟431)。这样，为每组存储器模块提供了存储器时钟。
类似地，每个电压控制器253、255、257向相应的存储器电源提供输入。例如，第一电压控制器253向第一存储器电源262提供输入(注意，示出了第二存储器电源264和第N存储器电源266)。该输入包括用于选择操作电压和提供功率输出的信息，该功率输出用作相应的存储器电压(如图所示，它包括第一存储器电压312、第二存储器电压322和第N存储器电压332)。这样，为每组存储器模块提供了存储器电压312、322、332。
如图所示，存储器单元250包括多个存储器模块。图2中示出了被包括在组中的存储器模块。更具体而言，图2示出了第一组存储器模块311、第二组存储器模块321以及第N组存储器模块331。用户可以包括系统设计者和制造者所希望和提供的数目的存储器模块组。在某些实施例中，如有需要，可以添加附加的存储器单元250，这样增强和扩展了存储器容量的可用性。
尽管这里没有更详细示出，但本领域技术人员将会理解，每组存储器模块311、321、322提供存储器输出。如有需要，存储器输出典型地通过系统存储器控制器251或本领域中公知的其他部件转换成总线113的电压和频率。
本领域技术人员将意识到，通过具有提供了使用混合存储器类型的系统100可以实现很多优点。例如，如有需要，通过具有分开运行的工作量，这里的讲授提供用于增强系统性能。提供了灵活配置选项。在全部系统存储器的子集中通过仅使用典型地为前沿容量或高频设备的最昂贵的存储器设备，减小了总系统存储器成本。例如，在某些实施例中，为每个存储器组分配品质因数(在一实施例中，在操作系统的后台进行分配)。高品质的存储器被划分，并被预留用于需要品质的应用。在该实施例中，剩余的系统存储器使用较低成本的、较低速的模块组装，用于要求较低的应用。
然而，在现有技术系统中，因为所有的存储器模块都与相同的功率边界(power boundary)和存储器时钟振荡器电相连，所以使用混合存储器类型的优点受到阻碍。
通过为不同组的存储器模块创建独立的功率边界并且通过为每个组创建可选择的存储器时钟振荡器频率，系统100被设计用于对混合类型的存储器模块进行战略选择。因为每组存储器模块可以由可选择的电压电平供电，并且还具有可选择的时钟频率值，所以组装不同类型的存储器模块是极具灵活性的。这种灵活性允许对系统100进行调整，从而允许以最少的成本实现最佳的性能。
根据此处的讲授的存储器单元250为每组存储器模块提供独立的功率边界和存储器时钟振荡器输入。在典型的实施例中，用于每个功率边界351、352、353的电压电平和存储器时钟振荡器频率是可选择的。优选地，每个功率边界351、352、353提供用于容纳所使用的最大容量和速度的设计。
在某些实施例中，系统存储器控制器251为每个功率边界351、352、253设置电压电平和存储器时钟频率。设置操作参数可以包括使用处理器101、操作系统、用户命令和其他部件其中的任意一个。一种使系统存储器控制器251为每个功率边界351、352、253设置电压电平和存储器时钟频率的技术包括：使用信号询问存储器模块311、321、331的所选组，并且解析返回的信号以判定操作特性。
在其他实施例中，系统存储器控制器251提供用于为每组存储器模块311、321、331获得操作参数，并向用户提供该信息，以用于手工定制。在另外的实施例中，系统100提供某些处理器101和存储器模块组311、321、331之间的关联。
在另外的实施例中，对于给定的一组存储器模块，存储器时钟频率和电压电平之一是可选择的，或二者都不可选择。在这些实施例中的某些中，系统存储器控制器251根据物理地址判定相应功率边界的操作方面。
图3中提供了用于添加存储器模块的示例性方法。在图3中，添加存储器300包括物理安装的第一步骤301。物理安装301典型地需要用户将存储器模块插入到模块容器(receptacle)中(未示出)。在第二步骤302中，系统100询问该存储器模块。在第三步骤303中，系统100判定该存储器模块的操作特性(例如，根据查询表、返回的信号或算法)。在第四步骤304中并且一旦判定了操作特性，系统100为功率边界设置频率和电压至少其中之一。
在某些包括计算机程序产品的实施例中，计算机程序感测存储器类型，以用于设置电压电平和存储器时钟频率。在这些实施例的某些中，所述感测是“硬连线的”，例如通过给定存储器类型的可插入存储器卡上的装置。该硬连线装置向相应的电源(或其控制器)提供信号，以提供预定的电压电平。典型地，可用的电压电平将由电源的设计和专用于所述功能的感测线的数目来管理。
如上所述，实施例可以以计算机实现过程和实行这些过程的装置的形式来实施。在示例性实施例中，本发明以由一个或多个网络元件执行的计算机程序代码的形式实施。实施例包括计算机程序代码，该代码包含在有形媒体中实施的指令，所述有形介质例如是软盘、CD-ROM、硬盘驱动器或任意其他计算机可读存储介质，其中，当该计算机程序代码被装载到计算机中并被计算机执行时，该计算机变成用于实施本发明的装置。实施例包括计算机程序代码，例如，无论该代码是否存储在存储介质上、装载到计算机中和/或被计算机执行、或诸如通过光纤或经由电磁辐射在电线或电缆之类的某种传输介质上传输，其中，当该计算机程序代码被装载到计算机中并被计算机执行时，该计算机变成用于实施本发明的装置。当在通用的微处理器上实现时，该计算机程序代码段配置该微处理器以创建特定的逻辑电路。
尽管已经参考示例性实施例描述了本发明，但本领域技术人员将理解，可以做出各种变化，且可以使用等价物来替代其元件，而不偏离本发明的范围。此外，可以做出很多修改以使特定情形或材料适应本发明的讲授，而不偏离其基本范围。因此，本发明意在不限于作为被预期实施本发明的最佳模式而公开的特定实施例，而是，本发明将包括落在权利要求范围内的所有实施例。而且，术语第一、第二等的使用并不表示任何顺序或重要性，而是，术语第一、第二等被用于将元件彼此区分。而且，术语一、一个等的使用并不表示数量的限制，而是表示存在至少一个所引用的项。

Claims (14)

1.一种存储器单元，包括：
系统存储器控制器，与多个存储器时钟振荡器和多个相应电压控制器相耦合，其中每个存储器时钟振荡器和相应的电压控制器耦合到存储器容器，并由此提供多个存储器容器，所述多个容器中的每个容器都具有独立的功率边界，用于一种存储器类型的操作。
2.根据权利要求1所述的存储器单元，其中所述多个容器包括用于接收多个存储器类型的适配器。
3.根据权利要求2所述的存储器单元，其中所述存储器类型包括：RAM、DRAM、SRAM、DIMM、FBDIMM、MiniDIMM、RDIMM、SODIMM、UDIMM、VLP DIMM、VLP MiniDIMM、DDR、DDR2以及DDR3其中至少之一。
4.根据权利要求1所述的存储器单元，其中所述系统控制器为至少一个存储器时钟振荡器和至少一个电压控制器提供设置。
5.根据权利要求4所述的存储器单元，其中所述系统控制器通过接收手工输入和来自操作系统的输入至少其中之一而提供所述设置。
6.一种用于向计算基础设施提供存储器的方法，该方法包括：
将存储器单元耦合到所述基础设施中，所述存储器单元包括与多个存储器时钟振荡器和多个相应的电压控制器相耦合的系统存储器控制器，其中每个存储器时钟振荡器和相应的电压控制器耦合到存储器容器，并由此提供多个存储器容器，所述多个容器中的每个容器具有独立的功率边界，用于一种存储器类型的操作；
选择至少两种用于安装到所述存储器单元中的存储器类型；
将所述存储器类型安装到所述存储器单元中。
7.根据权利要求6所述的方法，进一步包括手工为所述存储器类型中的至少一个设置操作电压。
8.根据权利要求6所述的方法，进一步包括手工为所述存储器类型中的至少一个设置操作频率。
9.根据权利要求6所述的方法，进一步包括为应用保留所述存储器类型中的至少一个。
10.根据权利要求6所述的方法，其中安装包括将所述存储器类型中的第一存储器类型安装到第一功率边界中，且将所述存储器类型中的第二存储器类型安装到另一功率边界中。
11.一种计算系统，包括：
存储器单元，包括与多个存储器时钟振荡器和多个相应电压控制器相耦合的系统存储器控制器，其中每个存储器时钟振荡器和相应的电压控制器耦合到存储器容器，并由此提供多个存储器容器，所述多个容器中的每个容器都具有独立的功率边界，用于一种存储器类型的操作。
12.根据权利要求11所述的计算系统，其中功率边界与处理器相关联。
13.根据权利要求11所述的计算系统，其中功率边界与应用相关联。
14.一种计算机程序产品，包括存储在机器可读媒体上的机器可读代码，所述产品包括用于实现根据权利要求6到10其中任意一项所述的方法的指令。
CN2007101492338A 2006-09-08 2007-09-07 计算系统、存储器单元以及向计算基础设施提供存储器的方法 Active CN101140793B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/530,341 US7516293B2 (en) 2006-09-08 2006-09-08 Increased performance using mixed memory types
US11/530,341 2006-09-08

Publications (2)

Publication Number Publication Date
CN101140793A true CN101140793A (zh) 2008-03-12
CN101140793B CN101140793B (zh) 2010-06-23

Family

ID=39171114

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101492338A Active CN101140793B (zh) 2006-09-08 2007-09-07 计算系统、存储器单元以及向计算基础设施提供存储器的方法

Country Status (3)

Country Link
US (1) US7516293B2 (zh)
JP (1) JP5336715B2 (zh)
CN (1) CN101140793B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107092340A (zh) * 2017-03-13 2017-08-25 联想(北京)有限公司 一种功耗控制方法及电子设备
CN113223566A (zh) * 2021-05-21 2021-08-06 长江先进存储产业创新中心有限责任公司 存储器的控制系统及其控制方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090020608A1 (en) * 2007-04-05 2009-01-22 Bennett Jon C R Universal memory socket and card and system for using the same
US8347005B2 (en) * 2007-07-31 2013-01-01 Hewlett-Packard Development Company, L.P. Memory controller with multi-protocol interface
US8230145B2 (en) * 2007-07-31 2012-07-24 Hewlett-Packard Development Company, L.P. Memory expansion blade for multiple architectures
US7861053B2 (en) * 2007-09-28 2010-12-28 Intel Corporation Supporting un-buffered memory modules on a platform configured for registered memory modules
US9145723B2 (en) 2011-07-14 2015-09-29 Won-Door Corporation Movable partition systems and header structures and components thereof, and related methods of installation
TWI508099B (zh) * 2013-01-28 2015-11-11 Phison Electronics Corp 工作時脈切換方法、記憶體控制器與記憶體儲存裝置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4958273A (en) * 1987-08-26 1990-09-18 International Business Machines Corporation Multiprocessor system architecture with high availability
US5319591A (en) * 1991-12-26 1994-06-07 Oki Electric Industry Co., Ltd. Memory module
US5418921A (en) * 1992-05-05 1995-05-23 International Business Machines Corporation Method and means for fast writing data to LRU cached based DASD arrays under diverse fault tolerant modes
JP2710195B2 (ja) * 1992-12-15 1998-02-10 インターナショナル・ビジネス・マシーンズ・コーポレイション 記憶装置コントローラ
US5771367A (en) * 1992-12-17 1998-06-23 International Business Machines Corporation Storage controller and method for improved failure recovery using cross-coupled cache memories and nonvolatile stores
DE19819570C2 (de) * 1998-04-30 2000-06-15 Siemens Ag Anordnung zum Testen mehrerer Speicherchips auf einem Wafer
JP2000207272A (ja) * 1999-01-20 2000-07-28 Canon Inc メモリ制御装置およびメモリ制御方法およびコンピュ―タが読み出し可能なプログラムを格納した記憶媒体
JP2002007200A (ja) * 2000-06-16 2002-01-11 Nec Corp メモリ制御装置及び動作切替方法並びにインターフェース装置、半導体集積チップ、記録媒体
JP3761544B2 (ja) * 2003-06-25 2006-03-29 インターナショナル・ビジネス・マシーンズ・コーポレーション 設定装置、情報処理装置、設定方法、プログラム、及び記録媒体
JP4653960B2 (ja) * 2003-08-07 2011-03-16 ルネサスエレクトロニクス株式会社 メモリカードおよび不揮発性メモリ混載マイコン
JP2005234935A (ja) * 2004-02-20 2005-09-02 Renesas Technology Corp 情報記憶装置
JP2005293013A (ja) * 2004-03-31 2005-10-20 Canon Inc メモリ制御装置
JP2006091940A (ja) * 2004-09-21 2006-04-06 Matsushita Electric Ind Co Ltd メモリ制御装置
KR100564635B1 (ko) * 2004-10-25 2006-03-28 삼성전자주식회사 메모리 모듈 내에서의 인터페이스 타이밍을 제어하는메모리 시스템 및 그 방법
US7716411B2 (en) * 2006-06-07 2010-05-11 Microsoft Corporation Hybrid memory device with single interface

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107092340A (zh) * 2017-03-13 2017-08-25 联想(北京)有限公司 一种功耗控制方法及电子设备
CN107092340B (zh) * 2017-03-13 2020-11-20 联想(北京)有限公司 一种功耗控制方法及电子设备
CN113223566A (zh) * 2021-05-21 2021-08-06 长江先进存储产业创新中心有限责任公司 存储器的控制系统及其控制方法

Also Published As

Publication number Publication date
CN101140793B (zh) 2010-06-23
JP5336715B2 (ja) 2013-11-06
US20080065786A1 (en) 2008-03-13
US7516293B2 (en) 2009-04-07
JP2008065819A (ja) 2008-03-21

Similar Documents

Publication Publication Date Title
CN101140793B (zh) 计算系统、存储器单元以及向计算基础设施提供存储器的方法
US6237103B1 (en) Power sequencing in a data processing system
CN108959146A (zh) 数据存储系统
CN111258667A (zh) 一种服务器的自适应配置方法、装置、设备及存储介质
US10146265B1 (en) Main board slot power control circuit
US6212587B1 (en) Device proxy agent for hiding computing devices on a computer bus
US8131917B2 (en) Storing a driver for controlling a memory
US6535465B1 (en) Integrated-disk drive having an intelligent electronic circuit mounted as part of the disk
CN102725749B (zh) 枚举输入输出设备的方法和设备
CN104991874A (zh) 一种基于scst的多控制器存储设备alua配置方法
CN102393838B (zh) 数据处理方法及装置、pci-e总线系统、服务器
CN110187872A (zh) 一种bios开发方法、系统及电子设备和存储介质
CN106686457A (zh) 智能电视的升级方法及装置
CN114020681B (zh) 逻辑盘符的分配方法、装置、系统、电子设备及存储介质
CN106919407A (zh) 电脑内嵌产品资料同步更新的方法
US20080065789A1 (en) Multi-purpose IO system
US20190138236A1 (en) System and Method to Reserve Persistent Memory Space in an NVDIMM for NVDIMM Namespace Support
US20030046507A1 (en) Memory controllers having pins with selectable functionality
US20050086637A1 (en) Method and apparatus for providing connection information of functional components within a computer system
CN114911716A (zh) 一种动态的、离散的、碎片化的嵌入式系统nand flash使用方法
CN111027104A (zh) 一种防止网卡标识数据丢失的方法、装置及主板
CN111709210A (zh) 一种生成元件清单的方法、装置、终端设备及存储介质
CN101135954B (zh) 一种实现硬盘初始化的方法、装置和系统
CN104123261A (zh) 一种电子设备及信息传送方法
CN109933409A (zh) Docker数据保存方法和系统、电子装置及计算机可读存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant