JP3977144B2 - 電源回路およびこの電源回路を有する携帯用電子機器 - Google Patents
電源回路およびこの電源回路を有する携帯用電子機器 Download PDFInfo
- Publication number
- JP3977144B2 JP3977144B2 JP2002152010A JP2002152010A JP3977144B2 JP 3977144 B2 JP3977144 B2 JP 3977144B2 JP 2002152010 A JP2002152010 A JP 2002152010A JP 2002152010 A JP2002152010 A JP 2002152010A JP 3977144 B2 JP3977144 B2 JP 3977144B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- mos transistor
- power supply
- output terminal
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stand-By Power Supply Arrangements (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Electronic Switches (AREA)
Description
【発明の属する技術分野】
この発明は、電源回路およびこの電源回路を有する携帯用電子機器に関し、詳しくは、IC回路の外部に電力用コンデンサが外付けされて電力を供給するIC化された電源回路において、その出力段回路の占有面積を低減でき、出力端子に負荷と並列に接続されたコンデンサからの電流の逆流を容易に阻止でき、IC化に適した電源回路に関する。
【0002】
【従来の技術】
従来、PHS、携帯電話等の携帯型電話機、その他の携帯用電子機器などにおいては、装置の電源が遮断された状態でもバックアップ電池により動作が必要な内部回路に電力が供給されている。
そのような回路として、例えば、正しい時刻を表示するために時間計測をする時計機構やSRAM等のデータ保持、受信待機回路などがある。
特に、携帯用電子機器にあっては、通常、装置の電源が投入されたときに電池駆動(メイン電池)により装置が動作するが、このときメイン電池からバックアップ電池への充電が行われる。そして、装置の電源が遮断されたときにはバックアップ電池から遮断状態において必要とされる各回路に電力が供給される。
【0003】
このような電源回路では、バックアップ電池側からメイン電池が接続された電源回路への電流の逆流が問題となる。この問題を解決するために、バックアップ電池から電源回路への電流の逆流を防止する電源回路が出願人により特開2002−10525号「電源回路およびバックアップ電池を有する携帯用電子機器」として出願されている。
この出願の発明は、メイン電源の電圧を昇圧して安定化を図る電源回路とバックアップ電池との間にMOSトランジスタのスイッチ回路を設けて、このMOSトランジスタを電源遮断時にOFFするとともに、そのバックゲートをこのMOSトランジスタのソースあるいはドレイン側のいずれかに接続して、これと同時に形成された寄生ダイオードを逆バイアスすることで、バックアップ電池から寄生ダイオードを通して電源ラインへと流れるリーク電流を阻止するものである。
そのために、この電源回路では、スイッチ回路のMOSトランジスタとこれのバックゲートをソースとドレインのいずれかに選択的に接続する制御回路を設けている。例えば、スイッチ回路がPMOSトランジスタのときには電源ON時にバックゲートをソースに接続してこのMOSトランジスタをONにし、電源OFF時にこのPMOSトランジスタをOFFするとともにそのバックゲートをドレインに接続してPMOSトランジスタとともに形成される寄生ダイオードを逆バイアスにしている。
【0004】
【発明が解決しようとする課題】
このような電源切換回路にあっては、バックアップ電池とスイッチ回路のMOSトランジスタとの間にダイオード切換回路が設けられる。さらにバックアップ電池の電力で制御回路が動作するようにダイオード等の切換回路が必要になる。そのため、切換回路による電力損失が多くなり、かつ、多少回路規模も大きくなる欠点がある。
その上、電池が外される電池交換時あるいは電池が外れたときなどの電源瞬断時には、機器に内蔵されたMPUの動作や動作中にメモリに記憶されたデータが補償されない問題がある。それは、バックアップ電池の電圧が通常の動作状態の電源電圧よりも低い値となっているからである。また、前記のバックアップ電池からの逆流防止回路では、逆流防止のためにスイッチ回路を電源回路とバックアップ電池との間に設けなければならず、その分、回路規模が大きくならざるを得ない。
ところで、携帯型機器等では、数十MHz〜数百MHzオーダの高周波クロックで動作する関係から、また、高周波特性の改善のために電源回路の出力端子には、高周波バイパスのコンデンサがグランドGNDとの間に外付けされている。さらに、3端子レギュレータ等のIC化された電源回路では、電力用コンデンサが3端子レギュレータICの出力端子に外付けされるケースも多い。
このような回路では、電池交換時あるいは電池が外れたときなどに、出力端子に接続されるコンデンサ、特に、電力用コンデンサの電力を利用して、前記のバックアップ電池では補償できない動作電圧の範囲において、機器に内蔵されたMPUの動作を終わらせたり、メモリに記憶されたデータを退避する動作を行う。そのため、電池交換時あるいは電池が外れたときなどの電源OFF時にこのコンデンサに蓄えられた電荷の電力供給ライン以外への電流リークが問題になる。
【0005】
このようなことから特開平10−341141号に示される技術では、電源回路の出力段MOSトランジスタに直列にスイッチ回路(MOSトランジスタ)を設けて、電源OFF時に電流の逆流防止をしている。しかし、これらMOSトランジスタは、電流容量が大きいためにIC化した場合にこれら2つのMOSトランジスタを設けることによりその占有面積が増加する問題点がある。
また、携帯型電子機器では、高機能化、表示装置のカラー表示化、高精細化などにより回路の消費電力が増加する傾向にある。そのため、その消費電力の低減の要請は強い。電池交換時あるいは電池が外れたときに限らず、前記のコンデンサの電源OFF時の電荷リークは、電源ON時に充電を伴うので、消費電力の増加につながる。
この発明の目的は、このような従来技術の問題点を解決するものであって、電源回路の出力段回路の占有面積を低減でき、出力端子に負荷と並列に接続されたコンデンサからの電流の逆流を阻止でき、IC化に適した電源回路を提供することにある。
この発明の他の目的は、電源回路の出力段回路の占有面積を低減でき、出力端子に負荷と並列に接続されたコンデンサからの電流の逆流を阻止でき、IC化に適した電源回路を有する携帯用電子機器を提供することにある。
【0006】
【課題を解決するための手段】
このような目的を達成するためのこの発明の電源回路および携帯型携帯用電子機器の特徴は、出力端子に対して負荷と並列に接続されたコンデンサと、出力端子に発生する電圧を安定化するために所定の制御信号を発生する制御信号発生回路と制御信号を受けて電池から受けた電力の電圧を降下させて出力端子に所定の出力電圧の電力を出力する第1のMOSトランジスタとを有する電源回路において、
第1のMOSトランジスタのバックゲートとソースとの間に挿入された第2のMOSトランジスタと、バックゲートとドレインとの間に挿入された第3のMOSトランジスタと、電池から受けた電力の電圧と出力端子の電圧とを比較して電力の電圧が出力端子の電圧よりも低いときには、バックゲートを介して第1のMOSトランジスタにおける寄生ダイオードを逆バイアスするようにバックゲートをソースおよびドレインのいずれか一方に接続し、電力の電圧が出力端子の電圧と等しいか、これよりも高いときには、バックゲートをソースおよびドレインのいずれか他方に接続するように第2および第3のMOSトランジスタをON/OFFする制御回路とを備えていて、
制御回路がインバータを有し、このインバータが電池が装着されたときに第1のMOSトランジスタの寄生ダイオードを介してバックゲートから電力供給を受けて動作してこの寄生ダイオードに並列に接続された第2のMOSトランジスタをONにすることで第1のMOSトランジスタのバックゲートとソースとを接続して第1のMOSトランジスタを起動できる状態にしかつインバータの入力側の信号で第3のMOSトランジスタをOFFにするものである。
【0007】
【発明の実施の形態】
このように、この発明にあっては、前記の制御回路により第2および第3のMOSトランジスタをON/OFF制御して、直流電源側の電力の電圧と出力端子の電圧とを比較して直流電源側の電圧が出力端子の電圧よりも低いときには、第1のMOSトランジスタのバックゲートを介して第1のトランジスタにおける寄生ダイオードを逆バイアスしてコンデンサの電荷が直流電源側のラインへ流れることを阻止するように第1のMOSトランジスタのバックゲートをそのソースおよびそのドレインのいずれか一方に接続する。
一方、直流電源側の電圧が出力端子の電圧と等しいか、これよりも高いときには、第1のMOSトランジスタのバックゲートをそのソースおよびそのドレインのいずれか他方に接続することで第1のトランジスタが直流電源側のラインからの電力の電圧を降下させる動作をさせる。
このような制御では、第2および第3のMOSトランジスタのゲート電圧によりこれらトランジスタをON/OFF制御するので、その駆動電流は微小で済み、消費電力は極めて僅かである。しかも、従来のように電源回路の出力段MOSトランジスタに直列にスイッチ回路(MOSトランジスタ)を設ける必要はなく、回路規模を増加させないでコンデンサの電荷による電流の直流電源側のラインへの電流の逆流を阻止することができる。
その結果、電源回路の出力段回路の占有面積を低減でき、出力端子に負荷と並列に接続されたコンデンサからの電流の逆流を阻止できる、IC化に適した電源回路を容易に実現できる。
【0008】
【実施例】
図1は、この発明の電源回路を適用した一実施例のブロック図、図2は、この発明の他の実施例のブロック図である。なお、各図において、同一の構成要素は同一の符号で示す。
図1において、10は、安定化電源回路であり、1は、その出力電圧を制御する制御信号を発生する差動増幅回路であり、2は、切換スイッチ回路、3は、切換制御回路である。6は、安定化された定電圧Voを発生する出力端子であり、トランジスタQ1は、安定化電源回路10の出力段のPチャネルMOS(P−MOS)トランジスタである。
【0009】
出力端子6には、電力用のコンデンサCが負荷9に並列になるように出力端子6とグランドGNDとの間に外付けされている。電源ライン+Vccは、電池7の正極側に端子8を介して接続されている。また、出力端子6とグランドGNDとの間に抵抗R1,R2の直列抵抗回路5が挿入されている。この直列抵抗回路5は、出力端子6の出力電圧Voの検出信号を抵抗R1,R2の分圧電圧Vsとして発生して差動増幅回路1の(+)入力端子に加える。
4は、差動増幅回路1の(−)入力端子に加えられる基準電圧Vrを発生する基準電圧発生回路である。9は、出力端子6に接続されて電力供給される、MPU、メモリ、その他の各種回路としての負荷である。
【0010】
ここで、差動増幅回路1は、電源ライン+Vccからの電力で動作する。そして、抵抗R2の端子電圧Vsが差動増幅回路1の(+)入力端子に帰還され、抵抗R2に発生する端子電圧が基準電圧Vrに一致するように差動増幅回路1が動作して出力端子6に安定化された定電圧Voが発生する。
この定電圧Voは、
Vo=(r1+r2)・Vr/r2
となる。ただし、r1は抵抗R1の抵抗値、r2は抵抗R2の抵抗値である。
【0011】
切換スイッチ回路2は、トランジスタQ1のバックゲートのバイアス回路であって、P−MOSトランジスタQ2,Q3とからなり、トランジスタQ2のドレインがトランジスタQ1のソースに接続され、そのソースがトランジスタQ1のバックゲートに接続されている。また、トランジスタQ3は、そのドレインがトランジスタQ1のドレインに接続され、そのソースがトランジスタQ1のバックゲートに接続されている。そこで、このトランジスタQ2は、この電源回路10の起動時の初期状態には、トランジスタQ2のドレイン−ソース間に順方向に寄生する寄生ダイオード(ボディダイオード)を介して切換制御回路3のインバータ3bに電力を供給してインバータ3bを動作させる。トランジスタQ3のドレイン−ソース間に順方向に寄生する寄生ダイオード(ボディダイオード)は、このインバータ3bに電力を供給する前記の電流に対しては逆方向に入るので、この電流は出力側に流れ出さない。
切換制御回路3は、出力端子6から電力供給を受けて動作するコンパレータ3aと、抵抗rとトランジスタQ1のバックゲートとを介して電力供給を受けるインバータ3bとからなる。コンパレータ3aの(−)入力端子は出力端子6に接続され、(+)入力端子は電源ライン+Vccに接続されている。そして、コンパレータ3aの出力端子は、トランジスタQ3のゲートに接続され、この出力でこのトランジスタが駆動される。さらに、コンパレータ3aの出力は、インバータ3bに入力され、これを介してトランジスタQ2のゲートに供給される。なお、ここでのインバータ3bは、初期状態で“L”の出力を発生する。
切換制御回路3は、トランジスタQ2,Q3を制御してこれらトランジスタをON/OFFしてトランジスタQ1のバックゲートをソースあるいはドレインに接続する制御回路であるので、単にゲート制御電圧を発生させればよい。これら回路は、実質的にデジタル動作となるので、これら回路の動作電流は、数百nAのオーダで済む。そのため、回路規模も小さく、消費電力も極めて少ない。
【0012】
このような構成の安定化電源回路10にあっては、電池交換時あるいは電池が外れたときなどの電源瞬断時には、電源ライン+Vccに電池7からの電圧が加わらなくなり、出力端子6の電圧が電源ライン+Vccの電圧よりも高くなる。そこで、出力端子6側から電力供給を受けてコンパレータ3aが動作して、その出力電圧がLOWレベル(以下“L”)となり、トランジスタQ3のゲートには“L”が加わり、このときトランジスタQ3がONになる。トランジスタQ3がONになるとインバータ3bに電力が供給されてこれが動作して、トランジスタQ2のゲートにはインバータ3bを介してHighレベル(以下“H”)の電圧が加わる。そこで、トランジスタQ2がOFFになる。
これにより、トランジスタQ1のバックゲートは、トランジスタQ3を介してドレイン側に接続され、トランジスタQ1のバックゲートには、コンデンサCの電圧が印加される。そこで、PチャネルのN型サブストレート(あるいはNウエル層)のバックゲート電圧によりN型サブストレート(あるいはNウエル層)とP層のソース側との間に形成される寄生ダイオードが逆バイアスされ、コンデンサCの電荷による電流が電源ライン+Vcc側へリークすることが阻止される。
その結果、この電源ライン+Vccに接続される回路にコンデンサCの電荷によるリーク電流が流れないで済む。なお、出力電圧を検出するための直列抵抗回路5には電流が流れるが、通常、これらは高抵抗に設定されているので、その電流は微小である。
【0013】
一方、電池7が装填されたときあるいは装填されているときには、電池7の正極側が端子8を介して電源ライン+Vccに接続されているので、差動増幅回路1が動作する。そして、トランジスタQ2のボディダイオードを介してインバータ3bに電力が供給され、インバータ3bが動作する。インバータ3bは、初期状態のときは“L”を発生する。この初期状態ではコンパレータ3aはまだ動作していない。インバータ3bが初期状態で“L”の出力を発生するので、トランジスタQ2のゲートにはインバータ3bを介して“L”の電圧が加わる。
これにより、トランジスタQ2はONになり、トランジスタQ1のバックゲートは、トランジスタQ2を介してソース側に接続され、出力端子6には、所定の出力電圧が発生する。その結果、コンパレータ3aが動作する。このときには、電源ライン+Vccの電圧は、出力端子6の電圧よりも高くなっているので、コンパレータ3aの出力電圧が“H”となり、インバータ3bは、この入力“H”を受けて初期状態の出力“L”を維持する。“H”のコンパレータ3aの出力は、さらにトランジスタQ3のゲートに加わり、このトランジスタをOFFさせる。
その結果、トランジスタQ1のバックゲートは、トランジスタQ2を介してソース側に接続された状態で通常の動作状態に設定され、トランジスタQ1は、前記した電圧安定化の制御動作に入ることができる。
【0014】
ところで、この実施例では、切換制御回路3のインバータ3bは、出力段MOSトランジスタQ1のバックゲートを介して電力供給を受けて動作するようになっている。一方、コンパレータ3aは、出力端子6からの電力で動作する。これは、コンパレータ3aを高速に動作させて、トランジスタQ3をONさせるためである。これによりトランジスタQ1の寄生ダイオードを逆バイアスしてリーク電流を即座に阻止する。
また、インバータ3bの電力供給をONしたトランジスタQ3から供給するようにしているのは、電源が瞬断したときに、切換制御回路3の動作電流がたとえ数百nA程度であるといえども、コンデンサCから瞬時に過渡電流が流れるため、それを抑えるためである。
コンパレータ3aは、電池7が装填されているときには出力端子6の電圧Voで動作するので、その分、電池7による電圧よりも低い電圧で動作させることができる。これらによりコンパレータ3aの定常状態の消費電力を低く抑えることができる。
なお、コンパレータ3aは、電池7が装填されているときには、電源ライン+Vccからの電力で動作するようにしてもよい。それは、電源ライン+Vccから順方向のダイオードを介してコンパレータ3aに電力供給するようにすればよい。このようにする場合には、多少電力消費は増加する。
【0015】
図2の安定化電源回路10aは、出力電圧Voを検出する抵抗分圧の直列抵抗回路5を定電流源5aに置き換えたものである。また、この定電流源5aの下流にはNチャネルMOSトランジスタQ4のスイッチ回路が設けられていて、そのゲートがコンパレータ3aの出力に接続されている。これにより電池交換時あるいは電池が外れたときなどの電源瞬断時には、コンパレータ3aの“L”出力によりトランジスタQ4がOFFになり、定電流源5aに流れる電流が阻止される。また、電池7が装填されているときには、コンパレータ3aの“H”出力によりトランジスタQ4がONして定電流源5aを動作させることができる。
このようなトランジスタQ4のスイッチ回路は、図1の実施例の直列抵抗回路5の抵抗R2の下流に設けられていてもよい。
その他の構成は、図1に対応しているので、その動作の詳細は割愛する。
【0016】
以上説明してきたが、実施例の切換制御回路3のインバータ3bは、出力段MOSトランジスタQ2のボディダイオードを介して電力供給を受けて動作するようにしているが、通常のダイオード,高抵抗等により電源ライン+Vcc側から電力が供給されるように接続されていてもよい。
実施例では、出力段トランジスタQ1は、P−MOSトランジスタを用いているが、これは、N−MOSトランジスタであってもよいことはもちろんである。この場合には、トランジスタQ2,Q3もN−MOSトランジスタとしてもよい。
【0017】
【発明の効果】
以上説明してきたように、この発明にあっては、第2および第3のMOSトランジスタのゲート電圧によりこれらトランジスタをON/OFF制御するので、その駆動電流は微小で済み、消費電力は極めて僅かである。しかも、従来のように電源回路の出力段MOSトランジスタに直列にスイッチ回路(MOSトランジスタ)を設ける必要はなく、回路規模を増加させないでコンデンサの電荷による電流の直流電源側のラインへの電流の逆流を阻止することができる。
その結果、電源回路の出力段回路の占有面積を低減でき、出力端子に負荷と並列に接続されたコンデンサからの電流の逆流を阻止できる、IC化に適した電源回路を容易に実現できる。
【図面の簡単な説明】
【図1】図1は、この発明の電源回路を適用した一実施例のブロック図である。
【図2】図2は、この発明の電源回路を適用した他の実施例のブロック図である。
【符号の説明】
1…差動増幅回路、2…切換スイッチ回路、
3…切換制御回路、4…基準電圧発生回路、
5…直列抵抗回路、6…出力端子、
7…電池、8…端子、9…負荷、
10…安定化電源回路、
Q1〜Q3…P−MOSトランジスタ、
R1,R2…抵抗。
Claims (5)
- 出力端子に対して負荷と並列に接続されたコンデンサと、前記出力端子に発生する電圧を安定化するために所定の制御信号を発生する制御信号発生回路と前記制御信号を受けて電池から受けた電力の電圧を降下させて前記出力端子に所定の出力電圧の電力を出力する第1のMOSトランジスタとを有する電源回路において、
前記第1のMOSトランジスタのバックゲートとソースとの間に挿入された第2のMOSトランジスタと、
前記バックゲートとドレインとの間に挿入された第3のMOSトランジスタと、
前記電池から受けた電力の電圧と前記出力端子の電圧とを比較して前記電力の電圧が前記出力端子の電圧よりも低いときには、前記バックゲートを介して前記第1のMOSトランジスタにおける寄生ダイオードを逆バイアスするように前記バックゲートを前記ソースおよびドレインのいずれか一方に接続し、前記電力の電圧が前記出力端子の電圧と等しいか、これよりも高いときには、前記バックゲートを前記ソースおよびドレインのいずれか他方に接続するように前記第2および第3のMOSトランジスタをON/OFFする制御回路とを備え、
前記制御回路は、インバータを有し、前記インバータは、前記電池が装着されたときに前記第1のMOSトランジスタの寄生ダイオードと前記バックゲートを介して電力供給を受けて動作してこの寄生ダイオードに並列に接続された前記第2のMOSトランジスタをその出力側の信号でONにすることで前記第1のMOSトランジスタのバックゲートとソースとを接続して前記第1のMOSトランジスタを起動できる状態にしかつ前記インバータの入力側の信号で第3のMOSトランジスタをOFFにする電源回路。 - 前記制御回路は、コンパレータを有し、前記コンパレータは、前記電力の電圧と前記出力端子の電圧とを比較するものであり、前記インバータは、前記コンパレータの出力を受けて前記第2および第3のMOSトランジスタのいずれか一方のゲートを駆動するものであり、前記コンパレータは、前記第2および第3のMOSトランジスタのいずれか他方のゲートを駆動する請求項1記載の電源回路。
- 前記第1,第2および第3のトランジスタは、PチャネルMOSトランジスタであり、前記第2および第3のトランジスタのソースは、前記バックゲートに接続され、前記コンパレータは、前記出力端子を介して電力供給を受けて動作する請求項2記載の電源回路。
- 出力端子に対して負荷と並列に接続されたコンデンサと、前記出力端子に発生する電圧を安定化するために所定の制御信号を発生する制御信号発生回路と前記制御信号を受けて電池側から電力供給を受ける電源供給ラインの電圧を降下させて前記出力端子に所定の出力電圧の電力を出力する第1のMOSトランジスタとを有する電源回路を備える携帯用電子機器において、
前記第1のMOSトランジスタのバックゲートとソースとの間に挿入された第2のMOSトランジスタと、
前記バックゲートとドレインとの間に挿入された第3のMOSトランジスタと、
前記電池から受けた電力の電圧と前記出力端子の電圧とを比較して前記電力の電圧が前記出力端子の電圧よりも低いときには、前記バックゲートを介して前記第1のMOSトランジスタにおける寄生ダイオードを逆バイアスするように前記バックゲートを前記ソースおよびドレインのいずれか一方に接続し、前記電力の電圧が前記出力端子の電圧と等しいか、これよりも高いときには、前記バックゲートを前記ソースおよびドレインのいずれか他方に接続するように前記第2および第3のMOSトランジスタをON/OFFする制御回路とを備える電源回路を有し、
前記制御回路は、インバータを有し、前記インバータは、前記電池が装着されたときに前記第1のMOSトランジスタの寄生ダイオードと前記バックゲートを介して電力供給を受けて動作してこの寄生ダイオードに並列に接続された前記第2のMOSトランジスタをその出力側の信号でONにすることで前記第1のMOSトランジスタのバックゲートとソースとを接続して前記第1のMOSトランジスタを起動できる状態にしかつ前記インバータの入力側の信号で第3のMOSトランジスタをOFFにする携帯用電子機器。 - 前記制御回路は、コンパレータを有し、前記コンパレータは、前記電源供給ラインの電圧と前記出力端子の電圧とを比較するものであり、前記インバータは、前記コンパレータの出力を受けて前記第2および第3のMOSトランジスタのいずれか一方のゲートを駆動するものであり、前記コンパレータは、前記第2および第3のMOSトランジスタのいずれか他方のゲートを駆動する請求項4記載の携帯用電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002152010A JP3977144B2 (ja) | 2002-05-27 | 2002-05-27 | 電源回路およびこの電源回路を有する携帯用電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002152010A JP3977144B2 (ja) | 2002-05-27 | 2002-05-27 | 電源回路およびこの電源回路を有する携帯用電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003347913A JP2003347913A (ja) | 2003-12-05 |
JP3977144B2 true JP3977144B2 (ja) | 2007-09-19 |
Family
ID=29769439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002152010A Expired - Fee Related JP3977144B2 (ja) | 2002-05-27 | 2002-05-27 | 電源回路およびこの電源回路を有する携帯用電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3977144B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108879942A (zh) * | 2018-07-26 | 2018-11-23 | 青岛海信电器股份有限公司 | 电源切换电路 |
CN109842108A (zh) * | 2019-02-25 | 2019-06-04 | 西安微电子技术研究所 | 一种多路大电流电源并网防反灌配电装置 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006108568A (ja) * | 2004-10-08 | 2006-04-20 | Sanyo Electric Co Ltd | スイッチング素子およびそれを用いた保護回路 |
JP4521598B2 (ja) * | 2004-10-13 | 2010-08-11 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置、非接触電子装置並びに携帯情報端末 |
JP4587804B2 (ja) * | 2004-12-22 | 2010-11-24 | 株式会社リコー | ボルテージレギュレータ回路 |
JP4591110B2 (ja) * | 2005-02-18 | 2010-12-01 | ミツミ電機株式会社 | 電源装置及び電源制御方法 |
JP4657789B2 (ja) | 2005-04-21 | 2011-03-23 | ローム株式会社 | 昇圧型スイッチング電源装置及びこれを備えた電子機器 |
JP4522384B2 (ja) * | 2005-08-01 | 2010-08-11 | 三洋電機株式会社 | 保護回路を有する組電池 |
JP4728741B2 (ja) * | 2005-08-23 | 2011-07-20 | フリースケール セミコンダクター インコーポレイテッド | ディスチャージ装置及び直流電源システム |
JP4890126B2 (ja) * | 2006-07-13 | 2012-03-07 | 株式会社リコー | ボルテージレギュレータ |
JP2008141830A (ja) * | 2006-11-30 | 2008-06-19 | Sanyo Electric Co Ltd | 充電制御回路 |
JP5133579B2 (ja) * | 2007-02-28 | 2013-01-30 | ローム株式会社 | 昇圧型スイッチング電源装置及びこれを備えた電子機器 |
JP5443749B2 (ja) * | 2007-12-26 | 2014-03-19 | ローム株式会社 | 昇圧型スイッチングレギュレータおよびその制御回路 |
JP2009219176A (ja) * | 2008-03-07 | 2009-09-24 | Ricoh Co Ltd | 電子回路のバックアップ電源回路 |
JP5115346B2 (ja) * | 2008-06-11 | 2013-01-09 | ミツミ電機株式会社 | 電源制御用半導体集積回路 |
JP5338387B2 (ja) * | 2009-03-05 | 2013-11-13 | ミツミ電機株式会社 | 電源切換え装置 |
ATE533231T1 (de) * | 2009-09-03 | 2011-11-15 | Austriamicrosystems Ag | Koppelkreis, treiberschaltung und verfahren zur steuerung eines koppelkreises |
KR101625935B1 (ko) * | 2010-01-05 | 2016-05-31 | 삼성전자주식회사 | 차지 펌프 회로와 이를 포함하는 장치들 |
JP2013025695A (ja) * | 2011-07-25 | 2013-02-04 | Asahi Kasei Electronics Co Ltd | Dc−dcコンバータ |
JP5674687B2 (ja) | 2012-01-17 | 2015-02-25 | 株式会社東芝 | スイッチ回路、および電力供給装置 |
CN106953402B (zh) * | 2017-03-31 | 2023-03-31 | 杭州电子科技大学 | 基于超级电容续航的磁粉制动器驱动与欠压保护电路 |
CN107910849B (zh) * | 2017-12-12 | 2024-05-03 | 深圳市菲菱科思通信技术股份有限公司 | 过压、反接及掉电保护电路 |
JP6971941B2 (ja) * | 2018-09-07 | 2021-11-24 | 株式会社東芝 | 半導体装置 |
CN110556914B (zh) * | 2019-09-21 | 2024-04-02 | 温岭爱特制冷设备有限公司 | 一种真空泵的电源控制系统 |
CN111682869B (zh) * | 2020-07-03 | 2024-02-09 | 上海艾为电子技术股份有限公司 | 一种防倒灌电流的负载开关及电子设备 |
CN112271343B (zh) * | 2020-09-17 | 2022-03-29 | 武汉光庭科技有限公司 | 一种tbox中备用电池的省电模块及方法 |
US11625057B2 (en) * | 2021-03-04 | 2023-04-11 | United Semiconductor Japan Co., Ltd. | Voltage regulator providing quick response to load change |
-
2002
- 2002-05-27 JP JP2002152010A patent/JP3977144B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108879942A (zh) * | 2018-07-26 | 2018-11-23 | 青岛海信电器股份有限公司 | 电源切换电路 |
CN109842108A (zh) * | 2019-02-25 | 2019-06-04 | 西安微电子技术研究所 | 一种多路大电流电源并网防反灌配电装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2003347913A (ja) | 2003-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3977144B2 (ja) | 電源回路およびこの電源回路を有する携帯用電子機器 | |
US8416633B2 (en) | SRAM leakage reduction circuit | |
US7598807B2 (en) | Differential amplifier circuit, voltage regulator using the differential amplifier circuit, and method for controlling the differential amplifier circuit | |
US6667603B2 (en) | Semiconductor integrated circuit with different operational current modes | |
US8866341B2 (en) | Voltage regulator | |
US20050200400A1 (en) | Semiconductor integrated circuit with reduced current consumption | |
US7005881B2 (en) | Current sensing for power MOSFET operable in linear and saturated regions | |
US6661260B2 (en) | Output circuit of semiconductor circuit with power consumption reduced | |
US6806692B2 (en) | Voltage down converter | |
CN110726938A (zh) | 电流感测系统及其实现方法和集成电路 | |
US7151419B2 (en) | Oscillation-stop detection circuit, oscillation-stop detection system, electronic device, and oscillation-stop detection method | |
JP2006228027A (ja) | 電源装置及び電源制御方法 | |
US7843183B2 (en) | Real time clock (RTC) voltage regulator and method of regulating an RTC voltage | |
JP4017850B2 (ja) | 電源回路 | |
JP4499251B2 (ja) | 電源回路およびバックアップ電池を有する携帯用電子機器 | |
US20020014636A1 (en) | Semiconductor device | |
US7835216B2 (en) | Semiconductor memory apparatus having decreased leakage current | |
JP2001016084A (ja) | リセット回路 | |
US20090002061A1 (en) | Bias supply, start-up circuit, and start-up method for bias circuit | |
JPH0955470A (ja) | 半導体回路及び半導体回路装置 | |
JP3540872B2 (ja) | 起動回路 | |
JP3153020B2 (ja) | 半導体集積回路 | |
JP2005092401A (ja) | 電源回路 | |
JPH07234735A (ja) | 内部電源回路 | |
JP4412067B2 (ja) | 直流電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050425 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20061027 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070509 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070619 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070620 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |