JP2006108568A - スイッチング素子およびそれを用いた保護回路 - Google Patents
スイッチング素子およびそれを用いた保護回路 Download PDFInfo
- Publication number
- JP2006108568A JP2006108568A JP2004296472A JP2004296472A JP2006108568A JP 2006108568 A JP2006108568 A JP 2006108568A JP 2004296472 A JP2004296472 A JP 2004296472A JP 2004296472 A JP2004296472 A JP 2004296472A JP 2006108568 A JP2006108568 A JP 2006108568A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- mosfet
- switching
- terminal
- secondary battery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000003071 parasitic effect Effects 0.000 claims abstract description 39
- 238000007599 discharging Methods 0.000 claims description 7
- 230000002457 bidirectional effect Effects 0.000 abstract description 20
- 230000002265 prevention Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
- H02J7/0031—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
- Secondary Cells (AREA)
Abstract
【課題】従来の双方向スイッチング素子は、同一サイズの2つのスイッチング素子を用意することによって実現しているため、コストの低減、サイズの小型化ができないといった問題があった。
【解決手段】双方向に電流経路を形成する主となる第1スイッチング素子と、第1スイッチング素子がオフ時に、寄生ダイオードを切り替えて電流経路を形成する第2スイッチング素子、第3スイッチング素子を備えたスイッチング素子とする。第2、第3スイッチング素子は、第1スイッチング素子の電流経路の切り替えの期間のみ電流を流すため小さいチップサイズでよく、スイッチング素子の小型化または低オン抵抗化に寄与する。またスイッチング素子を保護回路に用いることで、保護回路のサイズの小型化が実現する。
【選択図】 図1
【解決手段】双方向に電流経路を形成する主となる第1スイッチング素子と、第1スイッチング素子がオフ時に、寄生ダイオードを切り替えて電流経路を形成する第2スイッチング素子、第3スイッチング素子を備えたスイッチング素子とする。第2、第3スイッチング素子は、第1スイッチング素子の電流経路の切り替えの期間のみ電流を流すため小さいチップサイズでよく、スイッチング素子の小型化または低オン抵抗化に寄与する。またスイッチング素子を保護回路に用いることで、保護回路のサイズの小型化が実現する。
【選択図】 図1
Description
本発明は、スイッチング素子およびそれを用いた保護回路に係り、双方向の電流経路の切り替えが可能で且つ占有面積を低減したスイッチング素子およびそれを用いた保護回路に関する。
スイッチング素子として、オンオフの切り替えを行うのみでなく、例えば二次電池の保護回路に採用されるスイッチング素子の如く、電流経路の方向(電流が流れる方向)を切り替える素子についても開発が進んでいる。
図5に従来の双方向スイッチング素子の例として二次電池用保護回路の回路図を示す。
双方向スイッチング素子86は、過放電阻止スイッチング素子82と過充電阻止スイッチング素子83を直列に接続したものであり、制御回路84によってオンオフ制御を行う。
制御回路84は、電池電圧を検出し、検出した電圧が最高設定電圧よりも高いときに過充電阻止スイッチング素子83をオフに切り替え、二次電池1の過充電を阻止する。また、検出した電圧が最低設定電圧よりも低いときに過放電阻止スイッチング素子82をオフに切り替え、二次電池1の過放電を阻止する。
過放電阻止スイッチング素子82と過充電阻止スイッチング素子83は、オン状態における内部抵抗が小さく、電力損失と電圧降下を小さくできるMOSFETで構成されている。MOSFETは寄生ダイオードを有するため、MOSFETを逆向きに流れる電流をオン状態に保持する。
そのため、例えば電池電圧が最高設定電圧より高くなり、過充電阻止スイッチング素子83のMOSFETがオフになった場合でも、二次電池1の放電は可能である。
反対に、電池電圧が最低設定電圧よりも低くなり、過放電阻止スイッチング素子82のMOSFETがオフになった場合でも、二次電池1の充電は可能である。
図5に示す二次電池1の保護回路85は上記の動作をして二次電池1の過充電および過放電を阻止する(例えば特許文献1参照)。
特開平10−12282号公報(第7項、第1図)
上記のごとく従来の技術では、一方を過充電を阻止するための過充電阻止スイッチング素子83とし、他方を過放電を阻止するための過放電阻止スイッチング素子82として双方向スイッチング素子86を実現している。そしてこれらは同サイズの2つのスイッチング素子(MOSFET)を直列接続したものであり、サイズの小型化を阻み、また製造コストの低減が進まないなどの問題があった。
本発明はかかる課題に鑑みて成されたものであり、第1に、制御端子と2つの端子をそれぞれ有する第1、第2、第3スイッチング素子を具備し、前記第2スイッチング素子は、一方の端子を前記第1スイッチング素子の一方の端子に接続し、他方の端子を該第2スイッチング素子および前記第1スイッチング素子のそれぞれのバックゲートに接続し、前記第3スイッチング素子は、一方の端子を前記第1スイッチング素子の他方の端子に接続し、他方の端子を該第3スイッチング素子および前記第1スイッチング素子のそれぞれのバックゲートに接続したことを特徴とするものである。
また、前記第1、第2、第3スイッチング素子に接続するANDゲート回路を備え、該ANDゲート回路の入力端子をそれぞれ前記第2および第3スイッチング素子の前記制御端子に接続し、前記ANDゲート回路の出力端子を前記第1スイッチング素子の前記制御端子に接続することを特徴とするものである。
また、前記第1スイッチング素子のオフ時に前記第2スイッチング素子または第3スイッチング素子の一方をオフし、前記第2スイッチング素子の前記一方の端子および前記第3スイッチング素子の前記一方の端子間に形成される電流経路の方向を切り替えることを特徴とするものである。
また、前記第1スイッチング素子は2つの寄生ダイオードを有し、前記第2および第3スイッチング素子はそれぞれ1つの寄生ダイオードを有し、前記第1スイッチング素子のオフ時に前記第2スイッチング素子または第3スイッチング素子の一方をオフし、前記第2および第3スイッチング素子の前記他方の端子間の電位差によって第1スイッチング素子の前記寄生ダイオードを切り替えることを特徴とするものである。
また、前記第2および第3スイッチング素子は、それぞれ前記第1スイッチング素子のチップサイズの1/2以下のサイズであることを特徴とするものである。
第2に、制御端子と2つの端子をそれぞれ有する第1、第2、第3スイッチング素子を具備し、前記第2スイッチング素子は、一方の端子を前記第1スイッチング素子の一方の端子に接続し、他方の端子を該第2スイッチング素子および前記第1スイッチング素子のそれぞれのバックゲートに接続し、前記第3スイッチング素子は、一方の端子を前記第1スイッチング素子の他方の端子に接続し、他方の端子を該第3スイッチング素子および前記第1スイッチング素子のそれぞれのバックゲートに接続したスイッチング素子と、前記スイッチング素子の制御を行う制御手段とを具備し、前記スイッチング素子を二次電池に直列に接続し、該二次電池の充電方向および放電方向の電流経路の切り替えを行うことにより解決するものである。
また、前記制御手段は、前記二次電池の電圧が最高設定電圧よりも高い場合は前記第1スイッチング素子をオフにし、前記第2スイッチング素子および前記第3スイッチング素子のいずれか一方をオフすることにより、放電を行うことを特徴とするものである。
また、前記制御手段は、前記二次電池の電圧が最低設定電圧よりも低い場合は前記第1スイッチング素子をオフにし、前記第2スイッチング素子および前記第3スイッチング素子のいずれか一方をオフすることにより、充電を行うことを特徴とするものである。
また、前記第1スイッチング素子は2つの寄生ダイオードを有し、前記第2および第3スイッチング素子はそれぞれ1つの寄生ダイオードを有し、前記制御手段は、前記第1スイッチング素子のオフ時に前記第2スイッチング素子または第3スイッチング素子の一方をオフし、前記第2および第3スイッチング素子の前記他方の端子間の電位差によって第1スイッチング素子の前記寄生ダイオードを切り替えることを特徴とするものである。
また、前記第2および第3スイッチング素子は、それぞれ前記第1スイッチング素子のチップサイズの1/2以下のサイズであることを特徴とするものである。
本発明によれば、第2、第3スイッチング素子および第2、第3スイッチング素子の両端の電位差によって、第1スイッチング素子の2つの寄生ダイオードを切り替えることができる。第2、第3スイッチング素子は、双方向の電流経路の切り替えができれば十分であり、第1スイッチング素子に対して十分小さいチップサイズでよい。従って、従来の双方向スイッチング素子と比較して、大幅に小型化した双方向のスイッチング素子を提供できる。
また、ANDゲート回路を設け、ANDゲート回路の入力を第2、第3スイッチング素子の制御端子に接続し、ANDゲート回路の出力を第1スイッチング素子の制御端子に接続することにより、2つの制御信号でスイッチング素子を動作させることができる。
これにより例えば従来の双方向スイッチング素子制御する制御回路の出力端子数を変更せずに利用できる利点を有する。
又、上記のスイッチング素子を二次電池などの保護回路に採用することにより、過充電、過放電の切り替えのスイッチング素子のサイズを大幅に低減できる。また、これにより製造コストの低減を図ることができる。
保護回路では、スイッチング素子の抵抗値(オン抵抗)を検出して制御を行っている場合があり、スイッチング素子に所定のオン抵抗値を維持するような設計が望まれる場合がある。つまり、従来の保護回路に用いる双方向スイッチング素子と比較して、そのオン抵抗を維持する場合、本実施形態によればチップサイズを約1/4に低減することができる。
更に、従来の保護回路に用いていた制御回路の出力端子数を変更せずに利用できる利点を有する。
本発明の実施の形態を、図1から図4を参照して詳細に説明する。
図1には、本発明の第1の実施形態を示す。図1(A)はスイッチング素子の回路図であり、図1(B)はスイッチング素子の断面模式図である。
本実施形態のスイッチング素子3は、第1MOSFET5、第2MOSFET6、第3MOSFET7とから構成される。
第2MOSFET6は、ドレイン(またはソース)を第1MOSFET5のドレイン(またはソース)に接続する。また、第2MOSFET6のソース(またはドレイン)を第2MOSFET6のバックゲート68および第1MOSFET5のバックゲート58にそれぞれ接続する。
第3MOSFET7は、ソース(またはドレイン)を第1MOSFET5のソース(またはドレイン)に接続する。また、第3MOSFET7のドレイン(またはソース)を第3MOSFET7のバックゲート78および第1MOSFET5のバックゲート58にそれぞれ接続する。
図1(B)を参照し、スイッチング素子3の構造について説明する。尚、本実施形態において、ソースおよびドレインは等価であり、以下の説明においてソースおよびドレインを入れ替えても同様である。
第1〜第3MOSFET5、6、7は例えばnチャネル型MOSFETである。第1MOSFET5は、バックゲート58となるp−型基板にn+型のソース52およびドレイン51を設ける。更にバックゲート58のコンタクト抵抗を低減するために、p+型のバックゲートコンタクト53を設ける。
第2MOSFET6も第1MOSFET5と同様であり、バックゲート68となるp−型基板にn+型のソース62およびドレイン61を設ける。更にp+型のバックゲートコンタクト63を設ける。そしてソース62とバックゲート68(バックゲートコンタクト63)をショートさせ、第1MOSFET5のバックゲート58(バックゲートコンタクト53)に接続する。
第3MOSFET7も、バックゲート78となるp−型基板にn+型のソース72およびドレイン71を設け、p+型のバックゲートコンタクト73を設ける。そしてドレイン71とバックゲート78(バックゲートコンタクト73)をショートさせ、第1MOSFETのバックゲート58(バックゲートコンタクト53)に接続する。
また、第2MOSFET6のドレイン61が第1MOSFET5のドレイン51と接続し、第3MOSEFT7のソース72が第1MOSFET5のソース52と接続する。
そして、第1MOSEFT5の動作時には基板に寄生ダイオード55、寄生ダイオード56が形成される。
一方第2MOSFET6は、バックゲート68がソース62と短絡することにより同電位となり、一つの寄生ダイオード65のみ形成される。また、第3MOSFET7も同様の理由から一つの寄生ダイオード75のみ形成される。
第1〜第3MOSFET5、6、7のゲート54、64、74にはそれぞれ制御信号が印加される。また、第2MOSFET6のドレイン61および第3MOSFET7のソース72には異なる電位が印加される。その印加される電位差と第1〜第3MOSFET5、6、7のゲート54、64、74に印加される信号に応じて、各寄生ダイオードを切り替え、第2MOSFETのドレイン61および第3MOSFETのソース72間に形成される電流経路の双方向の切り替えを行う。
次に、上記のスイッチング素子3の動作について図を参照して具体的に説明する。
まず、第1MOSFET5のゲート54がオンの時は通常のオン状態であり、第2および第3MOSFET6、7のゲート64、74に印加される信号にかかわらず、第1MOSFET5に電流が流れる。例えば第2MOSFET6のドレイン61が高電位で第3MOSFETのソース72が低電位の場合、図1(B)の矢印aの如く電流が流れる。一方、電位関係が逆になった場合、矢印bの如く電流が流れる。尚、第1MOSFET5がオンすることで双方向に電流が流れるので、この場合第2MOSFET6、第3MOSFET7の導通はどのような状態であってもよい。
次に、第1MOSFET5がオフの場合を説明する。電流経路(電流の流れる方向)を切り替える場合、第1MOSFET5をオフする。このとき電流が完全に遮断されるのを防ぐために、切り替え期間(第1MOSFET5のオフ期間)中もいずれかの方向に電流を流す必要がある。
つまり、スイッチング素子3は、第1MOSFET5がオフの場合、第2MOSFET6、第3MOSFET7のいずれか一方をオンさせ、オフ状態のMOSFETの寄生ダイオードを利用して電流経路を形成する。
すなわち、第1MOSFET5および第3MOSFET7をオフし、第2MOSFET6をオンする。このとき、第2MOSFET6のドレイン61が高電位で、第3MOSFET6のソース72が低電位であれば、オフ状態の第1MOSFET5の寄生ダイオード56および第3MOSFET7の寄生ダイオード75を利用して矢印aの電流経路が形成される。一方、電位関係が逆の場合には、電流は流れない。
また、第1MOSFET5および第2MOSFET6をオフし、第3MOSFET7をオンする。このとき、第3MOSFET7のソース72が高電位で、第2MOSFET6のドレイン61が低電位であれば、オフ状態の第1MOSFET5の寄生ダイオード55および第2MOSFET6の寄生ダイオード65を利用して矢印bの電流経路が形成される。一方、電位関係が逆の場合には、電流は流れない。
このように、第1MOSFET5がオフ時には、第2および第3MOSFET6、7のうち一方をオフし、オフ状態のMOSFETの外部に導出する端子に印加される電位を、オン状態のMOSFETの外部に導出する端子に印加される電位より高くする。これにより、オフ状態の第1MOSFET5の寄生ダイオードを切り替え、またオフ状態の第2または第3MOSFET6、7の寄生ダイオードを利用して、双方向の電流経路を形成できる。
ここで、本実施形態の主となるスイッチは第1MOSFET5である。つまり、通常は第1MOSFET5をオン状態として、第2MOSFET、第3MOSFETの端子に印加する電圧を切り替え、双方向の電流経路を形成する。つまり第2MOSFET6、第3MOSFET7は、第1MOSFET5のオフ時、すなわち電流経路の切り替えの期間に電流を流すためのスイッチであり、オン抵抗をそれほど考慮しなくてよい。
従って、第2、第3MOSFET6、7のチップサイズは、第1MOSFET5に比べて十分小さくすることができる。例えば、第2および第3MOSFET6、7のチップサイズを第1MOSFET5の1/2以下にすることにより、従来の同一チップサイズの2つのMOSFETを直列接続した双方向スイッチング素子86と比較して、スイッチング素子3の小型化が実現できる。
あるいは、従来の双方向スイッチング素子86の占有面積を維持するのであれば、第1MOSFET5のチップサイズを拡大できるので、スイッチング素子3のオン抵抗を低減することができる。
次に、図2を参照して、本発明の第2の実施形態について説明する。図2(A)はスイッチング素子3の回路図であり、図2(B)はスイッチング素子3の構造を示す断面模式図である。
図の如く第2の実施形態は、第1の実施形態のスイッチング素子3にANDゲート回路11を接続したものである。
図1に示すスイッチング素子3は、第1MOSFET5のオフ状態では必ず第2または第3MOSFET6、7のいずれか一方がオフ状態となる。従って、ANDゲート回路11を接続することにより、2つの入力信号で各MOSFETのゲート54、64、74を同時に制御することができる。
すなわち、図2のごとくANDゲート回路11の入力をそれぞれ第2MOSFET6のゲート64および第3MOSFET7のゲート74に接続する。そして、ANDゲート回路11の出力を第1MOSFET5のゲート54に接続する。
ANDゲート回路11は、2つの入力信号を論理演算し、第1MOSFET5へ出力する。これにより、ANDゲート回路11の2つの入力信号により3つのゲート58、68、78のいずれか2つを常にオフ状態とする回路が構成できる。つまり、第1の実施形態のスイッチング素子3の端子数を低減することができる。尚、他の構成要素は第1の実施形態と同様であるので説明は省略する。
図3および図4は、本発明の第3の実施形態であり、上記のスイッチング素子を保護回路に用いた場合を示す。
図3は、保護回路を示す回路図であり、二次電池の保護回路を例に説明する。
保護回路2は、二次電池1と直列に接続され、スイッチング素子3と、ANDゲート回路11と、制御回路4とを備える。ここでは一例として第1の実施形態のスイッチング素子3にANDゲート回路11を接続した構成とする。
スイッチング素子3は、第1MOSFET5と、第2MOSFET6と、第3MOSFET7とから構成される。尚、これらの詳細については第1および第2の実施形態と同様であるので説明は省略する。
第1MOSFET5は、二次電池1と直列に接続され、二次電池1の過充電および過放電を阻止する。第2MOSFET6は過充電時に、二次電池1の放電方向に電流が流れるように、第1MOSFET5に内蔵される2つの寄生ダイオード55、56の一方を利用して電流が流れるように構成されている。第3MOSFET7は過放電時に、第1MOSFET5に内蔵される寄生ダイオード55,56の他方を利用して電流が流れるように構成されている。
制御回路4は、第2MOSFET6をオンオフに制御する充電制御端子9と、第3MOSFET7をオンオフに制御する放電制御端子10とを備える。
ANDゲート回路11は、制御回路4に備わる充電制御端子9と放電制御端子10の出力を論理演算し、第1MOSFET5へ出力する。
制御回路4は、電池電圧が最低設定電圧から最高設定電圧の範囲内であれば、各MOSFET5、6、7をオンに切り替え、二次電池1の充電方向および二次電池1の放電方向に電流が流れるようにする。
電池電圧が最高設定電圧よりも高い場合、制御回路4は第1MOSFET5をオフに切り替える。このとき、制御回路4は充電制御端子9からの出力により第2MOSFET6をオフに切り替え、放電制御端子10からの出力により第3MOSFET7をオンに切り替えることによって二次電池1の放電方向に電流が流れるようにする。
電池電圧が最低設定電圧よりも低い場合、制御回路4は第1MOSFET5をオフに切り替える。このとき、制御回路4は充電制御端子9からの出力により第2MOSFET6をオンに切り替え、放電制御端子10からの出力により第3MOSFET7をオフに切り替えることによって二次電池1の充電方向に電流が流れるようにする。なお、詳細は後述する。
図4は、保護回路の構造を示す断面概要図である。ANDゲート回路11に制御信号を印可する制御回路4が接続されている以外は、第1および第2の実施形態と同様であるので、重複箇所についての説明は省略する。
第2MOSFET6のゲート64は充電制御端子9の出力によって制御される。第3MOSFET7のゲート74は放電制御端子10の出力によって制御される。第1MOSFET5のゲート54は充電制御端子9、放電制御端子10の出力からANDゲート回路11を介して制御される。
また、第1MOSFET5に内蔵される寄生ダイオード55、56は第2、第3MOSFET6、7のオンオフの切り替えによって切り替えられ、第1MOSFET5のオフ時の電流経路を形成する。
保護回路2に備わる制御回路4は以下の動作をして過充電・過放電阻止スイッチ3の制御を行い、二次電池1の過充電および過放電を阻止する。
[二次電池を放電させるとき]
《電池電圧が最高設定電圧よりも高いとき》
充電制御端子9は“L”を出力し、第1MOSFET5をオフに切り替える。そのため、二次電池1の充電方向には電流が流れない状態となる。このとき、放電制御端子10は“H”を出力し、第3MOSFET7をオンに切り替える。そのため、第1MOSFET5に内蔵される寄生ダイオード55に電流が流れる状態となり、二次電池1の放電方向の電流経路が形成される。具体的に、二次電池1の放電方向への電流は、第3MOSFET7から第1MOSFET5のバックゲート58および第2MOSFET6のバックゲート68へと流れ、寄生ダイオード55、65を介して流れる。
《電池電圧が最低設定電圧よりも高く、最高設定電圧よりも低いとき》
充電制御端子9と放電制御端子10は“H”を出力し、第1MOSFET5、第2MOSFET6、第3MOSFET7をオンに切り替える。このとき、電流は主に第1MOSFET5を介して流れる。また、第2MOSFET6および第3MOSFET7にも電流が流れる。
《電池電圧が最低設定電圧よりも低下したとき》
放電制御端子10は“L”を出力し、第3MOSFET7と第1MOSFET5をオフに切り替える。そのため、二次電池1の放電方向には電流が流れない状態となる。このとき、充電制御端子9は“H”を出力し、第2MOSFET6をオンに切り替える。そのため、第1MOSFET5に内蔵される寄生ダイオード56に電流が流れる状態となり、二次電池1の充電方向の電流経路が形成される。具体的に、二次電池1の充電方向への電流は、第2MOSFET6から第1MOSFET5のバックゲート58および第3MOSFET7のバックゲート78へと流れ、寄生ダイオード56、75を介して流れる。
《電池電圧が最高設定電圧よりも高いとき》
充電制御端子9は“L”を出力し、第1MOSFET5をオフに切り替える。そのため、二次電池1の充電方向には電流が流れない状態となる。このとき、放電制御端子10は“H”を出力し、第3MOSFET7をオンに切り替える。そのため、第1MOSFET5に内蔵される寄生ダイオード55に電流が流れる状態となり、二次電池1の放電方向の電流経路が形成される。具体的に、二次電池1の放電方向への電流は、第3MOSFET7から第1MOSFET5のバックゲート58および第2MOSFET6のバックゲート68へと流れ、寄生ダイオード55、65を介して流れる。
《電池電圧が最低設定電圧よりも高く、最高設定電圧よりも低いとき》
充電制御端子9と放電制御端子10は“H”を出力し、第1MOSFET5、第2MOSFET6、第3MOSFET7をオンに切り替える。このとき、電流は主に第1MOSFET5を介して流れる。また、第2MOSFET6および第3MOSFET7にも電流が流れる。
《電池電圧が最低設定電圧よりも低下したとき》
放電制御端子10は“L”を出力し、第3MOSFET7と第1MOSFET5をオフに切り替える。そのため、二次電池1の放電方向には電流が流れない状態となる。このとき、充電制御端子9は“H”を出力し、第2MOSFET6をオンに切り替える。そのため、第1MOSFET5に内蔵される寄生ダイオード56に電流が流れる状態となり、二次電池1の充電方向の電流経路が形成される。具体的に、二次電池1の充電方向への電流は、第2MOSFET6から第1MOSFET5のバックゲート58および第3MOSFET7のバックゲート78へと流れ、寄生ダイオード56、75を介して流れる。
[二次電池を充電させるとき]
《電池電圧が最低設定電圧よりも低いとき》
放電制御端子10は“L”を出力し、第3MOSFET7と第1MOSFET5をオフに切り替える。そのため、二次電池1の放電方向には電流が流れない状態となる。このとき、充電制御端子9は“H”を出力し、第2MOSFET6をオンに切り替える。そのため、第1MOSFET5に内蔵される寄生ダイオード56に電流が流れる状態となり、二次電池1の充電方向の電流経路が形成される。具体的に、二次電池1の充電方向への電流は、第2MOSFET6から第1MOSFET5のバックゲート58および第3MOSFET7のバックゲート78へと流れ、寄生ダイオード56、75を介して流れる。
《電池電圧が最低設定電圧よりも高くなり、最高設定電圧よりも低いとき》
充電制御端子9と放電制御端子10は“H”を出力し、第1MOSFET5、第2MOSFET6、第3MOSFET7をオンにする。このとき、電流は主に第1MOSFET5を介して流れるが、第2MOSFET6および第3MOSFET7にも電流が流れる。
《電池電圧が最高設定電圧よりも高くなるとき》
充電制御端子9の出力が“L”となり、第2MOSFET6と第1MOSFET5をオフに切り替える。そのため、二次電池1の充電方向には電流が流れない状態となる。このとき、放電制御端子10の出力は“H”となり、第3MOSFET7をオンに切り替える。そのため、第1MOSFET5に内蔵される寄生ダイオード55に電流が流れる状態となり、二次電池1の放電方向の電流経路が形成される。具体的に、二次電池1の放電方向への電流は第3MOSFET7から第1MOSFET5のバックゲート58および第2MOSFET6のバックゲート68へと流れ、寄生ダイオード55、65を介して流れる。
《電池電圧が最低設定電圧よりも低いとき》
放電制御端子10は“L”を出力し、第3MOSFET7と第1MOSFET5をオフに切り替える。そのため、二次電池1の放電方向には電流が流れない状態となる。このとき、充電制御端子9は“H”を出力し、第2MOSFET6をオンに切り替える。そのため、第1MOSFET5に内蔵される寄生ダイオード56に電流が流れる状態となり、二次電池1の充電方向の電流経路が形成される。具体的に、二次電池1の充電方向への電流は、第2MOSFET6から第1MOSFET5のバックゲート58および第3MOSFET7のバックゲート78へと流れ、寄生ダイオード56、75を介して流れる。
《電池電圧が最低設定電圧よりも高くなり、最高設定電圧よりも低いとき》
充電制御端子9と放電制御端子10は“H”を出力し、第1MOSFET5、第2MOSFET6、第3MOSFET7をオンにする。このとき、電流は主に第1MOSFET5を介して流れるが、第2MOSFET6および第3MOSFET7にも電流が流れる。
《電池電圧が最高設定電圧よりも高くなるとき》
充電制御端子9の出力が“L”となり、第2MOSFET6と第1MOSFET5をオフに切り替える。そのため、二次電池1の充電方向には電流が流れない状態となる。このとき、放電制御端子10の出力は“H”となり、第3MOSFET7をオンに切り替える。そのため、第1MOSFET5に内蔵される寄生ダイオード55に電流が流れる状態となり、二次電池1の放電方向の電流経路が形成される。具体的に、二次電池1の放電方向への電流は第3MOSFET7から第1MOSFET5のバックゲート58および第2MOSFET6のバックゲート68へと流れ、寄生ダイオード55、65を介して流れる。
第2MOSFET6および第3MOSFET7では、主に二次電池1が過充電状態または過放電状態から通常状態に戻るまでの期間に電流が流れるため、主に通常状態のときに電流が流れる第1MOSFET5のようにオン抵抗をそれほど考慮しなくてよい。
よって、第2MOSFET6および第3MOSFET7のサイズは、第1MOSFET5のサイズと比較して十分に小さくすることが可能となる。例えば、第2MOSFET6のサイズおよび第3MOSFET7のサイズが第1MOSFET5のサイズの2分の1以下であれば、従来の双方向スイッチング素子86のチップサイズより小さくすることができる。
保護回路では、スイッチング素子3の抵抗値(オン抵抗)を検出して制御を行っている場合があり、スイッチング素子3に所定のオン抵抗値を維持するような設計が望まれる場合がある。つまり、従来のオン抵抗を維持する場合、本実施形態によればチップサイズを約1/4に低減することができる。
以下具体的に説明する。例えば従来のMOSFET82、83のオン抵抗をそれぞれ20mΩ、サイズを2mm2とする。つまり従来の双方向スイッチング素子86のオン抵抗は40mΩであり、チップサイズ(占有面積)は4mm2となる。
一方、本実施形態で、従来のオン抵抗(40mΩ)を維持し、なおかつ第2、第3MOSFET6、7のチップサイズを十分小さくすると、スイッチング素子3のチップサイズを1mm2まで低減可能である。つまり、スイッチング素子3としてのチップサイズを約1/4にすることができる。
尚、第3の実施形態の保護装置は、ANDゲート回路11を設けた場合を例に説明したが、ANDゲート回路11を設けず、第1の実施形態のスイッチング素子3を制御回路4によって制御する場合であっても同様に実施できる。ANDゲート回路11を用いることで、制御回路4からの入力を2端子にすることができる。例えば、従来の制御用IC87において双方向スイッチング素子86の制御端子は2端子であるので、ANDゲート回路11を用いることで端子数を変更せず実施できる利点を有する。一方ANDゲート回路11を不要とすることでスイッチング素子3の小型化や部品点数の削減に寄与できる。
なお、上記のスイッチング素子3および保護回路2に備わる各MOSFET5、6、7ではnチャンネルの横型MOSFETを用いたが、これに限らず、pチャンネルのMOSFETを用いてもよく、また縦型MOSFETを用いても同様な効果を得ることができる。
また、スイッチング素子3を二次電池の保護回路に用いた例を説明したが、双方向スイッチングを要するラインスイッチとして用いることができる。
1 二次電池
2 保護回路
3 スイッチング素子
4 制御回路
5 第1MOSFET
6 第2MOSFET
7 第3MOSFET
9 充電制御端子
10 放電制御端子
11 ANDゲート回路
51、61、71 ドレイン
52、62、72 ソース
54、64、74 ゲート
55、56、65、75 寄生ダイオード
53、63、73 バックゲートコンタクト
58、68、78 バックゲート
82 過放電阻止スイッチング素子
83 過充電阻止スイッチング素子
84 制御回路
85 保護回路
86 双方向スイッチング素子
2 保護回路
3 スイッチング素子
4 制御回路
5 第1MOSFET
6 第2MOSFET
7 第3MOSFET
9 充電制御端子
10 放電制御端子
11 ANDゲート回路
51、61、71 ドレイン
52、62、72 ソース
54、64、74 ゲート
55、56、65、75 寄生ダイオード
53、63、73 バックゲートコンタクト
58、68、78 バックゲート
82 過放電阻止スイッチング素子
83 過充電阻止スイッチング素子
84 制御回路
85 保護回路
86 双方向スイッチング素子
Claims (10)
- 制御端子と2つの端子をそれぞれ有する第1、第2、第3スイッチング素子を具備し、
前記第2スイッチング素子は、一方の端子を前記第1スイッチング素子の一方の端子に接続し、他方の端子を該第2スイッチング素子および前記第1スイッチング素子のそれぞれのバックゲートに接続し、
前記第3スイッチング素子は、一方の端子を前記第1スイッチング素子の他方の端子に接続し、他方の端子を該第3スイッチング素子および前記第1スイッチング素子のそれぞれのバックゲートに接続したことを特徴とするスイッチング素子。 - 前記第1、第2、第3スイッチング素子に接続するANDゲート回路を備え、該ANDゲート回路の入力端子をそれぞれ前記第2および第3スイッチング素子の前記制御端子に接続し、前記ANDゲート回路の出力端子を前記第1スイッチング素子の前記制御端子に接続することを特徴とする請求項1に記載のスイッチング素子。
- 前記第1スイッチング素子のオフ時に前記第2スイッチング素子または第3スイッチング素子の一方をオフし、
前記第2スイッチング素子の前記一方の端子および前記第3スイッチング素子の前記一方の端子間に形成される電流経路の方向を切り替えることを特徴とする請求項1に記載のスイッチング素子。 - 前記第1スイッチング素子は2つの寄生ダイオードを有し、前記第2および第3スイッチング素子はそれぞれ1つの寄生ダイオードを有し、
前記第1スイッチング素子のオフ時に前記第2スイッチング素子または第3スイッチング素子の一方をオフし、
前記第2および第3スイッチング素子の前記他方の端子間の電位差によって第1スイッチング素子の前記寄生ダイオードを切り替えることを特徴とする請求項1に記載のスイッチング素子。 - 前記第2および第3スイッチング素子は、それぞれ前記第1スイッチング素子のチップサイズの1/2以下のサイズであることを特徴とする請求項1に記載のスイッチング素子。
- 制御端子と2つの端子をそれぞれ有する第1、第2、第3スイッチング素子を具備し、
前記第2スイッチング素子は、一方の端子を前記第1スイッチング素子の一方の端子に接続し、他方の端子を該第2スイッチング素子および前記第1スイッチング素子のそれぞれのバックゲートに接続し、前記第3スイッチング素子は、一方の端子を前記第1スイッチング素子の他方の端子に接続し、他方の端子を該第3スイッチング素子および前記第1スイッチング素子のそれぞれのバックゲートに接続したスイッチング素子と、
前記スイッチング素子の制御を行う制御手段とを具備し、
前記スイッチング素子を二次電池に直列に接続し、該二次電池の充電方向および放電方向の電流経路の切り替えを行うことを特徴とする保護回路。 - 前記制御手段は、前記二次電池の電圧が最高設定電圧よりも高い場合は前記第1スイッチング素子をオフにし、前記第2スイッチング素子および前記第3スイッチング素子のいずれか一方をオフすることにより、放電を行うことを特徴とする請求項6に記載の保護回路。
- 前記制御手段は、前記二次電池の電圧が最低設定電圧よりも低い場合は前記第1スイッチング素子をオフにし、前記第2スイッチング素子および前記第3スイッチング素子のいずれか一方をオフすることにより、充電を行うことを特徴とする請求項6に記載の保護回路。
- 前記第1スイッチング素子は2つの寄生ダイオードを有し、前記第2および第3スイッチング素子はそれぞれ1つの寄生ダイオードを有し、
前記制御手段は、前記第1スイッチング素子のオフ時に前記第2スイッチング素子または第3スイッチング素子の一方をオフし、
前記第2および第3スイッチング素子の前記他方の端子間の電位差によって第1スイッチング素子の前記寄生ダイオードを切り替えることを特徴とする請求項6に記載の保護回路。 - 前記第2および第3スイッチング素子は、それぞれ前記第1スイッチング素子のチップサイズの1/2以下のサイズであることを特徴とする請求項6に記載の保護回路。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004296472A JP2006108568A (ja) | 2004-10-08 | 2004-10-08 | スイッチング素子およびそれを用いた保護回路 |
TW094124835A TWI264819B (en) | 2004-10-08 | 2005-07-22 | Switching element and a protection circuit using such a switching element |
CNB2005101076390A CN100495727C (zh) | 2004-10-08 | 2005-09-29 | 开关元件以及使用该开关元件的保护电路 |
KR1020050092141A KR100725882B1 (ko) | 2004-10-08 | 2005-09-30 | 스위칭 소자 및 그것을 이용한 보호 회로 |
US11/244,391 US7477499B2 (en) | 2004-10-08 | 2005-10-06 | Switching element and protection circuit using the same |
EP05022032A EP1646148A3 (en) | 2004-10-08 | 2005-10-10 | Switching device and protection circuit using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004296472A JP2006108568A (ja) | 2004-10-08 | 2004-10-08 | スイッチング素子およびそれを用いた保護回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006108568A true JP2006108568A (ja) | 2006-04-20 |
Family
ID=35519771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004296472A Withdrawn JP2006108568A (ja) | 2004-10-08 | 2004-10-08 | スイッチング素子およびそれを用いた保護回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7477499B2 (ja) |
EP (1) | EP1646148A3 (ja) |
JP (1) | JP2006108568A (ja) |
KR (1) | KR100725882B1 (ja) |
CN (1) | CN100495727C (ja) |
TW (1) | TWI264819B (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007181084A (ja) * | 2005-12-28 | 2007-07-12 | Matsushita Electric Ind Co Ltd | スイッチ回路、ダイオード |
WO2008035523A1 (en) * | 2006-09-19 | 2008-03-27 | Ricoh Company, Ltd. | Back-gate voltage generator circuit, four-terminal back gate switching fet, and charge and discharge protection circuit using same |
JP2010205840A (ja) * | 2009-03-02 | 2010-09-16 | Ricoh Co Ltd | 半導体装置、半導体装置の制御方法及び二次電池の保護回路 |
JP2012060764A (ja) * | 2010-09-08 | 2012-03-22 | Seiko Instruments Inc | 充放電制御回路及びバッテリ装置 |
JP6038377B1 (ja) * | 2016-07-11 | 2016-12-07 | ミツミ電機株式会社 | 二次電池保護回路 |
JP2018011387A (ja) * | 2016-07-11 | 2018-01-18 | ミツミ電機株式会社 | 保護ic及び半導体集積回路 |
WO2021153170A1 (ja) * | 2020-01-27 | 2021-08-05 | パナソニックIpマネジメント株式会社 | 基板電位安定化回路及び双方向スイッチシステム |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7724067B1 (en) * | 2006-05-03 | 2010-05-25 | Marvell International Ltd. | Enhanced transmission gate |
JP2012060762A (ja) * | 2010-09-08 | 2012-03-22 | Seiko Instruments Inc | 充放電制御回路及びバッテリ装置 |
JP5706648B2 (ja) * | 2010-09-08 | 2015-04-22 | セイコーインスツル株式会社 | 充放電制御回路及びバッテリ装置 |
FR3006513A1 (fr) * | 2013-05-31 | 2014-12-05 | St Microelectronics Grenoble 2 | Systeme electronique de controle d'une batterie |
JP6266355B2 (ja) * | 2014-01-20 | 2018-01-24 | デクセリアルズ株式会社 | スイッチ素子、スイッチ回路、及び警報回路 |
JP6668897B2 (ja) * | 2016-04-05 | 2020-03-18 | 株式会社オートネットワーク技術研究所 | 給電制御装置 |
EP3429080A1 (en) * | 2017-07-14 | 2019-01-16 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Switch device for switching an analog electrical input signal |
CN117616659A (zh) * | 2022-08-08 | 2024-02-27 | 英诺赛科(珠海)科技有限公司 | 连接到电池的电路系统、调节电路及其方法 |
CN117878119A (zh) * | 2024-03-12 | 2024-04-12 | 四川遂宁市利普芯微电子有限公司 | 一种开关半导体结构和功率开关器件 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3272108B2 (ja) * | 1993-07-07 | 2002-04-08 | 三洋電機株式会社 | パック電池 |
JPH07227045A (ja) * | 1994-02-08 | 1995-08-22 | Sony Corp | 充電式電源装置 |
US5689209A (en) * | 1994-12-30 | 1997-11-18 | Siliconix Incorporated | Low-side bidirectional battery disconnect switch |
JP3443238B2 (ja) | 1996-06-20 | 2003-09-02 | 三洋電機株式会社 | 保護回路を備えるパック電池 |
JP4491917B2 (ja) | 2000-06-02 | 2010-06-30 | ソニー株式会社 | バッテリパック |
JP4499251B2 (ja) * | 2000-06-28 | 2010-07-07 | ローム株式会社 | 電源回路およびバックアップ電池を有する携帯用電子機器 |
JP3681624B2 (ja) * | 2000-08-31 | 2005-08-10 | 富士通株式会社 | 充電回路、充放電回路、及び電池パック |
JP3977144B2 (ja) * | 2002-05-27 | 2007-09-19 | ローム株式会社 | 電源回路およびこの電源回路を有する携帯用電子機器 |
-
2004
- 2004-10-08 JP JP2004296472A patent/JP2006108568A/ja not_active Withdrawn
-
2005
- 2005-07-22 TW TW094124835A patent/TWI264819B/zh not_active IP Right Cessation
- 2005-09-29 CN CNB2005101076390A patent/CN100495727C/zh not_active Expired - Fee Related
- 2005-09-30 KR KR1020050092141A patent/KR100725882B1/ko not_active IP Right Cessation
- 2005-10-06 US US11/244,391 patent/US7477499B2/en active Active
- 2005-10-10 EP EP05022032A patent/EP1646148A3/en not_active Withdrawn
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007181084A (ja) * | 2005-12-28 | 2007-07-12 | Matsushita Electric Ind Co Ltd | スイッチ回路、ダイオード |
WO2008035523A1 (en) * | 2006-09-19 | 2008-03-27 | Ricoh Company, Ltd. | Back-gate voltage generator circuit, four-terminal back gate switching fet, and charge and discharge protection circuit using same |
JP2008079354A (ja) * | 2006-09-19 | 2008-04-03 | Ricoh Co Ltd | バックゲート電圧生成回路、4端子バックゲート切り替えfet、該fetを用いた充放電保護回路、該充放電保護回路を組み込んだバッテリーパックおよび該バッテリーパックを用いた電子機器 |
US7710076B2 (en) | 2006-09-19 | 2010-05-04 | Ricoh Company, Ltd. | Back-gate voltage generator circuit, four-terminal back gate switching FET, and charge and discharge protection circuit using same |
JP2010205840A (ja) * | 2009-03-02 | 2010-09-16 | Ricoh Co Ltd | 半導体装置、半導体装置の制御方法及び二次電池の保護回路 |
JP2012060764A (ja) * | 2010-09-08 | 2012-03-22 | Seiko Instruments Inc | 充放電制御回路及びバッテリ装置 |
JP6038377B1 (ja) * | 2016-07-11 | 2016-12-07 | ミツミ電機株式会社 | 二次電池保護回路 |
JP2018011387A (ja) * | 2016-07-11 | 2018-01-18 | ミツミ電機株式会社 | 保護ic及び半導体集積回路 |
WO2021153170A1 (ja) * | 2020-01-27 | 2021-08-05 | パナソニックIpマネジメント株式会社 | 基板電位安定化回路及び双方向スイッチシステム |
Also Published As
Publication number | Publication date |
---|---|
EP1646148A3 (en) | 2009-03-04 |
US20060076931A1 (en) | 2006-04-13 |
US7477499B2 (en) | 2009-01-13 |
TW200614511A (en) | 2006-05-01 |
EP1646148A2 (en) | 2006-04-12 |
CN1758444A (zh) | 2006-04-12 |
CN100495727C (zh) | 2009-06-03 |
KR100725882B1 (ko) | 2007-06-08 |
TWI264819B (en) | 2006-10-21 |
KR20060051944A (ko) | 2006-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100725882B1 (ko) | 스위칭 소자 및 그것을 이용한 보호 회로 | |
JP4522384B2 (ja) | 保護回路を有する組電池 | |
US7403363B2 (en) | Switching element and protection circuit using the same | |
US6259306B1 (en) | Control system for a bidirectional switch with two transistors | |
US9214821B2 (en) | Charge/discharge control circuit and battery device | |
US9142983B2 (en) | Battery protection IC and battery device | |
US20120056592A1 (en) | Charge/discharge control circuit and battery device | |
US20120056593A1 (en) | Charge/discharge control circuit and battery device | |
JP2001352683A (ja) | 充放電式電源装置 | |
JP2010124600A (ja) | 二次電池の過電流保護回路 | |
JPH1050351A (ja) | 電池の過放電防止方法とこの方法に使用するパック電池 | |
JP2018011387A (ja) | 保護ic及び半導体集積回路 | |
CN109888855B (zh) | 充放电控制装置和电池装置 | |
JP2007116653A (ja) | スイッチ回路 | |
JP2006147700A (ja) | 半導体装置 | |
CN110199238B (zh) | 输出电路和用于提供输出电流的方法 | |
JP2014138521A (ja) | 半導体素子の駆動装置 | |
TW201535919A (zh) | 充放電控制電路及電池裝置 | |
US9007026B2 (en) | Charge/discharge control circuit and battery device | |
JP7345416B2 (ja) | 充放電制御装置及びバッテリ装置 | |
US20160141906A1 (en) | Charging and discharging control circuit for battery device | |
JP2007295209A (ja) | アナログスイッチ回路 | |
JP2004180241A (ja) | アナログスイッチ回路 | |
KR20050112621A (ko) | 배터리 보호 회로 | |
KR102057736B1 (ko) | 배터리의 0v 배터리 충전방지 제어회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071004 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090804 |