JP2010205840A

JP2010205840A - 半導体装置、半導体装置の制御方法及び二次電池の保護回路

Info

Publication number: JP2010205840A
Application number: JP2009048212A
Authority: JP
Inventors: Takaaki Negoro; 宝昭根来
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2009-03-02
Filing date: 2009-03-02
Publication date: 2010-09-16
Anticipated expiration: 2029-03-02
Also published as: JP5532631B2

Abstract

【課題】半導体装置に流れる電流の電流経路の長さをさらに短くして、オン抵抗を小さくする。
【解決手段】スイッチ回路２０の半導体装置は、半導体基板５０上に形成されたドレイン領域５１と、ドレイン領域５１上に形成されたチャネル層５２と、チャネル層５２を貫通してドレイン領域４１に達しかつチャネル層５２を横切って分断するように形成されたトレンチ５３ａ〜５３ｄ内に、ゲート絶縁膜５４ａ〜５４ｄを介してそれぞれ形成されたゲート電極Ｅ１〜Ｅ４と、トレンチ５３ａ〜５３ｄ間に形成されたソース領域５６ａ〜５６ｄとを備える。ゲート電極Ｅ２，Ｅ４はゲート端子ＴＧ１，ＴＧ２にそれぞれ接続される。ソース領域５６ａ，５６ｂはソース端子ＴＳ１に接続され、ソース領域５６ｃ，５６ｄはソース端子ＴＳ２に接続される。
【選択図】図３

Description

本発明は、半導体装置、当該半導体装置の制御方法及び当該半導体装置を用いた二次電池の保護回路に関する。

携帯型の電子機器には、比較的簡単に取り扱うことができる電池パックが広く用いられている。電池パックは、少なくとも１つの二次電池を１つのパッケージに収納したものである。二次電池としては、従来の二次電池に比較して高いエネルギー密度を有するリチウムイオン電池、リチウムポリマ電池、ニッケル−水素化物電池などが用いられている。しかしながら、エネルギー密度が高いほど、二次電池の過充電、過放電又は過電流時の発熱の危険性が大きくなり、時には発火に至ることもある。このため、一般に、電池パックは、二次電池を過充電、過放電、充電過電流、放電過電流、短絡電流、及び異常過熱などから保護するための保護回路を備え、当該保護回路は、このような保護が必要であることを検出すると、二次電池と充電器あるいは負荷装置との間の接続を遮断して二次電池の発熱及び発火を防ぐと共に二次電池の劣化を防止するように構成されている。

図４は、第１の従来技術に係る保護回路２Ａを備えた電池パック１Ａの構成を示すブロック図である。図４において、電池パック１Ａは二次電池３及び当該二次電池３に接続された保護回路２Ａを備えて構成され、端子Ｔ１及びＴ２を介して携帯電話機などの負荷４に接続されている。二次電池３の充電時には、充電器５がスイッチＳＷ１及びＳＷ２を介して電池パック１Ａに接続される。

また、保護回路２Ａは、スイッチ回路２０Ａと、当該スイッチ回路２０Ａの動作を制御する制御回路１０Ａとを備えて構成される。制御回路１０Ａは、過充電検出回路１１と、過放電検出回路１２と、制御信号発生回路１３Ａと、端子Ｖｄｄ，Ｖｓｓと、放電制御端子Ｄｏｕｔと、充電制御端子Ｃｏｕｔと、端子Ｖ−とを備えて構成される。過充電検出回路１１は端子Ｖｄｄ及び端子Ｖｓｓを介して二次電池３の正極端子及び負極端子に接続され、二次電池３の正極端子及び負極端子間の電圧が所定のしきい値以上であることを検出すると、当該検出結果を示す検出信号Ｓ１１を発生して制御信号発生回路１３Ａに出力する。また、過放電検出回路１２は端子Ｖｄｄ及び端子Ｖｓｓを介して二次電池３の正極端子及び負極端子に接続され、二次電池３の正極端子及び負極端子間の電圧が所定のしきい値以下であることを検出すると、当該検出結果を示す検出信号Ｓ１２を発生して制御信号発生回路１３Ａに出力する。さらに、制御信号発生回路１３Ａは、入力される検出信号Ｓ１１及びＳ１２に基づいて、詳細後述するように所定の制御信号を発生し、放電制御端子Ｄｏｕｔ及び充電制御端子Ｃｏｕｔを介してスイッチ回路２０Ａに出力する。

図４において、半導体装置にてなるスイッチ回路２０Ａは、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ１及びＭ２と、ダイオードＤｉ１及びＤｉ２と、ソース端子ＴＳ１，ＴＳ２と、ゲート端子ＴＧ１及びＴＧ２とを備えて構成される。ここで、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ１のゲートはゲート端子ＴＧ１を介して放電制御端子Ｄｏｕｔに接続され、ソースはソース端子ＴＳ１を介して二次電池３の負極端子に接続されるとともにダイオードＤｉ１のアノードに接続され、ドレインはＮチャネル型ＭＯＳ電界効果トランジスタＭ２のドレイン及びダイオードＤｉ１，Ｄｉ２の各カソードに接続される。また、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ２のゲートはゲート端子ＴＧ２を介して充電制御端子Ｃｏｕｔに接続され、ソースはソース端子ＴＳ２を介して端子Ｖ−及びＴ２に接続されるとともにダイオードＤｉ２のアノードに接続され、ドレインはＮチャネル型ＭＯＳ電界効果トランジスタＭ１のドレイン及びダイオードＤｉ１，Ｄｉ２の各カソードに接続される。なお、ダイオードＤｉ１及びＤｉ２は、スイッチ回路２０Ａの半導体装置の形成時に生成される寄生ダイオードである。

次に、以上のように構成された電池パック１Ａの動作を説明する。二次電池３の状態が過充電及び過放電などの異常な状態ではない正常状態であるときには、制御信号発生回路１３ＡはＮチャネル型ＭＯＳ電界効果トランジスタＭ１及びＭ２をオンするための各制御信号を発生してスイッチ回路２０Ａに出力している。正常状態において、二次電池３の充電時にはソース端子ＴＳ１、ダイオードＤｉ１、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ２及びソース端子ＴＳ２を介して図４の左から右に充電電流が流れ、放電時にはソース端子ＴＳ２、ダイオードＤｉ２、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ１及びソース端子ＴＳ２を介して図４の右から左に放電電流が流れる。

制御信号発生回路１３Ａは、二次電池３が過充電されていることを示す過充電検出回路１１からの検出信号Ｓ１１に応答して、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ２をオフするための制御信号を発生してゲート端子ＴＧ２に出力し、これに応答して、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ２はオフされ、充電が停止される。このように充電が停止しても、ソース端子ＴＳ２、ダイオードＤｉ２、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ１及びソース端子ＴＳ１を介して放電電流は流れるので、負荷４の動作は停止しない。また、制御信号発生回路１３Ａは、二次電池３が過放電していることを示す過放電検出回路１２からの検出信号Ｓ１２に応答して、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ１をオフするための制御信号を発生してゲート端子ＴＧ１に出力し、これに応答して、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ１はオフされ、放電が停止する。このように放電が停止しても、ソース端子ＴＳ１、ダイオードＤｉ１、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ２及びソース端子ＴＳ２を介して充電電流が流れるので、二次電池３を充電できる。

特許文献１及び２は、このような保護回路２Ａに用いられる双方向の電流経路の切り換えが可能なスイッチ回路２０Ａの半導体装置を開示している。

一般に、二次電池３の保護回路２Ａに用いられるスイッチ回路２０Ａの半導体装置は、半導体層に掘られた複数のトレンチにゲート絶縁膜を介してゲート電極をそれぞれ埋め込んだトレンチゲート構造を有する。図５は、図４のスイッチ回路２０Ａの半導体装置の断面図である。図５において、半導体基板５０にＮ型ウェル拡散領域であるドレイン領域５１が形成されている。さらに、ドレイン領域５１の上にＰ型導電領域である２つのチャネル層５２ａ，５２ｂが形成されている。そして、チャネル層５２ａの表面からドレイン領域５１に達する深さまで掘られた４つのトレンチ６１のそれぞれにゲート絶縁膜６２を介してゲート電極Ｇ１が埋込形成されている。また、チャネル層５２ｂの表面からドレイン領域５１に達する深さまで掘られた４つのトレンチ６３のそれぞれにゲート絶縁膜６４を介してゲート電極Ｇ２が埋込形成されている。さらに、チャネル層５２ａ，５２ｂの各表面にはＮ型導電領域であるソース領域Ｓ１，Ｓ２がそれぞれ形成されている。４つのゲート電極Ｇ１は配線ＷＧ１を介してゲート端子ＴＧ１に接続され、４つのゲート電極Ｇ２は配線ＷＧ２を介してゲート端子ＴＧ２に接続される。また、各ソース領域Ｓ１は配線ＷＳ１を介してソース端子ＴＳ１に接続され、各ソース領域Ｓ２は配線ＷＳ２を介してソース端子ＴＳ２に接続される。このように、図５において、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ１，Ｍ２は、半導体基板５０上に分離して配置される。

図５に、Ｎチャネル型ＭＯＳ電界効果トランジスＭ１及びＭ２が両方ともオンしているときの電流経路４３を示す。図５において、スイッチ回路２０Ａの半導体装置の長手方向（ドレイン領域５１に平行な方向である。）及びドレイン領域５１に対して垂直な方向をｘ方向及びｙ方向とそれぞれ定義する。二次電池３の放電時には、放電電流は電流経路４３を介してソース領域Ｓ２からソース領域Ｓ１に流れる。具体的には、放電電流は、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ２の全てのソース領域Ｓ２からドレイン領域５１に向かってｙ方向に流れ、ドレイン領域５１に達した放電電流はドレイン領域５１をＮチャネル型ＭＯＳ電界効果トランジスＭ２側からＮチャネル型ＭＯＳ電界効果トランジスＭ１側に向かってｘ方向に流れ、さらにドレイン領域５１からＮチャネル型ＭＯＳ電界効果トランジスＭ１の全てのソース領域Ｓ１に向かってｙ方向に流れる。また、二次電池３の充電時には、充電電流は電流経路４３を介してソース領域Ｓ１からソース領域Ｓ２に流れる。具体的には、充電電流は、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ１の全てのソース領域Ｓ１からドレイン領域５１に向かってｙ方向に流れ、ドレイン領域５１に達した充電電流はドレイン領域５１をＮチャネル型ＭＯＳ電界効果トランジスＭ１側からＮチャネル型ＭＯＳ電界効果トランジスＭ２側に向かってｘ方向に流れ、さらにドレイン領域５１からＮチャネル型ＭＯＳ電界効果トランジスＭ２の全てのソース領域Ｓ２に向かってｙ方向に流れる。

スイッチ回路２０Ａのオン抵抗が大きいほど二次電池３が消耗するので、スイッチ回路２０Ａはより小さいオン抵抗を有することが求められる。一般に、トレンチゲート構造を有する半導体装置では、チャネル層５２ａ，５２ｂは極めて薄いので、当該チャネル層５２ａ，５２ｂのオン抵抗に対する寄与を極めて小さくすることができる。しかしながら、図５の半導体装置では、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ１，Ｍ２は半導体基板５０上に分離して配置されるので、電流経路４３の全体の経路長に対するドレイン領域５１内での経路長の割合が比較的大きく、上記オン抵抗の大部分はドレイン領域１１内の電流経路４３の経路長に依存する。このため、オン抵抗をより小さくすることは難しかった。

図６は、第２の従来技術に係るスイッチ回路２０Ｂの半導体装置の断面図である。スイッチ回路２０Ｂの等価回路は図４スイッチ回路２０Ａの等価回路（図４参照。）と同一である。図６において、半導体基板５０にＮ型ウェル拡散領域であるドレイン領域５１が形成されている。さらに、ドレイン領域５１の上にＰ型導電領域であるチャネル層５２が形成され、チャネル層５２の表面からドレイン領域５１に達する深さまでチャネル層５２を横切って分断するように掘られた３つのトレンチ７１のそれぞれに、ゲート絶縁膜７２を介してゲート電極Ｇ１，Ｇ２が埋込形成されている。ここで、図６に示すように、ゲート電極Ｇ１はトレンチ７１の内壁のうちの一方の側壁に形成され、ゲート電極Ｇ２はトレンチ７１の内壁のうちの他方の側壁に形成される。さらに、トレンチ７１間のチャネル層５２の表面にＮ型導電領域であるソース領域Ｓ１，Ｓ２が交互に形成される。また、３つのゲート電極Ｇ１は配線ＷＧ１を介してゲート端子ＴＧ１に接続され、３つのゲート電極Ｇ２は配線ＷＧ２を介してゲート端子ＴＧ２に接続される。各ソース領域Ｓ１は配線ＷＳ１を介してソース端子ＴＳ１に接続され、各ソース領域Ｓ２は配線ＷＳ２を介してソース端子ＴＳ２に接続される。

図６に、Ｎチャネル型ＭＯＳ電界効果トランジスＭ１及びＭ２が両方ともオンしているときの電流経路４４を示す。図６において、二次電池３の放電時には、放電電流は電流経路４４を介してソース領域Ｓ２からソース領域Ｓ１に流れる。具体的には、放電電流は、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ２の各ソース領域Ｓ２からドレイン領域５１に向かってｙ方向に流れ、ドレイン領域５１に達した放電電流はトレンチ７１の下のドレイン領域５１を通ってｘ方向に流れ、当該トレンチ７１の反対側に形成されたソース領域Ｓ１に向かってｙ方向に流れる。また、二次電池３の充電時には、充電電流は電流経路４４を介してソース領域Ｓ１からソース領域Ｓ２に流れる。具体的には、充電電流は、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ１の各ソース領域Ｓ１からドレイン領域５１に向かってｙ方向に流れ、ドレイン領域５１に達した充電電流はトレンチ７１の下のドレイン領域５１を通ってｘ方向に流れ、当該トレンチ７１の反対側に形成されたソース領域Ｓ２に向かってｙ方向に流れる。

第２の従来技術に係るスイッチング回路２０Ｂによれば、第１の従来技術に係るスイッチング回路２０Ａに比較して、ドレイン領域５１内の電流経路４４の長さを短くしてオン抵抗を小さくできると期待される。しかしながら、第２の従来技術に係るスイッチング回路２０Ｂの半導体装置では、１つのトレンチ７１の２つの内壁に異なるＮチャネル型ＭＯＳ電界効果トランジスタＭ１，Ｍ２のためのゲート電極Ｇ１及びＧ２を形成するので、トレンチ７１の幅を、第１の従来技術に係るスイッチング回路２０Ａのトレンチ６１，６３に比較して広くする必要がある。このため、ドレイン領域５１内の電流経路４４の長さを第１の従来技術に係るスイッチング回路２０Ａに比較して大幅に減少させることができず、オン抵抗を十分に小さくすることはできなかった。

本発明の目的は以上の問題点を解決し、従来技術に比較して半導体装置に流れる電流の電流経路の長さをさらに短くしてオン抵抗を小さくできる半導体装置、当該半導体装置の制御方法及び当該半導体装置を用いた二次電池の保護回路を提供することを目的とする。

第１の発明に係る半導体装置は、半導体基板上の長手方向に繰り返し形成された互いに同一の構成を有する複数のブロックを備えた半導体装置において、上記各ブロックは、上記半導体基板上に形成されたドレイン領域と、上記ドレイン領域上に形成されたチャネル層と、上記チャネル層を貫通して上記ドレイン領域に達しかつ上記チャネル層を横切って分断するようにそれぞれ形成された第１乃至第４のトレンチ内に、ゲート絶縁膜を介してそれぞれ形成された第１乃至第４のゲート電極と、上記各トレンチ間のチャネル層の上に、上記第１乃至第４のトレンチにそれぞれ対応するように形成された第１乃至第４のソース領域とを備え、全ての上記第２のゲート電極は互いに電気的に接続され、全ての上記第４のゲート電極は互いに電気的に接続され、全ての上記第１及び第３のゲート電極は互いに電気的に接続され、全ての第１及び第２のソース領域は互いに電気的に接続され、全ての第３及び第４のソース領域は互いに電気的に接続されたことを特徴とする。

第２の発明に係る半導体装置の制御方法は、スイッチ回路として動作する上記半導体装置の制御方法であって、上記スイッチ回路は、上記第２のゲート電極であるゲートと、上記第２のゲート電極の両側に形成された上記第１及び第２のソース領域であるソースと、上記ドレイン領域であるドレインとを有する第１のＮチャネル型ＭＯＳ電界効果トランジスタと、上記第４のゲート電極であるゲートと、上記第４のゲート電極の両側に形成された上記第３及び第４のソース領域であるソースと、上記ドレイン領域であるドレインとを有する第２のＮチャネル型ＭＯＳ電界効果トランジスタと、上記第１及び第３のゲート電極であるゲートと、上記第１及び第２のソース領域であるソースと、上記ドレイン領域であるドレインとを有する第３のＮチャネル型ＭＯＳ電界効果トランジスタと、上記第１及び第３のゲート電極であるゲートと、上記第３及び第４のソース領域であるソースと、上記ドレイン領域であるドレインとを有する第４のＮチャネル型ＭＯＳ電界効果トランジスタとを備え、第１、第２及び第３の制御信号を発生して、上記第２のゲート電極、第４のゲート電極、並びに第１及び第３のゲート電極にそれぞれ印加することにより、上記第１乃至第４のＮチャネル型ＭＯＳ電界効果トランジスタをオンオフ制御することを特徴とする。

上記半導体装置の制御方法において、上記第１及び第２のソース領域は二次電池の負極端子に接続され、上記第３及び第４のソース領域は、上記二次電池に接続された負荷に接続され、少なくとも上記二次電池の電圧に基づいて、上記第１、第２及び第３の制御信号を発生することを特徴とする。

また、上記半導体装置の制御方法において、上記二次電池の電圧に基づいて上記二次電池の電圧異常又は電圧正常を検出し、電圧正常の状態を検出したときに、上記第１乃至第４のＮチャネル型ＭＯＳ電界効果トランジスタをオンするように上記第１乃至第３の制御信号を発生することを特徴とする。

さらに、上記半導体装置の制御方法において、上記二次電池の電圧に基づいて上記二次電池の電圧異常又は電圧正常を検出し、電圧異常の状態を検出したときに、上記第１及び第２のＮチャネル型ＭＯＳ電界効果トランジスタのうちの少なくとも一方をオフしかつ上記第３及び第４のＮチャネル型ＭＯＳ電界効果トランジスタをオフするように上記第１乃至第３の制御信号を発生することを特徴とする。

第３の発明に係る二次電池の保護回路は、上記半導体装置にてなり、二次電池と、当該二次電池に接続された負荷との間に接続されたスイッチ回路と、上記二次電池に並列に接続された制御回路とを備えた保護回路であって、上記第１及び第２のソース領域は上記二次電池の負極端子に接続され、かつ上記第３及び第４のソース領域は上記負荷に接続され、上記スイッチ回路は、上記第２のゲート電極であるゲートと、上記第２のゲート電極の両側に形成された上記第１及び第２のソース領域であるソースと、上記ドレイン領域であるドレインとを有する第１のＮチャネル型ＭＯＳ電界効果トランジスタと、上記第４のゲート電極であるゲートと、上記第４のゲート電極の両側に形成された上記第３及び第４のソース領域であるソースと、上記ドレイン領域であるドレインとを有する第２のＮチャネル型ＭＯＳ電界効果トランジスタと、上記第１及び第３のゲート電極であるゲートと、上記第１及び第２のソース領域であるソースと、上記ドレイン領域であるドレインとを有する第３のＮチャネル型ＭＯＳ電界効果トランジスタと、上記第１及び第３のゲート電極であるゲートと、上記第３及び第４のソース領域であるソースと、上記ドレイン領域であるドレインとを有する第４のＮチャネル型ＭＯＳ電界効果トランジスタとを備え、上記制御回路は、少なくとも上記二次電池の電圧に基づいて、第１、第２及び第３の制御信号を発生して、上記第２のゲート電極、第４のゲート電極、並びに第１及び第３のゲート電極にそれぞれ印加することにより、上記第１乃至第４のＮチャネル型ＭＯＳ電界効果トランジスタをオンオフ制御することを特徴とする。

上記二次電池の保護回路において、上記制御回路は、上記二次電池の電圧に基づいて上記二次電池の電圧異常又は電圧正常を検出し、電圧正常の状態を検出したときに、上記第１乃至第４のＮチャネル型ＭＯＳ電界効果トランジスタをオンするように上記第１乃至第３の制御信号を発生することを特徴とする。

また、上記二次電池の保護回路において、上記制御回路は、上記二次電池の電圧に基づいて上記二次電池の電圧異常又は電圧正常を検出し、電圧異常の状態を検出したときに、上記第１及び第２のＮチャネル型ＭＯＳ電界効果トランジスタのうちの少なくとも一方をオフしかつ上記第３及び第４のＮチャネル型ＭＯＳ電界効果トランジスタをオフするように上記第１乃至第３の制御信号を発生することを特徴とする。

本発明に係る半導体装置によれば、半導体基板上の長手方向に繰り返し形成された互いに同一の構成を有する複数のブロックを備えた半導体装置において、上記各ブロックは、上記半導体基板上に形成されたドレイン領域と、上記ドレイン領域上に形成されたチャネル層と、上記チャネル層を貫通して上記ドレイン領域に達しかつ上記チャネル層を横切って分断するようにそれぞれ形成された第１乃至第４のトレンチ内に、ゲート絶縁膜を介してそれぞれ形成された第１乃至第４のゲート電極と、上記各トレンチ間のチャネル層の上に、上記第１乃至第４のトレンチにそれぞれ対応するように形成された第１乃至第４のソース領域とを備え、全ての上記第２のゲート電極は互いに電気的に接続され、全ての上記第４のゲート電極は互いに電気的に接続され、全ての上記第１及び第３のゲート電極は互いに電気的に接続され、全ての第１及び第２のソース領域は互いに電気的に接続され、全ての第３及び第４のソース領域は互いに電気的に接続されている。従って、各トレンチにゲート電極を１つしか形成しないので、従来技術に比較して各トレンチの幅を狭くして、トレンチの下を通る電流経路を短くでき、半導体装置のオン抵抗を小さくできる。

また、本発明に係る半導体装置の制御方法及び二次電池の保護回路によれば、上記半導体装置を二次電池と負荷との間に接続されるスイッチ回路として用いるので、従来技術に比較して、二次電池を大電流で充放電でき、充電時間の短縮並びに充電効率及び放電効率の向上が可能である。さらに、従来技術に比較して発熱量が小さくユーザにとって使い勝手がよい保護回路を提供できる。

本発明の実施形態に係る保護回路２を備えた電池パック１の構成を示すブロック図である。図１のスイッチ回路２０の半導体装置の平面図である。図２の半導体装置のＡ−Ｂ線に沿う断面図である。第１の従来技術に係る保護回路２Ａを備えた電池パック１Ａの構成を示すブロック図である。図４のスイッチ回路２０Ａの半導体装置の断面図である。第２の従来技術に係るスイッチ回路２０Ｂの半導体装置の断面図である。

以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。なお、当該明細書において、数式がイメージ入力された墨付き括弧の数番号と、数式が文字入力された大括弧の数式番号とを混在して用いている。

実施形態．
図１は、本発明の実施形態に係る保護回路２を備えた電池パック１の構成を示すブロック図である。また、図１のスイッチ回路２０の半導体装置の平面図であり、図３は、図２の半導体装置のＡ−Ｂ線に沿う断面図である。図２及び図３において、スイッチ回路２０Ａの半導体装置の長手方向（ドレイン領域５１に平行な方向である。）及びドレイン領域５１に対して垂直な方向をｘ方向及びｙ方向とそれぞれ定義する。

図１において、電池パック１は二次電池３及び当該二次電池３に接続された保護回路２を備えて構成され、端子Ｔ１及びＴ２を介して携帯電話機などの負荷４に接続されている。二次電池３の充電時には、充電器５がスイッチＳＷ１及びＳＷ２を介して電池パック１に接続される。

保護回路２は、スイッチ回路２０と、当該スイッチ回路２０の動作を制御する保護回路１０とを備えて構成される。制御回路１０は、過充電検出回路１１と、過放電検出回路１２と、故障検出回路１４と、制御信号発生回路１３と、端子Ｖｄｄ，Ｖｓｓと、放電制御端子Ｄｏｕｔと、充電制御端子Ｃｏｕｔと、ゲート制御端子Ｇｏｕｔと、端子Ｖ−とを備えて構成される。

過充電検出回路１１は端子Ｖｄｄ及び端子Ｖｓｓを介して二次電池３の正極端子及び負極端子に接続されている。過充電検出回路１１は、二次電池３の正極端子及び負極端子間の電圧が所定の第１のしきい値以上であることを検出すると、当該検出結果を示すハイレベルの検出信号Ｓ１１を発生して制御信号発生回路１３に出力する一方、二次電池３の正極端子及び負極端子間の電圧が第１のしきい値未満であることを検出すると、当該検出結果を示すローレベルの検出信号Ｓ１１を発生して制御信号発生回路１３に出力する。ここで、第１のしきい値は、二次電池３の過充電時や過充電電流時の電圧に対応する値に設定される。

また、過放電検出回路１２は端子Ｖｄｄ及び端子Ｖｓｓを介して二次電池３の正極端子及び負極端子に接続されている。過放電検出回路１２は、二次電池３の正極端子及び負極端子間の電圧が所定の第２のしきい値以下であることを検出すると、当該検出結果を示すハイレベルの検出信号Ｓ１２を発生して制御信号発生回路１３に出力する一方、二次電池３の正極端子及び負極端子間の電圧が第２のしきい値より大きいことを検出すると、当該検出結果を示すローレベルの検出信号Ｓ１２を発生して制御信号発生回路１３に出力する。ここで、第２のしきい値は、二次電池３の過放電時や過放電電流時の電圧に対応する値に設定される。

さらに、故障検出回路１４は端子Ｖｓｓを介して二次電池３の負極端子に接続され、端子Ｖ−を介してスイッチ回路の端子ＴＳ２に接続されている。過放電検出回路１２は、端子Ｖｓｓ，Ｖ−間の電圧が所定の第３のしきい値以上であることを検出すると、当該検出結果を示すハイレベルの検出信号Ｓ１４を発生して制御信号発生回路１３に出力する一方、端子Ｖｓｓ，Ｖ−間の電圧が第３のしきい値未満であることを検出すると、当該検出結果を示すローレベルの検出信号Ｓ１４を発生して制御信号発生回路１３に出力する。ここで、第３のしきい値は、二次電池３において短絡などの致命的な故障が発生した時の電圧に対応する値に設定される。

制御信号発生回路１３は、入力される検出信号Ｓ１１，Ｓ１２，Ｓ１４に基づいて、詳細後述するように所定の制御信号Ｃｄ，Ｃｃ，Ｃｇを発生し、放電制御端子Ｄｏｕｔ、充電制御端子Ｃｏｕｔ、ゲート制御端子Ｇｏｕｔを介してスイッチ回路２０にそれぞれ出力する。

図１において、半導体装置にてなるスイッチ回路２０は、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ１〜Ｍ４と、ダイオードＤｉ１及びＤｉ２と、ソース端子ＴＳ１，ＴＳ２と、ゲート端子ＴＧ１〜ＴＧ３とを備えて構成される。詳細後述するように、スイッチ回路２０は、双方向の電流経路の切り換えが可能な回路である。ここで、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ１のゲートＧ１はゲート端子ＴＧ１を介して放電制御端子Ｄｏｕｔに接続され、ソースＳ１はソース端子ＴＳ１を介して二次電池３の負極端子に接続されるとともにダイオードＤｉ１のアノードに接続される。また、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ２のゲートＧ２はゲート端子ＴＧ２を介して充電制御端子Ｃｏｕｔに接続され、ソースＳ２はソース端子ＴＳ２を介して端子Ｖ−及びＴ２に接続されるとともにダイオードＤｉ２のアノードに接続される。さらに、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ３のゲートＧ３はゲート端子ＴＧ３を介してゲート制御端子Ｇｏｕｔに接続され、ソースＳ３はソース端子ＴＳ１を介して二次電池３の負極端子に接続されるとともにダイオードＤｉ１のアノードに接続される。またさらに、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ４のゲートＧ４はゲート端子ＴＧ３を介してゲート制御端子Ｇｏｕｔに接続され、ソースＳ４はソース端子ＴＳ２を介して端子Ｖ−及びＴ２に接続されるとともにダイオードＤｉ２のアノードに接続される。なお、ダイオードＤｉ１及びＤｉ２は、スイッチ回路２０の半導体装置の形成時に生成される寄生ダイオードであり、ダイオードＤｉ１及びＤｉ２の各カソード及びＮチャネル型ＭＯＳ電界効果トランジスタＭ１〜Ｍ４の各ドレインは共通にドレイン領域５１（図３を参照して詳細後述する。）に接続される。

図２及び図３において、スイッチ回路２０の半導体装置は、当該半導体装置の長手方向（ｘ方向である。）に繰り返し形成された互いに同一の構成を有する複数Ｎ個のブロックＢｎ（ｎ＝１，２，…，Ｎ）を備える。各ブロックＢｎは、半導体基板５０の上に形成されたＮ型ウェル拡散領域であるドレイン領域５１と、ドレイン領域５１の上に形成されたＰ型導電領域であるチャネル層５２と、チャネル層５２を貫通してドレイン領域５１に達しかつチャネル層５２を横切って分断するように形成された４つのトレンチ５３ａ，５３ｂ，５３ｃ，５３ｄ内にゲート絶縁膜５４ａ，５４ｂ，５４ｃ，５４ｄを介してそれぞれ形成されたゲート電極Ｅ１，Ｅ２，Ｅ３，Ｅ４と、トレンチ５３ａとトレンチ５３ｂとの間のチャネル層５２の上に形成されたソース領域５６ａと、トレンチ５３ｂとトレンチ５３ｃとの間のチャネル層５２の上に形成されたソース領域５６ｂと、トレンチ５３ｃとトレンチ５３ｄとの間のチャネル層５２の上に形成されたソース領域５６ｃと、トレンチ５３ｄと隣のブロックＢｎ＋１のトレンチ５３ａとの間のチャネル層５２の上に形成されたソース領域５６ｄとを備えて構成される。また、ソース領域５６ａ，５６ｂとドレイン領域５１との間には寄生ダイオードＤｉ１が形成され、ソース領域５６ｃ，５６ｄとドレイン領域５１との間には寄生ダイオードＤｉ２が形成されている。なお、ソース領域５６ａ〜５６ｄはそれぞれＮ型導電領域である。また、図２に示すように、トレンチ５３ａ〜５３ｄによって分断された各チャネル層５２の上には、写真製版によってＮ型導電領域であるソース領域５６ａ〜５６ｄと、２個のＰ型導電領域５５が形成されている。Ｐ型導電領域５５は、チャネル層５２の電位を取り出すために形成される。また、ブロックＢｎの総数Ｎは、スイッチ回路２０に流す放電電流及び充電電流の最大値に基づいて決定され、当該最大値が大きいほど総数Ｎは大きい値に設定される。

さらに、図３において、全てのブロックＢ１〜ＢＮのゲート電極Ｅ２は配線ＷＧ１を用いて互いに電気的に接続され、配線ＷＧ１はゲート端子ＴＧ１に接続される。また、全てのブロックＢ１〜ＢＮのゲート電極Ｅ４は配線ＷＧ２を用いて互いに電気的に接続され、配線ＷＧ２はゲート端子ＴＧ２に接続される。全てのブロックＢ１〜ＢＮのゲート電極Ｅ１，Ｅ３は配線ＷＧ３を用いて互いに電気的に接続され、配線ＷＧ３はゲート端子ＴＧ３に接続される。また、全てのブロックＢ１〜ＢＮのソース領域５６ａ，５６ｂは配線ＷＳ１を用いて互いに電気的に接続され、配線ＷＳ１はソース端子ＴＳ１に接続される。さらに、全てのブロックＢ１〜ＢＮのソース領域５６ｃ，５６ｄは配線ＷＳ２を用いて互いに電気的に接続され、配線ＷＳ２はソース端子ＴＳ２に接続される。

以上のようにスイッチ回路２０Ａの半導体装置を構成することにより、半導体基板５０上に以下の４つのＮチャネル型ＭＯＳ電界効果トランジスタＭ１〜Ｍ４が繰り返し形成される。
（ａ）ゲート電極Ｅ２であるゲートＧ１と、ゲート電極Ｅ２の両側に形成されたソース領域５６ａ，５６ｂであるソースＳ１と、ドレイン領域５１であるドレインとを有するＮチャネル型ＭＯＳ電界効果トランジスタＭ１；
（ｂ）ゲート電極Ｅ４であるゲートＧ２と、ゲート電極Ｅ４の両側に形成されたソース領域５６ｃ，５６ｄであるソースＳ２と、ドレイン領域５１であるドレインとを有するＮチャネル型ＭＯＳ電界効果トランジスタＭ２；
（ｃ）ゲート電極Ｅ１，Ｅ３であるゲートＧ３と、ソース領域５６ａ，５６ｂであるソースＳ３と、ドレイン領域５１であるドレインとを有するＮチャネル型ＭＯＳ電界効果トランジスタＭ３；
（ｄ）ゲート電極Ｅ１，Ｅ３であるゲートＧ４と、ソース領域５６ｄ，５６ｃであるソースＳ４と、ドレイン領域５１であるドレインとを有するＮチャネル型ＭＯＳ電界効果トランジスタＭ４．

すなわち、図２及び図３に示すように、各Ｎチャネル型ＭＯＳ電界効果トランジスタＭ１はゲート電極Ｅ２の両側に形成され、各Ｎチャネル型ＭＯＳ電界効果トランジスタＭ２はゲート電極Ｅ４の両側に形成さる。また、各Ｎチャネル型ＭＯＳ電界効果トランジスタＭ３はゲート電極Ｅ１，Ｅ３のＮチャネル型ＭＯＳ電界効果トランジスタＭ１側に形成され、各Ｎチャネル型ＭＯＳ電界効果トランジスタＭ４はゲート電極Ｅ１，Ｅ３のＮチャネル型ＭＯＳ電界効果トランジスタＭ２側に形成される。

次に、以上のように構成されたスイッチ回路２０の動作を説明する。表１は、スイッチ回路２０の状態と、ゲート端子ＴＧ１〜ＴＧ３の電圧レベルと、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ１〜Ｍ４のオンオフ状態と、端子ＴＳ１，ＴＳ２間のオン抵抗値Ｒｓとの関係を示す表である。表１において、ハイレベル及びローレベルの電圧レベルを「Ｈ」及び「Ｌ」と記載する。また、チャネル型ＭＯＳ電界効果トランジスタＭ１〜Ｍ４のオン抵抗値をそれぞれＲ１〜Ｒ４と定義し、ダイオードＲｉ１，Ｒｉ２のオン抵抗値をそれぞれＲｄ１，Ｒｄ２と定義する。

（１）第１の状態．
第１の状態において、全てのゲート端子ＴＧ１〜ＴＧ３の電圧レベルはハイレベルに設定される。このとき、全てのＮチャネル型ＭＯＳ電界効果トランジスタＭ１〜Ｍ４はオンする。従って、端子ＴＳ１から端子ＴＳ２に電流が流れる充電時及び端子ＴＳ２から端子ＴＳ１に電流が流れる放電時のオン抵抗値Ｒｓは次式で表され、第１〜第８の各状態におけるオン抵抗値Ｒｓのうちで最も小さい。

図３に、第１の状態におけるＮチャネル型ＭＯＳ電界効果トランジスタＭ１，Ｍ２間の電流経路４１及びＮチャネル型ＭＯＳ電界効果トランジスタＭ３，Ｍ４間の電流経路４２２を示す。Ｎチャネル型ＭＯＳ電界効果トランジスタＭ１，Ｍ２のソースＳ１及びＳ２はゲート電極Ｅ１の両側及びゲート電極Ｅ３の両側に形成されているので、ドレイン領域５１における電流経路４１，４２は、ゲート電極Ｅ１，Ｅ３がそれぞれ形成されているトレンチ５３ａ，５３ｂの下のみを通る。具体的には、電流経路４１は、トレンチ５３ｂの近傍をソース領域５６ａからドレイン領域５１までｙ方向に通り、ドレイン領域１１をｘ方向に通り、トレンチ５３ｄの近傍をドレイン領域５１からソース領域５６ｄまでｙ方向に通る経路と、トレンチ５３ｂの近傍をソース領域５６ｂからドレイン領域５１までｙ方向に通り、ドレイン領域１１をｘ方向に通り、トレンチ５３ｄの近傍をドレイン領域５１からソース領域５６ｃまでｙ方向に通る経路とを含む。また、電流経路４２は、トレンチ５３ａの近傍をソース領域５６ｄからドレイン領域５１までｙ方向に通り、ドレイン領域１１をｘ方向に通り、トレンチ５３ａの近傍をドレイン領域５１からソース領域５６ａまでｙ方向に通る経路と、トレンチ５３ｃの近傍をソース領域５６ｂからドレイン領域５１までｙ方向に通り、ドレイン領域１１をｘ方向に通り、トレンチ５３ｃの近傍をドレイン領域５１からソース領域５６ｃまでｙ方向に通る経路とを含む。

（２）第２の状態．
第２の状態において、ゲート端子ＴＧ２，ＴＧ３の各電圧レベルはハイレベルに設定され、ゲート端子ＴＧ１の電圧レベルはローレベルに設定される。このとき、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ２〜Ｍ４はオンし、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ１はオフする。従って、充電時及び放電時のオン抵抗値Ｒｓは次式でそれぞれ表される。

（３）第３の状態．
第３の状態において、ゲート端子ＴＧ１，ＴＧ３の各電圧レベルはハイレベルに設定され、ゲート端子ＴＧ２の電圧レベルはローレベルに設定される。このとき、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ１，Ｍ３，Ｍ４はオンし、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ２はオフする。従って、充電時及び放電時のオン抵抗値Ｒｓは次式でそれぞれ表される。

（４）第４の状態．
第４の状態において、ゲート端子ＴＧ３の電圧レベルはハイレベルに設定され、ゲート端子ＴＧ１，ＴＧ２の各電圧レベルはローレベルに設定される。このとき、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ３，Ｍ４はオンし、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ１，Ｍ２はオフする。従って、充電時及び放電時のオン抵抗値Ｒｓは次式でそれぞれ表される。

［数１］
Ｒｓ＝Ｒ３＋Ｒ４

（５）第５の状態．
第５の状態において、ゲート端子ＴＧ１，ＴＧ２の各電圧レベルはハイレベルに設定され、ゲート端子ＴＧ３の電圧レベルはローレベルに設定される。このとき、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ１，Ｍ２はオンし、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ３，Ｍ４はオフする。従って、充電時及び放電時のオン抵抗値Ｒｓは次式でそれぞれ表される。

［数２］
Ｒｓ＝Ｒ１＋Ｒ２

（６）第６の状態．
第６の状態において、ゲート端子ＴＧ２の電圧レベルはハイレベルに設定され、ゲート端子ＴＧ１，ＴＧ３の各電圧レベルはローレベルに設定される。このとき、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ２はオンし、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ１，Ｍ３，Ｍ４はオフする。従って、第６の状態において、充電時のオン抵抗値Ｒｓは次式で表される。一方、寄生ダイオードＤ１によってソースＳ２からソースＳ１への電流の流れが阻止されるので、放電電流は流れない。

［数３］
Ｒｓ＝Ｒｄ１＋Ｒ２

（７）第７の状態．
第７の状態において、ゲート端子ＴＧ１の電圧レベルはハイレベルに設定され、ゲート端子ＴＧ２，ＴＧ３の各電圧レベルはローレベルに設定される。このとき、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ１はオンし、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ２，Ｍ３，Ｍ４はオフする。従って、第７の状態において、放電時のオン抵抗値Ｒｓは次式で表される。一方、寄生ダイオードＤ２によってソースＳ１からソースＳ２への電流の流れが阻止されるので、充電電流は流れない。

［数４］
Ｒｓ＝Ｒ１＋Ｒｄ２

（８）第８の状態．
第８の状態において、全てのゲート端子ＴＧ１〜ＴＧ３の各電圧レベルはローレベルに設定される。このとき、全てのＮチャネル型ＭＯＳ電界効果トランジスタＭ１〜Ｍ４はオフする。従って、端子ＴＳ１，ＴＳ２間に電流は流れない。

次に、制御信号発生回路１３によるスイッチ回路２０の動作の制御方法を説明する。制御信号発生回路１３は、入力される検出信号Ｓ１１，Ｓ１２，Ｓ１４に基づいて、スイッチ回路２０の状態を第１，第６，第７，第８の状態のうちの１つの状態に切り換えるように制御する。具体的には、ローレベルの検出信号Ｓ１１，Ｓ１２，Ｓ１４に応答して、制御信号発生回路１３はハイレベルの制御信号Ｃｄ，Ｃｃ，Ｃｇを発生してゲート端子ＴＧ１，ＴＧ２，ＴＧ３にそれぞれ出力することにより、スイッチ回路２０の状態を第１の状態に切り換える。また、ハイレベルの検出信号Ｓ１２に応答して、制御信号発生回路１３は、ローレベルの制御信号Ｃｄと、ハイレベルの制御信号Ｃｃと、ローレベルの制御信号Ｃｇとを発生してゲート端子ＴＧ１，ＴＧ２，ＴＧ３にそれぞれ出力することにより、スイッチ回路２０の状態を第６の状態に切り換える。さらに、ハイレベルの検出信号Ｓ１１に応答して、制御信号発生回路１３は、ハイレベルの制御信号Ｃｄと、ローレベルの制御信号Ｃｃと、ローレベルの制御信号Ｃｇとを発生してゲート端子ＴＧ１，ＴＧ２，ＴＧ３にそれぞれ出力することにより、スイッチ回路２０の状態を第７の状態に切り換える。また、ハイレベルの検出信号Ｓ１４に応答して、制御信号発生回路１３は、ローレベルの制御信号Ｃｄ，Ｃｃ，Ｃｇを発生してゲート端子ＴＧ１，ＴＧ２，ＴＧ３にそれぞれ出力することにより、スイッチ回路２０の状態を第８の状態に切り換える。なお、制御電圧発生回路１３は、スイッチ回路２０の状態を第２〜第５の各状態に切り換えない。

すなわち、制御回路１０は、過充電検出回路１１、過放電検出回路１２によって、第２のしきい値より大きくかつ第１のしきい値より小さい二次電池３の正極及び負極端子間の正常電圧を検出したときに、スイッチ回路２０を第１の状態に切り換えてＮチャネル型ＭＯＳ電界効果トランジスタＭ１〜Ｍ４をオンするように制御する。また、制御回路１０は、（ａ）過充電検出回路１１によって第１のしきい値以上の二次電池３の正極及び負極端子間の電圧異常を検出したとき、（ｂ）過放電検出回路１１によって第２のしきい値以下の二次電池３の正極及び負極端子間の電圧異常を検出したとき、又は（ｃ）故障検出回路１４によって端子Ｖｓｓ，Ｖ−間の電圧が第３のしきい値以上である二次電池３の電圧異常を検出したときに、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ１，Ｍ２のうちの少なくとも一方をオフしかつＮチャネル型ＭＯＳ電界効果トランジスタＭ３，Ｍ４をオフするように制御する。

例えば、電池パック１に負荷４が接続されて二次電池３が放電状態にあるときに、二次電池３が過放電状態になると、過放電検出回路１２によって、二次電池３の正極端子及び負極端子間の電圧が第２のしきい値以下であることが検出されてハイレベルの検出信号Ｓ１２が発生される。これに応答して、制御信号発生回路１３は、スイッチ回路２０の状態を第６の状態に切り換える。これにより、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ２はオンのままに設定され、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ１，Ｍ３，Ｍ４はオフに切り換えられる。その結果、端子ＴＳ２から端子ＴＳ１に向かう電流は遮断されるので、二次電池３から負荷４への給電が遮断される。しかしながら、端子ＴＳ１から端子ＴＳ２に向かう電流は、寄生ダイオードＤｉ１とＮチャネル型ＭＯＳ電界効果トランジスタＭ２を介して流れることができるので、二次電池３の充電は可能である。

次に、この状態で、充電器５がスイッチＳＷ１，ＳＷ２を介して電池パック１に接続されると、スイッチ回路２０Ａに流れる電流の向きが反転し、寄生ダイオードＤｉ１とＮチャネル型ＭＯＳ電界効果トランジスタＭ２を介して端子ＴＳ１から端子ＴＳ２に向かって充電電流が流れる。そして、過放電検出回路１２によって、二次電池３の正極端子及び負極端子間の電圧が第２のしきい値より大きくなったことが検出されてローレベルの検出信号Ｓ１２が発生される。これに応答して、制御信号発生回路１３は、スイッチ回路２０の状態を第１の状態に切り換える。この結果、全てのＮチャネル型ＭＯＳ電界効果トランジスタがオンするので、端子ＴＳ１，ＴＳ２間のオン抵抗値Ｒｓは最小になる。このため、二次電池３の大電流での充電が可能となる。なお、充電器５を電池パック１に接続した直後は、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ２だけしかオンしていないが、Ｎチャネル型ＭＯＳ電界効果トランジスタのオン抵抗値Ｒ２に比べ、寄生ダイオードＤｉ１のオン抵抗値Ｒｄ１の方が圧倒的に大きいので、充電電流は流れる。

さらに、電池パック１に充電器５が接続されて二次電池３が充電状態にあるときに、二次電池３が過充電状態になると、過充電検出回路１１によって、二次電池３の正極端子及び負極端子間の電圧が第１のしきい値以上であることが検出されてハイレベルの検出信号Ｓ１１が発生される。これに応答して、制御信号発生回路１３は、スイッチ回路２０の状態を第７の状態に切り換える。これにより、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ１はオンのままに設定され、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ２，Ｍ３，Ｍ４はオフに切り換えられる。その結果、端子ＴＳ１から端子ＴＳ２に向かう電流は遮断されるので、充電器５から二次電池３への充電電流が遮断される。しかしながら、端子ＴＳ２から端子ＴＳ１に向かう電流は、寄生ダイオードＤｉ２とＮチャネル型ＭＯＳ電界効果トランジスタＭ１を介して流れることができるので、二次電池３の放電は可能である。

次に、この状態で二次電池３に負荷４が接続されると放電電流が流れる。そして、過充電検出回路１１によって、二次電池３の正極端子及び負極端子間の電圧が第１のしきい値未満になったことが検出されてローレベルの検出信号Ｓ１１が発生される。これに応答して、制御信号発生回路１３は、スイッチ回路２０の状態を第１の状態に切り換える。この結果、全てのＮチャネル型ＭＯＳ電界効果トランジスタＭ１〜Ｍ４がオンするので、端子ＴＳ１，ＴＳ２間のオン抵抗値Ｒｓは最小になる。このため、二次電池３の大電流での放電が可能となる。

さらに、短絡などの電池パック１の充放電が行なえないような致命的な故障が発生すると、故障検出回路１４によって端子Ｖｓｓ，Ｖ−間の電圧が第３のしきい値以上であることが検出されてハイレベルの検出信号Ｓ１４が発生される。これに応答して、制御信号発生回路１３は、スイッチ回路２０の状態を第８の状態に切り換える。これにより、全てのＮチャネル型ＭＯＳ電界効果トランジスタＭ１〜Ｍ４はオフし、端子ＴＳ１と端子ＴＳ２との間は完全に遮断されるので、二次電池３は充電も放電されない。

以上詳述したように、本実施形態に係るスイッチ回路２０の半導体装置によれば、各トレンチ５３ａ〜５３ｄにはゲート電極を１つしか形成しないので、図６の第２の従来技術に係るスイッチ回路２０Ｂの半導体装置に比較して各トレンチ５３ａ〜５３ｄの幅を極めて狭くできる。このため、トレンチ５３ａ，５３ｃの下を通る電流経路４１，４３の長さが短くなり、スイッチ回路２０のオン抵抗を小さくできる。また、従来技術に比較して各トレンチ５３ａ〜５３ｄの幅を狭くできるので、同一の半導体基板５０上により多くのＮチャネル型ＭＯＳ電界効果トランジスタを形成でき、スイッチ回路２０のオン抵抗を小さくできる。さらに、従来技術に比較してスイッチ回路２０のオン抵抗を小さくできるので、スイッチ回路２０における発熱を小さくできる。

本実施形態に係る保護回路２によれば、上述したスイッチ回路２０Ａを用いたので、従来技術に比較して、二次電池３を大電流で充放電でき、充電時間の短縮並びに充電効率及び放電効率の向上が可能である。さらに、従来技術に比較して発熱量が小さくユーザにとって使い勝手がよい保護回路２を提供できる。

以上詳述したように、本発明に係る半導体装置によれば、半導体基板上の長手方向に繰り返し形成された互いに同一の構成を有する複数のブロックを備えた半導体装置において、上記各ブロックは、上記半導体基板上に形成されたドレイン領域と、上記ドレイン領域上に形成されたチャネル層と、上記チャネル層を貫通して上記ドレイン領域に達しかつ上記チャネル層を横切って分断するようにそれぞれ形成された第１乃至第４のトレンチ内に、ゲート絶縁膜を介してそれぞれ形成された第１乃至第４のゲート電極と、上記各トレンチ間のチャネル層の上に、上記第１乃至第４のトレンチにそれぞれ対応するように形成された第１乃至第４のソース領域とを備え、全ての上記第２のゲート電極は互いに電気的に接続され、全ての上記第４のゲート電極は互いに電気的に接続され、全ての上記第１及び第３のゲート電極は互いに電気的に接続され、全ての第１及び第２のソース領域は互いに電気的に接続され、全ての第３及び第４のソース領域は互いに電気的に接続されている。従って、各トレンチにゲート電極を１つしか形成しないので、従来技術に比較して各トレンチの幅を狭くして、トレンチの下を通る電流経路を短くでき、半導体装置のオン抵抗を小さくできる。

１…電池パック、
２…保護回路、
３…二次電池、
４…負荷、
５…充電器、
１０…制御回路、
１１…過充電検出回路、
１２…過放電検出回路、
１３…制御信号発生回路、
１４…故障検出回路、
２０…スイッチ回路、
４１，４２…電流経路、
５０…半導体基板、
５１…ドレイン領域、
５２…チャネル層（Ｐ型導電領域）、
５３ａ，５３ｂ，５３ｃ，５３ｄ…トレンチ、
５４ａ，５４ｂ，５４ｃ，５４ｄ…ゲート絶縁膜、
５５…Ｐ型導電領域、
５６ａ，５６ｂ，５６ｃ，５６ｄ…ソース領域（Ｎ型導電領域）
Ｄｉ１，Ｄｉ２…ダイオード、
Ｅ１，Ｅ２，Ｅ３，Ｅ４…ゲート電極、
Ｍ１，Ｍ２，Ｍ３，Ｍ４…Ｎチャネル型ＭＯＳ電界効果トランジスタ。

特許第４１１５０８４号公報。特開２００３−２０１２２８号公報。

Claims

半導体基板上の長手方向に繰り返し形成された互いに同一の構成を有する複数のブロックを備えた半導体装置において、
上記各ブロックは、
上記半導体基板上に形成されたドレイン領域と、
上記ドレイン領域上に形成されたチャネル層と、
上記チャネル層を貫通して上記ドレイン領域に達しかつ上記チャネル層を横切って分断するようにそれぞれ形成された第１乃至第４のトレンチ内に、ゲート絶縁膜を介してそれぞれ形成された第１乃至第４のゲート電極と、
上記各トレンチ間のチャネル層の上に、上記第１乃至第４のトレンチにそれぞれ対応するように形成された第１乃至第４のソース領域とを備え、
全ての上記第２のゲート電極は互いに電気的に接続され、
全ての上記第４のゲート電極は互いに電気的に接続され、
全ての上記第１及び第３のゲート電極は互いに電気的に接続され、
全ての第１及び第２のソース領域は互いに電気的に接続され、
全ての第３及び第４のソース領域は互いに電気的に接続されたことを特徴とする半導体装置。
スイッチ回路として動作する請求項１記載の半導体装置の制御方法であって、
上記スイッチ回路は、
上記第２のゲート電極であるゲートと、上記第２のゲート電極の両側に形成された上記第１及び第２のソース領域であるソースと、上記ドレイン領域であるドレインとを有する第１のＮチャネル型ＭＯＳ電界効果トランジスタと、
上記第４のゲート電極であるゲートと、上記第４のゲート電極の両側に形成された上記第３及び第４のソース領域であるソースと、上記ドレイン領域であるドレインとを有する第２のＮチャネル型ＭＯＳ電界効果トランジスタと、
上記第１及び第３のゲート電極であるゲートと、上記第１及び第２のソース領域であるソースと、上記ドレイン領域であるドレインとを有する第３のＮチャネル型ＭＯＳ電界効果トランジスタと、
上記第１及び第３のゲート電極であるゲートと、上記第３及び第４のソース領域であるソースと、上記ドレイン領域であるドレインとを有する第４のＮチャネル型ＭＯＳ電界効果トランジスタとを備え、
第１、第２及び第３の制御信号を発生して、上記第２のゲート電極、第４のゲート電極、並びに第１及び第３のゲート電極にそれぞれ印加することにより、上記第１乃至第４のＮチャネル型ＭＯＳ電界効果トランジスタをオンオフ制御することを特徴とする半導体装置の制御方法。
上記第１及び第２のソース領域は二次電池の負極端子に接続され、
上記第３及び第４のソース領域は、上記二次電池に接続された負荷に接続され、
少なくとも上記二次電池の電圧に基づいて、上記第１、第２及び第３の制御信号を発生することを特徴とする請求項２記載の半導体装置の制御方法。
上記二次電池の電圧に基づいて上記二次電池の電圧異常又は電圧正常を検出し、電圧正常の状態を検出したときに、上記第１乃至第４のＮチャネル型ＭＯＳ電界効果トランジスタをオンするように上記第１乃至第３の制御信号を発生することを特徴とする請求項３記載の半導体装置の制御方法。
上記二次電池の電圧に基づいて上記二次電池の電圧異常又は電圧正常を検出し、電圧異常の状態を検出したときに、上記第１及び第２のＮチャネル型ＭＯＳ電界効果トランジスタのうちの少なくとも一方をオフしかつ上記第３及び第４のＮチャネル型ＭＯＳ電界効果トランジスタをオフするように上記第１乃至第３の制御信号を発生することを特徴とする請求項３又は４記載の半導体装置の制御方法。
請求項１記載の半導体装置にてなり、二次電池と、当該二次電池に接続された負荷との間に接続されたスイッチ回路と、
上記二次電池に並列に接続された制御回路とを備えた保護回路であって、
上記第１及び第２のソース領域は上記二次電池の負極端子に接続され、かつ上記第３及び第４のソース領域は上記負荷に接続され、
上記スイッチ回路は、
上記第２のゲート電極であるゲートと、上記第２のゲート電極の両側に形成された上記第１及び第２のソース領域であるソースと、上記ドレイン領域であるドレインとを有する第１のＮチャネル型ＭＯＳ電界効果トランジスタと、
上記第４のゲート電極であるゲートと、上記第４のゲート電極の両側に形成された上記第３及び第４のソース領域であるソースと、上記ドレイン領域であるドレインとを有する第２のＮチャネル型ＭＯＳ電界効果トランジスタと、
上記第１及び第３のゲート電極であるゲートと、上記第１及び第２のソース領域であるソースと、上記ドレイン領域であるドレインとを有する第３のＮチャネル型ＭＯＳ電界効果トランジスタと、
上記第１及び第３のゲート電極であるゲートと、上記第３及び第４のソース領域であるソースと、上記ドレイン領域であるドレインとを有する第４のＮチャネル型ＭＯＳ電界効果トランジスタとを備え、
上記制御回路は、少なくとも上記二次電池の電圧に基づいて、第１、第２及び第３の制御信号を発生して、上記第２のゲート電極、第４のゲート電極、並びに第１及び第３のゲート電極にそれぞれ印加することにより、上記第１乃至第４のＮチャネル型ＭＯＳ電界効果トランジスタをオンオフ制御することを特徴とする二次電池の保護回路。
上記制御回路は、上記二次電池の電圧に基づいて上記二次電池の電圧異常又は電圧正常を検出し、電圧正常の状態を検出したときに、上記第１乃至第４のＮチャネル型ＭＯＳ電界効果トランジスタをオンするように上記第１乃至第３の制御信号を発生することを特徴とする請求項６記載の二次電池の保護回路。
上記制御回路は、上記二次電池の電圧に基づいて上記二次電池の電圧異常又は電圧正常を検出し、電圧異常の状態を検出したときに、上記第１及び第２のＮチャネル型ＭＯＳ電界効果トランジスタのうちの少なくとも一方をオフしかつ上記第３及び第４のＮチャネル型ＭＯＳ電界効果トランジスタをオフするように上記第１乃至第３の制御信号を発生することを特徴とする請求項６又は７記載の二次電池の保護回路。