JP4297452B2

JP4297452B2 - 充放電保護回路

Info

Publication number: JP4297452B2
Application number: JP2007336061A
Authority: JP
Inventors: 明彦藤原; 秀幸青田
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2007-12-27
Filing date: 2007-12-27
Publication date: 2009-07-15
Anticipated expiration: 2019-11-02
Also published as: JP2008104351A

Description

本発明は、各種携帯機器に使用される２次電池の充放電保護回路技術に係り、特に、充電制御時の２次電池の過充電状態、負荷電流を供給する放電制御時の２次電池の過放電状態、または放電制御時の２次電池の過電流状態を検出して２次電池を過充電状態、過放電状態または過電流状態から保護する充放電保護回路において、異常充電器を接続した場合でも過電流検出電圧値や短絡検出電圧値が変動しないようにした充放電保護回路に関する。

近年、携帯型の電子機器が普及してきており、このような各種携帯型電子機器の電源は２次電池によって供給される。使用されて電圧が低下した２次電池は、充電されて繰り返し使用される。このような２次電池の過充電、過放電、過電流を検出する保護回路としては、例えば、特開平１１−１０３５２８号公報（特許文献１）に開示されたものがある。この公開公報に記載されたものでは、電池電圧が印加される端子を低耐圧構造にし、半導体装置の一部である充電器が印加される端子のみを高耐圧構造にすることによって、保護回路全体を高耐圧構造にしている。

図３は、上記公開公報に開示された充放電保護回路を用いたバッテリーパックの構成を説明するための機能ブロック図である。
同図に示すように、上記従来のバッテリーパック１１０は、２次電池１１２、放電用ＦＥＴスイッチＱ１０１、充電用ＦＥＴスイッチＱ１０２、過充電検出時の遅延時間を設定するコンデンサＣ１０１、充放電保護回路１２０とで構成されている。図３はバッテリーパック１１０に充電器１１４が接続された場合を示しているが、バッテリーパック１１０を通常に動作させる場合、充電器１１４の位置には負荷（携帯機器本体）が接続される。

充電保護回路１２０はＶ_ＤＤ端子、Ｖ_ＳＳ端子、Ｃ_Ｔ端子、Ｄ_ｏｕｔ端子、Ｃ_ｏｕｔ端子、Ｖ-端子の６つの端子を有する。Ｖ_ＤＤ端子とＶ_ＳＳ端子の間の電圧は２次電池１１２の電圧に等しい。Ｖ_ＤＤ端子とＶ-端子の間の電圧は充電器１１４の電圧に等しい。充電器１１４として高電圧のものを用いた場合、２次電池１１２と充電器１１４の高電圧側は共通（Ｖ_ＤＤ端子）であるため、Ｖ-端子の電位はＶ_ＳＳ端子の電位より低くなる。

２次電池１１２がリチウムイオン電池の場合、２次電池の電圧として例えば４.２５Ｖや４.３５Ｖ以上の電圧が検出された場合に過充電と判断される。充電保護回路１２０が過充電を検出してＦＥＴスイッチＱ１０２をＯＦＦさせれば充電器１１４からの充電電流は流れないので２次電池１１２の電圧（Ｖ_ＤＤ−Ｖ_ＳＳ電圧）は定常的に高電圧（例えば２８Ｖ）になることはない。よってＶ_ＳＳ端子およびそこに接続される回路要素に高電圧が加わることはない。同様のことがＣ_Ｔ端子についても言える。また過充電が生じている場合でも、ＦＥＴスイッチＱ１０１はＦＥＴスイッチＱ１０２によってＶ-端子の電位からは切り離されている。よってＤ_ｏｕｔ端子およびそこに接続される回路要素に高電圧が加わることはない。

例えば、２８Ｖの充電器１１４が接続されＦＥＴスイッチＱ１０２がＯＦＦの状態の時、２次電池１１２に接続されたＶ_ＤＤ端子における電位を基準として考えると、Ｖ_ＳＳ端子、Ｃ_Ｔ端子およびＤ_ｏｕｔ端子には２次電池１１２の電圧しかかからないが、Ｃ_ｏｕｔ端子とＶ-端子には充電器の電圧がそのままかかる。より具体的には、過充電を避けるためにはＦＥＴスイッチＱ１０２をＯＦＦにする必要があるが、ＦＥＴスイッチＱ１０２は、ｎチャネルＭＯＳＦＥＴであるためこれをＯＦＦするためにはゲートレベル（Ｃ_ｏｕｔ端子の電圧）をソースレベル（Ｖ-端子の電圧）に対して０にする必要がある。Ｃ_ｏｕｔ端子はＣＭＯＳ（例えば、図４に示すＱ１０９およびＱ１１０）の出力に接続されている。ＣＭＯＳの出力をＦＥＴスイッチＱ１０２をＯＦＦするのに十分な電圧にするためには、ＣＭＯＳのソースレベルとしてＶ-端子の電圧を取り入れる必要がある。

このように、高耐圧構造が必要なのは、Ｃ_ｏｕｔ端子とＶ-端子に接続される素子のみであり、バッテリーパック１１０の他の部分における素子は低耐圧構造でよい。図３は短絡検出回路１２４および過電流検出回路１２５がＶ-端子に接続されていることを示しているが、短絡検出回路１２４および過電流検出回路１２５を構成する回路要素は、例えばコンパレータの入力（ゲート入力）としてＶ-端子の電圧を取り入れているだけである。Ｃ_ｏｕｔ端子に接続されるＣＭＯＳ（例えば、図４に示すＱ１０９およびＱ１１０）のようにソースレベルとしてＶ-端子の電圧を取り入れるわけではないので、短絡検出回路１２４および過電流検出回路１２５の回路要素は高耐圧構造とする必要はない。

次に、上記従来例の充放電保護回路１２０の構成および動作を、図３および図４を用いて説明する。充放電保護回路１２０は２次電池１１２を過充電状態、過放電状態、または過電流状態から保護する機能を有している。

図３において、充放電保護回路１２０は、過充電検出回路１２２、Ｖ_ＳＳレベルをＶ-レベルにシフトするレベルシフト回路１２３、過放電検出回路１２７、過電流検出回路１２５、過放電、過電流の検出時の遅延時間を設定する遅延回路１２６、短絡検出回路１２４とを同一基板上に構成したものである。ここでは、過放電検出回路１２７、過電流検出回路１２５、遅延回路１２６、短絡検出回路１２４の動作については当業者にとってよく知られているので詳細な説明は省略する。必要ならば、特開平６−１０４０１５号公報（特許文献２）、特開平１０−４６３７号公報（特許文献３）などを参照されたい。

過充電検出回路１２２は２次電池の過充電を検出するとＬＯＷレベルの過充電検出信号１２２ａをレベルシフト回路１２３に供給する。レベルシフト回路１２３は過充電検出回路１２２からの過充電検出信号１２２ａに基づいて、充電制御信号１２３ａをＣ_ｏｕｔ端子に供給し、それによって充電用のトランジスタＱ１０２をＯＦＦする。これにより２次電池１１２の過充電を防いでいる。

図４は、充放電保護回路１２０の要部を示す回路図であり、特に高耐圧ＭＯＳトランジスタを用いて構成されるレベルシフト回路１２３の詳細を示している。レベルシフト回路１２３は、Ｖ_ＤＤ端子に接続されたエンハンスメント型のｐチャネルトランジスタＱ１０３とＶ-端子に接続され飽和結線されて定電流源として働くデプレション型のｎチャネルトランジスタＱ１０４とが直列に接続された回路の後段に所定数のインバータ回路（Ｑ１０５，Ｑ１０６）、（Ｑ１０７，Ｑ１０８）、（Ｑ１０９，Ｑ１１０）を縦続接続している。

レベルシフト回路１２３の後段には、ｐチャネルトランジスタＱ１１１、ｎチャネルトランジスタＱ１１２およびｎチャネルトランジスタＱ１１３が設けられている。トランジスタＱ１１１のゲートには過放電検出信号１２７ａが入力されている。過放電検出信号１２７ａが放電不可能を示すＬＯＷレベルになると、トランジスタＱ１１１はＯＮし、Ｖ-端子の電位をＶ_ＤＤ端子の電位までプルアップする。これにより、過放電が生じて負荷への電流供給が停止され、かつＶ_ＤＤ端子とＶ-端子の間がオープン状態になった場合でも回路が不安定になるのを防いでいる。

同様に、トランジスタＱ１１２のゲートには過充電検出信号１２２ａが入力され、トランジスタＱ１１３のゲートには過放電検出信号１２７ａが入力されている。過充電検出信号１２２ａが充電可能を示すＨＩＧＨレベルの時に（すなわち過充電状態でない時に）トランジスタＱ１１２はＯＮしている。またトランジスタＱ１１３は過放電でない時にＯＮしている。従ってトランジスタＱ１１２とトランジスタＱ１１３は過充電でも過放電でもない時にＯＮしており、その時にＶ-はＶ_ＳＳにプルダウンされる。すなわちトランジスタＱ１１２およびＱ１１３は、過電流を検出した後、つまりバッテリーパックのプラス端子とマイナス端子がショートされた後に、ショート状態が開放されてプラス端子とマイナス端子がオープンになった時にＶ-をＶ_ＳＳレベルに下げるプルダウン抵抗の役割を果たしている。過充電状態の時はトランジスタＱ１１２がＯＦＦし、トランジスタＱ１１３には高電圧がかからないため、トランジスタＱ１１３を高耐圧構造にする必要はない。

過充電検出信号１２２ａが充電可能であることを示すＨＩＧＨレベルにある場合、トランジスタＱ１０３はＯＦＦになり、トランジスタＱ１０４は定電流源として働くため、トランジスタＱ１０３およびＱ１０４のドレインの電圧は“Ｌ”レベル（Ｖ-レベル）になり、“Ｌ”レベルがトランジスタＱ１０５およびＱ１０６からなるインバータに入力される。トランジスタＱ１０５がＯＮしトランジスタＱ１０６がＯＦＦするから、トランジスタＱ１０５およびＱ１０６のドレインの電圧は“Ｈ”レベル（Ｖ_ＤＤレベル）になり、“Ｈ”レベルがトランジスタＱ１０７およびＱ１０８からなるインバータに入力される。トランジスタＱ１０７がＯＦＦしトランジスタＱ１０８がＯＮするからトランジスタＱ１０７およびＱ１０８のドレイン電圧は“Ｌ”レベルになり、“Ｌ”レベルがトランジスタＱ１０９およびＱ１０からなるインバータに入力される。トランジスタＱ９がＯＮしトランジスタＱ１１０がＯＦＦするから、トランジスタＱ１０９およびＱ１１０のドレインの電圧、すなわちＣ_ｏｕｔ端子の電圧は“Ｈ"レベルになる。結果としてＦＥＴスイッチＱ１０２はＯＮになり充電が行われる。

過充電検出信号１２２ａが充電不可能であることを示すＬＯＷレベルにある場合、上記と逆の動作によりＣ_ｏｕｔ端子にはＶ-端子の電圧（“Ｌ”レベル）がかかり、結果としてＦＥＴスイッチＱ１０２はＯＦＦになり充電が停止する。回路図から明らかなように、上記トランジスタＱ１０３〜Ｑ１１２ではソース側またはドレイン側にＶ-端子の電圧がかかるため、これらのトランジスタＱ１０３〜Ｑ１１２だけを高耐圧構造にし、他の素子は低耐圧構造にしている。なお、ダイオードＤ１〜Ｄ３は、充放電保護回路１２０を静電気から保護するための素子であり、これらのダイオードも高耐圧構造にするのが好ましい。

上記従来例では、図３のバッテリーパック１１０を構成する素子のうち、Ｃ_ｏｕｔ端子とＶ-端子に直接接続される素子（トランジスタＱ１０３〜Ｑ１１２）を、“双方向ＬＯＣＯＳ（ＬＯＣal Ｏxidation of Ｓilicon）オフセット構造”と呼ばれる高耐圧のＭＯＳトランジスタ構造としている。すなわち、図７に示すように、基板（３０）の上に、素子分離の酸化膜（３１）と、ソースの耐圧を上げるためのオフセット用酸化膜（３２）と、ドレインの耐圧を上げるためのオフセット用酸化膜（３３）を成長させ、ポリシリコンゲート（３４）を該２つのオフセット用酸化膜（３２，３３）にかかるように形成し、ソース（３５）とドレイン（３６）を形成する。さらに中間膜（３７）、ソースのアルミ電極（３８）、ドレインのアルミ電極（３９）を形成する。通常のＬＯＣＯＳオフセット構造の場合はドレイン端にのみオフセット用酸化膜を設けるが、上記従来例においては、充電器の逆接続などによりドレイン電位とソース電位が逆転する場合があるので、ドレイン端とソース端の両方にオフセット用酸化膜を設けた双方向ＬＯＣＯＳオフセット構造のＭＯＳトランジスタとしている。

このように、図３の充放電保護回路を構成する素子のうち、図４に示す１０個のトランジスタＱ１０３〜Ｑ１１２だけ（好ましくは静電気から保護するための３個のダイオードＤ１〜Ｄ３も）を、高耐圧のＬＯＣＯＳオフセット構造とし、その他の回路構成素子は全て低耐圧構造にすることで、小型で高耐圧の充放電保護回路を構成している。

特開平１１−１０３５２８号公報特開平６−１０４０１５号公報特開平１０−４６３７号公報

しかしながら、上記従来例は、充放電保護回路の一部の回路要素を高耐圧構造とすることによって過充電状態となった場合でも内部回路の損傷を防ぐと共に充放電保護回路のチップ面積の小型化を実現することが可能であるが、過電流検出回路１２５および短絡検出回路１２４の入力が、直接充電器１１４のマイナス電位Ｖ-と接続されているため、異常な充電器等が接続されて大電圧が印加され、過充電を検出して充電用トランジスタＱ１０２がＯＦＦすると、充電器のマイナス電位Ｖ-は電池のマイナス電位Ｖ_ＳＳよりも低くなる（電池のプラス電位と充電器のプラス電位は同じであるため）。すなわち、過電流検出回路１２５および短絡検出回路１２４の入力Ｖ-は、電池のマイナス電位であるＶ_ＳＳ電位よりも低くなる。この状態が例えば長時間、例えば２４時間続くと、過電流検出回路１２５および短絡検出回路１２４の入力トランジスタのＶｔｈが変動してしまう。それによって、過電流検出電圧値および短絡検出電圧値が変動してしまうという問題があった。

これは、半導体装置の構造が電池側も充電器側も同一構造であっても生じる問題であるが、特に、上記従来例のように半導体装置の構造を低耐圧構造と高耐圧構造とに分けた場合、例えば、低耐圧構造の耐圧を１２Ｖ、高耐圧構造の耐圧を２８Ｖとすると、電池電圧は、例えば、リチウムイオン電池の場合には４Ｖ程度しかかからないので、この４Ｖの電池に対し２８Ｖの充電電圧が印加されると、その差電圧は２４Ｖとなり、同一構造の耐圧が１２Ｖの場合と比較すると、４Ｖの電池に対して１２Ｖの電圧が印加されるので差電圧は８Ｖであって、低耐圧構造と高耐圧構造とに分けた場合の方が差電圧が大きくなるので、Ｖｔｈの変動が大きくなってしまう。

図５は過電流検出回路１２５のコンパレータ回路の具体例を示す図であり、図６は短絡検出回路１２４の具体例を示す図である。
図５の過電流検出回路１２５のコンパレータ回路において、４Ｖの電池に２８Ｖの異常充電器１１４が接続されると、図５において、差動入力のデプレッション型Ｎｃｈトランジスタ２０１のゲート電圧が−２４Ｖになる。このマイナス電圧が長時間印加されることによって、デプレッション型Ｎｃｈトランジスタ２０１のＶｔｈが変動する。このＶｔｈの変動によって、コンパレータの入力トランジスタのペア特性がアンバランスになり、コンパレータのオフセットが大きくなり、結果として過電流検出電圧が変動してしまうという問題があった。

同様に、図６の短絡検出回路１２４においても、Ｐｃｈトランジスタ２０２とＮｃｈトランジスタ２０３のゲート電圧が−２４Ｖになり、Ｐｃｈトランジスタ２０２とＮｃｈトランジスタ２０３のＶｔｈが変動することによって、Ｐｃｈトランジスタ２０２、Ｎｃｈトランジスタ２０３、２０４で構成されているインバータのスレッショルドが変動する。このスレッショルドが短絡検出電圧であるので、結果として該インバータのスレッショルドの変動により短絡検出電圧値も変動してしまうという問題があった。
本発明は、このような異常充電器が接続された場合の保護回路内部の状態検出電圧値の変動をなくすことを主要な課題とするものである。

具体的には、上記問題点を解消するために、本願請求項１〜３記載の発明は、長時間異常充電器が接続され続けても内部回路の状態を検出するための電圧値が変動しない充放電保護回路を提供することを目的としている。

また、本発明の変形例は、長時間異常充電器が接続され続けても過電流検出電圧または短絡検出電圧値が変動しない充放電保護回路を提供することを目的としている。
さらに、本発明の別の変形例は、過電流検出電圧または短絡検出電圧値が変動しない、小型で高耐圧の充放電保護回路を提供することを目的としている。

また、本発明の別の変形例は、長時間異常充電器が接続され続けても過電流検出電圧または短絡検出電圧値が変動しない、小型で高耐圧の充放電保護回路を有するバッテリーパックを提供することを目的としている。

上記目的を達成するために、本願請求項１〜３記載の充放電保護回路では、接続された充電器（１４）が異常充電器であることを検出する異常充電器検出回路（２８）と、該異常充電器検出回路（２８）により充電器が異常と検出された場合に、該異常充電器の電圧が内部回路（例えば、過電流検出回路２５または短絡検出回路２４）に直接印加されるのを防止する手段（トランジスタＱ３，Ｑ４）を設けている。
これにより、長時間異常充電器が接続され続けても内部回路の電圧値が変動しなくなる。

また、本発明の変形例では、２次電池（１２）の過充電を検出する過充電検出回路（２２）と、２次電池（１２）の過放電を検出する過放電検出回路（２７）と、２次電池（１２）の過電流を検出する過電流検出回路（２５）の他に、異常充電器を検出する異常充電器検出回路（２８）を有し、該異常充電器検出回路により接続された充電器（１４）が異常充電器であると検知された場合に、該充電器からの電圧が過電流検出回路（２５）または短絡検出回路（２４）に直接印加されるのを防止する手段とを備えており、また、本発明の別の変形例では、前記防止する手段として、異常充電器検出回路からの信号に基づいて、充電器からの電圧を遮断するスイッチ（トランジスタＱ３）と、プルダウン回路またはプルダウン回路により固定電位を印加する手段（トランジスタＱ４）を備えている。
これにより、異常充電器が長時間接続され続けても、過電流検出電圧や短絡検出電圧値を変動させないようにすることができる。

本発明の別の変形例では、さらに、２次電池（１２）の電圧が印加される回路素子を低耐圧構造素子で構成し、充電器（１４）の電圧が印加される回路素子を高耐圧構造素子で構成しており、また請求項５記載の充放電保護回路では、高耐圧構造素子として、素子分離膜（３１）と、ソースの高耐圧を図るためのオフセット用酸化膜（３２）と、ドレインの高耐圧化を図るためのオフセット用酸化膜（３３）と、該２つのオフセット用酸化膜（３２，３３）を覆うように形成されたポリシリコンゲート（３４）を具備する双方向ＬＯＣＯＳ（ＬＯＣal Ｏxidation of Ｓilicon）オフセット構造を有するトランジスタを用いている。
これにより、過電流検出電圧または短絡検出電圧値が変動しない、かつ小型で高耐圧の充放電保護回路を実現することができる

さらに、本発明の別の変形例では、上記の如き各充放電保護回路と、充電可能な２次電池を含むことを特徴としている。これにより、２次電池と、異常充電器が長時間接続され続けても過電流検出電圧や短絡検出電圧値が変動しない、小型で高耐圧の充放電保護回路とを搭載したバッテリーパックを実現することができる。

本願請求項１〜３記載の発明によれば、異常充電器が長時間接続され続けても内部回路の電圧値が変動しない充放電保護回路を実現できる。
また、本発明の変形例によれば、異常充電器が長時間接続され続けても、過電流検出電圧や短絡検出電圧値が変動しない充放電保護回路を実現できる。

本発明の別の変形例によれば、過電流検出電圧または短絡検出電圧値が変動しない、かつ小型で高耐圧の充放電保護回路を実現することができる
さらに、本発明の別の変形例によれば、２次電池と、異常充電器が長時間接続され続けても過電流検出電圧や短絡検出電圧値が変動しない、かつ小型で高耐圧の充放電保護回路とを搭載したバッテリーパックを実現することができる。

図１は、本発明に係るバッテリーパック１０と、バッテリーパック１０内の充放電保護回路２０を示す図である。
充放電保護回路２０は、大略的には図３に示すように、従来例と同様の過充電検出回路２２と過放電検出回路２７と過電流検出回路２５と短絡検出回路２４に加え、本発明の特徴である異常充電器検出回路２８と該異常充電器検出回路２８の出力によりＯＮ／ＯＦＦが制御されるトランジスタＱ３，Ｑ４を備えている。なお、バッテリーパック１０を示す図１には、説明は省略するが、実施するための構成をより具体化するために、遅延回路２６ａ，２６ｂ（図３の遅延回路１２６に相当）、コンデンサＣ１〜Ｃ３、抵抗ｒ１〜ｒ４なども示してある。

図１に示したバッテリーパック１０の全体の構造，機能，動作は従来例で説明したものとほぼ同様であり、説明は省略するが図４〜図７に示したのと同様の構成を有し、同様の効果を有するものとする。本発明がさらに特徴とする点は、従来の充放電保護回路構成に異常充電器検出回路２８を追加し、この異常充電器検出回路２８により異常充電器であることが検出された場合に、トランジスタＱ３をＯＦＦし、トランジスタＱ４をＯＮすることによって、過電流検出回路２５と短絡検出回路２４の入力を固定して、異常充電器の電圧が直接印加されないようにしたことである。

すなわち、異常充電器等が接続されて大電圧がバッテリーパック１０に印加されると、過充電が検出されて充電制御用ＦＥＴＱ２がＯＦＦする。充電制御用ＦＥＴＱ２のＯＦＦによりＶ_ＤＤ―Ｖ-間には異常充電器の電圧が直接印加されることになるが、この場合、本発明で新たに追加した異常充電器検出回路２８が動作して、充放電保護回路２０を構成するＩＣ内部のＮｃｈトランジスタＱ３をＯＦＦにし、過電流検出回路２５と短絡検出回路２４の入力にＶ-電位が直接印加されないようにしている。

また、トランジスタＱ３をＯＦＦさせるだけでは、過電流検出回路２５と短絡検出回路２４の入力がハイインピーダンスとなり、動作が不安定になるため、過電流検出回路２５と短絡検出回路２４の入力をＶ_ＳＳ電位にプルダウンするためのＮｃｈトランジスタＱ４を設け、これをＯＮさせることによって、過電流検出回路２５と短絡検出回路２４の入力レベルをＶ_ＳＳレベルに固定する。

図２は、図１における異常充電器検出回路２８の詳細図である。
例えば、電池電圧が４Ｖで、２８Ｖの異常充電器が接続されると、図２のＶ_ＤＤ−Ｖ_ＳＳ間に電池電圧４Ｖが印加され、Ｖ_ＤＤ−Ｖ-間に異常充電器の電圧２８Ｖが印加される。この状態で、インバータＩ１はハイレベルがＶ_ＤＤ、ローレベルがＶ-のインバータで、入力電圧がＶ_ＳＳ（図２では接地電位）になっている。

すなわち、入力電圧は、Ｖ-電位を基準にするとＶ-からＶ_ＳＳまでの電圧になり、これは２８Ｖ−４Ｖ＝２４Ｖとなる。このインバータＩ１のスレッショルドを例えば（Ｖ_ＤＤ／２）に設定していると、インバータＩ１の入力は「２４＞（２８／２）」であり“ハイ”と認識するので、インバータ３の出力は“ロー”となり、インバータＩ２の出力は“ハイ”となり、インバータＩ３の出力は“ロー”となる。したがってＮｃｈスイッチＱ３はＯＦＦし、過電流検出回路２５および短絡検出回路２４の入力には、Ｖ-電位が直接印加されなくなる。

また、それと同時に、インバータＩ３の出力が“ロー”なので、ＰｃｈトランジスタＱ６がＯＮし、インバータＩ４の出力が“ロー”、インバータＩ５の出力が“ハイ”となり、ＮｃｈトランジスタＱ４がＯＮして、過電流検出回路２５および短絡検出回路２４の入力にはＶ_ＳＳ電位が印加される。したがって、２８Ｖ等の異常充電器が２４時間以上の長時間印加され続けても、過電流検出回路２５および短絡検出回路２４の入力トランジスタのＶｔｈは変動しないため、過電流検出電圧値および短絡検出電圧値が変動することはない。ここでＰｃｈトランジスタＱ６以降のインバータＩ４およびＩ５はＶ_ＤＤとＶ_ＳＳの電位間に構成されている。

上記例では、異常充電器が接続された時に、過電流検出回路２５および短絡検出回路２４の入力をＶ_ＳＳレベルにプルダウンする場合を説明したが、Ｖ_ＳＳレベルにプルダウンする代わりにＶ_ＤＤ電位にプルアップを行うようにしても同じ効果がある。すなわち、異常充電器が接続されているときは、過充電を検出しており、過充電を検出しているときは、過電流検出回路２５および短絡検出回路２４は停止させているので、入力をＶ_ＤＤに固定してもＶ_ＳＳに固定しても回路的な影響はない。

また、インバータＩ１のスレッショルドを変更することで、異常充電器検出電圧の判断閾値を変更することができる。すなわち、上記回路では、充電器の電圧が、「電池電圧（Ｖ_ＤＤ−Ｖ_ＳＳ間電圧）＋インバータＩ１」のスレッショルド以上になったときにインバータＩ１が反転し“接続された充電器は異常充電器である”と判断するので、このインバータＩ１のスレッショルドを変更することによって異常充電器であることを検出するための閾電圧（異常充電器検出電圧）を変更することができる。

本発明に係るバッテリーパックと、バッテリーパック内の充放電保護回路を示す図である。図１における異常充電器検出回路の詳細図である。従来例の充放電保護回路を用いたバッテリーパックの構成を説明するための機能ブロック図である。充放電保護回路の要部を示す回路図である。過電流検出回路のコンパレータ回路の具体例を示す図である。短絡検出回路の具体例を示す図である。高耐圧構造を有する双方向ＬＯＣＯＳ（ＬＯＣal Ｏxidation of Ｓilicon）オフセット構造素子を説明するための図である。

符号の説明

１０，１１０：バッテリーパック、
１４，１１４：充電器、
２０，１２０：充放電保護回路、
２２，１２２：過充電検出回路、
２３，１２３：レベルシフタ、
２４，１２４：短絡検出回路、
２５，１２５：過電流検出回路、
２６ａ，２６ｂ，１２６：遅延回路、
２７、１２７：過放電検出回路、
２８：異常充電器検出回路、
３０：基板、
３１：素子分離の酸化膜、
３２：ソースの耐圧を上げるためのオフセット用酸化膜、
３３：ドレインの耐圧を上げるためのオフセット用酸化膜、
３４：ポリシリコンゲート、
３５：ソース、
３６：ドレイン、
３７：中間膜、
３８：ソースのアルミ電極、
３９：ドレインのアルミ電極、
Ｑ１〜Ｑ６，Ｑ１０１〜Ｑ１１３，Ｑ２０１〜Ｑ２０４：トランジスタ、
Ｃ１〜Ｃ３：コンデンサ、
ｒ１〜ｒ４：抵抗、
Ｉ１〜Ｉ５：インバータ。

Claims

２次電池の短絡を検出する短絡検出回路と、接続された充電器が異常充電器であることを検出する異常充電器検出回路を含む回路とを有する充放電保護回路において、
前記充電器の端子と充電制御用ＦＥＴの接続点と前記短絡検出回路との間に、前記異常充電器検出回路により異常充電器が検出された場合に、該異常充電器の電圧が前記短絡検出回路に直接印加されるのを防止する手段を設けたことを特徴とする充放電保護回路。
２次電池の過電流を検出する過電流検出回路と、接続された充電器が異常充電器であることを検出する異常充電器検出回路を含む回路とを有する充放電保護回路において、
前記充電器の端子と充電制御用ＦＥＴの接続点と前記過電流検出回路との間に、前記異常充電器検出回路により異常充電器が検出された場合に、該異常充電器の電圧が前記過電流検出回路に直接印加されるのを防止する手段を設けたことを特徴とする充放電保護回路。
請求項１または２記載の充放電保護回路であって、
前記手段がＮｃｈトランジスタを含んだ回路から構成されていることを特徴とする充放電保護回路。