CN116930598A - 电压检测电路、充电及充放电控制电路以及半导体装置 - Google Patents

Abstract

本发明提供一种电压检测电路、充电及充放电控制电路以及半导体装置，能够抑制与多电芯的二次电池连接的电压检测电路的面积增加。电压检测电路(30)包括：输入端；多个晶体管，至少具有增强型晶体管(31)与耗尽型晶体管且串联连接，所述增强型晶体管(31)包含与输入端连接的栅极以及连接于电源端子(9)的源极，所述耗尽型晶体管包含与电源端子(8)连接的漏极、栅极、以及与所述耗尽型晶体管的栅极连接的源极；以及输出端，为多个晶体管的连接点的任一个。

Description

电压检测电路、充电及充放电控制电路以及半导体装置

技术领域

本发明涉及一种电压检测电路、充电控制电路、充放电控制电路以及半导体装置。

背景技术

基于获得更高电压的观点，有时适用装入有具有串联连接的多个电池电芯(cell)(以下称作“多电芯”)的二次电池的电池装置。在连接多电芯的二次电池的电路中，在对中间端子间的电压进行检测的电压检测电路中，当中间端子对电源端子或接地端子短路即对电池短路或对地短路时，会对中间端子施加比装入有一个电池电芯(以下称作“单个电芯”)的二次电池的电池装置高的电压。为了将中间端子的对电池短路或对地短路检测为充放电时的异常，已知有一种包括具有比较器的电压检测电路的充放电控制电路(例如参照专利文献1)。

[现有技术文献]

[专利文献]

专利文献1：日本专利特开2020-10536号公报

发明内容

[发明所要解决的问题]

以往的连接多电芯的二次电池的电路中，例如当中间端子产生对电池短路(与电源端子的短路)时，检测到对电池短路这一异常状态的比较器的输出信号的信号电平例如从低(以下称作“L”)电平反转为高(以下称作“H”)电平。即，电压检测电路能够基于比较器的输出信号的信号电平来检测对电池短路的有无。从中间端子接受电压的晶体管之类的比较器的构成元件的耐压是考虑二次电池的电压来决定。这是因为，在连接n个电池电芯的正极端子与中间端子的路径对电池短路时，将n个电池电芯串联连接所得的电压会被施加至与对电池短路的中间端子连接的比较器的构成元件。

构成元件的耐压是考虑二次电池的电压的高低即n的大小来决定，电池电芯的个数越多，则耐压要越高。晶体管之类的半导体元件越提高耐压，则元件面积将变得越大，因此存在下述缺点：电池电芯的个数越多，则电压检测电路的面积越增加。而且，为了确保耐压并实现低消耗，必须加长沟道长(L长)，因此电路的面积变大的倾向变得显著。

本发明是鉴于所述情况而完成，目的在于提供一种能够抑制与多电芯的二次电池连接的电压检测电路的面积增加的电压检测电路、充电控制电路、充放电控制电路以及半导体装置。

[解决问题的技术手段]

本发明的电压检测电路的特征在于包括：输入端；多个晶体管，至少具有输入晶体管与第一晶体管且串联连接，所述输入晶体管包含与所述输入端连接的栅极、连接于第一电源端子的源极、以及漏极，所述第一晶体管包含与第二电源端子连接的漏极、栅极、以及与所述第一晶体管的栅极连接的源极；以及输出端，为所述多个晶体管的连接点的任一个。

一实施例中，所述多个晶体管还具有：旁通晶体管，包含与所述输入晶体管的栅极连接的栅极、与所述输入晶体管的漏极连接的漏极、与所述输入晶体管的栅极以及所述旁通晶体管的栅极连接的源极、以及连接于所述第一电源端子的背栅极；第二晶体管，包含与所述输入晶体管连接的第一端、以及与输出表示电压检测结果的信号的输出端连接的第二端；以及第三晶体管，与所述第一晶体管级联连接。

一实施例中，所述第三晶体管为耗尽型晶体管，所述耗尽型晶体管包含与所述第二电源端子连接的漏极、与所述第一晶体管的栅极及源极连接的栅极、以及与所述第一晶体管的漏极连接的源极。

一实施例中，所述第三晶体管为增强型晶体管，所述增强型晶体管包含与所述第一晶体管的栅极及源极连接的源极、与所述第二晶体管的第二端连接的漏极、以及栅极。

本发明的充电控制电路，包括：所述电压检测电路；第一电源输入端子以及第二电源输入端子；充电控制信号输出端子，连接于充电控制场效应晶体管的栅极，所述充电控制场效应晶体管对包含将多个电池电芯串联连接而成的电池组的二次电池的充电进行控制；过电压判定电路，能够基于从所述电压检测电路输出的电压来判定所述二次电池是否为过电压；以及控制电路，能够根据从包含所述过电压判定电路的其他电路输入的信号，将切换所述充电控制场效应晶体管的导通与断开的控制信号供给至所述充电控制信号输出端子。

本发明的半导体装置，包括：所述充电控制电路；外部正极端子以及外部负极端子，连接对所述二次电池进行充电的充电器以及使所述二次电池放电的负载的其中任一者；所述充电控制场效应晶体管，栅极与充电控制信号输出端子连接；以及开放电路，包含连接于所述充电控制场效应晶体管的保险丝。

一实施例中，半导体装置，还包括所述二次电池。

本发明的充放电控制电路，包括：所述电压检测电路；第一电源输入端子以及第二电源输入端子；充电控制信号输出端子，连接于充电控制场效应晶体管的栅极，所述充电控制场效应晶体管对包含将多个电池电芯串联连接而成的电池组的二次电池的充电进行控制；放电控制信号输出端子，连接于对所述二次电池的放电进行控制的放电控制场效应晶体管的栅极；外部负电压输入端子，输入外部正极端子以及外部负极端子中的、所述外部负极端子的电压，所述外部正极端子以及外部负极端子连接对所述二次电池进行充电的充电器以及使所述二次电池放电的负载的其中任一者；过电压判定电路，能够基于从所述电压检测电路输出的电压来判定所述二次电池是否为过电压；以及控制电路，能够根据从包含所述过电压判定电路的其他电路输入的信号，将切换所述充电控制场效应晶体管的导通与断开的控制信号供给至所述充电控制信号输出端子，另一方面，将切换所述放电控制场效应晶体管的导通与断开的控制信号供给至所述放电控制信号输出端子。

本发明的半导体装置，包括：所述充放电控制电路；所述外部正极端子以及所述外部负极端子；所述放电控制场效应晶体管，漏极以及源极与连接所述外部正极端子与所述外部负极端子的路径串联连接，且栅极与放电控制信号输出端子连接；以及所述充电控制场效应晶体管，漏极以及源极与连接所述外部正极端子与所述外部负极端子的路径串联连接，且栅极与充电控制信号输出端子连接。

一实施例中，半导体装置，还包括所述二次电池。

[发明的效果]

根据本发明，能够抑制伴随电芯数增加引起的、与多电芯的二次电池连接的电压检测电路的面积增加。

附图说明

图1是表示本发明的第一实施方式的充放电控制电路以及半导体装置的一结构例的概略图。

图2是概略地表示第一实施方式的电压检测电路以及包括此电压检测电路的第一实施方式的充放电控制电路的主要结构的电路图。

图3是概略地表示本发明的第二实施方式的电压检测电路的主要结构的电路图。

图4是概略地表示本发明的第三实施方式的电压检测电路的主要结构的电路图。

图5是概略地表示实施方式的电压检测电路的另一结构例(第一变形例)的主要结构的电路图。

图6是概略地表示实施方式的电压检测电路的另一结构例(第二变形例)的主要结构的电路图。

图7是概略地表示实施方式的电压检测电路的另一结构例(第三变形例)的主要结构的电路图。

图8是表示实施方式的充电控制电路以及本发明的实施方式的半导体装置的另一结构例(第四变形例)的概略图。

[符号的说明]

1、201：电池装置(半导体装置)

2：二次电池

2_1、2_n：电池电芯(电芯)

2a：正极

2b：负极

3：放电控制FET

4：充电控制FET

5：过电流检测用电阻

6、21_(n-1)、22_(n-1)、85、R1、Rn：电阻

8、9：电源端子

10、10A、10B、10C、10D、100：充放电控制电路

12：过电压判定电路

15：控制电路

20：充放电控制装置(半导体装置)

30、50、50A、50B、50C、50D：电压检测电路

31、72：增强型NMOS晶体管

32：耗尽型NMOS晶体管(第三晶体管)

40：电平移位器

41：增强型PMOS晶体管

42、65：恒电流源

51：增强型NMOS晶体管(输入晶体管)

52：耗尽型NMOS晶体管(第二晶体管)

53：耗尽型NMOS晶体管(第一晶体管)

54：增强型NMOS晶体管(旁通晶体管)

55：NMOS晶体管

56：电流镜电路

60：保护电路

61、62、561、562：PMOS晶体管

63：增强型PMOS晶体管(第三晶体管)

80：开放电路

81、82：保险丝

210、220：充电控制电路(半导体装置)

C1、Cn：电容

CO：充电控制信号输出端子

DO：放电控制信号输出端子

P-：外部负极端子

P_(n-1)、P_(n-2)、P0：连接点

P+：外部正极端子

P1、P2：节点

P3：输出端

VC1、VC(n-1)：电芯连接端子

VDD：正极电源输入端子

VINI：过电流检测端子

VM：外部负电压输入端子

VSS：负极电源输入端子

具体实施方式

以下，参照附图来说明本发明的实施方式的电压检测电路、充电控制电路、充放电控制电路以及半导体装置。

[第一实施方式]

图1是表示本发明的第一实施方式的半导体装置的一例即电池装置1的电路结构的框图。

电池装置1包括通过半导体工艺形成在半导体基板上的半导体集成电路，具体而言，包含对二次电池2的充放电进行控制的充放电控制电路100的IC芯片。

电池装置1以及充放电控制电路100分别为第一实施方式的半导体装置以及充放电控制电路的一实施例。电池装置1包括：二次电池2，包含所谓的多电芯结构的电池组；外部正极端子P+以及外部负极端子P-；放电控制场效应晶体管(Field Effect Transistor，FET)3；充电控制FET4；以及充放电控制电路100，用于控制二次电池2的充放电。

二次电池2是将串联连接的电芯的个数设为“n”时，包含将n个电池电芯(以下简称作“电芯”)2_1～2_n串联连接而成的电池组的所谓的多电芯电池。在多电芯电池的情况下，n为2以上的自然数，即多个。n个电芯2_1、…、2_n从二次电池2的正极2a朝向二次电池2的负极2b依此次序串联连接。

充放电控制装置20包括外部正极端子P+以及外部负极端子P-、放电控制FET3、充电控制FET4以及充放电控制电路100。即，作为半导体装置的充放电控制装置20是从电池装置1中省略了二次电池2的装置。

外部正极端子P+以及外部负极端子P-例如是用于连接于充电器以及负载等的外部机器(省略图示)的端子。在电池装置1内，在连接外部正极端子P+与外部负极端子P-的路径(以下称作“外部端子间路径”)，例如从外部正极端子P+侧起依序连接有二次电池2、过电流检测用电阻5、放电控制FET3以及充电控制FET4。

电池装置1以及充放电控制装置20在外部负极端子P-侧即低侧包括放电控制FET3以及充电控制FET4。放电控制FET3以及充电控制FET4均为N沟道金属氧化物半导体(N-channel Metal Oxide Semiconductor，NMOS)晶体管，且彼此的漏极经连接。

放电控制FET3包含连接于放电控制信号输出端子DO的栅极、与充电控制FET4的漏极连接的作为一端的漏极、以及与过电流检测用电阻5的一端连接的作为另一端的源极。

充电控制FET4包含连接于充电控制信号输出端子CO的栅极、连接于外部负极端子P-的作为一端的源极、以及与放电控制FET3的漏极连接的作为另一端的漏极。

充放电控制电路100包括正极电源输入端子VDD、负极电源输入端子VSS、电芯连接端子VC1、…、电芯连接端子VC(n-1)、充电控制信号输出端子CO、放电控制信号输出端子DO、外部负电压输入端子VM以及过电流检测端子VINI。

作为电源输入端子的正极电源输入端子VDD经由电阻R1而与正极2a连接，被供给来自二次电池2的正极2a的电压。作为与正极电源输入端子VDD不同的电源输入端子的负极电源输入端子VSS连接于负极2b，被供给来自负极2b的电压。

电芯连接端子VC1经由电阻R2而与第一电芯2_1以及第二电芯2_2的触点即第一电芯2_1的负极端子以及第二电芯2_2的正极端子连接。以下，与电芯连接端子VC1同样地，电芯连接端子VC2、…、电芯连接端子VC(n-1)分别经由电阻R3、…、电阻Rn而与第二电芯2_2的负极端子以及第三电芯2_3的正极端子、…、第n-1电芯2_(n-1)的负极端子以及第n电芯2_n的正极端子连接。

此处，将电阻R1、…、电阻Rn的与第一电芯2_1至第n电芯2_n连接的端(图1中的左侧的端)称作第一端，将与正极电源输入端子VDD、电芯连接端子VC1、…、电芯连接端子VC(n-1)以及负极电源输入端子VSS连接的端，即，与第一端为反方向的端称作第二端(图1中的右侧的端)。

在电阻R1的第二端和正极电源输入端子VDD的触点、与负极2b和负极电源输入端子VSS的触点之间，连接有用于抑制电压变动的电容C1。以下，与电容C1同样地，电容C2、…、电容Cn分别连接在电阻R2、…、电阻Rn的第二端和电芯连接端子VC1、…、电芯连接端子VC(n-1)的触点与负极2b和负极电源输入端子VSS的触点之间。

充电控制信号输出端子CO是将在充放电控制电路100内生成的控制二次电池2的充电的停止以及许可的充电控制信号输出至充放电控制电路100外部的端子。充电控制信号输出端子CO连接于充电控制FET4的栅极。

放电控制信号输出端子DO是将在充放电控制电路100内生成的控制二次电池2的放电的停止以及许可的放电控制信号输出至充放电控制电路100外部的端子。放电控制信号输出端子DO连接于放电控制FET3的栅极。

外部负电压输入端子VM经由电阻6而与外部负极端子P-以及充电控制FET4的源极连接。

过电流检测端子VINI与过电流检测用电阻5的一端以及放电控制FET3的源极连接。

图2是概略地表示本实施方式的充放电控制电路的一例即充放电控制电路100的主要结构的电路图。

充放电控制电路100构成为，可与具有n个串联连接而成的电池电芯2_1～电池电芯2_n(参照图1)的二次电池2(参照图1)连接。图2中，表示了与从二次电池2的正极侧朝向负极侧为最后的电池电芯连接的最终段的电压检测电路30以及电平移位器40。

充放电控制电路100包括电压检测电路30、电平移位器40、过电压判定电路12以及控制电路15。电压检测电路30以及电平移位器40是使用作为场效应晶体管(以下称作“FET”)的一例的MOS晶体管来作为晶体管而构成。

电压检测电路30包括：输入端，接受要检测的电压；作为多个晶体管的增强型NMOS晶体管31以及耗尽型NMOS晶体管32，串联连接在正极电源输入端子VDD与负极电源端子VSS之间；以及输出端，为NMOS晶体管31以及NMOS晶体管32的连接点P0。NMOS晶体管31以及NMOS晶体管32分别具有即便施加有相当于二次电池2的电压的电压也能够运行的充分的耐电压。电平移位器40具有增强型PMOS晶体管41与恒电流源42。

电压检测电路30的输入端是串联连接在一个电池电芯的正极与负极之间的电阻21_(n-1)以及电阻22_(n-1)的连接点P_(n-1)。作为输入晶体管的NMOS晶体管31包含：与作为电压检测电路30的输入端的连接点P_(n-1)连接的栅极、与负极电源输入端子VSS连接的源极、以及漏极。负极电源输入端子VSS与供给电源电压即电压Vss的电源端子9连接。作为第一晶体管的NMOS晶体管32包含：与供给跟电压Vss不同的电源电压即电压Vdd的电源端子8连接的漏极、栅极、以及与自身的栅极连接的源极。NMOS晶体管31的漏极与NMOS晶体管32的源极的连接点P0与PMOS晶体管41的栅极连接。

PMOS晶体管41包含与电源端子8连接的源极、与NMOS晶体管31的漏极及NMOS晶体管32的源极即连接点P0连接的栅极、以及漏极。恒电流源42包含与PMOS晶体管41的漏极连接的第一端、以及与负极电源输入端子VSS连接的第二端。恒电流源42的第二端、与PMOS晶体管41的漏极和恒电流源42的第一端的连接点连接于后段的过电压判定电路12。

过电压判定电路12具有基于所输入的两端的电压来判定各电芯2_1、…、2_n是否为过电压的判定功能。当负极电源输入端子VSS的电压与PMOS晶体管41的漏极的电压被输入至过电压判定电路12时，判定各电芯2_1、…、2_n是否为过电压。过电压判定电路12得出的判定结果从过电压判定电路12传输给控制电路15。

控制电路15构成为，能够根据从也包含省略了图示的过放电检测电路以及过充电检测电路等的过电压判定电路12以外的电路在内的其他电路输入的信号，将切换晶体管的导通与断开的控制信号输出至充电控制信号输出端子CO或放电控制信号输出端子DO。

接下来，对于对电压检测电路30施加最高电压时的一例，具体而言，举电芯连接端子VC(n-1)设为对电池短路(与电源端子8短路)的情况为例，来说明电压检测电路30以及充放电控制电路100的动作。

在电芯连接端子VC(n-1)对电池短路之前的通常状态下，NMOS晶体管31为断开。电压检测电路30的输出端即连接点P0的电压相当于表示电压检测结果的信号(以下简称作“输出信号”)，在通常状态下为H电平。

当电芯连接端子VC(n-1)对电池短路时，对NMOS晶体管31的栅极施加电源端子8的电压Vdd，即相当于二次电池2的电压的电压。NMOS晶体管31由于NMOS晶体管31的栅极-源极间电压超过阈值电压，因此NMOS晶体管31导通而接通。当NMOS晶体管31导通时，电压检测电路30的输出信号的信号电平从H电平迁移至L电平。

电平移位器40在收到电压检测电路30的输出信号时，使其电压电平移位而输出至过电压判定电路12。过电压判定电路12基于从电压检测电路50经由电平移位器40而输入的电压来判定电芯2_n是否为过电压，并将与判定结果对应的信号传输至控制电路15。控制电路15基于所收到的与判定结果对应的信号，将切换充电控制FET4的导通与断开的控制信号供给至充电控制信号输出端子CO，另一方面，将切换放电控制FET3的导通与断开的控制信号供给至放电控制信号输出端子DO。

根据以上述方式构成的电压检测电路30与包括电压检测电路30的充放电控制电路100、充放电控制装置20以及电池装置1，能够减少至比以往的包括比较器的电压检测电路的元件数少的两个。因而，即便各个元件的面积为同程度，也能够减小电压检测电路30的总面积。换言之，与以往的包括比较器的电压检测电路为相同面积的电压检测电路30能够适用于更高电压的二次电池2，即串联连接的电池电芯2_1～电池电芯2_n的个数n更多的二次电池2。

[第二实施方式]

图3是概略地表示第二实施方式的电压检测电路的一例即电压检测电路50的主要结构的电路图。

第二实施方式的半导体装置、充放电控制电路以及电压检测电路相对于第一实施方式的半导体装置、充放电控制电路以及电压检测电路，不同之处在于，电压检测电路的结构不同，但其他方面实质上并无不同。因此，本实施方式的说明中，以相对于电压检测电路30而不用的电压检测电路50为中心进行说明，对于其他的实质上并无不同的构成元件，标注相同的符号并省略重复说明。

充放电控制电路10为第二实施方式的充放电控制电路的一例。充放电控制电路10相对于充放电控制电路100(参照图1、图2)，不同之处在于，取代电压检测电路30(参照图2)而包括电压检测电路50，但在其他方面并无实质上的不同。因此，在充放电控制电路10的说明中，以电压检测电路50为中心进行说明，对于与充放电控制电路100实质上并无不同的电平移位器40(参照图2)等的电压检测电路30以外的构成元件，标注相同的符号并简略或省略说明。

充放电控制电路10包括：作为第二实施方式的电压检测电路的一例的电压检测电路50、电平移位器40、过电压判定电路12以及控制电路15。电压检测电路50相对于电压检测电路30，取代NMOS晶体管31而具有增强型NMOS晶体管51，取代NMOS晶体管32而具有耗尽型NMOS晶体管53以及保护电路60。进而，电压检测电路50具有耗尽型NMOS晶体管52与增强型NMOS晶体管54。

作为输入晶体管的NMOS晶体管51是与NMOS晶体管31同样地连接，但其耐电压比NMOS晶体管31的耐电压低的、相对较低耐压的FET。即，NMOS晶体管51的面积比NMOS晶体管31小。NMOS晶体管51被设定为至少具有在未发生对电池短路或对地短路的通常状态下施加至栅极的电压以上，具体而言，一个电芯的电压以上的栅极耐压。

作为FET的一例的NMOS晶体管52是所谓的共源共栅(cascode)晶体管，是考虑将NMOS晶体管51的漏极源极间电压VDS确保为一定程度的观点而连接。NMOS晶体管52包含与NMOS晶体管51的漏极连接的作为第一端的源极。NMOS晶体管52的源极与NMOS晶体管51的漏极的连接点构成节点P2。而且，作为第二晶体管的NMOS晶体管52包含与NMOS晶体管51的栅极连接的栅极、以及与电压检测电路50的输出端P3连接的作为第二端的漏极。即，NMOS晶体管52的漏极与相对于电压检测电路50的后段电路的电平移位器40(更详细而言为PMOS晶体管41的栅极)连接。

作为旁通晶体管的NMOS晶体管54包含：与NMOS晶体管51的栅极及NMOS晶体管52的栅极连接的栅极、与NMOS晶体管51的栅极及自身的栅极连接的源极、与NMOS晶体管51的漏极及NMOS晶体管52的源极连接的漏极、以及与NMOS晶体管51的源极及电源端子9连接的背栅极。NMOS晶体管54的漏极、NMOS晶体管51的漏极以及NMOS晶体管52的源极的连接点构成节点P2。NMOS晶体管54与NMOS晶体管51同样，是比NMOS晶体管31的耐电压低的、相对较低耐压的FET。

作为第一晶体管的NMOS晶体管53包含连接于电源端子8的漏极、栅极、以及与自身的栅极连接的源极，作为恒电流源而运行。NMOS晶体管53与保护电路60的连接点构成节点P1。为了能够实现借助保护电路60的耐压保护，NMOS晶体管53可适用相对较低耐压的FET。

保护电路60例如具有作为FET的一例的PMOS晶体管61、PMOS晶体管62、PMOS晶体管63与恒电流源65。

PMOS晶体管61包含与电源端子8连接的源极、栅极、以及与自身的栅极连接的漏极。PMOS晶体管62包含与PMOS晶体管61的漏极连接的源极、栅极、以及与自身的栅极连接的漏极。PMOS晶体管63包含与NMOS晶体管53的栅极及源极连接的源极、与PMOS晶体管62的栅极及漏极连接的栅极、以及与NMOS晶体管52的漏极及PMOS晶体管41的栅极连接的漏极。

恒电流源65包含与PMOS晶体管62的栅极及漏极和PMOS晶体管63的栅极连接的第一端、以及连接于电源端子9的第二端。

保护电路60中的经级联连接的两个PMOS晶体管61、62与对PMOS晶体管61、PMOS晶体管62供给漏极电流的恒电流源65构成钳位电路。PMOS晶体管63构成在栅极接受来自钳位电路的输出电压的、保护电路60的输出晶体管。PMOS晶体管61、PMOS晶体管62、PMOS晶体管63具备与NMOS晶体管32为同程度的耐压。

过电压判定电路12具有基于所输入的两端的电压来判定各电芯2_1、…、2_n是否为过电压的判定功能，从而构成为能够判定各电芯2_1、…、2_n是否为过电压。控制电路15构成为，能够根据从也包含过电压判定电路12以外的电路在内的其他电路输入的信号，将切换晶体管的导通与断开的控制信号供给至充电控制信号输出端子CO或放电控制信号输出端子DO，所述过电压判定电路12包含省略了图示的过放电检测电路以及过充电检测电路的至少一者。

接下来，对于对电压检测电路50施加最高电压时的一例，具体而言，举电芯连接端子VC(n-1)设为对电池短路(与电源端子8短路)的情况为例，来说明电压检测电路50的动作。

在电芯连接端子VC(n-1)对电池短路之前的通常状态下，NMOS晶体管51以及NMOS晶体管54断开。节点P2的电压为电压Vdd。电压检测电路50的输出端P3的电压相当于表示电压检测结果的信号，在通常状态下为H电平。

当电芯连接端子VC(n-1)对电池短路时，对NMOS晶体管51的栅极施加电源端子8的电压Vdd，即相当于二次电池2的电压的电压。在电芯连接端子VC(n-1)对电池短路后，NMOS晶体管51的栅极电压逐渐上升，不久NMOS晶体管51的栅极电压超过NMOS晶体管51的阈值电压。当NMOS晶体管51的栅极电压超过NMOS晶体管51的阈值电压时，NMOS晶体管51导通而接通。

当NMOS晶体管51导通时，节点P2的电压下降至“NMOS晶体管51的栅极电压-NMOS晶体管52的阈值电压”。伴随节点P2的电压的下降，输出端P3的电压也下降，而从H电平迁移至L电平。即，表示检测到电芯连接端子VC(n-1)的对电池短路的信号从输出端P3输出至电平移位器40。由于NMOS晶体管52的阈值电压为负，因此节点P2的电压高于NMOS晶体管51的栅极电压。即便在NMOS晶体管51导通后，直至NMOS晶体管51的栅极电压到达基准电压Vref为止，NMOS晶体管54仍维持断开。在NMOS晶体管54维持断开的期间，节点P2的电压维持为比NMOS晶体管51的栅极电压高的状态。

进而，当NMOS晶体管51的栅极电压上升而达到基准电压Vref以上时，NMOS晶体管54导通而接通。当NMOS晶体管54导通而接通时，节点P2的电压下降至“NMOS晶体管51的栅极电压-NMOS晶体管51的阈值电压-NMOS晶体管51的过驱动电压”。

此处，与NMOS晶体管51的栅极相同的节点的电压由于NMOS晶体管51的阈值电压与过驱动电压的关系而成为节点P2的电压以上。因此，旁通电流经由NMOS晶体管54而从NMOS晶体管51的漏极流向源极，以使NMOS晶体管51的栅极电压钳位至基准电压Vref。其结果，NMOS晶体管51的栅极电压上升被抑制为基准电压Vref附近。

保护电路60将作为恒电流源而运行的NMOS晶体管53的源极电压即节点P1的电压钳位至规定电压，由此来保护NMOS晶体管53不受过电压破坏。规定电压是考虑电源端子8的电压Vdd与导通时的NMOS晶体管53的源极-漏极间电压、和NMOS晶体管53的耐压来设定。例如，只要将PMOS晶体管61、PMOS晶体管62、PMOS晶体管63均设为具备相同的阈值电压|Vthp|的FET，便可将节点P1的电压钳位至电压(Vdd-|Vthp|)。

电压检测电路50更后段的信号处理与以往的充放电控制电路100、包括充放电控制电路100的充放电控制装置以及电池装置同样。即，在图2的示例的情况下，过电压判定电路12基于从电压检测电路50经由电平移位器40而输入的电压，来判定电芯2_n是否为过电压，并将与判定结果对应的信号传输至控制电路15。控制电路15基于所收到的与判定结果对应的信号，将切换充电控制FET4的导通与断开的控制信号供给至充电控制信号输出端子CO，另一方面，将切换放电控制FET3的导通与断开的控制信号供给至放电控制信号输出端子DO。

根据电压检测电路50与包括电压检测电路50的充放电控制电路10、充放电控制装置20以及电池装置1，能够将对包含被施加输入至电压检测电路50的电压的栅极的NMOS晶体管51的输入电压抑制得比以往低。由于能够将对NMOS晶体管51的输入电压抑制得比以往低，因此能够将NMOS晶体管51的耐压抑制得比电压检测电路30(参照图1)的NMOS晶体管31的耐压低。

而且，NMOS晶体管53以及NMOS晶体管54的耐压可抑制为与NMOS晶体管51为同程度(相对较低的耐压)。进而，根据与NMOS晶体管51的功能差异，NMOS晶体管53以及NMOS晶体管54可适用与NMOS晶体管51相比为充分短(小一位数至两位数左右)的沟道长(L长)。另一方面，NMOS晶体管52以及PMOS晶体管61、PMOS晶体管62、PMOS晶体管63与NMOS晶体管31或NMOS晶体管32相比，需要同程度的耐压，但根据其功能差异，可使沟道长(L长)更短(小一位数至两位数左右)。

因此，电压检测电路50相对于电压检测电路30，尽管元件数增加，但各个元件的面积小于NMOS晶体管31以及NMOS晶体管32，若以总面积来看，能够将电压检测电路50的面积抑制得比电压检测电路30的面积小。而且，电压检测电路50以及电压检测电路30的各电路的面积尽管增加，但根据电压检测电路50与包括电压检测电路50的充放电控制电路10、充放电控制装置20以及电池装置1，在增加串联连接的电芯2_1～电芯2_n的个数即n而提高二次电池2的电压的情况下，也能够将电压检测电路50的面积增加量抑制得小于电压检测电路30的面积增加量。

根据电压检测电路50与包括电压检测电路50的充放电控制电路10、充放电控制装置20以及电池装置1，能够将NMOS晶体管51的输入电压抑制得比以往(比较器的构成元件)以及NMOS晶体管31低，因此能够比以往以及NMOS晶体管31抑制正偏压温度不稳定(Positive Bias Temperature Instability，PBTI)。而且，由于能够比以往抑制PBTI，因此能够抑制N型晶体管的阈值电压移位，从而能够比以往抑制长期可靠性测试后的检测电压移位。

而且，电压检测电路50具有与NMOS晶体管51级联连接的NMOS晶体管52，因此能够将NMOS晶体管51的漏极源极间电压VDS保持为固定。即，能够将NMOS晶体管51的漏极源极间电压VDS设为无电压Vdd的依存性的电压。

另外，关于所述的电压检测电路50，对在保护电路60内具有钳位电路的示例进行了说明，但只要是PMOS晶体管63可在栅极接受经钳位的电压的结构，则并不限定于此。例如，只要在电压检测电路50的外部设有钳位电路，且可利用所述钳位电路的输出电压，则也可将包含被施加所述钳位电路的输出电压的栅极的PMOS晶体管63设为保护电路60。

[第三实施方式]

图4是概略地表示第三实施方式的电压检测电路的一例即电压检测电路50A的主要结构的电路图。

第三实施方式的半导体装置、充放电控制电路以及电压检测电路相对于第二实施方式的半导体装置、充放电控制电路以及电压检测电路，不同之处在于，电压检测电路的结构不同，但其他方面实质上并无不同。因此，本实施方式的说明中，以相对于电压检测电路50而不同的电压检测电路50A为中心进行说明，对于其他的实质上并无不同的构成元件，标注相同的符号并省略重复的说明。

充放电控制电路10A相对于充放电控制电路10，不同之处在于取代电压检测电路50而包括电压检测电路50A，但在其他方面并无实质上的不同。电压检测电路50A相对于电压检测电路30，不同之处在于，取代NMOS晶体管31而具有NMOS晶体管51以及还具有NMOS晶体管52、NMOS晶体管53及NMOS晶体管54，但在其他方面并无实质上的不同。而且，电压检测电路50A相对于电压检测电路50，不同之处在于，取代保护电路60而具有NMOS晶体管32，但在其他方面并无实质上的不同。

电压检测电路50A中的NMOS晶体管53在漏极与电源端子8之间，连接有保护NMOS晶体管53不受过电压破坏的NMOS晶体管55。即，作为第三晶体管的NMOS晶体管55与NMOS晶体管53(更详细而言为栅极及源极)级联连接。而且，NMOS晶体管53将自身的栅极及源极予以连接，并且与NMOS晶体管55的栅极、NMOS晶体管52的漏极以及PMOS晶体管41的栅极连接。NMOS晶体管53的栅极及源极为电压检测电路50A中的输出端P3。

接下来，对于对电压检测电路50A施加最高电压时的一例，具体而言，举电芯连接端子VC(n-1)设为对电池短路的情况为例，来说明电压检测电路50A的动作。

电压检测电路50A相对于通过保护电路60来对NMOS晶体管53进行耐压保护的电压检测电路50，不同之处在于，通过NMOS晶体管55来对NMOS晶体管53进行耐压保护，但包含NMOS晶体管51的保护动作在内的整体的电路动作实质上并无不同的。电压检测电路50A的电路动作的说明参看电压检测电路50中的电路动作的说明而予以省略。

根据第三实施方式的电压检测电路、充放电控制电路、充放电控制装置以及电池装置，能够获得与第二实施方式的电压检测电路、充放电控制电路、充放电控制装置以及电池装置同样的效果。

而且，电压检测电路50A相对于电压检测电路50，能够进一步减少耐压相对较高的FET的个数，因此能够将电路面积抑制得更小。因此，即便在串联连接的电芯2_1～电芯2_n的个数即n大而二次电池2的电压高的情况下，也能够将电压检测电路50A的面积增加量抑制得小于电压检测电路30以及电压检测电路50的面积增加量。

另外，本发明并不就此限定于所述的实施方式，在实施阶段，可在所述的实施例以外以各种形态来实施，可在不脱离发明主旨的范围内进行各种省略、追加、置换或变更。因此，关于本发明的变形例，举若干例来进行说明。

(第一变形例)

图5是表示本发明的实施方式的电压检测电路的另一结构例(第一变形例)即电压检测电路50B的结构的概略图。

电压检测电路50B相对于电压检测电路50A而不同之处在于，取代耗尽型NMOS晶体管52而具有增强型NMOS晶体管72，但在其他方面实质上并无不同。另外，NMOS晶体管72具备正的阈值电压，因此与NMOS晶体管52的不同之处在于，栅极并非连接于连接点P_(n-1)，而是连接于例如连接点P_(n-2)等电压比连接点P_(n-1)高的连接点，但作为作用以及功能，实质上与NMOS晶体管52并无不同。

以此方式构成的电压检测电路50B与电压检测电路50A同样地发挥作用，能够获得同样的效果。因此，本发明的实施方式的电压检测电路与包括所述电压检测电路的充放电控制电路、充放电控制装置以及电池装置中，也可取代电压检测电路50A而适用电压检测电路50B。总之，在以电压检测电路50B取代电压检测电路50A的充放电控制电路10B、充放电控制装置20以及电池装置1中，也能够与包括电压检测电路50A的充放电控制电路10A、充放电控制装置20以及电池装置1同样地发挥作用，从而能够获得同样的效果。

(第二变形例)

图6是表示本发明的实施方式的电压检测电路的另一结构例(第二变形例)即电压检测电路50C的结构的概略图。

电压检测电路50C相对于电压检测电路50A而不同之处在于，还包括具有两个PMOS晶体管561、562的电流镜电路56以及NMOS晶体管53、55的配置，在其他方面并无实质上的不同。因此，在电压检测电路50C的说明中，对于NMOS晶体管51等的实质上并无不同的构成元件，标注相同的符号并省略其说明。

电压检测电路50C具有NMOS晶体管55、NMOS晶体管51、NMOS晶体管52、NMOS晶体管53及NMOS晶体管54与电流镜电路56。电流镜电路56中，PMOS晶体管561包含连接于电源端子8的源极、与PMOS晶体管562的栅极连接的栅极、以及漏极。而且，PMOS晶体管562包含连接于电源端子8的源极、与PMOS晶体管561的栅极连接的栅极、以及与自身(PMOS晶体管562)的栅极连接的漏极。流经PMOS晶体管561的漏极的电流构成为，与流经PMOS晶体管562的漏极的电流变得相等。

PMOS晶体管561的漏极与电压检测电路50C中的输出端P3以及NMOS晶体管52的漏极连接。另一方面，在PMOS晶体管562的漏极以及电源端子9之间，连接有电压检测电路50A中的NMOS晶体管55以及NMOS晶体管53。若作具体说明，则NMOS晶体管55的源极与NMOS晶体管53的漏极相连接。NMOS晶体管53的栅极连接NMOS晶体管55的栅极与NMOS晶体管53的源极。NMOS晶体管55的栅极、NMOS晶体管53的栅极与NMOS晶体管53的源极的连接点与电源端子9连接。

以此方式构成的电压检测电路50C能够与电压检测电路50A、电压检测电路50B同样地发挥作用，从而获得同样的效果。总之，以电压检测电路50C来取代电压检测电路50A的充放电控制电路10C、充放电控制装置20以及电池装置1中，也能够与包括电压检测电路50A的充放电控制电路10A、充放电控制装置20以及电池装置1同样地发挥作用，从而获得同样的效果。

(第三变形例)

图7是表示本发明的实施方式的电压检测电路的另一结构例(第三变形例)即电压检测电路50D的结构的概略图。

电压检测电路50D相对于电压检测电路50C而不同之处在于，取代耗尽型NMOS晶体管52而具有增强型NMOS晶体管72，但在其他方面实质上并无不同。换言之，电压检测电路50D是对电压检测电路50C适用了第一变形例的变形内容的电路。

以此方式构成的电压检测电路50D能够与电压检测电路50A、电压检测电路50B、电压检测电路50C同样地发挥作用，从而获得同样的效果。总之，以电压检测电路50D来取代电压检测电路50A的充放电控制电路10D、充放电控制装置20以及电池装置1中，也能够与包括电压检测电路50A的充放电控制电路10A、充放电控制装置20以及电池装置1同样地发挥作用，从而获得同样的效果。

(第四变形例)

图8是表示本发明的实施方式的充电控制电路以及半导体装置的另一结构例(第四变形例)即充电控制电路210、充电控制装置220以及电池装置201的结构的概略图。

充电控制装置220是所谓的保险丝保护型充电控制装置，包括：包含保险丝81及保险丝82的开放电路80、以及充电控制电路210。保险丝81及保险丝82彼此串联连接。具体而言，保险丝82的一端连接于EB+端子。保险丝82的另一端连接于保险丝81的一端。保险丝81的另一端连接于第一电芯2_1的+极。充电控制电路210是相对于充放电控制电路100(参照图2)而省略了放电控制端子DO以及与放电控制端子DO连接的信号路径的电路，而关于其他部分实质上并无不同的电路。

充电控制FET4例如是具有栅极、源极、漏极的N沟道型场效应晶体管。栅极连接于充电控制电路210的CO端子。源极连接于EB-端子。漏极连接于电阻85的一端。充电控制FET4基于从CO端子输出的信号，对源极端子-漏极端子间进行导通-断开控制。电阻85的另一端连接于保险丝81与保险丝82的连接部分。电阻85作为在充电控制FET4导通时使保险丝81以及保险丝82熔断的加热器元件发挥功能。

如所述的充电控制装置220以及电池装置201这样，作为本发明的实施方式的半导体装置，也可采用与充放电控制装置20以及电池装置1为不同结构的半导体装置。根据充电控制电路210、充电控制装置220以及电池装置201，能够获得与充放电控制电路10、充放电控制装置20以及电池装置1同样的效果。

另外，所述的MOS晶体管是作为FET的一例而表示，只要是FET，则其种类不论。例如也可适用结型FET(JFET)或金属绝缘膜半导体型FET(MISFET)等的与MOSFET为不同种类的FET。

这些实施方式或其变形包含在发明的范围或主旨内，并且包含在权利要求所记载的发明及其均等的范围内。

Claims (10)

1.一种电压检测电路，其特征在于，包括：

输入端；

多个晶体管，至少具有输入晶体管与第一晶体管且串联连接，所述输入晶体管包含与所述输入端连接的栅极、连接于第一电源端子的源极、以及漏极，所述第一晶体管包含与第二电源端子连接的漏极、栅极、以及与所述第一晶体管的栅极连接的源极；以及

输出端，为所述多个晶体管的连接点的任一个。

2.根据权利要求1所述的电压检测电路，其中

所述多个晶体管还具有：

旁通晶体管，包含与所述输入晶体管的栅极连接的栅极、与所述输入晶体管的漏极连接的漏极、与所述输入晶体管的栅极以及所述旁通晶体管的栅极连接的源极、以及连接于所述第一电源端子的背栅极；

第二晶体管，包含与所述输入晶体管连接的第一端、以及与输出表示电压检测结果的信号的输出端连接的第二端；以及

第三晶体管，与所述第一晶体管级联连接。

3.根据权利要求2所述的电压检测电路，其中

所述第三晶体管为耗尽型晶体管，所述耗尽型晶体管包含与所述第二电源端子连接的漏极、与所述第一晶体管的栅极及源极连接的栅极、以及与所述第一晶体管的漏极连接的源极。

4.根据权利要求2所述的电压检测电路，其中

所述第三晶体管为增强型晶体管，所述增强型晶体管包含与所述第一晶体管的栅极及源极连接的源极、与所述第二晶体管的第二端连接的漏极、以及栅极。

5.一种充电控制电路，包括：

根据权利要求1至4中任一项所述的电压检测电路；

第一电源输入端子以及第二电源输入端子；

充电控制信号输出端子，连接于充电控制场效应晶体管的栅极，所述充电控制场效应晶体管对包含将多个电池电芯串联连接而成的电池组的二次电池的充电进行控制；

过电压判定电路，能够基于从所述电压检测电路输出的电压来判定所述二次电池是否为过电压；以及

控制电路，能够根据从包含所述过电压判定电路的其他电路输入的信号，将切换所述充电控制场效应晶体管的导通与断开的控制信号供给至所述充电控制信号输出端子。

6.一种半导体装置，包括：

根据权利要求5所述的充电控制电路；

外部正极端子以及外部负极端子，连接对所述二次电池进行充电的充电器以及使所述二次电池放电的负载的其中任一者；

所述充电控制场效应晶体管，栅极与充电控制信号输出端子连接；以及

开放电路，包含连接于所述充电控制场效应晶体管的保险丝。

7.根据权利要求6所述的半导体装置，还包括所述二次电池。

8.一种充放电控制电路，包括：

根据权利要求1至4中任一项所述的电压检测电路；

第一电源输入端子以及第二电源输入端子；

充电控制信号输出端子，连接于充电控制场效应晶体管的栅极，所述充电控制场效应晶体管对包含将多个电池电芯串联连接而成的电池组的二次电池的充电进行控制；

放电控制信号输出端子，连接于对所述二次电池的放电进行控制的放电控制场效应晶体管的栅极；

外部负电压输入端子，输入外部正极端子以及外部负极端子中的、所述外部负极端子的电压，所述外部正极端子以及外部负极端子连接对所述二次电池进行充电的充电器以及使所述二次电池放电的负载的其中任一者；

过电压判定电路，能够基于从所述电压检测电路输出的电压来判定所述二次电池是否为过电压；以及

控制电路，能够根据从包含所述过电压判定电路的其他电路输入的信号，将切换所述充电控制场效应晶体管的导通与断开的控制信号供给至所述充电控制信号输出端子，另一方面，将切换所述放电控制场效应晶体管的导通与断开的控制信号供给至所述放电控制信号输出端子。

9.一种半导体装置，包括：

根据权利要求8所述的充放电控制电路；

所述外部正极端子以及所述外部负极端子；

所述放电控制场效应晶体管，漏极以及源极与连接所述外部正极端子与所述外部负极端子的路径串联连接，且栅极与放电控制信号输出端子连接；以及

所述充电控制场效应晶体管，漏极以及源极与连接所述外部正极端子与所述外部负极端子的路径串联连接，且栅极与充电控制信号输出端子连接。

10.根据权利要求9所述的半导体装置，还包括所述二次电池。