JP2002272001A

JP2002272001A - 二次電池の保護方法、保護回路、および短絡検出回路

Info

Publication number: JP2002272001A
Application number: JP2001073519A
Authority: JP
Inventors: Yoshitaka Onishi; 祥隆大西; Yoji Morizaki; 洋史森崎; Yukihiro Terada; 幸弘寺田
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2001-03-15
Filing date: 2001-03-15
Publication date: 2002-09-20

Abstract

(57)【要約】【課題】短絡検出時に発振（チャタリング）が生じる
のを防止すること。【解決手段】一対の端子（１０１，１０２）間の電位
差（Ｖdiff）が短絡検出電圧以下になったときに、一対
の端子間が短絡されたと判断して出力端子（ＳＯ）から
短絡検出信号を出力し、一対の端子間の電位差が短絡解
除電圧以上になったときに、一対の端子間の短絡が解除
されたと判断して出力端子から短絡解除信号を出力する
短絡検出回路（５００）は、短絡解除電圧を短絡検出電
圧より高く設定するヒステリシス回路（５１０）を含
む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、リチウム
イオン電池のような、充電可能な電池（二次電池）を備
えた電池ユニットに用いられる二次電池の保護回路に関
し、特に、短絡検出機能を備えた二次電池の保護回路お
よび短絡検出回路に関する。

【０００２】

【従来の技術】充電可能な電池（二次電池）のうち、特
にリチウムイオン電池は、過放電、過充電に弱いため、
過放電状態、過充電状態を検出して、過放電状態及び過
充電状態から二次電池を保護するための保護回路が不可
欠である。すなわち、保護回路は、過放電防止機構と過
充電防止機構とを備えている。尚、この保護回路には、
二次電池の放電中における過電流状態をも検出して、過
電流状態から二次電池を保護しているものもある。この
場合、保護回路は、過放電防止機構と過充電防止機構と
過電流防止機構とを備えている。以下では、先ず、過放
電防止機構と過充電防止機構とを備えた、二次電池の保
護回路について説明する。

【０００３】このような二次電池の保護回路は、例え
ば、特許第２８７２３６５号公報（以下、「先行技術文
献」と呼ぶ。）に「充電式の電源回路」として開示され
ている。以下では、この先行技術文献の記載に基づい
て、従来の二次電池の保護回路について説明する。

【０００４】図２を参照して、従来の保護回路２００’
を備えた電池ユニット１００’について説明する。電池
ユニット１００’は電池パックとも呼ばれ、正極端子１
０１と負極端子１０２とを持つ。正極端子１０１及び負
極端子１０２は外部接続端子とも呼ばれる。正極端子１
０１と負極端子１０２との間には、負荷４００または充
電器（図示せす）が接続される。

【０００５】図示の電池ユニット１００’は、少なくと
も１個のリチウムイオン電池（単位電池）を含む二次電
池３００を有する。二次電池３００はバッテリ電圧（電
池電圧）Ｖccを発生している。この二次電池３００には
保護回路２００’が並列に接続されている。詳述する
と、二次電池３００の陽極は、抵抗器Ｒ１を介して保護
回路２００’の電源端子ＶDDに接続され、二次電池３０
０の陰極は保護回路２００の接地端子ＶSSに直接接続さ
れている。電源端子ＶDDと接地端子ＶSSとの間にはコン
デンサＣ１が接続されている。尚、二次電池３００の陽
極は電池パック１００’の正極端子１０１に接続され、
二次電池３００の陰極は接地されると共に、後述する第
１及び第２の電界効果トランジスタＦＥＴ１及びＦＥＴ
２を介して電池パック１００’の負極端子１０２に接続
されている。保護回路２００’は、過放電防止機構と、
過充電防止機構と、過電流防止機構とを持つ。

【０００６】保護回路２００’の過放電防止機構には、
過放電検出しきい値電圧Ｖth(od)が設定されている。す
なわち、過放電防止機構は、放電中に、バッテリ電圧Ｖ
ccと過放電検出しきい値電圧Ｖth(od)とを比較し、バッ
テリ電圧Ｖccが過放電検出しきい値電圧Ｖth(od)よりも
低くなると「過放電」と判定して、論理ローレベルの過
放電検出信号を過放電検出出力端子（第１のゲート駆動
端子）ＤＯから出力する。一方、放電中に、バッテリ電
圧Ｖccが、過放電検出しきい値電圧Ｖth(od)に過放電用
ヒステリシス電圧Ｖhy(od)を加えて得られる過放電復帰
電圧（Ｖth(od)＋Ｖhy(od)）よりも高くなると、過放電
防止機構は論理ハイレベルの過放電保護解除信号を過放
電検出出力端子ＤＯから出力する。

【０００７】同様に、保護回路２００’の過充電防止機
構には、過充電検出しきい値電圧Ｖth(oc)が設定されて
いる。すなわち、過充電防止機構は、充電中に、バッテ
リ電圧Ｖccと過充電検出しきい値電圧Ｖth(oc)とを比較
し、バッテリ電圧Ｖccが過充電検出しきい値電圧Ｖth(o
c)よりも高くなると過充電と判定して、論理ローレベル
の過充電検出信号を過充電検出出力端子（第２のゲート
駆動端子）ＣＯから出力する。一方、充電中に、バッテ
リ電圧Ｖccが、過充電検出しきい値電圧Ｖth(oc)から過
充電用ヒステリシス電圧Ｖhy(oc)を引いて得られる過充
電復帰電圧（Ｖth(oc)−Ｖhy(oc)）よりも低くなると、
過充電防止機構は過充電検出出力端子ＣＯから論理ハイ
レベルの過充電保護解除信号を出力する。

【０００８】前述したように、二次電池３００の陰極
（−極）と電池パック１００’の負極端子１０２との間
には、第１及び第２の電界効果トランジスタＦＥＴ１及
びＦＥＴ２が直列接続されている。第１の電界効果トラ
ンジスタＦＥＴ１は放電制御ＦＥＴまたは放電制御スイ
ッチと呼ばれ、第２の電界効果トランジスタＦＥＴ２は
充電制御ＦＥＴまたは充電制御スイッチと呼ばれる。

【０００９】第１の電界効果トランジスタＦＥＴ１のゲ
ートに過放電防止機構（過放電検出出力端子ＤＯ）から
論理ローレベルの過放電検出信号が供給されると、第１
の電界効果トランジスタＦＥＴ１はオフする。一方、第
１の電界効果トランジスタＦＥＴ１のゲートに過放電防
止機構（過放電検出出力端子ＤＯ）から論理ハイレベル
の過放電保護解除信号が供給されると、第１の電界効果
トランジスタＦＥＴ１はオンする。同様に、第２の電界
効果トランジスタＦＥＴ２のゲートに過充電防止機構
（過充電検出出力端子ＣＯ）から論理ローレベルの過充
電検出信号が供給されると、第２の電界効果トランジス
タＦＥＴ２はオフする。第２の電界効果トランジスタＦ
ＥＴ２のゲートに過充電防止機構（過充電検出出力端子
ＣＯ）から論理ハイレベルの過充電保護解除信号が供給
されると、第２の電界効果トランジスタＦＥＴ２はオン
する。

【００１０】上記先行技術文献に記載されているよう
に、第１の電界効果トランジスタＦＥＴ１は寄生ダイオ
ードＤp1を持ち、その順方向が二次電池３００の充電方
向になるように接続されている。また、第２の電界効果
トランジスタＦＥＴ２は、寄生ダイオードＤp2を持ち、
その順方向が二次電池３００の放電方向になるように接
続されている。尚、寄生ダイオードＤp1およびＤp2はボ
ディダイオードとも呼ばれる。

【００１１】次に、図２に加えて図３をも参照して、図
２に示した電池ユニット（電池パック）１００’の動作
について説明する。最初に放電時の動作について説明
し、後で充電時の動作について説明する。

【００１２】放電時には、正極端子１０１と負極端子１
０２との間に負荷４００が接続される。二次電池３００
が放電していくと、図３の点線で示すように、そのバッ
テリ電圧Ｖccは徐々に低下していく。そして、バッテリ
電圧Ｖccが過放電検出しきい値電圧Ｖth(od)よりも低く
なると、過放電防止機構（過放電検出出力端子ＤＯ）は
論理ローレベルの過放電検出信号を出力する。この過放
電検出信号に応答して、第１の電界効果トランジスタＦ
ＥＴ１はオフし、これにより過放電が防止される。

【００１３】過放電であることが何らかの報知手段によ
りユーザに知らされると、ユーザは外部接続端子１０
１、１０２間から負荷を取り外し、その代りに外部接続
端子１０１、１０２間に充電器（図示せず）を接続す
る。これにより、二次電池３００の充電が開始される。
このとき、第１の電界効果トランジスタＦＥＴ１では、
その寄生ダイオードＤp1を介して充電電流が流れる。そ
して、二次電池３００のバッテリ電圧Ｖccが、過放電検
出しきい値電圧Ｖth(od)よりも高くなると、過放電防止
機構（過放電検出出力端子ＤＯ）は、論理ハイレベルの
過放電保護解除信号を出力する。この過放電保護解除信
号に応答して、第１の電界効果トランジスタＦＥＴ１は
オンする。

【００１４】さて、このようして二次電池３００の充電
が続けられると、そのバッテリ電圧Ｖccは、図３の実線
で示すように、徐々に上昇する。そして、バッテリ電圧
Ｖccが過充電検出しきい値電圧Ｖth(oc)よりも高くなる
と、過充電防止機構（過充電検出出力端子ＣＯ）は論理
ローレベルの過充電検出信号を出力する。この過充電検
出信号に応答して、第２の電界効果トランジスタＦＥＴ
２はオフし、これにより過充電が防止される。

【００１５】過充電であることが何らかの報知手段（図
示せず）によりユーザに知らされると、ユーザは充電が
完了したと判断する。そして、ユーザは、外部接続端子
１０１、１０２間から充電器を取り外し、その代りに外
部接続端子１０１、１０２間に負荷４００を接続する。
これにより、二次電池３００から負荷４００への放電が
開始される。このとき、第２の電界効果トランジスタＦ
ＥＴ２では、その寄生ダイオードＤp2を介して放電電流
が流れる。そして、二次電池３００のバッテリ電圧Ｖcc
が、過充電検出しきい値電圧Ｖth(oc)よりも低くなる
と、過充電防止機構（過充電検出出力端子ＣＯ）は論理
ハイレベルの過充電保護解除信号を出力する。この過充
電保護解除信号に応答して、第２の電界効果トランジス
タＦＥＴ２はオンする。

【００１６】また、前述したように、保護回路２００’
は短絡検出回路をも備えている。

【００１７】図２に加えて図４をも参照して、従来の短
絡検出回路５００’について説明する。図２に示される
ように、保護回路２００’は短絡検出入力端子Ｖ-を持
つ。この短絡検出入力端子Ｖ-は、抵抗器Ｒ２を介して
電池パック１００’の負極端子１０２に接続されている
と共に、コンデンサＣ２を介して接地されている。

【００１８】図４に示されるように、短絡検出回路５０
０’は、保護回路２００’の電源端子ＶDDと接地端子Ｖ
SSとの間に接続されていると共に、短絡検出入力端子Ｖ
-に接続されている。

【００１９】短絡検出回路５００’は、第１乃至第４の
電界効果トランジスタＭ１〜Ｍ４と第１および第２の抵
抗器Ｒ３およびＲ４とから構成されている。第１の電界
効果トランジスタＭ１はｐチャネルＭＯＳＦＥＴであっ
て、そのソースは電源端子ＶDDに接続され、そのゲート
は短絡検出入力端子Ｖ-に接続され、そのドレインは中
間ノードＮに接続されている。第２の電界効果トランジ
スタＭ２はｎチャネルＭＯＳＦＥＴであって、そのソー
スは接地端子ＶSSに接続され、そのゲートは短絡入力端
子Ｖ-に接続され、そのドレインは第１の抵抗器Ｒ３を
介して中間ノードＮに接続されている。第３の電界効果
トランジスタＭ３はｐチャネルＭＯＳＦＥＴであって、
そのソースは電源端子ＶDDに接続され、そのゲートは中
間端子Ｎに接続され、そのドレインは第２の抵抗器Ｒ４
を介して出力端子ＳＯに接続されている。第４の電界効
果トランジスタＭ４はｎチャネルＭＯＳＦＥＴであっ
て、そのソースは接地端子ＶSSに接続され、そのゲート
は中間端子Ｎに接続され、そのドレインは出力端子ＳＯ
に接続されている。

【００２０】以下、図２および図４を参照して、図４に
示す従来の短絡検出回路５００’の動作について説明す
る。ここでは、抵抗器、コンデンサや閾値（短絡検出電
圧および短絡解除電圧）、二次電池３００がそれぞれ次
の値をもっているとする。抵抗器Ｒ１の抵抗値は４７０
Ωである。抵抗器Ｒ２の抵抗値は１ｋΩである。コンデ
ンサＣ１の容量値は０．１μＦである。コンデンサＣ２
の容量値は０．１μＦである。また、閾値は０．９Ｖで
あるとする。換言すれば、短絡検出電圧および短絡解除
電圧は、両方とも０．９Ｖの閾値に等しい。二次電池３
００のバッテリ電圧Ｖccは３．５Ｖであるとする。

【００２１】短絡検出回路５００’は、短絡検出入力端
子Ｖ-と電源端子ＶDDとの間の電位差Ｖdiffを監視し
て、外部入力端子１０１、１０２間が短絡しているか否
かを判断している。すなわち、この電位差Ｖdiffが閾
値、すなわち、０．９Ｖに達すると、短絡検出回路５０
０’は論理ハイレベルの短絡検出信号を出力端子ＳＯか
ら出力する。この短絡検出信号はロジック部（図示せ
ず）で反転され、論理ローレベルの過放電検出信号が過
放電検出出力端子ＤＯから出力する。これにより、第１
の電界効果トランジスタＦＥＴ１はオフし、二次電池３
００の放電が禁止され、二次電池３００を保護してい
る。

【００２２】

【発明が解決しようとする課題】しかしながら、従来の
短絡検出回路５００’が適用される従来の保護回路２０
０’では、短絡検出時に、後述するように発振（チャタ
リング）が生じるという可能性がある。

【００２３】それについて図５に示すタイムチャートを
参照して説明する。図５は、短絡時の放電電流Ｉと、電
源端子ＶDD、短絡検出入力端子Ｖ-、および過放電検出
出力端子ＤＯでの電圧の移り変わりを示したものであ
る。先ず、外部入力端子１０１、１０２間を短絡する
と、瞬時的に１３．４Ａのピークの放電電流Ｉが流れ
る。その後、電源端子ＶDDと過放電検出出力端子ＤＯの
電圧が３．５Ｖから徐々に低下すると共に、短絡検出入
力端子Ｖ-の電圧は０Ｖから徐々に上昇していく。した
がって、電源端子ＶDDと短絡検出入力端子Ｖ-とは互い
に近づき、それらの電圧差Ｖdiffが０．９Ｖに達する
と、短絡検出回路５００’は「短絡」であると判断し、
上述したように、過放電検出出力端子ＤＯから論理ロー
レベルの過放電検出信号を出力する。これにより、第１
の電界効果トランジスタＦＥＴ１はオフし、放電電流Ｉ
がゼロ、すなわち、流れなくなる。

【００２４】この短絡を検出した後、電圧降下していた
電源端子ＶDDは元の電圧（３．５Ｖ）に復帰するため徐
々に上昇しようとする。一方、短絡検出入力端子Ｖ-の
電圧はこの電源端子ＶDDの電圧へ近づこうとする。ここ
で、電源端子ＶDDの電圧の上昇カーブの傾きが、短絡検
出入力端子Ｖ-の電圧における上昇カーブの傾きより大
きいとする。このような場合、上記電圧差Ｖdiffが閾値
すなわち０．９Ｖより高くなると、短絡検出回路５０
０’における短絡保護検出が解除される。すなわち、過
放電検出出力電圧ＤＯから論理ハイレベルの過放電保護
解除信号を出力する。そのため、第１の電界効果トラン
ジスタＦＥＴ１はオンしてしまう。

【００２５】その後、上述した動作を繰り返してしまう
ことにより、発振（チャタリング）が生じてしまう。

【００２６】したがって、本発明の課題は、短絡検出時
に発振（チャタリング）が生じるのを防止することがで
きる、二次電池の保護方法、保護回路、および短絡検出
回路を提供することにある。

【００２７】

【課題を解決するための手段】本発明によれば、二次電
池（３００）から一対の外部接続端子（１０１，１０
２）間に接続された負荷（４００）へ流す放電電流
（Ｉ）を流す際に、前記外部接続端子間の電位差（Ｖdi
ff）が短絡検出電圧以下になったときに、前記外部接続
端子間が短絡されたと判断して放電制御スイッチ（ＦＥ
Ｔ１）をオフすることにより、前記二次電池を保護する
方法において、短絡検出状態を復帰させる短絡解除電圧
を前記短絡検出電圧よりも高くしたことを特徴とする二
次電池の保護方法が得られる。

【００２８】また、本発明によれば、二次電池（３０
０）から外部接続端子（１０１，１０２）間に接続され
た負荷（４００）へ流す放電電流（Ｉ）を流す際に、前
記外部接続端子間の電位差（Ｖdiff）が短絡検出電圧以
下になったときに、前記外部接続端子間が短絡されたと
判断して放電制御スイッチ（ＦＥＴ１）をオフすること
により、前記二次電池を保護する回路において、短絡検
出状態を元の状態に復帰させる短絡解除電圧を前記短絡
検出電圧よりも高く設定する手段（５１０）を備えたこ
とを特徴とする二次電池の保護回路が得られる。

【００２９】さらに、本発明によれば、一対の端子（１
０１，１０２）間の電位差（Ｖdiff）が短絡検出電圧以
下になったときに、前記一対の端子間が短絡されたと判
断して出力端子（ＳＯ）から短絡検出信号を出力し、前
記一対の端子間の電位差が短絡解除電圧以上になったと
きに、前記一対の端子間の短絡が解除されたと判断して
前記出力端子から短絡解除信号を出力する短絡検出回路
（５００）において、前記短絡解除電圧を前記短絡検出
電圧より高く設定するヒステリシス回路（５１０）を含
むことを特徴とする短絡検出回路が得られる。

【００３０】上記括弧内の符号は、本発明の理解を容易
にするために付したものであり、一例にすぎず、これら
に限定されないのは勿論である。

【００３１】

【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態について詳細に説明する。

【００３２】図１を参照して、本発明の一実施の形態に
係る短絡検出回路５００について説明する。図示の短絡
検出回路５００は、従来の短絡検出回路５００’の代り
に図２に示した保護回路２００’に設けられるものであ
る。そして、短絡検出回路５００は、ヒステリシス回路
５１０を備えている点を除いて、図４に示した従来の短
絡検出回路５００’と同様の構成を有する。

【００３３】ヒステリシス回路５１０は、直列接続され
た第５および第６の電界効果トランジスタＭ５およびＭ
６からなる。第５および第６の電界効果トランジスタＭ
５およびＭ６はｎチャネルＭＯＳＦＥＴからなる。第５
の電界効果トランジスタＭ５のゲートは短絡入力端子Ｖ
-に接続され、ドレインは第２の電界効果トランジスタ
Ｍ２のドレインに接続され、ソースは第６の電界効果ト
ランジスタＭ６のドレインに接続されている。第６の電
界効果トランジスタＭ６のゲートは出力端子ＳＯに接続
され、ソースは接地端子ＶSSに接続されている。

【００３４】このような構成のヒステリシス回路５１０
を設ける（付加する）ことによって、短絡検出回路５０
０の短絡解除電圧を短絡検出電圧より高く設定すること
ができる。

【００３５】次に、短絡検出回路５００の動作について
説明する。その場合の抵抗器、コンデンサや二次電池３
００のそれぞれ値は、短絡検出電圧と短絡解除電圧の値
を除いて、従来の技術で述べたものと同一であるとす
る。

【００３６】外部入力端子１０１、１０２間を短絡する
と、瞬時的に十数Ａのピークの放電電流Ｉが流れる。そ
の後、電源端子ＶDDと過放電検出出力端子ＤＯの電圧が
３．５Ｖから徐々に低下すると共に、短絡検出入力端子
Ｖ-の電圧は０Ｖから徐々に上昇していく。したがっ
て、電源端子ＶDDと短絡検出入力端子Ｖ-とは互いに近
づき、それらの電圧差Ｖdiffが短絡検出電圧である０．
９Ｖに達すると、短絡検出回路５００は「短絡」である
と判断し、過放電検出出力端子ＤＯから論理ローレベル
の過放電検出信号を出力する。これにより、第１の電界
効果トランジスタＦＥＴ１はオフし、放電電流Ｉがゼ
ロ、すなわち、流れなくなる。ここまでの動作は従来の
短絡検出回路５００’(図４）と同じである。

【００３７】この短絡が検出後、電圧降下していた電源
端子ＶDDは元の電圧（３．５Ｖ）に復帰するため徐々に
上昇しようとする。同様に、短絡検出入力端子Ｖ-の電
圧もこの電源端子ＶDDの電圧へ近づこうとする。短絡検
出入力端子Ｖ-の電圧（電位）が上昇するので、中間ノ
ードＮの電位は下降する。その為、出力端子ＳＯの電位
は上昇する。従って、第６の電界効果トランジスタＭ６
はオン状態となる。

【００３８】よって、従来の短絡検出回路５００’で
は、電源端子ＶDDから第１および第２の電界効果トラン
ジスタＭ１およびＭ２を介して接地端子ＶSSへ流れてい
た電流は、第２の電界効果トランジスタＭ２の能力分し
た流れていなかったが、本短絡検出回路５００では、そ
の電流は第２の電界効果トランジスタＭ２と第６の電界
効果トランジスタＭ６との両方を合わせた分流れるよう
になる。この結果、短絡検出入力端子Ｖ-の電位が多少
変化しても、出力端子ＳＯの電位は変化しない。何故な
ら、第２の電界効果トランジスタＭ２の能力に対して第
６の電界効果トランジスタＭ６の能力を加えた分、接地
端子ＶSSに引っ張るような形になるからである。

【００３９】結果として、短絡検出回路５００の短絡解
除電圧を短絡検出電圧より高く設定することができる。
したがって、たとえ電源端子ＶDDの電圧の上昇カーブの
傾きが、短絡検出入力端子Ｖ-の電圧における上昇カー
ブの傾きより大きいとしても、上記電圧差Ｖdiffが短絡
解除電圧よりも高くなることはない。よって、短絡検出
時に発振（チャタリング）が生じるのを防止することが
できる。

【００４０】以上、本発明について実施の形態によって
説明を例に挙げて説明してきたが、本発明は上述した実
施の形態に限定しないのは勿論である。たとえば、ヒス
テリシス回路は図１に示したものに限定されないのは勿
論である。また、短絡解除電圧を短絡検出電圧より高く
設定する回路としては、ヒステリシス回路に限定しない
のは勿論である。

【００４１】

【発明の効果】以上の説明から明らかなように、本発明
では、短絡検出状態を元の状態に復帰させる短絡解除電
圧を短絡検出電圧よりも高く設定したので、短絡検出時
に発振（チャタリング）が生じるのを防止することがで
きるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施形態による短絡検出回路の構成
を示す回路図である。

【図２】図１に示した短絡検出回路が適用される、従来
の保護回路を含む電池パックの構成を示すブロック図で
ある。

【図３】図２に示した電池パックの動作を説明するため
の図である。

【図４】従来の短絡検出回路の構成を示す回路図であ
る。

【図５】図４に示した従来の短絡検出回路が適用され
る、図２に示した従来の保護回路の動作を説明するため
のタイムチャートである。

【符号の説明】

１０１正極端子１０２負極端子２００’ 保護回路３００二次電池４００負荷５００短絡検出回路５１０ヒステリシス回路ＦＥＴ１放電制御ＦＥＴ（放電制御スイッチ）

───────────────────────────────────────────────────── フロントページの続き (72)発明者寺田幸弘神奈川県厚木市酒井1601 ミツミ電機株式会社厚木事業所内Ｆターム(参考） 5G003 BA01 CA11 DA13 FA04 GA01 5G053 AA02 BA04 CA02 EB02 EC03 FA07 5H030 AA04 AA06 AS20 BB21 FF41

Claims

【特許請求の範囲】

【請求項１】二次電池から一対の外部接続端子間に接
続された負荷へ流す放電電流を流す際に、前記外部接続
端子間の電位差が短絡検出電圧以下になったときに、前
記外部接続端子間が短絡されたと判断して放電制御スイ
ッチをオフすることにより、前記二次電池を保護する方
法において、短絡検出状態を元の状態に復帰させる短絡解除電圧を前
記短絡検出電圧よりも高くしたことを特徴とする二次電
池の保護方法。
【請求項２】二次電池から外部接続端子間に接続され
た負荷へ流す放電電流を流す際に、前記外部接続端子間
の電位差が短絡検出電圧以下になったときに、前記外部
接続端子間が短絡されたと判断して放電制御スイッチを
オフすることにより、前記二次電池を保護する回路にお
いて、短絡検出状態を復帰させる短絡解除電圧を前記短絡検出
電圧よりも高く設定する手段を備えたことを特徴とする
二次電池の保護回路。
【請求項３】一対の端子間の電位差が短絡検出電圧以
下になったときに、前記一対の端子間が短絡されたと判
断して出力端子から短絡検出信号を出力し、前記一対の
端子間の電位差が短絡解除電圧以上になったときに、前
記一対の端子間の短絡が解除されたと判断して前記出力
端子から短絡解除信号を出力する短絡検出回路におい
て、前記短絡解除電圧を前記短絡検出電圧より高く設定する
ヒステリシス回路を含むことを特徴とする短絡検出回
路。