CN117878119A - 一种开关半导体结构和功率开关器件 - Google Patents

一种开关半导体结构和功率开关器件 Download PDF

Info

Publication number
CN117878119A
CN117878119A CN202410276745.4A CN202410276745A CN117878119A CN 117878119 A CN117878119 A CN 117878119A CN 202410276745 A CN202410276745 A CN 202410276745A CN 117878119 A CN117878119 A CN 117878119A
Authority
CN
China
Prior art keywords
power mosfet
mosfet
power
semiconductor structure
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410276745.4A
Other languages
English (en)
Inventor
余强
孙健
姚鑫
王钰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan Suining Lipuxin Microelectronic Co ltd
Original Assignee
Sichuan Suining Lipuxin Microelectronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sichuan Suining Lipuxin Microelectronic Co ltd filed Critical Sichuan Suining Lipuxin Microelectronic Co ltd
Priority to CN202410276745.4A priority Critical patent/CN117878119A/zh
Publication of CN117878119A publication Critical patent/CN117878119A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种开关半导体结构和功率开关器件，涉及功率器件技术领域，该开关半导体结构，包括：集成于同一颗晶粒上的第一功率MOSFET、第二功率MOSFET、第三功率MOSFET；第二功率MOSFET通过其源极、漏极连接于第一功率MOSFET的体区与源极之间，第三功率MOSFET通过其源极、漏极连接于第一功率MOSFET的体区与漏极之间；其中，第一功率MOSFET的栅极、源极、漏极，以及第二功率MOSFET的栅极和第三功率MOSFET的栅极为开关半导体结构的引出端。本发明能够实现寄生二极管方向可切换，相比现有技术，本发明占用的电路面积更小，具有高集成度，有效降低了制造成本。

Description

一种开关半导体结构和功率开关器件
技术领域
本发明涉及功率器件技术领域，具体涉及一种开关半导体结构和功率开关器件。
背景技术
功率MOSFET通常采用DMOS（Double-Diffused MOSFET，双扩散金属氧化物半导体）工艺制成，因其是一种能支持大电流工作的MOS管，且其版图结构一般仅有5-6层，层数相比常规MOS管（常规MOS管一般为CMOS管，CMOS管的版图层数通常是十几层）更少，设计更加容易，被广泛作为开关器件使用。
传统的功率开关一般采用单个功率MOSFET制成，但其体区与源极短接，寄生二极管方向固定，导致应用受限。
因此，在现有的一些技术方案中，有提出采用上述的两个功率开关串联后作为开关结构使用，相当于两个寄生二极管串联，通过在不同的应用条件下控制不同的功率开关导通或断开，以此控制寄生二极管方向。然而发明人发现现有技术中的这种开关结构至少存在如下问题：占用的电路面积较大，集成度差，制造成本较高。
发明内容
本发明实施例提供一种开关半导体结构和功率开关器件，以克服上述技术问题，旨在实现寄生二极管方向可切换，并占用更小电路面积，具有高集成度，降低成本。
为了解决上述问题，从第一方面，本发明实施例公开了一种开关半导体结构，包括：
集成于同一颗晶粒上的第一功率MOSFET、第二功率MOSFET、第三功率MOSFET；
第二功率MOSFET通过其源极、漏极连接于第一功率MOSFET的体区与源极之间，第三功率MOSFET通过其源极、漏极连接于第一功率MOSFET的体区与漏极之间；
其中，第一功率MOSFET的栅极、源极、漏极，以及第二功率MOSFET的栅极和第三功率MOSFET的栅极为开关半导体结构的引出端。
在本发明一可行实施方案中，第一功率MOSFET、第二功率MOSFET以及第三功率MOSFET的类型包括垂直扩散MOSFET和水平扩散MOSFET。
在本发明一可行实施方案中，第一功率MOSFET为垂直扩散MOSFET，第二功率MOSFET和第三功率MOSFET均为水平扩散MOSFET。
在本发明一可行实施方案中，第一功率MOSFET为水平扩散MOSFET，第二功率MOSFET和第三功率MOSFET均为垂直扩散MOSFET。
在本发明一可行实施方案中，其中，水平扩散MOSFET还包括隔离注入区，隔离注入区用于将水平扩散MOSFET的体区、栅极、漏极以及源极与垂直扩散MOSFET的漏极隔离。
在本发明一可行实施方案中，其中，垂直扩散MOSFET为平面双扩散型场效应晶体管或沟槽双扩散型场效应晶体管或屏蔽栅沟槽场效应晶体管。
在本发明一可行实施方案中，第一功率MOSFET的体区通过电性连接引出体端；第二功率MOSFET通过其源极、漏极连接于第一功率MOSFET的体端与源极之间，第三功率MOSFET通过其源极、漏极连接于第一功率MOSFET的体端与漏极之间。
在本发明一可行实施方案中，第二功率MOSFET的内阻和第三功率MOSFET的内阻均大于第一功率MOSFET的内阻。
在本发明一可行实施方案中，第一功率MOSFET的体区与第二功率MOSFET的源极以及第三功率MOSFET的源极同时连接，第一功率MOSFET的源极与第二功率MOSFET的漏极连接，第一功率MOSFET的漏极与第三功率MOSFET的漏极连接。
在本发明一可行实施方案中，第一功率MOSFET的体区与第二功率MOSFET的漏极以及第三功率MOSFET的漏极同时连接，第一功率MOSFET的源极与第二功率MOSFET的源极连接，第一功率MOSFET的漏极与第三功率MOSFET的源极连接。
从第二方面，本发明实施例还公开了一种功率开关器件，包括封装结构和设置于所述封装结构内的如本发明实施例第一方面所述的开关半导体结构，其中，所述开关半导体结构的引出端为所述功率开关器件的引出端。
本发明实施例包括以下优点：
本发明实施例公开了一种开关半导体结构，该开关半导体结构包括：集成于同一颗晶粒上的第一功率MOSFET、第二功率MOSFET、第三功率MOSFET；其中，第二功率MOSFET通过其源极、漏极连接于第一功率MOSFET的体区与源极之间，第三功率MOSFET通过其源极、漏极连接于第一功率MOSFET的体区与漏极之间；第一功率MOSFET的栅极、源极、漏极，以及第二功率MOSFET的栅极和第三功率MOSFET的栅极为开关半导体结构的引出端。本发明实施例在同一颗晶粒上集成第一功率MOSFET、第二功率MOSFET、第三功率MOSFET，以此作为一种功率开关器件的半导体结构，相比现有技术，不仅能切换该功率开关器件的寄生二极管的方向，且其用于切换的体区控制路径短、集成度高，整个半导体结构的面积更小，节省了芯片面积，降低了成本。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例。
图1是本发明实施例公开的一种开关半导体结构的结构框图；
图2是垂直扩散MOSFET的一种可选结构示意图；
图3是水平扩散MOSFET的一种可选结构示意图；
图4是本发明一实施例开关半导体结构的结构示意图；
图5是本发明另一实施例开关半导体结构的结构示意图；
图6是垂直扩散MOSFET的体区引出体端示意图；
图7是垂直扩散MOSFET的另一种可选结构示意图；
图8是本发明实施例公开的一种功率开关器件的结构框图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。
本发明实施例公开了一种开关半导体结构，图1示出该开关半导体结构的结构框图，包括：集成于同一颗晶粒上的第一功率MOSFET、第二功率MOSFET、第三功率MOSFET。
其中，晶粒（英文名称Die）又称裸晶或裸片，是以半导体材料制作而成未经封装的一小块集成电路的本体，其是对晶圆（wafer）进行切割后得到的一个单元。
第一功率MOSFET、第二功率MOSFET以及第三功率MOSFET的连接方式如下：
第二功率MOSFET通过其源极、漏极连接于第一功率MOSFET的体区与源极之间，第三功率MOSFET通过其源极、漏极连接于第一功率MOSFET的体区与漏极之间。其中，第二功率MOSFET通过其源极、漏极连接于第一功率MOSFET的体区与源极之间，表明的是：当第二功率MOSFET的源极与第一功率MOSFET的体区连接时，则第二功率MOSFET的漏极相应与第一功率MOSFET的源极连接；当第二功率MOSFET的漏极与第一功率MOSFET的体区连接时，则第二功率MOSFET的源极相应与第一功率MOSFET的源极连接。同理，第三功率MOSFET通过其源极、漏极连接于第一功率MOSFET的体区与漏极之间，表明的是：当第三功率MOSFET的源极与第一功率MOSFET的体区连接时，则第三功率MOSFET的漏极相应与第一功率MOSFET的漏极连接；当第三功率MOSFET的漏极与第一功率MOSFET的体区连接时，则第三功率MOSFET的源极相应与第一功率MOSFET的漏极连接。
在本发明实施例中，第二功率MOSFET和第三功率MOSFET本质相同，命名不同仅做区分，两者与第一功率MOSFET的连接方式可以互换。即第一功率MOSFET的体区可以与第二功率MOSFET的源极或漏极以及第三功率MOSFET的源极或漏极分别连接，而第一功率MOSFET的源极则与第二功率MOSFET余下的源极或漏极连接，第一功率MOSFET的漏极则与第三功率MOSFET余下的源极或漏极连接。
其中，如图1所示，第一功率MOSFET的栅极、源极、漏极，以及第二功率MOSFET的栅极和第三功率MOSFET的栅极为该开关半导体结构的引出端。在图1中，第一功率MOSFET的栅极以G1进行表示，其源极以S1进行表示，漏极以D1进行表示；第二功率MOSFET的栅极以G2进行表示，第三功率MOSFET的栅极以G3进行表示。
该开关半导体结构可切换寄生二极管方向的原理如下：
在本发明实施例中，实现该开关半导体结构的开关作用的功率MOSFET为第一功率MOSFET。第一功率MOSFET可以支持大电流工作，第一功率MOSFET的开启和关断表征了该开关半导体结构的开启和关断，也即表征了该开关半导体结构封装后得到的功率开关器件的开启和关断。第一功率MOSFET的栅极为该开关半导体结构接受外部控制信号的控制端，当该控制端接收到开启控制信号时，第一功率MOSFET的栅极将其源极与漏极之间导通，第一功率MOSFET开启；当该控制端接收到关断控制信号时，第一功率MOSFET的栅极无法在其源极与漏极之间形成导通沟道，第一功率MOSFET关断。
第二功率MOSFET和第三功率MOSFET用于控制该第一功率MOSFET的寄生二极管方向，具体是通过控制第一功率MOSFET的体区与其源极连接或是与其漏极连接来实现的。第二功率MOSFET的栅极和第三功率MOSFET的栅极也为该开关半导体结构的引出端，通过控制第二功率MOSFET的栅极电压可以使得第二功率MOSFET开启或关断，通过控制第三功率MOSFET的栅极电压可以使得第三功率MOSFET开启或关断。当第二功率MOSFET开启、第三功率MOSFET关断时，实现了第一功率MOSFET的体区与其源极连接，当第二功率MOSFET关断、第三功率MOSFET开启时，实现了第一功率MOSFET的体区与其漏极连接，以此实现了第一功率MOSFET的寄生二极管方向的改变。
本发明实施例在同一颗晶粒上集成第一功率MOSFET、第二功率MOSFET、第三功率MOSFET，以此作为一种功率开关器件的半导体结构，相比现有技术，不仅能切换该功率开关器件的寄生二极管的方向，且其用于切换体区的控制路径短、集成度高，整个半导体结构的面积更小，节省了芯片面积，降低了成本。
具体而言：假设1mΩ（欧姆）内阻的功率MOSFET占用10个单位的面积，在一些应用中，需要将开关器件的内阻限定为某一值，比如4mΩ。对于现有技术采用两个功率MOSFET串联来实现寄生二极管方向切换的开关器件而言，为实现该开关器件具有最小面积，需采用两个内阻为2mΩ的功率MOSFET实现，但即使这样，该开关器件也仍然需要占用10个单位的面积。而对于本发明实施例而言，由于第一功率MOSFET的开启和关断表征了该开关半导体结构的开启和关断，因此在同一应用下，第一功率MOSFET的内阻也应为4mΩ，基于电阻定律，第一功率MOSFET占用2.5个单位的面积。由于第二功率MOSFET和第三功率MOSFET仅用于控制该第一功率MOSFET的寄生二极管方向，无需支持大电流，因此其可以采用高内阻的功率MOSFET实现。优选的，第二功率MOSFET、第三功率MOSFET的内阻均大于第一功率MOSFET的内阻。基于电阻定律，采用高内阻的功率MOSFET实现，可以理解为采用小面积的功率MOSFET实现，如第二功率MOSFET和第三功率MOSFET的内阻都为20mΩ，那么第二功率MOSFET和第三功率MOSFET仅共占用1个单位的面积，即本发明实施例的开关半导体结构仅占用3.5个单位的面积。显然，对于同样能实现切换寄生二极管方向的方案而言，在实现相同内阻的开关器件的情况下，本发明实施例的半导体结构所占用的电路面积更小。
DMOS主要有垂直扩散MOSFET（英文：Vertical Diffused MOSFET，缩写VDMOS）和水平扩散MOSFET（英文：Laterally Diffused MOSFET，缩写LDMOS）两种类型。
其中，垂直扩散MOSFET也称纵向功率MOSFET，是大功率MOS器件（Power MOS）的一种，通过垂直设计减小沟道场强，使其具有高功率密度，掩膜层次小，可以使短沟道承受很高的电压和电流。垂直扩散MOSFET的结构如图2所示，其栅极和源极在硅片的正面，漏极在硅片的背面，与衬底连接，形成源极位于漏极上方的结构。在垂直扩散MOSFET的晶胞结构中，电流在其源极与漏极之间流动，流动方向是与晶圆衬底横截面方向相互垂直的。图2所示的垂直扩散MOSFET的结构采用平面双扩散型场效应晶体管（英文：Planar MOS）示意。
其中，水平扩散MOSFET也称横向功率MOSFET，如图3所示，水平扩散MOSFET的栅极、源极、漏极均位于硅片的正面。在水平扩散MOSFET的晶胞结构中，电流在其源极与漏极之间流动，流动方向是与晶圆衬底的横截面方向保持平行的。
在本发明一实施例中，集成在同一个晶粒上的第一功率MOSFET、第二功率MOSFET以及第三功率MOSFET的类型包括垂直扩散MOSFET和水平扩散MOSFET。可以理解的是，第一功率MOSFET、第二功率MOSFET以及第三功率MOSFET中至少有一个是垂直扩散MOSFET，剩余的功率MOSFET为水平扩散MOSFET。就该实施例，本发明给出了两种示意图，请参考图4和图5。
如图4所示，在本实施例一可实现方式中，第一功率MOSFET为垂直扩散MOSFET，第二功率MOSFET和第三功率MOSFET均为水平扩散MOSFET。由于第一功率MOSFET需要支持大电流工作，其更适合采用具有高功率密度的垂直扩散MOSFET来实现，以实现具有非常小的面积就可以支持大电流工作。
如图5所示，在本实施例另一可实现方式中，也可以是第一功率MOSFET为水平扩散MOSFET，第二功率MOSFET和第三功率MOSFET均为垂直扩散MOSFET。
在图4和图5中，第一功率MOSFET以M1进行表示，第二功率MOSFET以M2进行表示，第三功率MOSFET以M3进行表示。其中，第一功率MOSFET的栅极、源极以及漏极分别用G1、S1、D1进行示意，体端以B进行示意；第二功率MOSFET的栅极、源极以及漏极分别用G2、S2、D2进行示意；第三功率MOSFET的栅极、源极以及漏极分别用G3、S3、D3进行示意。
第一功率MOSFET、第二功率MOSFET以及第三功率MOSFET集成在同一晶粒上，表明第一功率MOSFET、第二功率MOSFET以及第三功率MOSFET是共衬底结构，集成在同一衬底上。由于垂直扩散MOSFET自身的结构特性，其漏极是与其衬底短接的，那么基于同一衬底，垂直扩散MOSFET的漏极也会与水平扩散MOSFET的衬底短接。为保证本发明实施例的有效实现，在本发明一实施例中，如图4、图5所示，水平扩散MOSFET还包括隔离注入区，该隔离注入区用于将水平扩散MOSFET的体区、栅极、漏极以及源极与衬底隔离，即实现与垂直扩散MOSFET的漏极隔离。
为便于第一功率MOSFET的体区与第二功率MOSFET以及第三功率MOSFET的连接，在本发明实施例中，第一功率MOSFET的体区引出体端，图4和图5即为两个示例。
如图4所示，第一功率MOSFET的体区通过该体端与第二功率MOSFET的源极以及第三功率MOSFET的源极同时连接，第一功率MOSFET的源极与第二功率MOSFET的漏极连接，第一功率MOSFET的漏极与第三功率MOSFET的漏极连接。
如图5所示，第一功率MOSFET的体区通过该体端与第二功率MOSFET的漏极以及第三功率MOSFET的漏极同时连接，第一功率MOSFET的源极与第二功率MOSFET的源极连接，第一功率MOSFET的漏极与第三功率MOSFET的源极连接。
若第一功率MOSFET为垂直扩散MOSFET，则垂直扩散MOSFET的体区通过电性连接引出体端。具体引出方式可以参考图6，即在垂直扩散MOSFET的源极开个孔道，该孔道贯穿源极并伸入体区，然后可以采用电性连接的方式从该孔道中将垂直扩散MOSFET的体区引出体端，该体端用于连接第二功率MOSFET和第三功率MOSFET，以此实现第一功率MOSFET的体区与第二功率MOSFET和第三功率MOSFET的连接。具体的，第二功率MOSFET通过其源极、漏极连接于第一功率MOSFET的体端与源极之间，第三功率MOSFET通过其源极、漏极连接于第一功率MOSFET的体端与漏极之间。
若第一功率MOSFET为水平扩散MOSFET，如图4和图5所示，由于水平扩散MOSFET的体区位于硅片的正面，则该水平扩散MOSFET的体区可以直接通过电性连接的方式引出体端，从而实现第二功率MOSFET通过其源极、漏极连接于第一功率MOSFET的体端与源极之间，第三功率MOSFET通过其源极、漏极连接于第一功率MOSFET的体端与漏极之间。
本发明实施例的垂直扩散MOSFET可以采用如图2所示的平面双扩散型场效应晶体管（英文：Planar MOS）实现，也可以采用如图7所示的沟槽双扩散型场效应晶体管（英文：Trench MOS）实现，当然，也可以采用屏蔽栅沟槽场效应晶体管（英文：Shield GateTrench）实现（该结构图未示出），本申请对此不作限定。需要说明的是，图2和图7这两个示意图仅作为垂直扩散MOSFET的可选结构说明，当第一功率MOSFET为垂直扩散MOSFET时，其体区引出体端，该结构在图2和图7暂未画出。
为具有更高功率密度，优选的，垂直扩散MOSFET为沟槽双扩散型场效应晶体管或屏蔽栅沟槽场效应晶体管。特别的，当第一功率MOSFET为垂直扩散MOSFET时，该垂直扩散MOSFET优选为沟槽双扩散型场效应晶体管或屏蔽栅沟槽场效应晶体管，以此获得小得多的导通电阻。
值得说明的是，第一功率MOSFET、第二功率MOSFET、第三功率MOSFET分别为三个MOS管，并不代表每个MOS管仅由一个晶胞单元组成，一个晶胞单元包括完整的栅极、源极、漏极以及体区等结构，每个功率MOSFET所需的晶胞单元数目可以基于其应用所需的驱动能力所决定。就本发明实施例而言，由于第一功率MOSFET用于支持大电流，第二功率MOSFET、第三功率MOSFET仅用于控制该第一功率MOSFET的寄生二极管方向，因此第一功率MOSFET的驱动能力一般大于第二功率MOSFET、第三功率MOSFET，第一功率MOSFET可以采用多个晶胞单元组成，以实现较小的导通电阻，支持大电流。而第二功率MOSFET、第三功率MOSFET各自的晶胞单元则可以少于第一功率MOSFET，具体可以采用一个或多个晶胞单元实现。
其中，第一功率MOSFET、第二功率MOSFET、第三功率MOSFET的导电类型可以均为N型，也可以均为P型，本发明实施例对此不做限定。
基于同一发明构思，本发明实施例还公开了一种功率开关器件，如图8所示，该功率开关器件包括封装结构和设置于该封装结构内的如本发明实施例所述的开关半导体结构，其中，该所述开关半导体结构的引出端为所述功率开关器件的引出端。
在图8中，第一功率MOSFET的栅极以G1进行表示，其源极以S1进行表示，漏极以D1进行表示；第二功率MOSFET的栅极以G2进行表示，第三功率MOSFET的栅极以G3进行表示。
可以理解的，本发明实施例所公开的功率开关器件这一芯片，其引出端有第一功率MOSFET的栅极、源极、漏极，以及第二功率MOSFET的栅极和第三功率MOSFET的栅极。在实际应用中，通过将第一功率MOSFET的源极、漏极连接在用于控制电流的电路中，三个栅极为控制端，通过控制第一功率MOSFET的栅极，可以控制功率开关器件开启或关断，通过控制第二功率MOSFET的栅极和第三功率MOSFET的栅极，可以控制第一功率MOSFET的寄生二极管方向改变。
本发明实施例的功率开关器件不仅能切换寄生二极管的方向，且其用于切换的体区控制路径短、集成度高，相比现有的功率开关，整个半导体结构的面积更小，节省了芯片面积，降低了成本。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上对本申请所提供的技术方案进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请，本说明书内容不应理解为对本申请的限制。同时，对于本领域的一般技术人员，依据本申请，在具体实施方式及应用范围上均会有不同形式的改变之处，这里无需也无法对所有的实施方式予以穷举，而由此所引伸出的显而易见的变化或变动仍处于本申请的保护范围之中。

Claims (10)

1.一种开关半导体结构，其特征在于，包括：
集成于同一颗晶粒上的第一功率MOSFET、第二功率MOSFET、第三功率MOSFET；
所述第二功率MOSFET通过其源极、漏极连接于所述第一功率MOSFET的体区与源极之间，所述第三功率MOSFET通过其源极、漏极连接于所述第一功率MOSFET的体区与漏极之间；
其中，所述第一功率MOSFET的栅极、源极、漏极，以及所述第二功率MOSFET的栅极和所述第三功率MOSFET的栅极为所述开关半导体结构的引出端。
2.根据权利要求1所述的开关半导体结构，其特征在于，
所述第一功率MOSFET、所述第二功率MOSFET以及所述第三功率MOSFET的类型包括垂直扩散MOSFET和水平扩散MOSFET。
3.根据权利要求2所述的开关半导体结构，其特征在于，
所述第一功率MOSFET为垂直扩散MOSFET，所述第二功率MOSFET和所述第三功率MOSFET均为水平扩散MOSFET。
4.根据权利要求2所述的开关半导体结构，其特征在于，
所述第一功率MOSFET为水平扩散MOSFET，所述第二功率MOSFET和所述第三功率MOSFET均为垂直扩散MOSFET。
5.根据权利要求2-4任一项所述的开关半导体结构，其特征在于，
其中，所述水平扩散MOSFET还包括隔离注入区，所述隔离注入区用于将所述水平扩散MOSFET的体区、栅极、漏极以及源极与所述垂直扩散MOSFET的漏极隔离。
6.根据权利要求2-4任一项所述的开关半导体结构，其特征在于，
其中，所述垂直扩散MOSFET为平面双扩散型场效应晶体管或沟槽双扩散型场效应晶体管或屏蔽栅沟槽场效应晶体管。
7.根据权利要求1-4任一项所述的开关半导体结构，其特征在于，
所述第一功率MOSFET的体区通过电性连接引出体端；
所述第二功率MOSFET通过其源极、漏极连接于所述第一功率MOSFET的体端与源极之间，所述第三功率MOSFET通过其源极、漏极连接于所述第一功率MOSFET的体端与漏极之间。
8.根据权利要求1所述的开关半导体结构，其特征在于，
所述第二功率MOSFET的内阻和所述第三功率MOSFET的内阻均大于所述第一功率MOSFET的内阻。
9.根据权利要求1所述的开关半导体结构，其特征在于，
所述第一功率MOSFET的体区与所述第二功率MOSFET的源极以及所述第三功率MOSFET的源极同时连接，所述第一功率MOSFET的源极与所述第二功率MOSFET的漏极连接，所述第一功率MOSFET的漏极与所述第三功率MOSFET的漏极连接；
或，所述第一功率MOSFET的体区与所述第二功率MOSFET的漏极以及所述第三功率MOSFET的漏极同时连接，所述第一功率MOSFET的源极与所述第二功率MOSFET的源极连接，所述第一功率MOSFET的漏极与所述第三功率MOSFET的源极连接。
10.一种功率开关器件，其特征在于，包括封装结构和设置于所述封装结构内的如权利要求1-9任一项所述的开关半导体结构，其中，所述开关半导体结构的引出端为所述功率开关器件的引出端。
CN202410276745.4A 2024-03-12 2024-03-12 一种开关半导体结构和功率开关器件 Pending CN117878119A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410276745.4A CN117878119A (zh) 2024-03-12 2024-03-12 一种开关半导体结构和功率开关器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410276745.4A CN117878119A (zh) 2024-03-12 2024-03-12 一种开关半导体结构和功率开关器件

Publications (1)

Publication Number Publication Date
CN117878119A true CN117878119A (zh) 2024-04-12

Family

ID=90590445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410276745.4A Pending CN117878119A (zh) 2024-03-12 2024-03-12 一种开关半导体结构和功率开关器件

Country Status (1)

Country Link
CN (1) CN117878119A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1468449A (zh) * 2000-10-06 2004-01-14 通用半导体公司 内含沟道型肖特基整流器的沟道型dmos晶体管
US20060076931A1 (en) * 2004-10-08 2006-04-13 Sanyo Electric Co., Ltd. Switching element and protection circuit using the same
JP2006158185A (ja) * 2004-10-25 2006-06-15 Toshiba Corp 電力用半導体装置
EP1850470A2 (de) * 2006-04-26 2007-10-31 Siemens Aktiengesellschaft Österreich Synchrongleichrichter-Schaltung und Verfahren zum Betrieb der Synchrongleichrichter-Schaltung
JP2008193839A (ja) * 2007-02-06 2008-08-21 Toshiba Corp 半導体スイッチおよび当該半導体スイッチを適用した電力変換装置
CN109755241A (zh) * 2017-11-01 2019-05-14 苏州东微半导体有限公司 一种功率mosfet器件
US20190157403A1 (en) * 2016-08-02 2019-05-23 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device, semiconductor module, and packaged semiconductor device
CN219919227U (zh) * 2023-04-19 2023-10-27 昕诺飞控股有限公司 有源整流电路、led驱动器和led照明设备

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1468449A (zh) * 2000-10-06 2004-01-14 通用半导体公司 内含沟道型肖特基整流器的沟道型dmos晶体管
US20060076931A1 (en) * 2004-10-08 2006-04-13 Sanyo Electric Co., Ltd. Switching element and protection circuit using the same
JP2006158185A (ja) * 2004-10-25 2006-06-15 Toshiba Corp 電力用半導体装置
EP1850470A2 (de) * 2006-04-26 2007-10-31 Siemens Aktiengesellschaft Österreich Synchrongleichrichter-Schaltung und Verfahren zum Betrieb der Synchrongleichrichter-Schaltung
JP2008193839A (ja) * 2007-02-06 2008-08-21 Toshiba Corp 半導体スイッチおよび当該半導体スイッチを適用した電力変換装置
US20190157403A1 (en) * 2016-08-02 2019-05-23 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device, semiconductor module, and packaged semiconductor device
CN109755241A (zh) * 2017-11-01 2019-05-14 苏州东微半导体有限公司 一种功率mosfet器件
CN219919227U (zh) * 2023-04-19 2023-10-27 昕诺飞控股有限公司 有源整流电路、led驱动器和led照明设备

Similar Documents

Publication Publication Date Title
US6690062B2 (en) Transistor configuration with a shielding electrode outside an active cell array and a reduced gate-drain capacitance
US6066863A (en) Lateral semiconductor arrangement for power IGS
US7417282B2 (en) Vertical double-diffused metal oxide semiconductor (VDMOS) device incorporating reverse diode
US20030141542A1 (en) Insulated gate semiconductor device and method of manufacturing the same
US8022477B2 (en) Semiconductor apparatus having lateral type MIS transistor
KR20050052546A (ko) 반도체 컴포넌트 및 이를 제조하는 방법
KR20140114411A (ko) 활성 드리프트 구역을 갖는 반도체 장치
US20090108346A1 (en) Hybrid-mode ldmos
US8933394B2 (en) Semiconductor device having at least a transistor cell with a second conductive type region surrounding a wall region and being insulated from both gate electrode and source electrode and solid state relay using same
US20210028279A1 (en) Cell layouts for mos-gated devices for improved forward voltage
CN109103240B (zh) 一种低导通功耗绝缘体上硅横向绝缘栅双极型晶体管
US20090284306A1 (en) Method of producing a low-voltage power supply in a power integrated circuit
US8120107B2 (en) Semiconductor device internally having insulated gate bipolar transistor
GB2295052A (en) Integrated circuits
US5808345A (en) High speed IGBT
CN117878119A (zh) 一种开关半导体结构和功率开关器件
US6664595B1 (en) Power MOSFET having low on-resistance and high ruggedness
CN221900590U (zh) 一种电池保护电路
CN112151533B (zh) 一种双向导电的功率半导体器件结构
CN109888006B (zh) 一种低功耗绝缘体上硅横向绝缘栅双极型晶体管
CN221886467U (zh) 一种开关管控制电路和电池管理系统
JP4473837B2 (ja) トランジスタ
TWI384623B (zh) 垂直雙擴散金氧半導體電晶體元件
CN111969064B (zh) 寄生式ldmos器件及其制作方法
JPH0846053A (ja) Ａｃ型プラズマディスプレイ駆動用ｉｃ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination