CN100586018C - 一种采用ligbt输出级的集成电路 - Google Patents
一种采用ligbt输出级的集成电路 Download PDFInfo
- Publication number
- CN100586018C CN100586018C CN200810217389A CN200810217389A CN100586018C CN 100586018 C CN100586018 C CN 100586018C CN 200810217389 A CN200810217389 A CN 200810217389A CN 200810217389 A CN200810217389 A CN 200810217389A CN 100586018 C CN100586018 C CN 100586018C
- Authority
- CN
- China
- Prior art keywords
- output stage
- ligbt
- integrated circuit
- ldmos
- low pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种采用LIGBT输出级的集成电路，其包括控制电路以及LDMOS输出级与LIGBT输出级，所述LDMOS输出级与LIGBT输出级的栅极与控制电路连接，其中在电位相同时，所述LDMOS输出级的源极与LIGBT输出级的阴极连接，所述LDMOS输出级的漏极与LIGBT输出级的阳极连接。由于LDMOS器件耐压与导通电阻之间的矛盾，使LDMOS作为集成电路输出级时，具有较大的导通电阻，增加了集成电路输出级的导通损耗。本发明采用具有电导调制效应的LIGBT输出级，降低输出级单位面积的导通电阻，提高输出级单位面积的电流能力，从而减小集成电路面积及节约芯片成本。
Description
技术领域
本发明涉及半导体功率器件和集成电路，更具体地说，涉及一种采用LIGBT输出级的集成电路。
背景技术
高压功率集成电路将高压功率器件与低压控制和保护电路单片集成，减少了系统中的元件数、互连数和焊点数，不仅提高了系统的可靠性、稳定性，而且减少了系统的功耗、体积、重量和成本。横向双扩散金属氧化物半导体场效应晶体管LDMOS由于器件所有电极均位于芯片表面，易于通过内部连接实现与低压器件和电路的单片集成，并且其驱动电路简单，使之广泛应用于高压功率集成电路中。然而，由于LDMOS器件耐压与导通电阻之间的矛盾，使LDMOS作为集成电路输出级时，具有较大的导通电阻，增加了集成电路输出级的导通损耗。
图1示出了采用LDMOS输出级的集成电路。其中1是控制电路，2是LDMOS低压源极区，3是LDMOS高压漏极区。该结构低压源极区2将高压漏极区3包围，使得高压被隔离在LDMOS内部。由于LDMOS器件耐压与导通电阻之间的矛盾，使得输出级工作在高压大电流时，需采用较大的LDMOS器件面积。总的来说，需要降低输出级的导通电阻，目前的做法通常是采用多个LDMOS器件并联以及采用较大的LDMOS器件面积，这样无疑会增加集成电路的面积而提高芯片的成本。
发明内容
本发明要解决的技术问题在于，针对现有技术的上述采用多个LDMOS器件并联以及采用较大的LDMOS器件面积，因而增加集成电路的面积和提高芯片成本的缺陷，提供一种采用LIGBT输出级的集成电路。
本发明解决其技术问题所采用的技术方案是：构造一种采用LIGBT输出级的集成电路，包括设置在集成电路模块上的控制电路、LDMOS输出级和LIGBT输出级；所述LDMOS输出级包括栅极区、低压源极区及高压漏极区，所述LIGBT输出级包括栅极区、低压阴极区及高压阳极区；其中，所述LDMOS输出级及LIGBT输出级的栅极区与控制电路连接；在电位相同时，所述LDMOS输出级的低压源极区与LIGBT输出级的低压阴极区连接，所述LDMOS输出级的高压漏极区与LIGBT输出级的高压阳极区连接；所述LDMOS输出级的低压源极区与LIGBT输出级的低压阴极区在电位不同时不共用；所述LDMOS输出级的低压源极区与LIGBT输出级的低压阴极区在电位相同时共用，所述LDMOS输出级的高压漏极区与LIGBT输出级的高压阳极区交替构成。
在本发明所述的集成电路中，所述LDMOS输出级的高压漏极区与LIGBT输出级的高压阳极区的宽度相同或者不相同。
在本发明所述的集成电路中，所述LDMOS输出级与LIGBT输出级为N型沟道器件或者P型沟道器件。
在本发明所述的集成电路中，所述集成电路模块由硅材料、绝缘体硅、氮化硅或者碳化硅制成。
实施本发明的采用LIGBT输出级的集成电路，具有以下有益效果：利用LIGBT输出级的电导调制效应降低集成电路输出级的导通电阻，提高输出级的电流能力，解决了传统LDMOS输出级耐压与导通电阻之间的矛盾；在相同功率处理能力时，采用LIGBT输出级的集成电路面积较采用LDMOS输出级的集成电路面积降低，因此利用本发明可以制作各种性能优良的高压、高速、低导通损耗的集成电路。
附图说明
下面将结合附图及实施例对本发明作进一步说明，附图中：
图1是采用LDMOS输出级的集成电路的示意图；
图2是采用LIGBT输出级的集成电路的一个实施例的逻辑框图；
图3是本发明的集成电路的第一实施例的结构示意图；
图4是本发明的集成电路的第二实施例的结构示意图；
图5是本发明的集成电路的第三实施例的结构示意图。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
本发明的核心在于，提供一种采用横向绝缘栅双极型晶体管LIGBT(Lateral Insulated-Gate Bipolar Transistor)输出级的集成电路结构。与传统技术相比，其采用LIGBT作为功率集成电路的输出级，利用电导调制效应降低电路输出级的导通电阻，提高输出级的电流能力，从而解决传统LDMOS输出级耐压与导通电阻之间的矛盾。在相同功率处理能力时，采用LIGBT输出级的集成电路面积较采用LDMOS输出级的集成电路面积减小。
如图2所示，图中示出了本发明的采用LIGBT输出级的集成电路的一个实施例。所示的集成电路包括控制电路1以及LDMOS输出级6与LIGBT输出级7，LDMOS输出级6及LIGBT输出级7的栅极与控制电路1连接。其中，在电位相同时，LDMOS输出级6的源极与LIGBT输出级7的阴极连接，LDMOS输出级6的漏极与LIGBT输出级7的阳极连接。本发明利用LIGBT器件的电导调制效应降低输出级单位面积的导通电阻，提高输出级单位面积的电流能力，从而减小集成电路面积，节约芯片成本。
如图3所示，所示的控制电路1以及LDMOS输出级6与LIGBT输出级7设置于集成电路模块上。LDMOS输出级6包括栅极区、低压源极区2及高压漏极区3，LIGBT输出级7包括栅极区、低压阴极区4及高压阳极区5。从图中可以看出，LDMOS输出级6的栅极区、源极区2和漏极区3分别独立于LIGBT输出级7的栅极区、阳极区4和阴极区5。然而，需要注意的是：
1、上述LDMOS低压源极区2和LIGBT低压阴极区4在电位相同时，可短接在一起，进一步缩小芯片面积，其中LIGBT低压阴极区4和LDMOS低压源极区2共用LDMOS低压源极区2，如图4所示；
2、上述LDMOS和LIGBT输出级的各电极电位均相同时，可采用如图5所示的集成电路结构。LIGBT低压阴极区4和LDMOS低压源极区2共用LDMOS低压源极区2，LDMOS高压漏极区3和LIGBT高压阳极区5交替构成，其中LDMOS高压漏极区3和LIGBT高压阳极区5的宽度可以相同，也可以不同。
本发明的采用LIGBT输出级的集成电路利用电导调制效应降低集成电路输出级的导通电阻，提高输出级的电流能力，解决传统LDMOS输出级耐压与导通电阻之间的矛盾。在相同功率处理能力时，采用LIGBT输出级的集成电路面积较采用LDMOS输出级的集成电路面积降低。这里以高压N型沟道器件为例(如图2所示)，说明本发明的工作原理。
由于器件所有电极均位于芯片表面，易于通过内部连接实现与低压器件和电路的单片集成；并且由于输出级采用MOS栅结构，其驱动电路简单。采用LIGBT作为集成电路的输出级，利用电导调制效应降低集成电路输出级的导通电阻，提高输出级的电流能力，解决传统LDMOS输出级耐压与导通电阻之间的矛盾。在相同功率处理能力时，采用LIGBT输出级的集成电路面积较采用LDMOS输出级的集成电路面积降低。
LDMOS输出级6和LIGBT输出级7的栅极由控制电路1的输出信号控制，LDMOS 6和LIGBT 7的栅极可以短接在一起，也可以由控制电路1的不同输出信号控制。LDMOS输出级6的漏极和LIGBT输出级7的阳极，LDMOS输出级6的源极和LIGBT输出级7的阴极根据应用要求，可以短接在一起，也可以分别连接。在LDMOS输出级6和LIGBT输出级7并联应用时，由于LIGBT器件的电导调制效应，集成电路输出级的导通电阻极大降低，减小了集成电路面积。
根据本发明，LDMOS输出级6与LIGBT输出级7为N型沟道器件或者P型沟道器件。此外，集成电路模块可以由硅材料、绝缘体硅SOI(Silicon onInsulator)、氮化硅SIN(Silicon Nitride)或者碳化硅SIC(Silicon Carbide)等材料制成。
本发明的采用LIGBT输出级的集成电路，可以提高集成电路性能：降低集成电路输出级的导通电阻，提高输出级电流能力，减小集成电路输出级的导通损耗。满足150V～1200V集成电路对高压输出级的高耐压、低导通电阻的要求。
综上所述，本发明提供的一种采用LIGBT输出级的集成电路。由于器件所有电极均位于芯片表面，易于通过内部连接实现与低压器件和电路的单片集成，并且其驱动电路简单。利用电导调制效应降低集成电路输出级的导通电阻，提高输出级的电流能力，解决传统LDMOS输出级耐压与导通电阻之间的矛盾。在相同功率处理能力时，采用LIGBT输出级的集成电路面积较采用LDMOS输出级的集成电路面积降低。因此，采用本发明可以制作各种性能优良的高压、高速、低导通损耗的集成电路。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡是本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (4)
1、一种采用LIGBT输出级的集成电路，其特征在于，包括设置在集成电路模块上的控制电路(1)、LDMOS输出级(6)和LIGBT输出级(7)；
所述LDMOS输出级(6)包括栅极区、低压源极区(2)及高压漏极区(3)，所述LIGBT输出级(7)包括栅极区、低压阴极区(4)及高压阳极区(5)；
其中，所述LDMOS输出级(6)及LIGBT输出级(7)的栅极区与控制电路(1)连接；
在电位相同时，所述LDMOS输出级(6)的低压源极区(2)与LIGBT输出级(7)的低压阴极区(4)连接，所述LDMOS输出级(6)的高压漏极区(3)与LIGBT输出级(7)的高压阳极区(5)连接；
所述LDMOS输出级(6)的低压源极区(2)与LIGBT输出级(7)的低压阴极区(4)在电位不同时不共用；
所述LDMOS输出级(6)的低压源极区(2)与LIGBT输出级(7)的低压阴极区(4)在电位相同时共用，所述LDMOS输出级(6)的高压漏极区(3)与LIGBT输出级(7)的高压阳极区(5)交替构成。
2、根据权利要求1所述的集成电路，其特征在于，所述LDMOS输出级(6)的高压漏极区(3)与LIGBT输出级(7)的高压阳极区(5)的宽度相同或者不相同。
3、根据权利要求1或2所述的集成电路，其特征在于，所述LDMOS输出级(6)与LIGBT输出级(7)为N型沟道器件或者P型沟道器件。
4、根据权利要求1所述的集成电路，其特征在于，所述集成电路模块由硅材料、绝缘体硅、氮化硅或者碳化硅制成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810217389A CN100586018C (zh) | 2008-11-19 | 2008-11-19 | 一种采用ligbt输出级的集成电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810217389A CN100586018C (zh) | 2008-11-19 | 2008-11-19 | 一种采用ligbt输出级的集成电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101420219A CN101420219A (zh) | 2009-04-29 |
| CN100586018C true CN100586018C (zh) | 2010-01-27 |
Family
ID=40630859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810217389A Expired - Fee Related CN100586018C (zh) | 2008-11-19 | 2008-11-19 | 一种采用ligbt输出级的集成电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100586018C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010057340A1 (zh) * | 2008-11-19 | 2010-05-27 | 深圳市联德合微电子有限公司 | 一种采用ligbt输出级的集成电路 |
| CN102593127B (zh) * | 2012-02-27 | 2014-04-09 | 电子科技大学 | 一种复合功率半导体器件 |
| CN114614802B (zh) * | 2022-03-03 | 2023-06-20 | 电子科技大学 | 一种具有快速开启功能的GaN驱动器 |
-
2008
- 2008-11-19 CN CN200810217389A patent/CN100586018C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101420219A (zh) | 2009-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102629603B (zh) | 半导体装置 | |
| CN102148240B (zh) | 一种具有分裂阳极结构的soi-ligbt器件 | |
| CN101419981A (zh) | 一种槽栅soi ligbt器件 | |
| JP2014534622A (ja) | 集積回路のためのモノリシックセルおよび特にモノリシック転流セル | |
| CN101431097B (zh) | 一种薄层soi ligbt器件 | |
| CN104638959A (zh) | 电源模块中使用的中性点钳位转换器及包含其的电源模块 | |
| CN109103240B (zh) | 一种低导通功耗绝缘体上硅横向绝缘栅双极型晶体管 | |
| CN101431096A (zh) | 一种soi ligbt器件 | |
| CN100586018C (zh) | 一种采用ligbt输出级的集成电路 | |
| US7898029B2 (en) | Semiconductor device internally having insulated gate bipolar transistor | |
| CN110690278A (zh) | 一种绝缘栅双极型晶体管及其制备方法 | |
| CN112349781A (zh) | 一种异质集成二极管的SiC MOSFET器件 | |
| CN102064192A (zh) | 一种soi横向绝缘栅双极型晶体管器件 | |
| CN202231691U (zh) | Ligbt输出级集成电路 | |
| CN109755300B (zh) | 一种沟槽igbt芯片 | |
| CN102970019A (zh) | 一种单片集成功率半导体器件的固体继电器 | |
| CN106663658A (zh) | 半导体集成电路 | |
| CN106941115B (zh) | 一种自驱动阳极辅助栅横向绝缘栅双极型晶体管 | |
| CN102593127B (zh) | 一种复合功率半导体器件 | |
| CN101714573A (zh) | 绝缘栅双极晶体管 | |
| CN111933687B (zh) | 具有高安全工作区的横向功率器件 | |
| US20150279979A1 (en) | Semiconductor device and electric power converter in which same is used | |
| CN110504312B (zh) | 一种具有短路自保护能力的横向igbt | |
| CN109888006B (zh) | 一种低功耗绝缘体上硅横向绝缘栅双极型晶体管 | |
| JPH03147378A (ja) | ソリッド・ステート・リレー |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: ZHAO XIN Free format text: FORMER OWNER: SHENZHEN LAND HOPE MICRO-ELECTRONICS CO., LTD. Effective date: 20130108 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 518057 SHENZHEN, GUANGDONG PROVINCE TO: 518000 SHENZHEN, GUANGDONG PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20130108 Address after: 518000 Guangdong city of Shenzhen province Nanshan District Yi Yuan Lu Tian Xia Ma Liuzhou Industrial Park No. 2-008 IC Patentee after: Zhao Xin Address before: 518057, 4B, 29 south, 6 South Road, science and technology zone, Guangdong, Shenzhen Patentee before: Shenzhen Land Hope Micro-electronics Co., Ltd. |
|
| ASS | Succession or assignment of patent right |
Owner name: WUXI XINMAO MICROELECTRONICS CO., LTD. Free format text: FORMER OWNER: ZHAO XIN Effective date: 20130507 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 518000 SHENZHEN, GUANGDONG PROVINCE TO: 214000 WUXI, JIANGSU PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20130507 Address after: 214000, B1, building 999, No. 9 East high wave road, Binhu District, Jiangsu, Wuxi Patentee after: Wuxi Chip Hope Micro-Electronics Ltd. Address before: 518000 Guangdong city of Shenzhen province Nanshan District Yi Yuan Lu Tian Xia Ma Liuzhou Industrial Park No. 2-008 IC Patentee before: Zhao Xin |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100127 Termination date: 20171119 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |