JP2014534622A - 集積回路のためのモノリシックセルおよび特にモノリシック転流セル - Google Patents

集積回路のためのモノリシックセルおよび特にモノリシック転流セル Download PDF

Info

Publication number
JP2014534622A
JP2014534622A JP2014533973A JP2014533973A JP2014534622A JP 2014534622 A JP2014534622 A JP 2014534622A JP 2014533973 A JP2014533973 A JP 2014533973A JP 2014533973 A JP2014533973 A JP 2014533973A JP 2014534622 A JP2014534622 A JP 2014534622A
Authority
JP
Japan
Prior art keywords
cell
cell according
type
cathode
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014533973A
Other languages
English (en)
Inventor
ブールナーヌ アブデルハキ
ブールナーヌ アブデルハキ
ブレイユ−デュプイ マリー
ブレイユ−デュプイ マリー
リシャルドー フレデリク
リシャルドー フレデリク
サンシェ ジャン−ルイ
サンシェ ジャン−ルイ
Original Assignee
サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク（セエヌエールエス）
サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク（セエヌエールエス）
アンスティテュ ナシオナル ポリテクニク ドゥ トゥールーズ
アンスティテュ ナシオナル ポリテクニク ドゥ トゥールーズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク（セエヌエールエス）, サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク（セエヌエールエス）, アンスティテュ ナシオナル ポリテクニク ドゥ トゥールーズ, アンスティテュ ナシオナル ポリテクニク ドゥ トゥールーズ filed Critical サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク（セエヌエールエス）
Publication of JP2014534622A publication Critical patent/JP2014534622A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0817—Thyristors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Rectifiers (AREA)

Abstract

【課題】さらに小型化することによってよりコンパクトな変換器を実現する。【解決手段】本発明に係るセルは、少なくとも２つの同じ性質の半導体構造を有し、これらの２つの構造はともに単方向の電圧および電流を利用し、各構造は、アノード（１０）、カソード（１４）およびオプションとしてゲート（１６）を有する。これらの構造は、一塊の同一の半導体基板（４）に集積される。半導体基板（４）の第１の面上に、カソード（１４）と、オプションとしてゲート（１６）と、が配置される。アノード（１０）は、それぞれ、半導体基板（４）の第１の面と反対の第２の面上に配置され、カソードとオプションとして対応するゲートと対面する。２つの分離した構造の２つの電極、アノードまたはカソードは、電気的に互いに接続される。【選択図】図３

Description

本発明は、集積回路のためのモノリシックセルに関し、特にモノリシック転流セルおよび該セルを少なくとも１つ用いた適用に関する。
本発明の分野は、一般に種々のタイプのものがあるジェネレータとレシーバとの間で電気エネルギを変換するパワーエレクトロニクスに関する。したがって、電気エネルギ（直流電流または交流電流）の特徴および種々の形態を適合させる必要がある。使用される電気変換器は、一般に、インダクタもしくはコンデンサなどの半導体コンポーネントおよび受動コンポーネントに基づくスイッチを用いて実現される。スイッチ（しかしながらダイオードも）によって、電気エネルギの転送を制御することができ、この場合、受動コンポーネントは、エネルギの波形をフィルタリングする役割を果たす。スイッチは、ＯＮ（オン）状態では可能な限り低く、ＯＦＦ（オフ）状態では可能な限り高くなる非線形抵抗のように動作する。ここで述べる変換器は、回動部を使用せず、「静電変換器」とも呼ばれる。
パワーエレクトロニクス回路における電子スイッチとして、頭文字ＩＧＢＴでも知られる絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor：ＩＧＢＴ）を使用することが知られる。このコンポーネントは、導通損失を低く維持しながら、処理を非常に簡略化することができる。これらのコンポーネントを使用することによって、パワーエレクトロニクスの適用において信頼性およびコスト削減の両方に関して大きな進歩を可能にした。
例えばＩＧＢＴなどのコンポーネントに基づいて、コンポーネントアセンブリを作ることによって電力の集積を達成することが知られている。このようにして、標準モジュールは実現される。この技術は、産業、輸送もしくは電力工学において一般に使用される。こうして、例えば、スイッチングダイポールを２つの電源電極のみを用いてチップ内で集積し、このチップにおいて垂直方向の耐電圧および電流フローを使うことが知られている。このダイポールは、一般に「スイッチ」と呼ばれる。次に、配線（wiring）によって複数のスイッチを連結してエネルギ変換構造を実現することによって、エネルギ変換のための構造が創出される。この配線処理によって、接続インダクタンス間の強い寄生電気相互作用、接地板、半導体自体およびこれらに近接する制御エレクトロニクスに関する寄生キャパシタンスが創出される。
これらの相互作用によって、初期コンポーネント（スイッチ）のパフォーマンスと比較して、実現される電力変換器全体のパフォーマンスが低下する。また、配線処理によって、配線されたアセンブリの信頼性が限定されるので、高電流密度が使用される場合の耐用年数が減少し、周囲温度が高くなり処理中の熱サイクルを引き起こす。最後に、この処理は、実施するのに長時間を要するのでコストが掛かり、したがって生産性が限定される。
また、完全な制御および論理回路のシリコン中、すなわち同一のチップ中への集積が、知られている。これは、例えば自動車産業などの例えば大量生産の適用において使用される。ほとんどの場合、各機能は、シリコン結晶の表面で実行される。したがって、関連する電圧は限定され、これらの解決法は一定の適用に関するのみである。
本発明は、パワーエレクトロニクスの分野において、さらに小型化することによってよりコンパクトな変換器を取得できるという目的を有する。また、好ましくは、達成される信頼性は向上する。また、本発明は、利点として電力変換器のコストを低減できる。
この目的のため、電圧および電流において単方向の同じタイプの少なくとも２つの半導体構造を有する集積回路モノリシックセルであって、各構造は、アノード、カソードおよびオプションとしてゲートを有する、集積回路モノリシックセルが提案される。
本発明によれば、構造は、一塊の同一の半導体基板に集積され、半導体基板の第１の面上に、カソードと、オプションとして対応する構造のゲートと、が、それぞれの場合において第１の予め定められたゾーンに配置され、各構造のアノードは、半導体基板の第１の面と反対の第２の面上の第２のゾーンに配置され、該構造の第２のゾーンは、対応する構造の第１のゾーンの反対にあり、同じタイプで別々の構造の、アノードおよびカソードを有するグループから選択された電極は、電気的に互いに接続される。
したがって、本発明によって、例えばスイッチングダイポールなどのダイポールだけではなく、もはや単一コンポーネントに限定されない真の集積回路のセルを形成するトライポール（またはクアドラポール、またはそれ以上）も、同一の半導体デバイス中に実現することが提案される。したがって、本発明に係るセルによって、すべてのワイヤケーブルを無くして電気的相互作用が非常に低い真の基本変換器を形成することができ、同時に、高レベルの小型化、コストの低減および高信頼性を提供することができる。本発明に係るデバイスは、２３０Ｖ／４００Ｖの電圧を用いた適用に使用されてもよく、または、７５０Ｖから８５０Ｖの電圧を用いた産業への適用に使用されてもよい。
２つの対称的なセルのモノリシック、ジェネリックおよびモジュラアーキテクチャを用いた構造のため、本発明によって提案される解決法によって、半導体デバイス内のドープ層の数を限定することができる。
本発明に係る集積回路モノリシックセルの第１の実施態様、いわゆる共通アノードタイプによれば、２つの隣接する構造のアノードは、それぞれの場合において電気的に接続される。本実施態様において、２つの隣接するアノード（Ｐ＋型）間は、半導体基板の金属被覆によって２つのアノード間の半導体基板の第２の面上で電気的に接続される。半導体基板は、セルによる電流の双方向導通を可能にする金属被覆の近辺におけるＮ＋型領域と、２つの構造間のＮ−型領域と、を有する。
共通カソードタイプとして知られる、本発明に係るモノリシックセルの第２の実施態様によれば、２つの隣接する構造のカソードは、それぞれの場合において電気的に接続される。この場合、例えば、垂直方向のＰ＋型タイプの絶縁壁が２つの関連する構造間で実現されるので、セル内で横方向耐電圧が可能であると想定される。
また、本発明に係るモノリシックセルにおいて、半導体基板は、例えばシリコン（ＳiＯ2）であるが、他の半導体材料が使用されてもよい。
本発明に係るセルにおいて、各半導体構造は、例えばダイオードに対応する。
本発明に係る他の実施態様において、各半導体構造は、電圧および電流において単方向の半導体スイッチング構造でもよい。また、本実施態様の変形例として、少なくとも１つの制御電極が各構造に提供されてもよい。さらに、本実施態様において、代替または追加として、各セルは、ダイオードと結晶中で結合されて逆導通が可能になると想定することができる。後者の場合において、電圧と電流において単方向で、少なくとも１つの制御電極が提供され、ダイオードと結晶中で結合されて逆導通が可能になる各スイッチング構造は、例えば、逆導通絶縁ゲートバイポーラトランジスタおよびＶＤ−ＭＯＳタイプのトランジスタを有する構造のグループから選択される。
また、本発明は、本発明に係る共通アノードの転流セルと本発明に係る共通カソードの転流セルとを有する整流器ブリッジとに関する。
また、本発明は、本発明に係る共通アノードの転流セルと本発明に係る共通カソードの転流セルとを有する電力インバータブリッジに関する。
また、最後に、本発明は、本発明に係る転流セルを有する、電流および電圧における双方向電源スイッチに関する。
共通アノードの転流セルの回路図である。 共通カソードの転流セルの回路図である。 本発明に係る共通アノードの転流セルのアーキテクチャを示す図である。 図３の構造と等価な簡略回路図であり、図３に示されるセルの動作を回路の観点から示す図である。 本発明に係る共通カソードの転流セルのアーキテクチャを示す図である。 本発明に係る整流器ブリッジの回路図である。 本発明に係る電力インバータブリッジの回路図である。 ＩＧＢＴタイプの２つのトランジスタを用い、そのスイッチタイプの各機能を実行する共通アノードの転流セルのアーキテクチャを示す図である。 ＩＧＢＴタイプの２つのトランジスタを用い、そのスイッチタイプの各機能を実行する共通カソードの転流セルのアーキテクチャを示す図である。 ＶＤＭＯＳタイプの２つのトランジスタを用い、そのスイッチタイプの機能を実行する共通アノードの転流セルのアーキテクチャを示す図である。 ＶＤＭＯＳタイプの２つのトランジスタを用い、そのスイッチタイプの機能を実行する共通カソードの転流セルのアーキテクチャを示す図である。 ２つの共通アノードダイオードを集積するモノリシックセルのアーキテクチャを示す図である。 ２つの共通カソードダイオードを集積するモノリシックセルのアーキテクチャを示す図である。 図８に示されたアーキテクチャにおけるダイオード機能の集積を示す図である。 図９に示されたアーキテクチャにおけるダイオード機能の集積を示す図である。 図８におけるアーキテクチャに対応するが、オプションとして２つより多い構造を有する回路図である。 図９におけるアーキテクチャに対応するが、オプションとして２つより多い構造を有する回路図である。 図１２におけるアーキテクチャに対応するが、複数のダイオードを有する回路図である。 図１３におけるアーキテクチャに対応するが、複数のダイオードを有する回路図である。 図１４におけるアーキテクチャに対応する回路図である。 図１５におけるアーキテクチャに対応する回路図である。 ２つの本発明に係るモノリシックセルに基づいて実現されたＤＣ‐ＤＣ変換器の回路図である。 ２つの本発明に係るモノリシックセルに基づいて実現されたＤＣ‐ＤＣ変換器の回路図である。 本発明に係るモノリシックセルに基づいて実現された双方向スイッチの回路図である。 本発明に係るモノリシックセルに基づいて実現された双方向スイッチの回路図である。
本発明の詳細および利点は、添付の図面を参照した以下の記載からより明確になるであろう。
本明細書は、シリコン（Ｓｉ）、または、炭化シリコン（ＳｉＣ）もしくは窒化ガリウム（ＧａＮ）などの他の半導体材料で、モノリシックトライポールの形態で、モノリシックに実現されてもよい２つの新しいデバイスに関する。
図１は、２つのトランジスタＴ１およびＴ２を結合した電流スイッチタイプのトポロジが対称的である転流セルの形態の第１のトライポールを示す。示された実施例において、これらのトランジスタのそれぞれは、逆導通絶縁ゲートバイポーラトランジスタ（Reverse Conducting Insulated Gate Bipolar Transistor：ＲＣ−ＩＧＢＴ）である。上記の図１に示すトライポールにおいて、２つのトランジスタＴ１およびＴ２は、共通のアノードまたは後面を有する。
変形例として、トランジスタには種々のタイプがある。例えば、トランジスタは、ＶＤＭＯＳまたはＶＤＭＯＳＦＥＴタイプのトランジスタでもよい。ＶＤＭＯＳは、垂直二重拡散金属酸化物半導体（Vertical Double-diffused Metal Oxide Semiconductor）の頭文字である。ＶＤＭＯＳＦＥＴは、垂直二重拡散金属酸化物半導体電界効果トランジスタ（Vertical Double-diffused Metal Oxide Semiconductor Field Effect Transistor）の頭文字である。
図２は、第２のトライポールを示す。この場合、第２のトライポールは、ＲＣ−ＩＧＢＴタイプの２つのトランジスタを結合させた電流スイッチタイプでトポロジが対称的である転流セルである。しかし、これらのトランジスタＴ１およびＴ２は、それらのカソードまたは前面が共通になるよう組み立てられる（また、これらは、ＶＤＭＯＳまたはＶＤＭＯＳＦＥＴトランジスタでもよい）。
図１および図２に示す２つの「トライポール」は対称的であり、同じタイプの電極（アノードまたはカソード）を共通に有することに留意されたい。これらの特徴を利用して、利点として２つの絶縁ゲートバイポーラトランジスタまたは金属被覆面の全領域を比較的容易に共有することによって、これらの集積を容易にし、新しい特性を発展させることができる。
図１に回路図が示されるトライポールは、全体が同一の半導体基板４で実現されてもよく、例えば図３に示す構造を有してもよい。後者は、２つの逆導通絶縁ゲートバイポーラトランジスタ構造（以下、「ＩＧＢＴ構造」という）で構成される。図３に対応する電子コンポーネントが重ねられた図４に示すように、図３に示す構造の各ＩＧＢＴ構造が、その中に逆導通を提供するＰＩＮダイオード８を集積することに留意されたい。これらの逆導通ＩＧＢＴ構造のそれぞれは、破線で描かれた長方形によって示されるセクション６に対応する。
本発明者は、２つの逆導通ＩＧＢＴ構造を同一のシリコンチップに収容できることを実証した。実際、図３および図４（並びに図５）に示す構造の２つのセクション６間で起こりうる種々の相互作用、すなわち集積構造全体の故障の発生元になりうる相互作用のため、２つの逆導通ＩＧＢＴ構造のモノリシック集積は、当業者にとって自明ではない。この構造では、構造が処理する間、（それぞれが逆導通ＩＧＢＴ構造を有する）これらの２つのセクションは、常に２つの異なる状態である。すなわち、一方のセクションはＯＮ状態であり、他方はＯＦＦ状態である。
図３〜図５において、示された構造は、以下、下部に配置された後面と上部に配置された前面とを有すると考慮される。これらの図において、アノードは、逆導通ＩＧＢＴ構造に対応するセクション６のそれぞれに関する後面上に配置される。
図３および図４において、Ｐ＋型およびＮ＋型の拡散が各アノードで存在し、Ｎ＋型の拡散は他方のアノード側に位置することに留意されるであろう。これらの２つＮ＋型およびＰ＋型の拡散は、それぞれの場合、２つのセクション６に共通のアノード電極１０によって短絡される。２つのＮ＋型拡散間に配置された酸化物層１２によって、アノード電極を基板４のＮ−型ゾーンから絶縁することができる。この分離および酸化物の使用によって、一方では、２つのセクション６間のインタラクションを低減することができ、他方では、後面Ｐ＋／Ｎ−接合部に導通するのに必要なアノード電流のレベルを低減することができる。
前面（図３および図４）上において、Ｐ−型領域は、各セクション６で形成され、ＯＦＦ状態における接合部の曲率を早期絶縁破壊のリスクから保護する。前面は、セクション６に関するカソード１４の面に対応する。両方のカソードに関して、電極に番号（１、２、３）が付される。電極１は、ＯＦＦ状態において逆に極化されたＰ−型領域の電位を調節するのに使用される。
図３および図４に示す集積構造の正しい処理は、次の２つの場合に対応する。
− 左のセクション６がＯＮである一方、右のセクション６はＯＦＦのままで適用された電圧に耐える。
− 右のセクション６はＯＮである一方、左のセクション６はＯＦＦのままで適用された電圧に耐える。
また、逆導通に対応する２つのモードが追加されてもよい。一方のダイオードが導通するとき、他方はＯＦＦのままで、例えば６００Ｖの電圧に耐える。
図３および図４に示す好ましい実施例において、構造は、垂直な対称面に対して対称的であることに留意されたい。
また、図に示すように、セクション６のそれぞれは、前面上に２つのＰ型領域を有する。第１のＰ型領域は、前面の端部に配置され、電極３を受ける。この第１のＰ型領域は、基板のＮ−型ゾーンによって第２のＰ型領域から分離され、このＮ−型ゾーンは、この第２のＰ型領域を上記のＰ−型領域から分離する。第２のＰ型領域は、前面上に提供された２つのＮ＋型領域を集積する。一方では、第２のＰ型領域は、２つのＮ＋型領域を互いに分離し、他方では、Ｎ＋型領域のそれぞれを基板４のＮ−型ゾーンから分離する。電極２は、第２のＰ型領域と２つのＮ＋型領域とに対応する。
また、図に示すように、構造の前面は、各セクション６に関するゲート１６を受ける。
構造の一方の絶縁ゲートバイポーラトランジスタがそのオーム性ゾーンにある場合、これに対応するものはＯＦＦのままでいなければならない。トランジスタがＯＮの場合、ＯＮ状態のＩＧＢＴ構造のＭＯＳチャネルを介して、（両方のセクション６に共通である）Ｎ−型領域に、電子が注入される。したがって、集積構造の後面上に位置するＰ＋型領域によって、ドリフトゾーンとも呼ばれるＮ−型ゾーンに正孔を入射することによって確実に電気的に中和する。この注入は、ＯＮ状態のＩＧＢＴ構造側に位置するＰ＋／Ｎ−接合部における方が、ＯＦＦ状態のままであると想定されるＩＧＢＴ構造側に位置するＰ＋／Ｎ−接合部におけるより多いであろう。この領域における注入は可能な限り少なくして、ＯＦＦ状態のＩＧＢＴ構造の漏洩電流を低減しなければならない。この漏洩電流を限定するため、２つのセクション６を分離する距離を調整してもよい。抵抗Ｒdrift（図４）の値を増加することによって、ＯＦＦ状態のＩＧＢＴ構造の前面上に位置するＰ型拡散によって収集される正孔の量を低減する。収集される正孔の量をさらに低減するため、Ｎ＋型拡散を使用してＯＦＦ状態のＩＧＢＴの後面のＰ＋／Ｎ−接合部の注入の効率を低減することが好ましい。
集積構造の後面の構成によって、低レベルの電流に関するＶＤＭＯＳモードと高レベルの電流に関するＩＧＢＴモードとのＯＮ状態における２つの処理モードが導かれる。ＯＦＦ状態のＩＧＢＴ構造のベースＰによって収集される正孔の発生元は、後面からのＰ＋拡散である。このＰ＋型拡散による正孔の注入を低減させるため、後面上のＮ＋型ゾーンによって、Ｐ＋／Ｎ−接合部の導通電流のレベルを高レベルに戻すことができる。しかしながら、セクション６がＯＦＦ状態からＯＮ状態に変化するときこの接合部を導通可能にしてもよい。
非限定的な実施例として、純粋に例示のため、構造の２つのセクション６の幾何学的パラメータに関して数値を与える。上述のように、構造は対称的であるので、両方のセクション６に関して同一の値が見られると想定される。
Figure 2014534622
Ｎ−型ゾーンの厚さは、例えば、３００μｍである。構造の全幅は２．５６ｍｍである。各セクション６の面積は１ｃｍ2である。
図５に示す集積構造は、上記の図面と同様の要素を示すのに同じ参照符号を使用する。この図は、チップに集積された２つのＩＧＢＴ構造を示す。この図における基板４は、一方では、ドーピング領域、カソード１４の電極１、２、３および絶縁ゲート１６を有する前面と、他方では、２つのアノードを有する後面と、を有する。
図５における本実施例では、２つの別々のアノード電極１０がある。２つのカソード１４は、互いに電気的に接続される。図３および図４における構造に近似する構造が見られ、主な相違は、図３および図４では２つのＩＧＢＴ構造のアノードが共通であり、図５では２つのＩＧＢＴ構造のカソードが共通であるということである。
この場合、図３および図４における逆導通ＩＧＢＴ構造と同様の２つの逆導通ＩＧＢＴ構造がある。図５に示す好ましい実施例において、垂直方向の対称面に対して同様の対称性が見られる。
図５における集積構造において、逆導通ＩＧＢＴ構造に対応する２つのセクションは、基板４全体を横切る例えばシリコンの壁によって、互いから分離される（この場合、図３および図４における実施例に関して述べたのと同じ材料を使用して基板を作ることができる）。図５の場合、カソードが共通であるか、または表面でより精密に接合されており、２つのアノード電極１０間の電位差の適用が想定される。２つのセクションは、同一のＮ−型基板を共有するので、これらの２つのセクション間に２つのセクション間の材料の分離が提供される。２つのセクションのＮ−型基板を分離するＰ＋型領域によって、この分離を具体化することが提案される。
前面上に、Ｐ＋型の壁の各側部にＮ−型基板によって各逆導通ＩＧＢＴ構造から分離されたＰ−型領域があることに留意されたい。
Ｐ＋型の壁の各側部の構造は、（特に図５に示されるように）上記で記載したのと同様であるので、ここでは詳述しない。こうして、前面上には、各カソード１４および絶縁ゲート１６に関して、Ｐ型、Ｐ＋型およびＮ＋型にドーピングされた領域が、電極１、２および３と共に見られる。また、後面上には、アノード電極１０が互いに接続されない点を除いて、上記で記載したのと同じ構造が見られる。
構造におけるＰ−型領域によって、起こりうる早期絶縁破壊から逆に極化された接合部を保護することができる。
非限定的な実施例として、純粋に例示のため、２つの逆導通ＩＧＢＴ構造の幾何学的パラメータに関して数値が与えられる。上述のように、集積構造は対称的であるので、２つの逆導通ＩＧＢＴ構造に関して同一の値が見られると想定される。
Figure 2014534622
図３および図４における実施例のように、例えば、Ｎ−型ゾーンの厚さとして３００μｍが選択されてもよい。構造の全幅は２．５６ｍｍである。各逆導通ＩＧＢＴ構造の面積は、１ｃｍ2である。１００Ａの電流が、各逆導通ＩＧＢＴ構造を通過し、ＯＦＦ状態のＩＧＢＴセクションの逆に極化された接合部は、６００Ｖに耐えることができる。この電圧は、２つのアノード電極１０間に適用される。
図３〜図５に示す２つの集積構造上で行われた調査およびシミュレーションによって、これらの構造が、パワーエレクトロニクスの分野で通常遭遇する条件の下で機能できることが示された。
上記の説明では、各場合における同一のチップ中に組み立てられた２つの逆導通ＩＧＢＴ構造が示された。さらに、同一のチップ上により多い数の逆導通ＩＧＢＴ構造を用いて星形回路を実現することができる。同一のチップ上における共通のアノード（または、カソード）を有する、３つ、４つ、…、などのＩＧＢＴが集積された構造を想定することができる。
図６は、共通アノードおよび共通カソードのアーキテクチャの適用を示す。この図は、例えば（「チップオンチップ」としても知られる）マイクロハイブリダイゼーションによる組立技術によって結合して得られた整流器ブリッジを示す。この結合によって、図３〜図５に示された転流セルなどの本発明に係る転流セルの電流スイッチング能力と、例えばエネルギ変換適用のための電流および電圧に関する双方向性の特徴と、を活用することができる。
図６に示す整流器ブリッジは、例えば、電力を交流またはＡＣ系統から直流電流の形態に変換することを目的とする。図３および図５に示すチップなどの２つのチップを組み合わせることによって、電流に関して可逆な整流器コンポーネントを合成することができる。
図６は、上部に、その輪郭が点線で図式的に示された、共通アノードのチップ１８を示し、この図の下部に、共通カソードのチップ２０を示す。
各チップは、絶縁ゲートバイポーラトランジスタＴ１およびＴ２を有する。共通アノードのチップ１８のトランジスタは、それらの端子にＡＣ電圧ＶT1ACおよびＶT2ACを有するが、共通カソードのチップ２０の端子は、ＤＣ電圧ＶT1CCおよびＶT2CCを有する。
各絶縁ゲートバイポーラトランジスタは、それぞれ、共通アノードのチップ１８に関してＴ１（ＡＣ）およびＴ２（ＡＣ）と呼ばれ、共通カソードのチップ２０に関してＴ１（ＣＣ）およびＴ２（ＣＣ）と呼ばれる制御信号を受ける。互いに対して対角線上に配置されたセル（またはトランジスタ）は、同一の制御信号を受ける。したがって、Ｔ１（ＡＣ）＝Ｔ２（ＣＣ）、および、同様に、Ｔ２（ＡＣ）＝Ｔ１（ＣＣ）である。
共通アノードのチップ１８と共通カソードのチップ２０との間に、電圧ジェネレータＶＡＣがある。
図６において、電流の経路は、ジェネレータＶＡＣの（ＡＣ）電圧が正の場合は線２２によって、電圧が負の場合は線２４によって、図式的に示される。
制御電圧は、各セルのゲートとエミッタとの間に適用される。これは、例えば、遮断器モードで絶縁ゲートバイポーラトランジスタを使用可能なオーバラップ制御である。
ジェネレータＶＡＣの電圧が値０を通過するとき、同一のチップの両方のセルが導通する１０μｓのオーダの短い時間（オーバラップ）で、転流は行われる。
この整流器の処理を確認するために、１００Ａから−１００Ａまでの電流を注入することによって、電流に関する可逆性を検証した。そして、電流の逆転は整流器ブリッジのパフォーマンスに影響せず、したがって、整流器ブリッジは電流の双方向で機能できることが分かった。
図７には、本発明の他の適用として、インバータブリッジが示される。後者は、図６の整流器ブリッジに類似する。これらの相違は、生成される信号のタイプにあり、整流器ブリッジの場合の負荷のＤＣ電流およびジェネレータのＡＣ電圧は、交流電流の供給元となる。整流器ブリッジと同様に、対角線上のセルは同じ制御信号を有するが、図７におけるインバータブリッジの場合、例えば、オーバラップシーケンスを不感時間のシーケンスと置き換えることが提案される。不感時間中、ブリッジインバータのすべての絶縁ゲートバイポーラトランジスタがＯＦＦ状態であり、この短期間中、ダイオードは導通する。また、この場合、１μｓのオーダの不感時間を想定することができる。
図８は、図３に示す構造に近似する構造を有する共通アノードの転流セルを示す。本実施例の変形例には、２つのＩＧＢＴ構造があり、それぞれがカソード１４を有し、両方の構造に共通のアノード電極１０を有する。しかしながら、図３の実施例には、ダイオード機能は存在しない。各カソード１４のレベルに、電極１、２および３がある。しかしながら、この場合、各カソード１４に関して複数のグループの電極１、２、３がある。各カソードは、複数のセルから形成されるが、そのうちの２つのみが各カソード１４に関して示されている。しかしながら、カソード１４ごとにより多くの数のセルを有することができる。
各カソード１４の電極間において、前面上に、対応するカソードの２つのドーピングされたゾーン間に接合部を形成する金属層２８で覆われた酸化物層２６があることに留意されたい。また、金属層２８は、例えばポリシリコンで作られてもよい。また、カソードの各セルに関して、接合終端拡張（Junction Termination Extension：ＪＴＥ）としても知られる埋め込まれた接合部の拡張３０があることに留意されたい。
後面上には、示された２つのセクションのそれぞれの２つのアノードに関する共通のアノード電極１０がある。図３と比較して、Ｎ＋型拡散は存在しないが、Ｐ＋型拡散のみがあり、それぞれがアノードに対応し、酸化物層１２によって互いから分離される２つのＰ＋型拡散がある。
図９は、共通カソードの転流セルを示す。その構造は、図５および図８に示す転流セルの構造の組み合わせである。
図９における転流セルは、図８に示す構造と同様の２つのＩＧＢＴ構造を使用し、セルの両方のセクションに共通に作られたカソード１４がある。
したがって、カソードおよびアノードの構造は、図８に示す構造と同様である。また、図５のように、転流セルの２つのセクション間は、例えばＰ＋型タイプ、酸化物、シリコンなどのドーピングによって提供される基板４全体を横切る壁によって分離される。この場合、転流セルの前面上および後面上の両方において、壁のいずれの側部にもＰ−型領域を有することが提案される。後面上には、例えば基板４の後面上に堆積された酸化物層１２によって互いから分離された２つのアノード電極１０がある。
図１０および図１１は、図８および９における転流セルに相当する転流セルを示す。これらの転流セルは、同じスイッチング機能を実行することができ、また、図１０では共通アノードを有する２つのセクションを統合し、図１１では共通カソードを有する２つのセクションを統合する。しかしながら、図１０および図１１に示す実施例では、図８および図９における実施例と比較して、使用されるトランジスタは、（もはやＩＧＢＴではなく）ＶＤＭＯＳ技術によって得られる。カソード１４の構造は、図８および図９に示す構造と同様である。アノード側の基板４において、アノード電極１０のレベルにおける後面上にＮ＋型ドーピング層があることに留意されたい。
図１２および図１３は、２つのダイオードを集積したモノリシックセルを示す。図１２では、ダイオードの２つのアノードが１つの共通アノードのみを有するよう接続されるが、図１３では、カソード１４が共通カソードを形成するよう接続される。
図１２および図１３のモノリシックセルは、前面上で連続するＰ−型、Ｐ＋型およびＰ−型ドーピングを有する。対応するカソード１４は、Ｐ−型ドーピングゾーンおよびＰ＋型ドーピングゾーンの両方に配置される。後面上では、基板４は、アノード電極１０（図１２および図１３）のレベルにおけるＮ＋型ドーピング層を有する。図１３には、例えば図９および図１１に示された壁と同様の壁がある。
図１４および図１５は、それぞれ、一方は図８および図１２の組み合わせを示し、他方は図９および図１３の組み合わせを示す。これらの２つの図１４および図１５に示すそれぞれの場合の転流セルは、スイッチ機能とダイオード機能とを組み合わせたものである。図１４には共通のアノードがあり、図１５ではカソードが共通である。
図１６は、複数のスイッチの回路図を示し、アノードＡが共通である。これらは、コマンドＣｄｅ１、Ｃｄｅ２、…、Ｃｄｅｉ、…、Ｃｄｅｎを有する被制御スイッチである。ｎ＝２の場合、図１６における回路図は、図８および図１０における構造に対応する。図８および図１０において、ｎ＞２の場合、既に示されたセクションの横にセクション６を並列に配置すれば十分である。この場合、ｎ個のカソード１４およびｎ個のアノードが共通アノード電極１０と共に得られる。
図１７は、複数のスイッチの回路図を示し、そのカソードは、共通カソードＣとして接続される。これらは、コマンドＣｄｅ１、Ｃｄｅ２、…、Ｃｄｅｉ、…、Ｃｄｅｎを有する被制御スイッチである。ｎ＝２の場合、図１７における回路図は、図９および図１１における構造に対応する。図９および図１１において、ｎ＞２の場合、既に示されたセクションの横にセクション６を並列に配置すれば十分である。この場合、電気的に接続されたｎ個のカソード１４と、共通のアノード電極１０を有するｎ個のアノードとが取得される。それぞれの場合において、２つの隣接するセクション６間に、例えば、図９および図１１のそれぞれに示すように壁を提供することが適切であろう。
図１８および図１９は、それぞれ、ｎ＝２の場合の図１２および図１３におけるモノリシックセルの構造の回路図に対応する。図１８は、共通アノードＡ’とカソードＣ’１、Ｃ’２、…、Ｃ’ｉ、…、Ｃ’ｎとを示す一方、図１９は、共通カソードＣ’とアノードＡ’１、Ａ’２、Ａ’ｉ、Ａ’ｎとを示す。
図２０および図２１は、それぞれ転流セルの回路図を示し、これらの構造は、それぞれ図１４および図１５に示される。
図２２は、一例として、本発明に係る２つのモノリシックセルの使用例を示す。この場合、例えば、図８または図１０に示す構造に対応する転流セルと構造が図１３に示されたセルとの組み合わせが提案される。この場合、２つのセルの組み合わせがあり、これらの回路図は図１６および図１９に対応する。
図２２に示す組み合わせによって、電圧源３２と負荷３４との間の電圧を下げるＤＣ‐ＤＣ変換器を得ることができる。
図２３は、電圧源３２’と負荷３４’との間の電圧を上げる他のＤＣ‐ＤＣ変換器を示す。この場合、このＤＣ‐ＤＣ変換器は、回路図が図１７に示される転流セルと回路図が図１８に示されるモノリシックセルとの組み合わせによって得られる。
本発明の他の適用は、電流および電圧における双方向電力スイッチを実現することである。この適用では、２つのアノード電極または２つのカソード電極のみが使用され、第３の電極は浮動状態で非アクティブのままである。この電力スイッチは、例えばリレーを作るのに使用されてもよい。
図２４および図２５は、それぞれ、図１５および図１４における実施例（ｎ＝２の回路図２１および２０）に対応するこのタイプの転流セルの特定の適用を示す。この場合、使用可能な３つのうち、２つのアノード（図２４におけるＡ１およびＡ２）のみまたは２つのカソード（図２５におけるＣ１およびＣ２）のみを使用することによって、電圧および電流における双方向スイッチを実現することが提案される。これにより、交流電流上でチョッピングを行うことができるスイッチを得る。
したがって、本発明によって、新しいスイッチングデバイス、または可逆の電流スイッチが提供される。一実施形態は、共通アノードの２つの逆導通絶縁ゲートバイポーラトランジスタを有する。他の実施形態は、共通カソードの２つの逆導通絶縁ゲートバイポーラトランジスタを有する。これらの２つの実施形態および当業者が到達可能な範囲内の変形例は、同一のチップ中に完全に集積されたモノリシックトライポールの形態のそれぞれである。また、本発明によってより簡略な構造の実施形態を実現することができる。実現されたセルは、（例えば、双方向スイッチとして）単独で使用されてもよいし、または、組み合わせて（例えば、変換器の実現）使用されてもよい。すべての場合において、本発明の適用によって、パワーエレクトロニクスにおいて使用されるコンポーネントのより高い集積としたがってさらなる小型化とが可能になる。実現する配線を限定することによって回路の信頼性が向上しそのコストが下がる。
行われた研究によって、これらの新しい構造体は、横方向絶縁破壊耐電圧および寄生トランジスタを介した極低レベルの漏洩電流に関して革新的であり、電流の符号に関わらず良好な処理を示した。
また、本発明は、２つの本発明に係る電流スイッチを組み合わせることによって得られる整流器ブリッジおよびインバータブリッジに関し、これらは、２つの（接続されない）電極を有する面によって結合される。制御命令の構成によって、これらの整流器およびインバータの良好な処理を得ることができる。
勿論、本発明は、上記の実施例および変形例に限定されない。また、本発明は、当業者の到達可能な範囲および以下で与えられる特許請求項の範囲内のすべての実施例の変形例に関する。

Claims (14)

  1. 少なくとも２つの電圧および電流において単方向の同じタイプの半導体構造を有する、集積回路モノリシックセルであって、各構造は、アノード、カソードおよびオプションとしてゲートを有し、
    前記構造は、一塊の同一の半導体基板に集積され、
    前記半導体基板の第１の面上に、前記カソードと、オプションとして対応する構造の前記ゲートと、が、それぞれの場合において第１の予め定められたゾーンに配置され、
    前記各構造の前記アノードは、前記半導体基板の前記第１の面と反対の第２の面上の第２のゾーンに配置され、該構造の前記第２のゾーンは、対応する構造の前記第１のゾーンの反対にあり、
    同じタイプで別々の構造の、前記アノードおよび前記カソードを有するグループから選択された電極は、電気的に互いに接続されることを特徴とする、集積回路モノリシックセル。
  2. ２つの隣接する構造の前記アノードは、それぞれの場合において電気的に接続される、請求項１に記載のセル。
  3. ２つの隣接するアノード間は、前記半導体基板の金属被覆によって前記２つのアノード間の前記半導体基板の第２の面上で電気的に接続され、
    前記半導体基板は、前記金属被覆の近辺におけるＮ＋型領域と、関連する前記２つの構造間のＮ−型領域と、を有する、請求項２に記載のセル。
  4. ２つの隣接する構造の前記カソードは、それぞれの場合において電気的に接続される、請求項１に記載のセル。
  5. 垂直方向のＰ＋型タイプの絶縁壁が、前記２つの構造間で実現される、請求項４に記載のセル。
  6. 前記半導体基板は、シリコン（ＳiＯ2）である、請求項１〜５のいずれか一項に記載のセル。
  7. 各半導体構造は、ダイオードに対応する、請求項１〜６のいずれか一項に記載のセル。
  8. 各半導体構造は、電圧および電流において単方向の半導体スイッチング構造である、請求項１〜６のいずれか一項に記載のセル。
  9. 各構造は、少なくとも１つの制御電極が提供される、請求項１〜８のいずれか一項に記載のセル。
  10. 各セルは、ダイオードと結晶中で結合されて逆導通が可能になる、請求項８または９に記載のセル。
  11. 電圧と電流において単方向で、少なくとも１つの制御電極が提供され、ダイオードと結晶中で結合されて逆導通が可能になる各スイッチング構造は、逆導通絶縁ゲートバイポーラトランジスタおよびＶＤ−ＭＯＳタイプのトランジスタを有する構造のグループから選択される、請求項１０に記載のセル。
  12. 請求項２に記載の転流セルと、請求項４に記載の転流セルと、を有する、整流器ブリッジ。
  13. 請求項２に記載の転流セルと、請求項４に記載の転流セルと、を有する、インバータブリッジ。
  14. 請求項１０または請求項１１に記載の転流セルを有する、電流および電圧における双方向電源スイッチ。
JP2014533973A 2011-10-10 2012-10-09 集積回路のためのモノリシックセルおよび特にモノリシック転流セル Pending JP2014534622A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1159137 2011-10-10
FR1159137A FR2981200B1 (fr) 2011-10-10 2011-10-10 Cellule monolithique de circuit integre et notamment cellule de commutation monolithique
PCT/FR2012/052288 WO2013054033A1 (fr) 2011-10-10 2012-10-09 Cellule monolithique de circuit integre et notamment cellule de commutation monolithique

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017208349A Division JP2018032871A (ja) 2011-10-10 2017-10-27 集積回路のためのモノリシックセルおよび特にモノリシック転流セル

Publications (1)

Publication Number Publication Date
JP2014534622A true JP2014534622A (ja) 2014-12-18

Family

ID=47143158

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014533973A Pending JP2014534622A (ja) 2011-10-10 2012-10-09 集積回路のためのモノリシックセルおよび特にモノリシック転流セル
JP2017208349A Pending JP2018032871A (ja) 2011-10-10 2017-10-27 集積回路のためのモノリシックセルおよび特にモノリシック転流セル

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017208349A Pending JP2018032871A (ja) 2011-10-10 2017-10-27 集積回路のためのモノリシックセルおよび特にモノリシック転流セル

Country Status (6)

Country Link
US (1) US10199376B2 (ja)
EP (1) EP2766932A1 (ja)
JP (2) JP2014534622A (ja)
CN (1) CN104011861B (ja)
FR (1) FR2981200B1 (ja)
WO (1) WO2013054033A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020057746A (ja) * 2018-10-04 2020-04-09 三菱電機株式会社 半導体装置
JP2023500610A (ja) * 2019-10-24 2023-01-10 華為技術有限公司 半導体スイッチデバイス、その製造方法、およびソリッドステート移相器

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014209690B4 (de) * 2014-05-21 2020-02-20 Robert Bosch Gmbh Kommutierungszelle
EP3257336A4 (en) * 2014-12-10 2018-10-10 Texas Instruments Incorporated Power field-effect transistor (fet), pre-driver, controller, and sense resistor integration
FR3050571A1 (fr) * 2016-04-20 2017-10-27 Centre Nat Rech Scient Convertisseur electronique de puissance utilisant deux puces multi-poles de puissance a substrats complementaires n et p.
US20210013793A1 (en) * 2016-08-26 2021-01-14 Delta Electronics (Shanghai) Co., Ltd Power chip and bridge circuit
FR3060849B1 (fr) 2016-12-21 2021-04-30 Centre Nat Rech Scient Puce(s) multipole(s) de puissance integrant de maniere monolithique des cellules de decoupage asymetriques et module(s) de puissance multi-phase utilisant la ou plusieurs desdites puces multipole(s)
US10461021B2 (en) 2017-02-28 2019-10-29 Deere & Company Electronic assembly with enhanced thermal dissipation
CN108074966A (zh) * 2017-12-27 2018-05-25 电子科技大学 恒流器件及其制造方法
US10991680B2 (en) * 2019-09-18 2021-04-27 Alpha And Omega Semiconductor (Cayman), Ltd. Common source land grid array package

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3795846A (en) * 1971-10-01 1974-03-05 Hitachi Ltd An integrated semi-conductor device having functional regions isolated by p-n junctions therebetween
JPH01179456A (ja) * 1988-01-06 1989-07-17 Toshiba Corp 半導体装置
JPH0832060A (ja) * 1994-07-13 1996-02-02 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH08241862A (ja) * 1994-12-30 1996-09-17 Sgs Thomson Microelectron Sa 電力集積回路
JP2006173296A (ja) * 2004-12-15 2006-06-29 Yaskawa Electric Corp 半導体装置とその製造方法
JP2008166705A (ja) * 2006-12-06 2008-07-17 Denso Corp 半導体装置およびその製造方法
WO2011004081A1 (fr) * 2009-07-08 2011-01-13 Centre National De La Recherche Scientifique Module electronique de puissance

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4278985A (en) * 1980-04-14 1981-07-14 Gte Laboratories Incorporated Monolithic integrated circuit structure incorporating Schottky contact diode bridge rectifier
US5381026A (en) * 1990-09-17 1995-01-10 Kabushiki Kaisha Toshiba Insulated-gate thyristor
JPH04297071A (ja) * 1990-10-05 1992-10-21 Fuji Electric Co Ltd 半導体装置
JPH05343662A (ja) * 1992-06-04 1993-12-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6180966B1 (en) * 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
GB9722780D0 (en) * 1997-10-28 1997-12-24 Nada Electronics Ltd AC to DC conversion arrangement
JP4156258B2 (ja) * 2002-03-28 2008-09-24 本田技研工業株式会社 共振型インバータ
JP4757449B2 (ja) * 2004-01-29 2011-08-24 三菱電機株式会社 半導体装置
US8026572B2 (en) * 2006-12-06 2011-09-27 Denso Corporation Semiconductor device and method for manufacturing same
JP5320679B2 (ja) * 2007-02-28 2013-10-23 富士電機株式会社 半導体装置およびその製造方法
JP2008235788A (ja) * 2007-03-23 2008-10-02 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP2008311300A (ja) * 2007-06-12 2008-12-25 Toyota Motor Corp パワー半導体装置、パワー半導体装置の製造方法、およびモータ駆動装置
CN100592532C (zh) * 2007-08-28 2010-02-24 电子科技大学 具有“u”字形漂移区的半导体器件
US8203181B2 (en) * 2008-09-30 2012-06-19 Infineon Technologies Austria Ag Trench MOSFET semiconductor device and manufacturing method therefor
JP5250895B2 (ja) * 2009-01-22 2013-07-31 三菱電機株式会社 半導体装置
US8058670B2 (en) * 2009-06-04 2011-11-15 Force—MOS Technology Corporation Insulated gate bipolar transistor (IGBT) with monolithic deep body clamp diode to prevent latch-up
DE102011079747A1 (de) * 2010-07-27 2012-02-02 Denso Corporation Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3795846A (en) * 1971-10-01 1974-03-05 Hitachi Ltd An integrated semi-conductor device having functional regions isolated by p-n junctions therebetween
JPH01179456A (ja) * 1988-01-06 1989-07-17 Toshiba Corp 半導体装置
JPH0832060A (ja) * 1994-07-13 1996-02-02 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH08241862A (ja) * 1994-12-30 1996-09-17 Sgs Thomson Microelectron Sa 電力集積回路
JP2006173296A (ja) * 2004-12-15 2006-06-29 Yaskawa Electric Corp 半導体装置とその製造方法
JP2008166705A (ja) * 2006-12-06 2008-07-17 Denso Corp 半導体装置およびその製造方法
WO2011004081A1 (fr) * 2009-07-08 2011-01-13 Centre National De La Recherche Scientifique Module electronique de puissance

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020057746A (ja) * 2018-10-04 2020-04-09 三菱電機株式会社 半導体装置
JP7070303B2 (ja) 2018-10-04 2022-05-18 三菱電機株式会社 半導体装置
JP2023500610A (ja) * 2019-10-24 2023-01-10 華為技術有限公司 半導体スイッチデバイス、その製造方法、およびソリッドステート移相器
JP7436648B2 (ja) 2019-10-24 2024-02-21 華為技術有限公司 半導体スイッチデバイス、その製造方法、およびソリッドステート移相器

Also Published As

Publication number Publication date
US20140299916A1 (en) 2014-10-09
CN104011861A (zh) 2014-08-27
FR2981200B1 (fr) 2017-01-13
US10199376B2 (en) 2019-02-05
WO2013054033A1 (fr) 2013-04-18
FR2981200A1 (fr) 2013-04-12
CN104011861B (zh) 2017-10-10
JP2018032871A (ja) 2018-03-01
EP2766932A1 (fr) 2014-08-20

Similar Documents

Publication Publication Date Title
JP2018032871A (ja) 集積回路のためのモノリシックセルおよび特にモノリシック転流セル
US9721944B2 (en) Hybrid wide-bandgap semiconductor bipolar switches
US10192978B2 (en) Semiconductor apparatus
JP5882407B2 (ja) 逆導通ｉｇｂｔおよびゲートドライバ回路を有する電子回路
CN105185821B (zh) 在边缘区域具有场电介质的半导体器件
US7808070B2 (en) Power semiconductor component
US20120112366A1 (en) Power Electronic Module
KR20090096745A (ko) 반도체 스위치 및 그 반도체 스위치가 적용된 전력변환시스템
JPH10200102A (ja) 半導体装置
JP2016162855A (ja) 半導体装置およびそれを用いた電力変換装置
JP6925250B2 (ja) 半導体装置およびその製造方法
CN103875069A (zh) 高耐压半导体装置
JP2018085449A (ja) 半導体装置
JP2019017112A (ja) パワー回路
JP6963982B2 (ja) 半導体装置およびその製造方法
EP3748851B1 (en) Semiconductor device and semiconductor arrangement comprising semiconductor devices
US9654027B2 (en) Semiconductor device and power converter using the same
CN106663658A (zh) 半导体集成电路
US9306047B2 (en) Semiconductor device and electric power converter in which same is used
CN111081705B (zh) 单片集成式半桥功率器件模块
El Khadiry et al. Multi-switch Si-chip structures and on-substrate packaging techniques for improving the electrical performance of power modules
JP2020099039A (ja) 双方向スイッチ
US20120224402A1 (en) Power semiconductor module and power semiconductor circuit configuration
TWI836801B (zh) 半導體裝置、半導體裝置之製造方法及電力變換裝置
JP2004214632A (ja) 半導体装置及びサステイン回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20161129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20171030

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181203