CN104011861A - 集成电路的单块单元并且尤其是单块转换单元 - Google Patents

集成电路的单块单元并且尤其是单块转换单元 Download PDF

Info

Publication number
CN104011861A
CN104011861A CN201280049682.4A CN201280049682A CN104011861A CN 104011861 A CN104011861 A CN 104011861A CN 201280049682 A CN201280049682 A CN 201280049682A CN 104011861 A CN104011861 A CN 104011861A
Authority
CN
China
Prior art keywords
unit
anode
semiconductor substrate
negative electrode
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280049682.4A
Other languages
English (en)
Other versions
CN104011861B (zh
Inventor
A·布伦纳尼
M·布莱尔杜普伊
F·理查德尤
J-L·桑德切
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Institut National Polytechnique de Toulouse INPT
Original Assignee
Institut National Polytechnique de Toulouse INPT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institut National Polytechnique de Toulouse INPT filed Critical Institut National Polytechnique de Toulouse INPT
Publication of CN104011861A publication Critical patent/CN104011861A/zh
Application granted granted Critical
Publication of CN104011861B publication Critical patent/CN104011861B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0817—Thyristors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Rectifiers (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

根据本发明的一种单元包含至少两个相同类型的关于电压和电流呈现单向的半导体结构，每个结构具有阳极（10）、阴极（14）和可选的栅极（16）。所述结构集成到同一个半导体衬底（4）的体积中，阴极（14）和可选的栅极（16）位于半导体衬底（4）的第一表面上。阳极（10）位于半导体衬底（4）的与第一表面相对的第二表面上与阴极和可选的栅极相对。两个不同结构的电极，阳极或阴极，被相互电连接。

Description

集成电路的单块单元并且尤其是单块转换单元
技术领域
本发明涉及用于集成电路的单块单元，特别是单块转换单元和使用至少一个这种单元的应用。
背景技术
本发明的领域是用于在一般为不同类型的发生器与接收器之间转换电能的功率电子领域。然后必须适应电能的特性和不同形式（直流或交流）。一般使用基于半导体部件和诸如电感器或电容器的无源部件的开关来实现电气转换器。开关和二极管使得能够控制电能的传送，而无源部件用于过滤该能量的波形。开关的行为类似于非线性电阻，该非线性电阻必须在导通状态中尽可能地低且在阻止状态中尽可能地高。这里提到的转换器不使用旋转部分，并因此也被称为“静态转换器”。
缩写为IGBT的绝缘栅极双极晶体管已知被用作用于功率电子的电路中的电子开关。这种部件允许大大简化操作，同时保持导通损失较低。使用这种部件在可靠性和低成本方面为电力电子的应用带来许多提升。
基于诸如例如IGBT的部件，通过组装部件实现功率集成是已知的。以这种方式制造标准模块。该技术常用于工业、传输或能源领域中。因此，例如，在芯片内集成仅具有两个功率电极的开关双极、在芯片内垂直实现电压稳定和电流流动是已知的。这种双极常被称为“开关”。然后，为了产生用于能量转换的结构，通过用布线将几个开关连接在一起，产生能量转换结构。该布线操作在连接电感、相对于接地面的寄生电容、半导体自身和它们的近控制电子装置之间产生强的寄生电交互作用。
这些交互作用使制造的能量转换器的总体性能相对于初始部件（开关）的性能劣化。布线操作还限制了有线组件的可靠性，从而在使用高电流强度、高环境温度和操作热循环时导致服役寿命的降低。最后，该操作是高成本的，原因是它在实现起来需要较长的时间，并因此限制生产率。
将整个控制和逻辑电路集成到硅即同一个芯片中也是已知的。例如，它用于大规模制造应用中，例如，用于汽车工业中。最经常在硅晶体的表面上实现该功能。因此，启动电压受到限制，并且这些方案仅与某些应用有关。
发明内容
本发明具有这样的目的，即，在功率电子的领域中允许更大程度的小型化，以便获得更小型化的转换器。优选地，所获得的可靠性也增加。并且，本发明将有利地允许降低功率转换器的成本。
出于这种目的，提供一种包括在电压和电流上呈现单向的相同类型的至少两个半导体结构的集成电路的单块单元，每个结构具有阳极、阴极，并可选地具有栅极。
根据本发明，所述结构集成到同一个半导体衬底的体积中，在半导体衬底的第一表面上，一个相应结构的阴极和可选的栅极在每种情况下位于第一预定区域中，每个结构的阳极位于半导体衬底的与第一表面相对的第二表面上的第二区域中，一个结构的第二区域与该相应结构的第一区域相对，并且，相同类型的不同结构的选自包含阳极和阴极的组的电极被相互电连接。
因此，本发明提出在同一个半导体器件内不仅仅制造诸如例如开关偶极子的偶极子，而且制造形成集成电路的真实的单元的三极子（或四极子或更多极子），不再限于单一部件。根据本发明的单元可由此形成真实的基本转换器，该基本转换器没有所有的导线电缆并具有极低的电交互作用，同时提供高水平的小型化、降低成本并提高可靠性。根据本发明的器件可被用于使用230V/400V的应用或用于具有750V～850V的电压的工业应用。
由于其使用对称单元的两个单块、一般和模块结构的结构，由本发明提出的方案使得能够限制半导体器件内的掺杂层的数量。
根据所谓的共用阳极类型的本发明的集成电路的单块单元的第一实施例，相邻的两个结构的阳极在每种情况下被电连接。在本实施例中，通过半导体衬底在其在两个阳极之间的第二面上的金属化实现两个相邻的阳极（P+）之间的电连接，并且，半导体衬底在金属化的附近具有N+区域，从而通过单元允许电流的双向导通，并在两个结构之间具有N-区域。
根据称为共用阴极类型的本发明的单块单元的第二实施例，两个相邻的结构的阴极在每种情况下被电连接。这里设想，例如，在涉及的两个结构之间实现P+类型的垂直绝缘壁，从而允许单元内的横向电压耐受性。
在根据本发明的单块单元中，半导体衬底例如由硅（SiO2）制成，但也可使用其它的半导体材料。
在根据本发明的单元中，每个半导体结构例如与二极管对应。
在根据本发明的单元的另一实施例中，每个半导体结构可以是在电压和电流上呈现单向的半导体开关结构。作为本发明的变更例，每个结构也可被提供有至少一个控制电极。仍然在该实施例中，可以替代性地或者累积性地设想，每个单元在晶体中与允许其反向导通的二极管相关联。在后一种情况下，被提供有至少一个控制电极并在晶体中与允许其反向导通的二极管相关联的在电压和电流上呈现单向的每个开关结构选自包含反向导通绝缘栅极双极晶体管和VD-MOS型的晶体管的一组结构。
本发明还涉及一种整流器桥，其特征在于，它包括根据本发明的共用阳极转换单元和根据本发明的共用阴极转换单元。
本发明还涉及一种电力逆变器桥，其特征在于，它包括根据本发明的共用阳极转换单元和根据本发明的共用阴极转换单元。
最后，本发明还涉及一种在电流和电压上呈现双向的功率开关，其特征在于，它包括根据本发明的转换单元。
附图说明
参照附图阅读以下的描述，本发明的细节和优点将变得更加清楚，其中，
图1是共用阳极转换单元的电路图；
图2是共用阴极转换单元的电路图；
图3表示根据本发明的共用阳极转换单元的结构；
图4表示图3中的结构的简化等价电路图，从电路观点表示图3所示的单元的行为；
图5表示根据本发明的共用阴极转换单元的结构；
图6是根据本发明的整流器桥的电路图；
图7是根据本发明的逆变器桥的电路图；
图8表示使用用于执行开关类型的功能的IGBT类型的两个晶体管的共用阳极转换单元的结构；
图9表示使用用于执行开关类型的功能的IGBT类型的两个晶体管的共用阴极转换单元的结构；
图10表示使用用于执行开关类型的功能的VDMOS类型的两个晶体管的共用阳极转换单元的结构；
图11表示使用用于执行切换类型的功能的VDMOS类型的两个晶体管的共用阴极转换单元的结构；
图12表示集成两个共用阳极二极管的单块单元的结构；
图13表示集成两个共用阴极二极管的单块单元的结构；
图14表示图8所示的结构上的二极管功能的集成；
图15表示图9所示的结构上的二极管功能的集成；
图16是与图8中的结构对应的电路图，可选地具有多于两个的结构；
图17是与图9中的结构对应的电路图，可选地具有多于两个的结构；
图18是与图12中的结构对应的电路图，但具有多个二极管；
图19是与图13中的结构对应的电路图，但具有多个二极管；
图20是与图14中的结构对应的电路图；
图21是与图15中的结构对应的电路图；
图22和图23分别表示基于根据本发明的两个单块单元制造的DC-DC转换器的电路图；
图24和图25分别表示基于根据本发明的单块单元制造的双向开关的电路图。
具体实施方式
本说明书涉及两个新颖的器件，该器件以硅、或例如碳化硅SiC或氮化镓GaN的半导体材料的单块形式实现，呈现为单块三极的形式。
图1表示采取将两个晶体管T1和T2接合在一起的电流开关类型的具有对称布局的转换单元的形式的三极子。这些晶体管中的每一个在所示的实施形式中是反向导通绝缘栅极双极晶体管（RC-IGBT）。在所述图1所示的三极子中，两个晶体管T1和T2具有共用阳极或共用后面。
作为变更例，晶体管可具有不同的类型。例如，它可以为VDMOS或VDMOSFET类型的晶体管。VDMOS是垂直双扩散金属氧化物半导体的缩写。VDMOSFET是垂直双扩散金属氧化物半导体场效应晶体管的缩写。
在图2中表示第二三极子。在这种情况下，它是将RC-IGBT类型的两个晶体管接合在一起的电流开关类型的具有对称布局的转换单元，但这些晶体管T1和T2以它们的阴极或前面被共用的方式被组装（它们也可以是VDMOS或VDMOSFET晶体管）。
应当注意，图1和图2所示的两个三极子是对称的，并且它们共同具有相同类型的电极（阳极或阴极）。这些特性被利用，使得可相对容易和有利地共享两个绝缘栅极双极晶体管或金属化面的整个区域，以有利于它们的集成和开发新性能。
在图1中示出其电路图的三极子可完全在同一个半导体衬底4上制造，并例如具有图3所示的结构。后者包含两个反向导通绝缘栅极双极晶体管结构（以下，称为“IGTB结构”）。如在图3上重叠相应的电子部件的图4所示，注意，图3所示的结构的各IGTB结构在其内部集成提供反向导通的PIN二极管8。这些反向导通IGBT结构中的每一个与用虚线绘制的矩形所示的部分6对应。
发明人已证明，两个反向导通IGBT结构能够容纳于同一个硅芯片中。由于可能在图3和图4（以及图5）所示的结构的两个部分6之间产生的各种交互作用，这些交互作用可以是总体集成结构的故障来源，因此两个反向导通IGBT结构的单块集成对本领域技术人员来说不是显而易见的。在该结构中，当其操作时，两个部分（每个具有反向导通IGBT结构）总是处于两个不同的状态：一个部分处于导通状态，另一个处于阻止状态。
在图3～5中，以下考虑所示的结构包含配置于底部的后面和配置于顶部的前面。在这些附图中，对于与反向导通IGBT结构对应的每一个部分6，阳极位于后面上。
在图3和图4中，应当注意，在各阳极上存在P+扩散和N+扩散，N+扩散位于具有另一阳极的一侧。这两个N+扩散和P+扩散在每种情况下都通过两个部分6共用的阳极10而短路。配置于两个N+扩散之间的氧化物层12使得能够隔离阳极与衬底4的N-区域。这种氧化物的分离和使用使得一方面能够减少两个部分6之间的交互作用，并且另一方面减小使得后面P+/N-结导通所需要的阳极电流的水平。
在前面上（图3和图4），P-区域在各部分6上形成并用于保护阻止状态中的结曲率免于提前击穿的风险。前面与部分6的阴极14的面对应。对于两个阴极，电极被编号（1、2、3）。电极1用于固定在阻止状态中被反向极化的P-区域的电势。
图3和图4所示的集成结构的正确的操作与以下的两种情况对应：
－左部分6为导通，而右部分6保持阻止并支持施加的电压；
－右部分6为导通，而左部分6保持阻止并支持施加的电压。
也可添加与反向导通对应的两种模式。当一个二极管导通时，另一保持阻止并支持例如600V的电压。
应当注意，在图3和图4所示的优选实施例中，结构相对于垂直对称面对称。
如图所示，部分6中的每一个还在其前面上具有两个P区域。第一P区域配置于前面的端部并接收电极3。该第一P区域通过衬底的N-区域与第二P区域分开，该N-区域还使该第二P区域与上述的P-区域分开。第二P区域集成设置在前面上的两个N+区域。第二P区域一方面使两个N+区域相互分开，另一方面使N+区域中的每一个与衬底4的N-区域分开。电极2与第二P区域并与两个N+区域对应。
如图所示，结构的前面还承载用于各部分6的栅极16。
当结构的绝缘栅极双极晶体管处于其欧姆区域中时，其对应者必须保持阻止。当晶体管为导通时，电子通过导通状态中的IGBT结构的MOS沟道注入N-区域（共用于两个部分6）中。因此，位于集成结构的后面上的P+区域将空穴注入到也称为漂移区域的N-区域中，以确保电中性。与位于假定为保持于阻止状态中的IGBT结构侧的P+/N-结相比，该注入将在位于导通状态中的IGBT结构侧的P+/N-结上更大。该区域中的注入必须尽可能地低，以减少阻止状态中的IGBT结构的漏电流。为了限制该漏电流，能够调整分开两个部分6的距离。通过增加电阻Rdrift的值，出现通过位于阻止状态中的IGBT结构的前面上的P扩散收集的空穴的量的减少（图4）。要进一步减少收集的空穴的量，优选使用N+扩散以降低阻止状态中的IGBT的后面P+/N-结的注入效率。
集成结构的后面的配置导致导通状态中的两种操作模式，即，用于低水平的电流的VDMOS模式和用于高水平的电流的IGBT模式。由处于阻止状态中的IGBT结构的基极P收集的空穴的起源是来自后面的P+扩散。为了减少通过该P+扩散的空穴的注入，后面上的N+区域使得能够使P+/N-结的导通电流的水平回到高水平。但是，当部分6从阻止状态变为导通状态时，可使得该结导通。
作为纯粹为了解释的非限制性的例子，对于结构的两个部分6的几何参数给出数值。如上所述，假定该结构是对称的，因此两个部分6有相同的值。
例如，N-区域的厚度为300μm。结构的总宽度为2.56mm。各部分6的面积为1cm2。
图5所示的集成结构使用与前面的附图相同的附图标记以表示类似的要素。该图表示集成于芯片中的两个IGBT结构。该图中的衬底4因此一方面包含上面存在掺杂区域和阴极14的电极1、2、3以及绝缘栅极16的前面，另一方面包含具有两个阳极的后面。
在图5中的实施例中，存在两个单独的阳极10。两个阴极14相互电连接。然后发现与图3和图4类似的结构，主要不同在于，在图3和图4中，两个IGBT结构的阳极是共用的，并且，在图5中，IGBT结构的两个阴极是共用的。
这里，存在两个反向导通IGBT结构，这两个均与图3和图4中的反向导通IGBT结构类似。在图5所示的优选实施例中，关于垂直对称面提供相同的对称性。
在图5的集成结构中，与反向导通IGBT结构对应的两个部分通过贯穿例如为硅的衬底4的壁体相互分开（这里，为了制造衬底使用与以上对于图3和图4中的实施例提到的材料相同的材料）。在阴极共用或者更确切地说在表面上接合在一起的图5的情况下，设想在两个阳极10之间施加电势差。由于两个部分共享同一个N-衬底，因此，然后在这两个部分之间设置两个部分之间的材料分离。提出用分开两个部分的N-衬底的P+区域具体化这种分离。
在前面上，在P+壁体的各侧，注意，存在通过N-衬底与各反向导通IGBT结构分开的P-区域。
在P+壁体的各侧，发现与上述的结构类似的结构（可从图5具体看出），因此在这里不详细描述。因此，在前面P上，发现P、P+和N+掺杂区域以及用于各阴极14的电极1、2和3以及绝缘栅极16。在后面上，除了阳极10不相互连接以外，也发现与上述结构相同的结构。
结构中的P-区域使得能够避免反向极化的结出现可能的提前的击穿。
作为纯粹用于解释的非限制性的例子，对于两个反向导通IGBT结构的几何参数给出数值。如上所述，假定该结构是对称的，因此两个反向导通IGBT结构有相同的值。
关于图3和图4中的例子，例如，可以选择300μm的N-区域的厚度。结构的总宽度为2.56mm。各反向导通IGBT结构的面积为1cm2。100A的电流可通过各反向导通IGBT结构，并且，处于阻止状态中的IGBT部分的反向极化结可支持600V。在两个阳极10之间施加该电压。
对图3～5所示的两个集成结构进行的研究和模拟表明，这些结构能够在通常在功率电子的领域中遇到的条件下工作。
刚刚给出的描述在每种情况下表示组装于同一个芯片内的两个反向导通IGBT结构。还能够通过在同一个芯片上使用大量的反向导通IGBT结构制造星形电路。因此，能够设想具有三个、四个等的集成IGBT结构，使得它们的共用阳极（或阴极）处于同一个芯片上。
在图6中表示共用阳极和共用阴极结构的应用，该应用表示通过相关、例如通过微混合技术（也称为“芯片上芯片”）获得的整流器桥。该相关使得能够开发诸如图3～5所示的转换单元的根据本发明的转换单元的电流切换能力以及例如用于能量转换应用的它们关于电流和电压的双向特性。
例如图6所示的整流器桥的目的是，将来自交流电网的电力变换成直流形式的电力。通过组合诸如图3和图5所示的那些的两个芯片，能够合成在电流上可逆的整流器部件。
图6在上面表示示意性地用点线表示轮廓的共用阳极芯片18并在下面表示共用阴极芯片20。
各芯片包含绝缘栅极双极晶体管T1和T2。共用阳极芯片18的晶体管在它们的端子上具有AC电压VT1AC和VT2AC，而共用阴极芯片20的晶体管具有直流电压VT1CC和VT2CC。
各绝缘栅极双极晶体管接收分别对共用阳极芯片18称为T1（AC）和T2（AC）且对共用阴极芯片20称为T1（CC）和T2（CC）的控制信号。相互对角配置的单元（或晶体管）接收相同的控制信号。因此，T1（AC）＝T2（CC），类似地，T2（AC）＝T1（CC）。
在共用阳极芯片18与共用阴极芯片20之间存在电压发生器VAC。
在图6中，当发生器的（AC）电压VAC为正时，电流的路径示意性地由线22表示，并且，当该电压为负时，由线24表示。
在每个单元的栅极和发射极之间施加命令电压。例如，这是交叠控制，使得然后能够在断路器模式中使用绝缘栅极双极晶体管。
当发生器的电压VAC在10μs（交叠）的量级的短时间内穿过值0时，出现转换，在该短时间内，同一个芯片的两个单元导通。
为了确证该整流器的操作，为了验证其关于电流的可逆性，注入100A～-100A的电流，然后发现电流的反向不影响整流器桥的性能，因此，它可在电流的两个方向上工作。
图7中表示本发明的另一应用，该应用表示逆变器桥。后者组装图6的整流器桥。不同在于产生的信号的类型：整流器桥和发生器的AC电压的情况下的负载的DC电流变为交变电流源。关于整流器桥，对角单元具有相同的控制信号，但在图7中的逆变器桥的情况下，这里提出例如交叠次序被死区时间次序替代。在死区时间中，逆变器桥的所有绝缘栅极双极晶体管均处于阻止状态，并且，在该较短的时间间隔中，二极管导通。这里也可设想1μs的量级的死区时间。
图8表示具有与图3所示的结构类似的结构的共用阳极转换单元。在本变更例中，存在两个IGBT结构，每个具有阴极14，阳极10共用于两个结构，但在图3的实施例中不存在二极管功能。在各阴极14处，存在电极1、2和3。但是，在这种情况下，存在用于从几个单元形成的各阴极14的几组电极1、2、3，在这些单元中只有两个对于阴极14中的每一个被示出。但是，每个阴极14能够具有大量的单元。
注意，在各阴极14的电极之间，在前面上，存在被金属层28覆盖的氧化物层26，该金属层28形成相应的阴极的两个掺杂区域之间的结。例如，金属层28也可由多晶硅制成。还应注意，对于阴极的每个单元，存在也称为结终止扩展（JTE）的注入结扩展30。
在后面处，存在用于示出的两个部分中的每一个的两个阳极的共用阳极10。相对于图3，N+扩散不存在，仅存在P+扩散，分别与阳极对应的两个P+扩散通过氧化物层12相互分开。
图9表示共用阴极转换单元，该共用阴极转换单元的结构是图5和图8所示的转换单元的结构的组合。
图9中的转换单元使用与图8所示的IGBT结构类似的两个IGBT结构，并且，存在共用于该单元的两个部分的阴极14。
因此，阴极和阳极的结构与图8所示的结构类似。与图5同样，存在由贯穿衬底4的壁体提供的转换单元的两个部分之间的分离，该壁体例如由P+型的掺杂、氧化物、硅等提供。在这种情况下，提出在转换单元的前面和后面上在壁体的任一侧具有P-区域。在后面处，存在例如通过沉积于衬底4的后面上的氧化物层12相互分开的两个阳极电极10。
图10和图11表示与图8和图9相当的转换单元，原因是它们允许执行相同的开关功能，并且还联合在图10中具有共用阳极且在图11中具有共用阴极的两个部分。但是，在图10和图11所示的实施例中，相对于图8和图9中的实施例，使用的晶体管是通过VDMOS技术（不再是IGBT）获得的。阴极14的结构与图8和图9所示的结构类似。注意，在阳极侧，在衬底4中，在阳极电极10处的后面上存在N+掺杂层。
图12和图13表示集成两个二极管的单块单元。在图12中，二极管的两个阳极被连接以仅具有一个共用阳极，而在图13中，阴极14被连接以形成共用阴极。
图12和图13的单块单元在前面上依次具有P-、P+和P-掺杂。相应的阴极14被同时配置于P-掺杂区域和P+掺杂区域上。在后面上，衬底4在阳极10处包含N+掺杂层（图12和图13）。在图13中，存在与例如在图9和图11中表示的壁体类似的壁体。
图14和图15分别表示图8和图12以及图9和图13的组合。这些图14和图15所示的转换单元在每种情况下被组合开关和二极管功能。在图14中，存在共用阳极，并且，在图15中，使阴极共用。
图16表示使得阳极A共用的多个开关的电路图。存在包括控制Cde1、Cde2、…、Cdei、…、Cden的受控开关。当n＝2时，图16中的电路图与图8和图10中的结构对应。在图8和图10中，如果n>2，那么将部分6在已表示的那些部分6旁并置就够了。然后，获得n个阴极14和n个阳极，共用阳极电极10。
图17表示阴极被连接为共用阴极C的多个开关的电路图。存在包括控制Cde1、Cde2、…、Cdei、…、Cden的受控开关。当n＝2时，图17中的电路图与图9和图11中的结构对应。在图9和图11中，如果n>2，那么将部分6在已表示的那些部分6旁并置就够了。然后，获得电连接的n个阴极14和n个阳极，共用一个阳极电极10。在每种情况下，在两个相邻的部分6之间，设置例如如图9和图11中的每一个所示的那样的壁体是合适的。
当n＝2时，图18和图19分别与图12和图13中的单块单元的结构的电路图对应。图18表示共用阳极A′和阴极C′1、C′2、…、C′i、…、C′n，而图19表示共用阴极C′和阳极A′1、A′2、A′i、A′n。
图20和图21分别表示分别在图14和图15中表示其结构的转换单元的电路图。
图22作为例子表示根据本发明的两个单块单元的使用。这里提出组合例如与图8或图10所示的结构对应的转换单元与在图13中示出其结构的单元。这里，存在电路图与图16和图19对应的两个单元的组合。
图22所示的组合使得能够获得用于降低电压源32与负载34之间的电压的DC-DC转换器。
图23表示用于增加源32′与负载34′之间的电压的另一DC-DC转换器。在这种情况下，通过组合在图17中示出其电路图的转换单元与在图中示出其电路图的单块单元，获得该DC-DC转换器。
本发明的另一应用是制造在电流和电压方面呈现双向的功率开关。在该应用中，只使用两个阳极或两个阴极，第三电极保持浮动且不活动。这种功率开关可例如用于制造继电器。
图24和图25分别表示与图15和图14中的实施例对应的这种类型的转换单元的特定应用（电路图21和20，n＝2）。在这种情况下，提出仅使用三个可用极中的两个阳极（在图24中为A1和A2）或者两个阴极（在图25中，为C1和C2），用于制造电压双向开关和电流。然后获得可在交变电流上进行斩波的开关。
因此，本发明提供新颖的切换装置或者可逆的电流开关。一个实施例具有两个反向导通、共用阳极的绝缘栅极双极晶体管，另一实施例具有两个反向导通、共用阴极的绝缘栅极双极晶体管。处于本领域技术人员的理解范围内的这两个实施例及其变更例均为完全集成于同一个芯片内的单块三极子的形式。也可通过本发明产生更简单的结构的实施例。制造的单元可被单独使用（例如，作为双向开关）或者被组合使用（例如，制造转换器）。在所有情况下，本发明的应用允许更大的集成性，并因此实现在电力电子方面使用的部件的进一步的小型化。需要的布线有限，从而使得能够增加制造的电路的可靠性并降低其成本。
进行的研究表明，这些在横向击穿电压耐受性和通过寄生晶体管的非常低的泄漏电流方面十分新颖的结构表现良好的操作，不管电流是什么符号。
本发明还涉及通过组合两个根据本发明的电流开关获得的整流器桥和逆变器桥，这两个电流开关通过它们的具有两个电极（未连接）的面相关联。控制指令的配置然后使得能够获得这些整流器和逆变器的良好的操作。
当然，本发明不限于以上描述的实施例和提到的变更例。它还涉及处于本领域技术人员的理解范围内并处于以下给出的权利要求的范围内的所有实施例变更例。

Claims (14)

1.一种集成电路的单块单元，包含至少两个相同类型的关于电压和电流呈现单向的半导体结构，每个结构具有阳极（10）、阴极（14）和可选的栅极（16），其特征在于，所述结构集成到同一个半导体衬底（4）的体积中，在半导体衬底（4）的第一表面上，一个相应结构的阴极（14）和可选的栅极（16）在每种情况下位于第一预定区域中，每个结构的阳极（10）位于半导体衬底（4）的与第一表面相对的第二表面上的第二区域中，一个结构的第二区域与所述相应结构的第一区域相对，并且，相同类型的不同结构的、选自包含阳极和阴极的组的电极被相互电连接。
2.根据权利要求1的单元，其特征在于，相邻的两个结构的阳极（10）在每种情况下被相互电连接。
3.根据权利要求2的单元，其特征在于，相邻的两个阳极之间的电连接是通过半导体衬底（4）在其处于两个阳极（10）之间的第二面上的金属化实现的，以及，半导体衬底在所述金属化的附近具有N+区域并在所涉及的两个结构之间具有N-区域。
4.根据权利要求1的单元，其特征在于，相邻的两个结构的阴极（14）在每种情况下被电连接。
5.根据权利要求4的单元，其特征在于，P+型垂直绝缘壁体在两个结构之间实施。
6.根据权利要求1～5中任一项的单元，其特征在于，半导体衬底（4）是由硅（SiO2）制成的。
7.根据权利要求1～6中任一项的单元，其特征在于，每个半导体结构与二极管对应。
8.根据权利要求1～6中任一项的单元，其特征在于，每个半导体结构是关于电压和电流呈现单向的半导体开关结构。
9.根据权利要求8的单元，其特征在于，每个结构被提供有至少一个控制电极。
10.根据权利要求8或9中任一项的单元，其特征在于，每个单元在晶体中与允许其反向导通的二极管相关联。
11.根据权利要求10的单元，其特征在于，被提供有至少一个控制电极并在晶体中与允许其反向导通的二极管相关联的关于电压和电流呈现单向的每个开关结构选自包括反向导通绝缘栅极双极晶体管和VD-MOS型晶体管的一组结构。
12.一种整流器桥，其特征在于包括根据权利要求2的转换单元和根据权利要求4的转换单元。
13.一种逆变器桥，其特征在于，它包括根据权利要求2的转换单元和根据权利要求4的转换单元。
14.一种关于电流和电压呈现双向的功率开关，其特征在于包括根据权利要求10或11中任一项的转换单元。
CN201280049682.4A 2011-10-10 2012-10-09 集成电路的单块单元并且尤其是单块转换单元 Expired - Fee Related CN104011861B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1159137A FR2981200B1 (fr) 2011-10-10 2011-10-10 Cellule monolithique de circuit integre et notamment cellule de commutation monolithique
FR1159137 2011-10-10
PCT/FR2012/052288 WO2013054033A1 (fr) 2011-10-10 2012-10-09 Cellule monolithique de circuit integre et notamment cellule de commutation monolithique

Publications (2)

Publication Number Publication Date
CN104011861A true CN104011861A (zh) 2014-08-27
CN104011861B CN104011861B (zh) 2017-10-10

Family

ID=47143158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280049682.4A Expired - Fee Related CN104011861B (zh) 2011-10-10 2012-10-09 集成电路的单块单元并且尤其是单块转换单元

Country Status (6)

Country Link
US (1) US10199376B2 (zh)
EP (1) EP2766932A1 (zh)
JP (2) JP2014534622A (zh)
CN (1) CN104011861B (zh)
FR (1) FR2981200B1 (zh)
WO (1) WO2013054033A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020057746A (ja) * 2018-10-04 2020-04-09 三菱電機株式会社 半導体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014209690B4 (de) * 2014-05-21 2020-02-20 Robert Bosch Gmbh Kommutierungszelle
WO2016094718A1 (en) 2014-12-10 2016-06-16 Texas Instruments Incorporated Power field-effect transistor (fet), pre-driver, controller, and sense resistor integration
FR3050571A1 (fr) * 2016-04-20 2017-10-27 Centre Nat Rech Scient Convertisseur electronique de puissance utilisant deux puces multi-poles de puissance a substrats complementaires n et p.
US20210013793A1 (en) * 2016-08-26 2021-01-14 Delta Electronics (Shanghai) Co., Ltd Power chip and bridge circuit
FR3060849B1 (fr) * 2016-12-21 2021-04-30 Centre Nat Rech Scient Puce(s) multipole(s) de puissance integrant de maniere monolithique des cellules de decoupage asymetriques et module(s) de puissance multi-phase utilisant la ou plusieurs desdites puces multipole(s)
US10461021B2 (en) * 2017-02-28 2019-10-29 Deere & Company Electronic assembly with enhanced thermal dissipation
CN108074966A (zh) * 2017-12-27 2018-05-25 电子科技大学 恒流器件及其制造方法
US10991680B2 (en) * 2019-09-18 2021-04-27 Alpha And Omega Semiconductor (Cayman), Ltd. Common source land grid array package
CN112713145A (zh) 2019-10-24 2021-04-27 华为技术有限公司 一种开关半导体器件及其制备方法、固态移相器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3795846A (en) * 1971-10-01 1974-03-05 Hitachi Ltd An integrated semi-conductor device having functional regions isolated by p-n junctions therebetween
FR2729008A1 (fr) * 1994-12-30 1996-07-05 Sgs Thomson Microelectronics Circuit integre de puissance
CN1649169A (zh) * 2004-01-29 2005-08-03 三菱电机株式会社 半导体器件
CN101110445A (zh) * 2007-08-28 2008-01-23 电子科技大学 具有“u”字形漂移区的半导体器件
CN101197368A (zh) * 2006-12-06 2008-06-11 株式会社电装 半导体器件及其制造方法
FR2947950A1 (fr) * 2009-07-08 2011-01-14 Centre Nat Rech Scient Module electronique de puissance

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4278985A (en) * 1980-04-14 1981-07-14 Gte Laboratories Incorporated Monolithic integrated circuit structure incorporating Schottky contact diode bridge rectifier
JPH07114279B2 (ja) * 1988-01-06 1995-12-06 株式会社東芝 半導体装置
US5381026A (en) * 1990-09-17 1995-01-10 Kabushiki Kaisha Toshiba Insulated-gate thyristor
JPH04297071A (ja) * 1990-10-05 1992-10-21 Fuji Electric Co Ltd 半導体装置
JPH05343662A (ja) * 1992-06-04 1993-12-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0832060A (ja) * 1994-07-13 1996-02-02 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6180966B1 (en) * 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
GB9722780D0 (en) * 1997-10-28 1997-12-24 Nada Electronics Ltd AC to DC conversion arrangement
JP4156258B2 (ja) * 2002-03-28 2008-09-24 本田技研工業株式会社 共振型インバータ
JP2006173296A (ja) * 2004-12-15 2006-06-29 Yaskawa Electric Corp 半導体装置とその製造方法
US8026572B2 (en) * 2006-12-06 2011-09-27 Denso Corporation Semiconductor device and method for manufacturing same
JP5320679B2 (ja) * 2007-02-28 2013-10-23 富士電機株式会社 半導体装置およびその製造方法
JP2008235788A (ja) * 2007-03-23 2008-10-02 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP2008311300A (ja) * 2007-06-12 2008-12-25 Toyota Motor Corp パワー半導体装置、パワー半導体装置の製造方法、およびモータ駆動装置
US8203181B2 (en) * 2008-09-30 2012-06-19 Infineon Technologies Austria Ag Trench MOSFET semiconductor device and manufacturing method therefor
JP5250895B2 (ja) * 2009-01-22 2013-07-31 三菱電機株式会社 半導体装置
US8058670B2 (en) * 2009-06-04 2011-11-15 Force—MOS Technology Corporation Insulated gate bipolar transistor (IGBT) with monolithic deep body clamp diode to prevent latch-up
DE102011079747A1 (de) * 2010-07-27 2012-02-02 Denso Corporation Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3795846A (en) * 1971-10-01 1974-03-05 Hitachi Ltd An integrated semi-conductor device having functional regions isolated by p-n junctions therebetween
FR2729008A1 (fr) * 1994-12-30 1996-07-05 Sgs Thomson Microelectronics Circuit integre de puissance
CN1649169A (zh) * 2004-01-29 2005-08-03 三菱电机株式会社 半导体器件
CN101197368A (zh) * 2006-12-06 2008-06-11 株式会社电装 半导体器件及其制造方法
CN101110445A (zh) * 2007-08-28 2008-01-23 电子科技大学 具有“u”字形漂移区的半导体器件
FR2947950A1 (fr) * 2009-07-08 2011-01-14 Centre Nat Rech Scient Module electronique de puissance

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020057746A (ja) * 2018-10-04 2020-04-09 三菱電機株式会社 半導体装置
JP7070303B2 (ja) 2018-10-04 2022-05-18 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
WO2013054033A1 (fr) 2013-04-18
FR2981200A1 (fr) 2013-04-12
JP2018032871A (ja) 2018-03-01
JP2014534622A (ja) 2014-12-18
US10199376B2 (en) 2019-02-05
US20140299916A1 (en) 2014-10-09
EP2766932A1 (fr) 2014-08-20
FR2981200B1 (fr) 2017-01-13
CN104011861B (zh) 2017-10-10

Similar Documents

Publication Publication Date Title
CN104011861B (zh) 集成电路的单块单元并且尤其是单块转换单元
US10290732B2 (en) High voltage semiconductor devices and methods of making the devices
US9029909B2 (en) Systems, circuits, devices, and methods with bidirectional bipolar transistors
CN100431153C (zh) 半导体集成电路装置及其制造方法
CN103890955B (zh) 半导体器件
CN104145342B (zh) 半导体装置
CN101233616B (zh) 半导体元件和电气设备
CN101233615B (zh) 半导体元件和电气设备
CN104600046B (zh) 半导体器件
US7808070B2 (en) Power semiconductor component
CN106341051A (zh) 电力变换装置及驱动装置
US20120112366A1 (en) Power Electronic Module
US9349847B2 (en) Semiconductor device and power converter
CN102034817A (zh) 半导体装置以及使用该半导体装置的电力变换装置
CN1953203B (zh) 高耐压半导体开关元件及使用其的开关电源装置
US7939887B2 (en) Active semiconductor component with a reduced surface area
CN100483736C (zh) 半导体二极管、电子元件、电压耦合变换器和控制方法
WO2016101134A1 (zh) 一种双向mos型器件及其制造方法
CN104465646A (zh) 半导体装置
CN106328698A (zh) 半导体装置及其制造方法
CN109904221A (zh) 一种超结双向开关
CN110556373A (zh) 整流器器件
CN108598153A (zh) 软恢复功率半导体二极管及其制备方法
TWI836801B (zh) 半導體裝置、半導體裝置之製造方法及電力變換裝置
Udrea et al. Reverse conducting double gate lateral insulated gate bipolar transistor in SOI based technology

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171010

Termination date: 20191009

CF01 Termination of patent right due to non-payment of annual fee