FR3050571A1 - Convertisseur electronique de puissance utilisant deux puces multi-poles de puissance a substrats complementaires n et p. - Google Patents

Convertisseur electronique de puissance utilisant deux puces multi-poles de puissance a substrats complementaires n et p. Download PDF

Info

Publication number
FR3050571A1
FR3050571A1 FR1653494A FR1653494A FR3050571A1 FR 3050571 A1 FR3050571 A1 FR 3050571A1 FR 1653494 A FR1653494 A FR 1653494A FR 1653494 A FR1653494 A FR 1653494A FR 3050571 A1 FR3050571 A1 FR 3050571A1
Authority
FR
France
Prior art keywords
anode
chip
cathode
separate
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1653494A
Other languages
English (en)
Inventor
Abdelhakim Bourennane
Frederic Richardeau
Adem Lale
Nicolas Videau
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Institut National Polytechnique de Toulouse INPT
Universite Toulouse III Paul Sabatier
Original Assignee
Centre National de la Recherche Scientifique CNRS
Institut National Polytechnique de Toulouse INPT
Universite Toulouse III Paul Sabatier
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS, Institut National Polytechnique de Toulouse INPT, Universite Toulouse III Paul Sabatier filed Critical Centre National de la Recherche Scientifique CNRS
Priority to FR1653494A priority Critical patent/FR3050571A1/fr
Publication of FR3050571A1 publication Critical patent/FR3050571A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)

Abstract

Un convertisseur statique de puissance, connecté entre des première et deuxième bornes (36, 38), respectivement de polarités positive et négative, comporte une première puce électronique monolithique (42) à substrat N et à anode commune (46) sur sa face arrière intégrant une première série de premiers interrupteurs N RC-IGBT (12, 16), une deuxième puce électronique monolithique (44) à substrat P et à cathode commune (52) sur sa face arrière intégrant une deuxième série de deuxième interrupteurs P RC-IGBT (14, 18), et une carte de circuit imprimé PCB configurée pour recevoir les première et deuxième puces électroniques (42, 44) et les connecter à des modules électriques externes. Les première et deuxième puces (42, 44) sont chacune dépourvues de mur(s) verticaux d'isolation latérale et les premiers et deuxièmes interrupteurs sont connectés entre eux paire. Les première et deuxième puces électroniques (42, 44) sont reportées directement en face arrière sur la carte de circuit imprimé, l'anode commune (46) et la cathode commune (52) étant fixées directement et respectivement sur une électrode d'anode et une électrode de cathode, métallisées sur une face avant de la carte de circuit imprimé PCB.

Description

Convertisseur électronique de puissance utilisant deux puces multi-pôles de puissance à substrats complémentaires N et P
La présente invention concerne des convertisseurs électroniques de puissance électrique qui intègrent un ou plusieurs circuits monolithiques ayant un ou plusieurs interrupteurs électroniques de puissance.
Le domaine de la présente invention est l’électronique de puissance qui permet de convertir l’énergie électrique entre un générateur et un récepteur qui sont le plus souvent de natures différentes. Il convient alors d’adapter les caractéristiques et les différentes formes de l’énergie électrique (continue ou alternative). Les convertisseurs électriques utilisés sont le plus souvent réalisés avec des interrupteurs à base de composants à semi-conducteurs et des composants passifs tels des inductances ou des capacités. Les interrupteurs, mais aussi les diodes, permettent de contrôler le transfert de l’énergie électrique tandis que les composants passifs servent à filtrer les formes d’ondes de cette énergie. Un interrupteur se comporte comme une résistance non linéaire qui doit être la plus faible possible à l’état passant et la plus grande possible à l’état bloqué. La durée de transition entre les deux états, appelée commutation, doit être la plus courte possible pour minimiser les pertes thermiques. En raison du fait que les convertisseurs évoqués ici ne mettent pas en oeuvre de pièces tournantes ces convertisseurs sont appelés des « convertisseurs statiques >> ou convertisseurs électroniques de puissance.
Aujourd'hui, la technologie IGBT/MOSFET (en anglais « Insulated Gâte Bipolar Transistor/ Métal Oxide Silicon Field Effect Transistor >>) utilise comme interrupteur électronique dans les montages de l’électronique de puissance un transistor bipolaire à grille isolée IGBT. Ce composant offre une grande simplicité de commande tout en conservant des faibles pertes par conduction et des durées de commutation acceptables par la plupart des applications. L’utilisation de tels composants a permis de nombreux progrès dans les applications de l’électronique de puissance aussi bien en ce qui concerne la fiabilité que la réduction des coûts.
Cette technologie permet de réaliser une intégration « hybride >> en réalisant un assemblage hétérogène de puces discrètes en grand nombre et interconnectées sur un substrat commun, un isolant métallisé sur une semelle froide. Cet ensemble est encapsulé ou placé dans un boîtier unique appelé module. On réalise ainsi des modules de puissance standard et à faible coût. Cette technique est couramment utilisée dans l’industrie, le domaine des transports ou de l’énergie. Les structures sont réalisées en associant, par câblage filaire, plusieurs composants à semi-conducteurs.
Ce câblage constitue une limitation électrique forte et il est à l'origine de fortes interactions électriques parasites entre les inductances de connexion, les capacités parasites par rapport au plan de masse, les semi-conducteurs eux-mêmes, leur électronique de commande rapprochée, ces interactions étant non souhaitées du point de vue des exigences de compatibilité électromagnétique EMC (en anglais « Electro-Magnetic Compatibility »).
Du fait de ces interactions et de la mise en parallèle de puces câblées, les composants ne sont pas utilisés aujourd'hui au maximum de leurs capacités électriques intrinsèques et la problématique s'intensifie chaque jour avec des temps de commutation toujours plus courts, sources d'interactions plus sévères.
Ce câblage limite aussi la fiabilité de l’ensemble et conduit à une réduction de la durée de vie lorsque des fortes densités de courant sont utilisées de manière cyclique avec des échauffements cycliques. Enfin, cette opération de câblage est connue pour être peu compatible en termes de productivité de fabrication car elle nécessite beaucoup de temps pour sa mise en oeuvre.
Ce câblage filaire est réalisé sur le dessus des puces ou « face avant ». Il ne permet donc pas un refroidissement direct par cette face. Avec cette technique de câblage, la puce ne peut être refroidie que par sa face arrière, ce qui en limite la capacité d’extraction de la chaleur, ses performances thermiques et la marge de fiabilité.
Afin de produire un convertisseur électronique de puissance utilisant des composants de puissance à structure verticale, ayant une compacité et/ou une fiabilité et/ou un rendement de production plus grands, une simplification de la connectique et une miniaturisation plus grande du convertisseur est proposée dans la demande de brevet publiée sous la référence WO 2013/054033 A1.
Le document WO 2013/054033 A1 décrit des puces monolithiques intégrant des structures verticales qui comportent au moins deux structures de même nature à semi-conducteur unidirectionnelles en tension et en courant. Chaque structure présente une anode, une cathode et éventuellement une grille. Les structures sont intégrées dans le volume d’un même substrat semi-conducteur. Sur une première face du substrat semi-conducteur sont localisées à chaque fois dans une première zone prédéterminée la cathode et éventuellement la grille d’une structure correspondante. L’anode de chaque structure est localisée dans une seconde zone, sur une seconde face du substrat semi-conducteur opposée à la première face, la seconde zone d’une structure étant en vis-à-vis de la première de la structure correspondante. Les électrodes, choisies dans l’ensemble comportant les anodes et les cathodes, de même nature de structures distinctes sont reliées électriquement l’une à l’autre.
Le document WO 2013/054033 A1 décrit une première forme de réalisation d’une cellule monolithique de circuit intégré, dite à anode commune, dans la laquelle les anodes de deux structures voisines sont à chaque fois reliées électriquement. Dans cette forme de réalisation, la liaison électrique entre deux anodes (P+) voisines est réalisée par métallisation du substrat semi-conducteur sur sa seconde face entre les deux anodes, et le substrat semi-conducteur présente une région N+ à proximité de la métallisation, permettant la conduction bidirectionnelle du courant par I la cellule, et une région N- entre les deux structures.
Le document WO 2013/054033 A1 décrit une seconde forme de réalisation d’une cellule monolithique, dite à cathode commune, dans laquelle les cathodes de deux structures voisines sont à chaque fois reliées électriquement, et dans laquelle un mur d’isolement de type P+ vertical est réalisé entre les deux structures concernées permettant une tenue en tension latéralement au sein de la cellule.
Le document WO 2013/054033 A1 décrit un pont redresseur et un pont onduleur ayant chacun quatre interrupteurs et formé chacun par l’assemblage d’un premier circuit intégré de puissance selon la première forme de réalisation, à substrat de type N et à anode commune et dépourvu de mur d’isolement vertical, et d’un deuxième circuit intégré de puissance selon la deuxième forme de réalisation, à substrat de type N et à cathode commune et pourvu de mur d’isolement vertical.
Le problème technique est d’améliorer l’intégration et l’assemblage des composants des convertisseurs électroniques de puissance tels que décrits dans le document WO 2013/054033 A1 en termes de fiabilité, de compacité, de performances intrinsèques du convertisseur, notamment de performances électriques, de rendement et de simplicité de fabrication. Il s’agit également de lever le verrou, à court terme de la difficulté de fabrication du mur d’isolement vertical traversant le substrat silicium. A cet effet, l’invention a pour objet un convertisseur électronique de puissance ayant un ensemble d’un nombre entier p, supérieur ou égal à deux, de bornes d’entrée ou de sortie à au moins une charge alternative ou un générateur de tension alternatif, et de paires d’interrupteurs électroniques commandés associés et reliés entre eux, les paires étant connectées en parallèle entre une première borne commune d’alimentation ou de charge continue à polarité positive et une deuxième borne commune d’alimentation ou de charge continue à polarité négative. Le convertisseur électronique comprend : .- une première puce électronique d’intégration monolithique verticale d’un premier aiguilleur de courant à anode commune de p premiers interrupteurs de puissance, chaque premier interrupteur étant un premier interrupteur d’une paire différente, ayant chacun une première cathode distincte et séparée, située verticalement et à l’opposé de l’anode commune; .- une deuxième puce électronique d”intégration monolithique verticale d’un deuxième aiguilleur de courant à cathode commune de p deuxièmes interrupteurs de puissance, chaque deuxième interrupteur étant un interrupteur complémentaire et homologue d’un premier interrupteur, ayant chacun une anode distincte et séparée, située verticalement à l’opposé de la cathode commune; et .- une carte de circuit imprimé configurée pour recevoir les première et deuxième puces électroniques et les connecter à des modules électriques externes.
Le convertisseur électronique est caractérisé en ce que la première puce utilise un substrat volumique de type N dépourvu de mur(s) verticaux traversant d’isolation latérale, comporte p+1 pôles électriques formés par l’anode commune et les p premières électrodes cathodes séparées, l’anode commune étant située sur une première face arrière et les premières électrodes cathodes séparées étant situées sur une première face avant de la première puce ; et la deuxième puce utilise un substrat volumique de type P dépourvu de mur(s) verticaux traversant d’isolation latérale, comporte p+1 pôles électriques formés par la cathode commune et les p deuxièmes électrodes anodes séparées, la cathode commune étant située sur une deuxième face arrière et les deuxièmes électrodes anodes séparées étant situées sur une deuxième face avant de la deuxième puce; et les première et deuxième puces électroniques sont reportées directement en face arrière sur la carte de circuit imprimé, l’anode commune et la cathode commune étant fixées directement et respectivement sur une électrode d’anode et une électrode de cathode métallisées sur une face avant de la carte de circuit imprimé.
Suivant des modes particuliers de réalisation, le convertisseur statique d’énergie électrique comprend l’une ou plusieurs des caractéristiques suivantes : chaque premier interrupteur est un transistor bipolaire à grille isolée (IGBT) à conduction inverse réalisé dans le même substrat de type N de la première puce, et comporte une première électrode cathode séparée, formant borne de la première cathode séparée associée, et exposée face avant de la première puce ; et chaque deuxième interrupteur est un transistor bipolaire à grille isolée (IGBT) à conduction inverse réalisé dans le même substrat de type P de la deuxième puce, et comporte une deuxième électrode anode séparée formant borne de la deuxième anode séparée associée, et exposée face avant de la première puce; et pour chaque paire de premier et deuxième interrupteurs, la première électrode cathode séparée est reliée à la deuxième électrode anode séparée correspondante par une liaison métallique ; les première et deuxième puces, la carte de circuit imprimée et les liaisons métalliques entre les premières électrodes cathodes séparées et les deuxièmes électrodes anodes séparées, sont configurées de sorte à minimiser les inductances de mailles de commutation, formées par des boucles de courant orthogonales au plan du PCB et définies par les trajets des courants circulant le long des liaisons métalliques aériennes de puissance face avant et le long de zones de surface retour de la carte de circuit imprimée situées en dessous des liaisons métalliques ; les premières électrodes cathodes séparées sont alignées côte à côte sur la face avant de la première puce; et les deuxièmes électrodes anodes séparées sont alignées côte à côte sur la face avant de la deuxième puce; et les épaisseurs des électrodes d’anode et de cathode, métallisées sur la plaque de circuit imprimé, et les épaisseurs des première et deuxième puces sont ajustées de sorte à rendre égale la hauteur des électrodes cathodes séparées par rapport au plan de substrat PCB à la hauteur des électrodes anodes séparées par rapport au même plan PCB, et permettre des contacts planaires entre les liaisons métalliques et les premières et deuxièmes électrodes ; les premières électrodes cathodes séparées sont alignées côte à côte sur la face avant de la première puce suivant une première direction d’alignement ; et les deuxièmes électrodes anodes séparées sont alignées côte à côte sur la face avant de la deuxième puce suivant une deuxième direction d’alignement ; et les première et deuxième directions d’alignement sont mises parallèles sur la carte PCB et la longueur de chaque liaison métallique reliant une électrode cathode séparée à une électrode anode séparée est raccourcie le plus possible de sorte à minimiser l’aire de la boucle de commutation correspondante sans générer de rayonnement radiofréquence dans la bande des fréquences comprises entre 10 et 100 MHz de niveau incompatible avec les normes EMC actuellement en vigueur ; les premières électrodes cathodes séparées sont alignées côte à côte sur la face avant de la première puce suivant une première direction d’alignement ; et les deuxièmes électrodes anodes séparées sont alignées côte à côte sur la face avant de la deuxième puce suivant une deuxième direction d’alignement ; et les épaisseurs des électrodes d’anode et de cathode, métallisées sur la plaque de circuit imprimé PCB, sont ajustées de sorte à être à un même niveau ; et les bordures en vis-à-vis des électrodes d’anode et de cathode, métallisées sur la plaque de circuit imprimé PCB sont rapprochés de sorte à fixer et connecter des condensateurs céramiques sous forme de composants montés en surface (CMS) sur lesdites électrodes d’anode et de cathode du PCB en dessous et entre deux liaisons métalliques voisines ; et des condensateurs céramiques CMS sont fixés sur et connectés sur lesdites électrodes d’anode et de cathode du PCB en dessous et entre deux liaisons métalliques voisines ; les premières électrodes cathodes séparées sont alignées côte à côte sur la face avant de la première puce suivant une première direction d’alignement ; et les deuxièmes électrodes anodes séparées sont alignées côte à côte sur la face avant de la deuxième puce suivant une deuxième direction d’alignement ; et les bordures en vis-à-vis des électrodes d’anode et de cathode, métallisées sur la plaque de circuit imprimé PCB sont rapprochés suffisamment de sorte à connecter des condensateurs céramiques enterrés dans le substrat du PCB auxdites électrodes d’anode et de cathode, les condensateurs étant situés en dessous et entre deux liaisons métalliques voisines inter cathodes-anodes séparées ; et des condensateurs céramiques enterrés dans le substrat du PCB sont connectés aux électrodes d’anode et de cathode du PCB ; .- les liaisons métalliques de puissance sont comprises dans l’ensemble formé par les fils métalliques soudés, les rubans ou clips métalliques brasés ou frittés ; .- chaque premier interrupteur N RC-IGBT de la première puce comporte un premier nombre entier c1, supérieur ou égal à un, de premières cellules MOS, et chaque première cellule MOS comporte une unique électrode élémentaire de première grille séparée et deux électrodes élémentaires de première cathode séparée entourant de part et d’autre l’électrode élémentaire de première grille séparée, et pour chaque premier interrupteur N RC-IGBT pris isolément, les électrodes élémentaires de la première cathode séparée et les électrodes élémentaires de la première grille séparée sont respectivement intégrées dans l’électrode unique de première cathode séparée et ramenés à l’électrode unique de la première grille dudit premier interrupteur N RC-IGBT, l’électrode unique de la première grille étant déportée et isolée de l’électrode unique de première cathode séparée; et chaque deuxième interrupteur P RC-IGBT de la deuxième puce comporte un deuxième nombre entier c2, supérieur ou égal à un, de deuxièmes cellules MOS, et chaque deuxième cellule MOS comporte une unique électrode élémentaire de deuxième grille séparée et deux électrodes élémentaires de deuxième anode séparée entourant de part et d’autre l’électrode élémentaire de première grille séparée, et pour chaque deuxième interrupteur PN RC-IGBT pris isolément, les électrodes élémentaires de la deuxième anode séparée et les électrodes élémentaires de la deuxième grille séparée sont respectivement dans l’électrode unique de deuxième anode séparée et ramenés à l’électrode unique de la deuxième grille dudit deuxième interrupteur P RC-IGBT, l’électrode unique de la deuxième grille étant déportée et isolée de l’électrode unique de deuxième anode séparée ; le convertisseur électronique de puissance défini ci-dessus est compris dans l’ensemble formés par les ponts en H à quatre interrupteurs, les ponts onduleurs et redresseurs polyphasés ayant au moins deux phases ; le convertisseur électronique de puissance défini ci-dessus comprend deux paires d’interrupteurs agencés selon une topologie de pont en H, et les premiers interrupteurs des deux paires, intégrés dans la première puce, forment une première cellule de commutation ; et les deuxièmes interrupteurs des deux paires, intégrés dans la deuxième puce, forme une deuxième cellule de commutation ; .- le convertisseur électronique de puissance défini ci-dessus comprend en outre un premier circuit de commande de la première cellule de commutation et un deuxième circuit de commande de la cellule de commutation, les premier et deuxième circuits de commande étant configurés de sorte que le convertisseur fonctionne comme un pont onduleur ou fonctionne comme un pont redresseur ; .- le convertisseur électronique de puissance défini ci-dessus comprend p paires d’interrupteurs électroniques IGBT à conduction inverse, agencés selon une topologie de pont redresseur ou onduleur polyphasé ; et chaque paire constituée d’un premier interrupteur N RC-IGBT et d’un deuxième interrupteur P RC-IGBT forme une cellule de commutation ; et les premiers interrupteurs N RC-IGBT, intégrés dans la première puce, forment un premier ensemble de demi-cellules de commutation ; et les deuxièmes interrupteurs P RC-IGBT, intégrés dans la deuxième puce, forment un deuxième ensemble de demi-cellules de commutation ; .- le convertisseur électronique de puissance défini ci-dessus comprend p circuits de commande des p cellules de commutation ; et un seul circuit de commande différent est utilisé par cellule de commutation ; et pour chaque cellule de commutation, le circuit de commande associé est connectée entre une électrode de grille, commune au premier interrupteur N RC-IGBT et au deuxième interrupteur P RC-IGBT de la paire formant la cellule de commutation, et un point milieu de la même paire formant la cellule de commutation. L’invention sera mieux comprise à la lecture de la description de plusieurs formes de réalisation qui va suivre, donnée uniquement à titre d’exemple et faite en se référant aux dessins sur lesquels : la Figure 1A est un schéma électrique d’un premier mode de réalisation d’un convertisseur électronique de puissance selon l’invention à deux paires d’interrupteurs RC-IGBT, configuré pour fonctionner en hacheur biphasé réversible en courant et dans lequel chaque paire, formée d’un premier interrupteur N RC-IGBT et d’un deuxième interrupteur P RC-IGBT, est une cellule de découpage ou de « bras de pont »; .- la Figure 1B est un schéma électrique d’un deuxième mode de réalisation d’un convertisseur statique selon l’invention à deux paires d’interrupteurs RC-IGBT, configuré pour fonctionner en un pont onduleur monophasé de topologie en Fl et dans lesquels les premiers interrupteurs N RC-IGBT des deux paires forment une première cellule de découpage et les deuxièmes interrupteurs P RC-IGBT des deux paires forment une deuxième cellule de commutation ; .- la Figure 2 est un schéma électrique d’un premier aiguilleur de courant, également appelé cellule à découpage de redressement réversible, à anode commune et à deux interrupteurs N RC-IGBT des premier et deuxième modes de réalisation des Figures 1A et 1B ; .- la Figure 3 est un schéma électrique d’un deuxième aiguilleur de courant, également appelé cellule à découpage de redressement réversible à cathode commune et à deux interrupteurs P RC-IGBT des premier et deuxième modes de réalisation des Figures 1A et 1B, complémentaire du premier aiguilleur de courant de la Figure 2 ; la Figure 4 est une vue en coupe structurelle simplifiée d’un premier exemple d’une première puce monolithique à substrat de type N et à anode commune, réalisant le premier aiguilleur de courant à anode commune de la Figure 2, et réalisant également les deux demi-cellules de découpage à anode commune du hacheur de la Figure 1A et les deux demi-cellules à anode commune de l’onduleur pont en Fl de la Figure 1B ; la Figure 5 est une vue en coupe structurelle simplifiée d’un premier exemple d’une deuxième puce monolithique à substrat de type P et à cathode commune, réalisant le deuxième aiguilleur de courant à cathode commune de la Figure 3, et réalisant également les deux demi-cellules de découpage à cathode commune du hacheur de la Figure 1A et les deux demi-cellules à cathode commune de l’onduleur pont en Fl de la Figure 1B ; .- la Figure 6 est une vue en coupe d’une cellule élémentaire IGBT permettant de décrire la section MOS élémentaire située en face avant d’une structure N RC -IGBT de la première puce ; .- la Figure 7 est une vue structurelle d’un deuxième exemple d’une première puce monolithique multicellulaire à substrat de type N et à anode commune, réalisant le premier aiguilleur de courant à anode commune de la Figure 2, et réalisant également les deux demi-cellules de découpage à anode commune du hacheur de la Figure 1A et les deux demi-cellules à anode commune de l’onduleur pont en Fl de la Figure 1B ; .- la Figure 8 est une vue structurelle d’un deuxième exemple d’une deuxième puce monolithique multicellulaire à substrat de type P et à cathode commune réalisant le deuxième aiguilleur de courant à cathode commune de la Figure 3, et réalisant également les deux demi-cellules de découpage à cathode commune du hacheur de la Figure 1A et les deux demi-cellules à cathode commune de l’onduleur pont en Fl de la Figure 1B ; .- la Figure 9 est une vue de l’assemblage du convertisseur électronique de puissance selon l’invention des Figures 1A et 1B, cet assemblage étant indépendant des exemples de réalisation des première et deuxième puces utilisées ; cet assemblage met en oeuvre une puce de type anode commune à substrat N en report par sa face arrière et une puce de type cathode commune à substrat P en report par sa face arrière également. Une seule liaison filaire par le dessus des puces et par groupe de découpage est nécessaire. Les électrodes de grille sont toutes localisées sur les faces supérieures des puces et peuvent être réunies par groupe de cellule de découpage sans que cela soit une obligation (G1, G3). Il en est de même pour les électrodes de référence de polarisation de ces grilles. Dans ce cas un seul driver de pilotage rapproché est nécessaire par groupe de découpage ; .- la Figure 10 est une vue d’une première solution d’assemblage d’un convertisseur de l’art antérieur, ayant la même topologie de puissance que les convertisseurs statiques selon l’invention des Figures 1A et 1B et servant de première référence pour évaluer l’amélioration de performances apportée par l’assemblage selon la Figure 9 des convertisseurs selon l’invention des Figures 1A et 1B ; cet assemblage met en oeuvre une puce de type anode commune à substrat N en report par sa face arrière et une puce de type cathode commune à substrat N en report par sa face arrière également. Deux liaisons filaires par le dessus des puces et par groupe de découpage sont nécessaires dans ce cas. Les électrodes de grille sont toutes localisées sur les faces supérieures des puces. A l’inverse de la Figure 9, elles ne peuvent pas être réunies car leur référence de potentiel est distincte. Deux circuits driver de pilotage rapprochés sont ici nécessaire contre un seul pour l’assemblage de la Figure 9 selon l’invention ; .- la Figure 11 est une vue d’une deuxième solution d’assemblage d’un convertisseur de l’art antérieur, ayant la même topologie de puissance que les convertisseurs statiques selon l’invention des Figures 1A et 1Bet servant de deuxième référence pour évaluer l’amélioration de performance apportée par l’assemblage selon la Figure 9 des convertisseurs selon l’invention des Figures 1A et 1B ; cet assemblage met en oeuvre une puce de type anode commune à substrat N en report par sa face arrière et une puce de type cathode commune à substrat N en report par sa face avant, dit « flip-chip >>. Une seule liaison filaire par le dessus des puces et par groupe de découpage est nécessaire. Les électrodes de grille sont localisées sur des faces opposées des puces. A l’inverse de la Figure 9, elles ne peuvent pas être réunies car leur référence de potentielles est distincte. Deux circuits drivers de pilotage rapprochés sont nécessaires par groupe de découpage contre un seul pour l’assemblage de la Figure 9 selon l’invention ; .- la Figure 12 est un schéma électrique d’un troisième mode de réalisation d’un convertisseur statique selon l’invention, d’un convertisseur électronique de puissance selon l’invention à trois paires d’interrupteurs RC-IGBT, configurés pour fonctionner en pont onduleur triphasé et dans lequel chaque paire, formée d’un premier interrupteur N RC-IGBT et d’un deuxième interrupteur P RC-IGBT, forme une cellule de découpage ou bras de pont ; la Figure 12 illustre toutes les propriétés avantageuses découlant de l’association de puces multi-pôles à substrats complémentaires dont l’assemblage est donné sur le principe de la Figure 9 ; la Figure 13 est une vue en coupe structurelle d’un exemple d’une première puce monolithique à substrat de type N et à anode commune réalisant le premier aiguilleur de courant à anode commune de la Figure 12 dans le cas d’un mode de fonctionnement redresseur réversible ou bien de trois demi-cellules de découpage à anode commune dans le cas d’un mode de fonctionnement de type onduleur de tension ; .- la Figure 14 une vue en coupe structurelle d’un exemple d’une deuxième puce monolithique à substrat de type P et à cathode commune réalisant le deuxième aiguilleur de courant à cathode commune de la Figure 12 dans le cas d’un mode de fonctionnement redresseur réversible ou bien de trois demi-cellules de découpage à cathode commune dans le cas d’un mode de fonctionnement de type onduleur de tension ; .- la Figure 15 est une vue de l’assemblage du convertisseur électronique de puissance selon l’invention de la Figure 12, en particulier l’assemblage de la première puce à substrat N et à anode commune en report par sa face arrière, et de la deuxième puce à cathode commune et à substrat P en report par sa face arrière également, et de la plaque de circuit imprimé PCB.
Le principal concept sous-jacent à l’invention est de réaliser un assemblage, compact et simple, de deux puces électroniques de puissance à intégration verticale d’interrupteurs commandés, en fusionnant les interrupteurs (transistors et diodes) d'un même aiguilleur de courant (ou ensemble de demi-cellules) bidirectionnel ayant une même électrode d’anode ou de cathode commune dans une seule puce de puissance multipolaire, en réalisant deux puces à substrats dits "complémentaires", une première puce en substrat N et de manière complémentaire une deuxième puce en substrat P, et en réalisant un câblage direct à une seule liaison ou un seul faisceau, simplifié et court "puce à puce".
Suivant les Figures 1A et 1B, une première forme de réalisation 2 et une deuxième forme de réalisation 4 de convertisseur électronique selon l’invention comprennent et utilisent chacun deux paires 6, 8 d’interrupteurs RC-IGBT, désignés par les références numériques 12, 14 ou RC-IGBT T1, T3 pour la première paire 6, et par les références numériques 16, 18 ou RC-IGBT T2, T4 pour la deuxième paire 8.
Suivant la Figure 1A, le convertisseur électronique de puissance 2 est configuré pour fonctionner en un hacheur biphasé réversible en courant. Dans cette configuration, chaque paire 6, 8, comportant un premier interrupteur N RC-IGBT 12, 16 et un deuxième interrupteur P RC-IGBT 14, 18, connectés entre eux en un point milieu respectif 22, 24, forme une cellule de découpage 26, 28. Le convertisseur électronique 2, configuré pour fonctionner en un hacheur biphasé réversible en courant, est connecté à deux charges 30, 31 au travers des points milieu respectifs 22, 24.
Suivant la Figure 1B, le convertisseur statique 4 est configuré pour fonctionner suivant un pont en H en onduleur monophasé. Dans cette configuration, les premiers interrupteurs N RC-IGBT 12, 16 des deux paires forment une première cellule de découpage 32 et les deuxièmes interrupteurs P RC-IGBT 14, 18 des deux paires 6, 8 forment une deuxième cellule de découpage 34.
Suivant les Figures 1A et 1B, les convertisseurs statiques de puissance électrique 2, 4 comportent chacun un ensemble de deux bornes de sortie que sont les deux points milieux 22, 24 pour alimenter les deux charges 30, 31 dans le cas de la première forme de réalisation de la Figure 1A, et une seule charge monophasée 35 dans le cas de la deuxième forme de réalisation.
Les convertisseurs statiques 2, 4 comportent chacun deux paires 6, 8 d’interrupteurs électroniques commandés associés, la paire 6 constituée des interrupteurs 12, 14 reliés en série, et la paire 8 constituée des interrupteurs 16, 18 reliés en série.
Les deux paires 6, 8 d’interrupteurs sont connectées en parallèle entre une première borne commune 36 de première polarité, ici d’alimentation en courant continu, et une deuxième borne commune 38 de deuxième polarité, d’une alimentation en courant continu.
Les convertisseurs statiques 2, 4 sont chacun réalisés par et comprennent une première puce électronique monolithique 42, une deuxième puce électronique monolithique 44, représentées par deux encadrements en traits pointillés, et une carte de circuit imprimé PCB, non représentée sur les Figures 1A et 1 B.
La première puce électronique monolithique 42 intègre verticalement un premier aiguilleur de courant à anode commune 46 des deux premiers interrupteurs 12, 16 de puissance N RC-IGBT. Les deux premiers interrupteurs 12, 16 appartiennent chacun à une paire 6, 8 différente, ont chacun une première cathode distincte et séparée 48, 50, située verticalement et à l’opposé de l’anode commune 46.
Ici et par la suite, l’abréviation « N RC-IGBT » désigne un transistor bipolaire à grille isolée et conduction inverse (en anglais « Reverse
Conducting Insulated Gâte Bipolar Transistor >>) sur substrat de type N.
La deuxième puce électronique monolithique 44 intègre verticalement un deuxième aiguilleur de courant à cathode commune 52 des deux deuxièmes interrupteurs 14, 18 de puissance P RC-IGBT. Les deuxièmes interrupteurs 14, 18 sont respectivement les interrupteurs complémentaires et homologues des premiers interrupteurs 12, 16, et ont chacun une anode distincte et séparée 54, 56, située verticalement à l’opposé de la cathode commune 52.
Ici et par la suite, l’abréviation « P RC-IGBT >> désigne un transistor bipolaire à grille isolée et conduction inverse (en anglais « Reverse
Conducting Insulated Gâte Bipolar Transistor ») sur substrat de type P.
La carte de circuit imprimé PCB est configurée pour recevoir les première et deuxième puces électroniques, par leur face arrière, et les connecter à des modules électriques externes.
La première puce 42 utilise un substrat volumique de type N dépourvu de mur(s) verticaux traversant d’isolation latérale, et elle comporte trois pôles électriques, formés par l’anode commune 46 et les deux premières électrodes cathodes séparées 48, 50, l’anode commune 46 étant située sur une première face arrière et les premières électrodes étant située sur une première face avant de la première puce 42. La structure de la première puce est décrite de manière détaillée dans la demande de brevet WO 2013/054033 A1.
La deuxième puce 44 utilise un substrat volumique de type P dépourvu de mur(s) verticaux traversant d’isolation latérale, et elle comporte trois pôles électriques, formés par la cathode commune 52 et les deux deuxièmes électrodes anodes séparées 54, 56, la cathode commune 52 étant située sur une deuxième face arrière et les deuxièmes électrodes anodes étant situées sur une deuxième face avant de la deuxième puce 44.
Les première et deuxième puces électroniques 42, 44 sont reportées directement en face arrière sur la carte de circuit imprimé PCB, l’anode commune et la cathode commune étant fixées directement et respectivement sur une électrode d’anode et une électrode de cathode, métallisées sur une face avant de la carte de circuit imprimé PCB.
Dans le cas de la première puce 42 à anode commune 46, le potentiel de l’anode commune 46 est toujours supérieur à celui des électrodes cathodes séparées 48, 50. Ce potentiel est imposé par l’alimentation externe et ne subit aucun dv/dt de découpage. La mise en conduction des sections MOS des premiers interrupteurs 12, 16 se fait par application d’une tension positive et supérieure à la tension de seuil. Dans le cas de la deuxième puce 44 à cathode commune 52, le potentiel de la cathode commune 52 est toujours inférieur à celui des électrodes anodes séparées 54, 56. Ce potentiel est imposé par l’alimentation externe et ne subit aucun dv/dt de découpage. La mise en conduction des sections MOS des deuxièmes interrupteurs se fait par application d’une tension négative et inférieure à la tension de seuil. L’absence de dv/dt sur le PCB permet une réduction importante des perturbations EMI (en anglais Electro Magnetic Immunity) de mode commun et autorise un filtrage de mode commun réduit.
Suivant la Figure 2 et un schéma électrique du premier aiguilleur de courant de la première puce 42 des Figures 1A et 1B, la structure tripolaire du premier aiguilleur de courant est mise en évidence. Le premier aiguilleur se présente sous la forme d’éléments de commutation, dans le cas de la deuxième forme de réalisation de la Figure 1B d’une cellule de commutation, qui possède ici une topologie symétrique et réunit deux transistors T1 et T2. Chacun de ces transistors est ici dans sa forme de réalisation représentée, un transistor bipolaire à grille isolée à conduction inverse, aussi appelé RC-IGBT (de l’anglais Reverse Conducting Insulated Gâte Bipolar Transistor). Dans le tri-pôle illustré sur la Figure 2 et tel que décrit également dans les Figures 1A et 1B, les deux transistors T1 et T2 sont à anode commune 46 sur la même face arrière de la première puce 42.
En variante, le transistor peut être un transistor d’un type différent comme par exemple un transistor de type VDMOS ou VDMOSFET. VDMOS est un acronyme anglais de Vertically Métal Oxyde Semiconductor - ou en français (transistor) à structure métal oxyde semiconducteur verticale. VDMOSFET est un acronyme anglais de Vertically Métal Oxyde Semiconductor Field Effect Transistor -ou en en français transistor à effet de champ à structure métal oxyde semi-conducteur verticale.
Suivant la Figure 3 et un schéma électrique du deuxième aiguilleur de courant de la deuxième puce 44 des Figures 1A et 1 B, la structure tripolaire du deuxième aiguilleur de courant est mise en évidence. Le deuxième aiguilleur se présente sous la forme d’éléments de commutation, dans le cas de la deuxième forme de réalisation de la Figure 1B d’une cellule de commutation, qui possède ici une topologie symétrique et réunit deux transistors T3 et T4. Chacun de ces transistors est ici dans sa forme de réalisation représentée, un transistor bipolaire à grille isolée à conduction inverse RC-IGBT. Dans le tri-pôle illustré sur la Figure 3 et tel que décrit également dans les Figures 1A et 1B, les deux transistors T3 et T4 sont à cathode commune 52 sur la même face arrière de la deuxième puce 44.
En variante, le transistor peut être un transistor d’un type différent comme par exemple un transistor de type VDMOS ou VDMOSFET.
Les deux tri-pôles des Figures 2 et 3 étant symétriques et mettant en commun des électrodes de même nature, les anodes pour le premier aiguilleur et les cathodes pour le deuxième aiguilleur, ces caractéristiques sont utilisées pour mutualiser relativement aisément et avantageusement des régions complètes des deux transistors bipolaires à grille isolée ou des plans de métallisation pour en faciliter l’intégration et faire apparaître des propriétés nouvelles.
Suivant la Figure 4 et un premier exemple de réalisation 102 de la première puce 42, la première puce 102 utilise pour intégrer le circuit tripolaire du premier aiguilleur de courant un même substrat 104 de type N. La première puce est composée ici de deux structures 106, 108 de transistor bipolaire à grille isolée, appelées par la suite « structures IGBT >> à conduction inverse. En effet, on remarque que chaque structure IGBT 106, 108, de la structure de la première puce intègre en son sein une diode PIN, entre la zone P en N+ qui assure la conduction inverse. Chacune de ces structures IGBT 106, 108 correspond respectivement à une section 116, 118 illustrée en pointillés.
Il est à remarquer que la vue illustrée sur la Figure 4 est une vue en coupe 2D simplifiée destinée à mettre en évidence, d’une part les principaux éléments au niveau d’une structure N RC- IGBT, notamment les zones de diffusions et les électrodes correspondantes à ce premier niveau de structure, et d’autre part les principaux éléments au niveau d’une structure tri-pôles à N RC-IGBT, notamment les zones de diffusions et les électrodes correspondantes à ce deuxième niveau de structure.
Il est à remarquer également que sur la vue 2D de la Figure 4, les connexions entre les différentes électrodes, c'est-à-dire entre les électrodes de la cathode 1, entre les électrodes de la grille 1, entre les électrodes de la cathode 2, entre les électrodes de la grille 2 ne sont pas des fils de liaisons mais sont réalisées par une couche de métal, par exemple d’aluminium, déposée sur toute la plaquette.
Il a été démontré par les inventeurs la possibilité de faire cohabiter dans une même puce de silicium les deux structures IGBT à conduction inverse. En effet, du fait des différentes interactions possibles entre les deux sections 116, 118 de la structure 102 illustrée sur la Figure 4, interactions qui peuvent être source de dysfonctionnement de la structure globale intégrée, l’intégration monolithique de deux structures IGBT à conduction inverse n’est pas évidente pour l’homme du métier. En effet, dans cette structure, lors de son fonctionnement, les deux sections 116, 118, présentant chacune une structure IGBT à conduction inverse, peuvent se trouver dans deux états différents : par exemple dans la configuration d’un pont en Fl suivant la Figure 1 B, une section est à l’état passant tandis que l’autre est à l’état bloqué.
Sur la Figure 4, on considérera par la suite que la structure 102 représentée comporte une face arrière 120 qui est disposée en bas des Figures 4 et 5, et une face avant 122 disposée en haut. Sur la Figure 4, une anode 126, 128 se trouve sur la face arrière 120 pour chacune des sections 116, 118 correspondant à une structure IGBT à conduction inverse.
Sur la Figure 4, on remarque la présence de diffusions P+ et N+ au niveau de chaque anode 126, 128, la diffusion N+ se trouvant du côté de l’autre anode. Ces deux diffusions N+ et P+ sont à chaque fois court-circuitées par une électrode d’anode 130 qui est commune pour les deux sections 116, 118. Une couche d’isolant 132, disposée entre les deux diffusions N+ et dont la réalisation est compatible avec la technologie de réalisation du RC-IGBT sur silicium, permet d’isoler l’électrode d’anode 130 d’une zone N- du substrat 104. Cette couche d’isolant 132 peut être par exemple de l’oxyde ou du nitrure de silicium. L’augmentation de la distance qui sépare les deux sections RC-IGBT 116, 118 permet de réduire les interactions électriques tandis que la présence d’une couche d’isolant contribue à la réduction du niveau de courant d’anode nécessaire à la mise en conduction de la jonction P+/N- face arrière.
Sur la face avant 122, des régions P- sont réalisées au niveau de chaque section 116, 118 et servent à protéger les courbures de jonction, à l’état bloqué, d’un risque de claquage prématuré.
Il est à remarquer que les répartitions des zones de diffusion N+ et P+ sur la face arrière du substrat ne sont pas limitées à l’exemple simple décrit dans la Figure 4 et peuvent être réalisées de plusieurs manières. De même, d’autres techniques de terminaison de jonction autre que celle décrite dans la Figure 4 peuvent être utilisées. On peut citer notamment la technique basée sur les anneaux de garde de jonction.
La face avant 122 correspond à la face des cathodes séparées 136, 138 pour les sections 116, 118. Pour les deux cathodes séparées 136, 138, les deux triplets d’électrodes élémentaires de cathode séparée les constituant sont respectivement numérotés (141, 142, 143) et (151, 152, 153). Les électrodes 141, 151 sont utilisées pour fixer le potentiel des régions P- qui se trouvent polarisées en inverse à l’état bloqué.
Un exemple de fonctionnement de la structure intégrée 102, représentée sur la Figure 4, correspond par exemple aux deux cas suivants : .- la section 116 de gauche est passante alors que la section 118 de droite reste bloquée et supporte une tension appliquée ; la section 118 de droite est passante alors que la section 116 de gauche reste bloquée et supporte une tension appliquée.
On pourrait également rajouter deux modes correspondant à la conduction inverse. En effet, lorsqu’une diode conduit, l’autre reste bloquée et supporte une tension, de par exemple 600V, appliquée entre les deux cathodes séparées 136, 138 (cathode 1, cathode 2).
On remarque que, dans cette forme de réalisation préférée représentée sur la Figure 4, la structure est symétrique par rapport à un plan de symétrie vertical.
Comme représenté sur la Figure 4, chacune des sections 116, 118 présente également sur sa face avant 122 deux régions P. Par exemple, pour la région P de la section 116, une première région P est disposée à l’extrémité de la face avant 122 et reçoit l’électrode 143. Cette première région P est séparée de la seconde région P par la zone N- du substrat, qui sépare également cette seconde région P de la région P- évoquée précédemment. La seconde région P intègre deux régions N+ réalisées sur la face avant 122. La seconde région P sépare, d’une part, les deux régions N+ l’une de l’autre et, d’autre part, chacune des régions N+ de la zone N- du substrat 104. L’électrode 142 correspond à la seconde région P et aux deux régions N+.
Comme illustré sur la Figure 4, la face avant 122 de la structure porte également pour chaque section 116,118 une grille 166,168.
Suivant les configurations des Figures 1A et 1B, lorsqu’un transistor bipolaire à grille isolée de la structure est dans sa zone ohmique, son homologue au sein d’une même puce ou dans une cellule de découpage selon la configuration de fonctionnement du convertisseur doit rester bloqué. Quand le transistor est passant, des électrons sont injectés à travers le canal du MOS de la structure IGBT passante dans la région N- qui est commune aux deux sections 116 et 118. Par conséquent, les régions P+ situées sur la face arrière 120 de la structure intégrée injectent des trous dans la zone N-, appelée aussi zone de drift, pour assurer la neutralité électrique. Cette injection sera plus importante au niveau de la jonction P+/N-située du côté de la structure IGBT passante que de la jonction P+/N- située du côté de la structure IGBT supposée restée à l’état bloqué. L’injection de cette région doit être la plus faible possible pour réduire le courant de fuite de la structure IGBT bloquée. Pour limiter ce courant de fuite, il est possible d’agir sur la distance séparant les deux sections 116 et 118. La réduction de la quantité de trous collectés par les diffusions P situées en face avant de la structure IGBT bloquée passe par l’augmentation de la distance latérale qui sépare les deux sections RC-IGBT. Pour réduire davantage la quantité de trous collectés, il est préférable d’utiliser des diffusions N+ pour réduire l’efficacité d’injection de la jonction P+/N- face arrière de l’IGBT bloqué.
Suivant la Figure 4, le substrat semi-conducteur de la première puce est ici du silicium (Si). En variante, un autre matériau semi-conducteur tel du carbure de silicium (SiC) peut être utilisé.
Suivant la Figure 5 et un premier exemple de réalisation 202 de la deuxième puce 44, la deuxième puce 202 utilise pour intégrer le circuit tripolaire du deuxième aiguilleur de courant un même substrat 204 de type P. La deuxième puce 202 est composée ici de deux structures 206, 208 de transistor bipolaire à grille isolée, appelées par la suite « structures P IGBT >> à conduction inverse. Chaque structure IGBT 206, 208, de la structure de la deuxième puce intègre en son sein une diode PIN, représentée par la diode P+P-N+ sur la Figure 5, qui assure la conduction inverse. Chacune de ces structures IGBT 206, 208 correspond respectivement à une section 216, 218 illustrée en pointillés.
Il est à remarquer que la vue illustrée sur la Figure 5 est une vue en coupe 2D simplifiée destinée à mettre en évidence, d’une part les principaux éléments au niveau d’une structure P RC- IGBT, notamment les zones de diffusions et les électrodes correspondantes à ce premier niveau de structure, et d’autre part les principaux éléments au niveau d’une structure tri-pôles à P RC-IGBT, notamment les zones de diffusions et les électrodes correspondantes à ce deuxième niveau de structure.
Il est à remarquer également que sur la vue 2D de la Figure 5, les connexions entre les différentes électrodes, c'est-à-dire entre les électrodes de l’anode 1, entre les électrodes de la grille 1, entre les électrodes de l’anode 2, entre les électrodes de la grille 2 ne sont pas des fils de liaisons mais sont réalisées par une couche de métal, par exemple d’aluminium, déposée sur toute la plaquette.
Il a été démontré par des simulations la possibilité de faire cohabiter dans une même puce de silicium les deux structures IGBT à conduction inverse. En effet, du fait des différentes interactions possibles entre les deux sections 216, 218 de la structure 202 illustrée sur la Figure 5, interactions qui peuvent être sources de dysfonctionnement de la structure globale intégrée, l’intégration monolithique de deux structures IGBT à conduction inverse n’est pas évidente pour l’homme du métier. En effet, dans cette structure, lors de son fonctionnement, les deux sections 216, 218, présentant chacune une structure IGBT à conduction inverse, peuvent se trouver toujours dans deux états différents : par exemple dans la configuration d’un pont en H suivant la Figure 1B, une section est à l’état passant tandis que l’autre est à l’état bloqué.
Sur la Figure 5, on considérera par la suite que la structure 202 représentée comporte une face arrière 220 qui est disposée en bas de la Figure 5, et une face avant 222 disposée en haut. Sur cette Figure 5, une cathode 226, 228 se trouve sur la face arrière 220 pour chacune des sections 216, 218 correspondant à une structure IGBT à conduction inverse.
Sur la Figure 5, on remarque la présence de diffusions N+ et P+ au niveau de chaque cathode 226, 228, la diffusion P+ se trouvant du côté de l’autre cathode. Ces deux diffusions P+ et N+ sont à chaque fois court-circuitées par une électrode de cathode 230 qui est commune pour les deux sections 216, 218. Une couche d’isolant 232, disposée entre les deux diffusions P+ et dont la réalisation est compatible avec la technologie de réalisation du RC-IGBT sur silicium, permet d’isoler l’électrode de cathode 230 d’une zone P- du substrat 204. Cette couche d’isolant 232 peut être par exemple de l’oxyde ou du nitrure de silicium. L’augmentation de la distance qui sépare les deux sections RC-IGBT 216, 218 permet de réduire les interactions électriques tandis que la présence d’une couche d’isolant contribue à la réduction du niveau de courant de cathode nécessaire pour la mise en conduction de la jonction N+/P- face arrière.
Sur la face avant 222, des régions N- sont réalisées au niveau de chaque section 216, 218 et servent à protéger les courbures de jonction, à l’état bloqué, d’un risque de claquage prématuré.
Il est à remarquer que les répartitions des zones de diffusion P+ et N+ sur la face arrière du substrat ne sont pas limitées à l’exemple simple décrit dans la Figure 5 et peuvent être réalisées de plusieurs manières. De même, d’autres techniques de terminaison de jonction autre que celle décrite dans la Figure 5 peuvent être utilisées. On peut citer notamment la technique basée sur les anneaux de garde de jonction.
La face avant 222 correspond à la face des anodes séparées 236, 238 pour les sections 216, 218. Pour les deux anodes séparées 236, 238, les deux triplets d’électrodes élémentaires de cathode séparée les constituant sont respectivement numérotés (241, 242, 243) et (251, 252, 253). Les électrodes 241, 251 sont utilisées pour fixer le potentiel des régions N- qui se trouvent polarisées en inverse à l’état bloqué.
Un fonctionnement correct de la structure intégrée 202, représentée sur la Figure 5, correspond par exemple aux deux cas suivants : la section 216 de gauche est passante alors que la section 218 de droite reste bloquée et supporte une tension appliquée ; la section 218 de droite est passante alors que la section 216 de gauche reste bloquée et supporte une tension appliquée.
On pourrait également rajouter deux modes correspondant à la conduction inverse. En effet, lorsqu’une diode conduit, l’autre reste bloquée et supporte une tension, de par exemple 600V, appliquée entre les deux anodes séparées 236, 238 (anodel, anode 2).
On remarque que, dans cette forme de réalisation préférée, représentée sur la Figure 5, la structure est symétrique par rapport à un plan de symétrie vertical.
Comme représenté sur la Figure 5, chacune des sections 216, 218 présente également sur sa face avant 222 deux régions N. Par exemple, pour la région N de la section 216, une première région N est disposée à l’extrémité de la face avant 222 et reçoit l’électrode 243. Cette première région N est séparée de la seconde région N par la zone P- du substrat 204, qui sépare également cette seconde région N de la région N- évoquée précédemment. La seconde région N intègre deux régions P+ réalisées sur la face avant 222. La seconde région N sépare, d’une part, les deux régions P+ l’une de l’autre et, d’autre part, chacune des régions P+ de la zone P- du substrat 204. L’électrode 242 correspond à la seconde région N et aux deux régions P+.
Comme illustré sur la Figure 5, la face avant 222 de la structure porte également pour chaque section 216, 218 une grille 266, 268.
Suivant les configurations des Figures 1A et 1B, lorsqu’un transistor bipolaire à grille isolée P RC-IGBT de la structure est dans sa zone ohmique, son homologue, au sein d’une même puce ou dans une cellule de découpage selon la configuration de fonctionnement du convertisseur, doit rester bloqué. Quand le transistor est passant, des trous sont injectés à travers le canal du MOS de la structure P IGBT passante dans la région P-qui est commune aux deux sections 216 et 218. Par conséquent, les régions N+ situées sur la face arrière 220 de la structure intégrée injectent des électrons dans la zone P-, appelée aussi zone de drift, pour assurer la neutralité électrique. Cette injection sera plus importante au niveau de la jonction N+/P- située du côté de la structure IGBT passante que de la jonction N+/P- située du côté de la structure IGBT supposée restée à l’état bloqué. L’injection de cette région doit être la plus faible possible pour réduire le courant de fuite de la structure IGBT bloquée. Pour limiter ce courant de fuite, il est possible d’agir sur la distance séparant les deux sections 216 et 218. La réduction de la quantité de trous collectés par les diffusions N situées en face avant de la structure IGBT bloquée passe par l’augmentation de la distance latérale qui sépare les deux sections RC-IGBT. Pour réduire davantage la quantité de trous collectés, il est préférable d’utiliser des diffusions P+ pour réduire l’efficacité d’injection de la jonction N+/P- face arrière de l’IGBT bloqué.
Suivant la Figure 5, le substrat semi-conducteur de la première puce est ici du silicium (Si). En variante, un autre matériau semi-conducteur tel du carbure de silicium (SiC) peut être utilisé.
Un des points remarquables concernant cette structure d’aiguilleur de courant à cathode commune et à substrat P, représentant également deux demi-cellules de découpage, est l’absence de mur traversant dans la puce, ce qui simplifie grandement la réalisation technologique de ladite puce.
Il est à remarquer que bien que les vues en coupe du premier aiguilleur de courant à anode commune et substrat N, et du deuxième aiguilleur de courant à cathode commune et substrat P sont identiques, les deux puces ne sont pas interchangeables dans une application en général. En effet, dans l’anode commune sur substrat N de la première puce, le potentiel de l’électrode commune est porté au potentiel le plus élevé du montage alors que dans la cathode commune sur substrat P de la deuxième puce, le potentiel de l’électrode commune est porté au potentiel le plus bas du montage.
De manière générale, chaque premier interrupteur N RC-IGBT de la première puce multi-pôle à anode commune comporte séparément sur sa face avant une unique électrode d’un seul tenant de première cathode séparée, une unique électrode d’un seul tenant de première grille séparée, déportée par rapport à l’unique électrode de première cathode séparée, et un premier nombre entier c1, supérieur ou égal à un, de premières cellules MOS recouvertes sur leur face avant par l’unique électrode de première cathode séparée. Chaque première cellule MOS comporte une électrode élémentaire de première grille séparée et deux électrodes élémentaires de première cathode séparée qui entourent de part et d’autre ladite électrode élémentaire de première grille séparée. Pour chaque premier interrupteur N RC-IGBT pris isolément, les électrodes élémentaires de première cathode séparée sont intégrées dans l’électrode unique de la première cathode séparée et les électrodes élémentaires de première grille séparée sont ramenées à l’électrode unique de la première grille dudit premier interrupteur N RC-IGBT en suivant un trajet situé en dessous et isolé de l’unique électrode de la cathode séparée.
Suivant la Figure 6, une section MOS 272 élémentaire d’une cellule MOS élémentaire 274 d’une structure d’interrupteur N RC-IGBT de la première puce est représentée à titre d’exemple. La section MOS 272 est composée d’une électrode de grille 276, considérée comme élémentaire, et de deux électrodes 277, 278 de cathode séparée, considérées comme élémentaires. Les deux électrodes élémentaires 277, 278 de cathode séparée sont réalisées par la même couche de métal et intégrée dans l’unique électrode 279 de cathode séparée d’un seul tenant. L’électrode de grille élémentaire 276 est réalisée avec les autres grilles élémentaires (non représentées sur la Figure 6) par une même couche de polysilicium organisée en réseau, le réseau étant ramené à la première électrode de grille d’un seul tenant (non représentée sur la Figure 6) suivant la direction de vue de bout de la Figure 6 en étant à un même niveau.
Les électrodes de cathodes des cellules élémentaires, reliées entre elles, réalisées par la même couche en métal, et intégrées dans l’unique électrode de cathode séparée, sont isolées des électrodes de grilles des cellules élémentaires par une couche isolante, par exemple en nitrure de silicium, pour éviter un court-circuit entre l’unique électrode de grille séparée et l’unique électrode de cathode séparée.
Une portion 280 de cette couche isolante est représentée sur la Figure 6, limitée à la section MOS élémentaire 272 de la cellule MOS élémentaire 274.
De manière générale, chaque deuxième interrupteur P RC-IGBT de la deuxième puce multi-pôle à cathode commune comporte séparément sur sa face avant une unique électrode d’un seul tenant de deuxième anode séparée, une unique électrode d’un seul tenant de deuxième grille séparée, déportée par rapport à l’unique électrode de deuxième anode séparée, et un deuxième nombre entier c2, supérieur ou égal à un, de deuxièmes cellules MOS recouvertes sur leur face avant par l’unique électrode de deuxième anode séparée. Chaque deuxième cellule MOS comporte une électrode élémentaire de deuxième grille séparée et deux électrodes élémentaires de deuxième cathode séparée qui entourent de part et d’autre ladite électrode élémentaire de deuxième grille séparée. Pour chaque deuxième interrupteur P RC-IGBT pris isolément, les électrodes élémentaires de deuxième anode séparée sont intégrées dans l’électrode unique de la deuxième anode séparée et les électrodes élémentaires de la deuxième grille séparée sont ramenées à l’électrode unique de la première grille séparée dudit premier interrupteur P RC-IGBT en suivant un trajet situé en dessous et isolé de l’unique électrode de l’anode séparée.
La description d’une section MOS élémentaire d’une cellule MOS élémentaire de la deuxième puce multi-pôle est la même que celle de la première puce multi-pôle en prenant en compte sa complémentarité vis à vis du type de substrat utilisé et le fait que les anodes sont en face avant.
De manière particulière le premier entier c1 et le deuxième entier c2 peuvent être égaux.
Suivant la Figure 7 et un deuxième exemple de réalisation 282 de la première puce 42, dérivé du premier exemple de réalisation 102 de la Figure 4, la première puce 282 utilise un même substrat 104 de type N et une anode commune 118 en face arrière 120 pour intégrer le circuit tripolaire du premier aiguilleur.
La première puce 282 diffère de la première puce 102 de la Figure 4 en ce que la première cellule MOS unique composant chaque structure N RC-IGBT est remplacée par une rangée 284 d’un même nombre prédéterminé X de premières cellules MOS 286 identiques ou similaires à la première cellule MOS unique de la Figure 4 composant chaque structure N RC-IGBT.
Il est à remarquer que la vue 2D de la première puce 282 telle qu’illustrée dans la Figure 7 est une vue plus complète et plus détaillée des différents éléments de base qui composent un RC-IGBT et les structures multi-pôles à anode commune que la vue simplifiée de la première puce telle que représentée de la Figure 4.
Suivant la Figure 8 et un deuxième exemple de réalisation 292 de la deuxième puce 44, dérivé du premier exemple de réalisation 202 de la Figure 5, la deuxième puce 292 utilise un même substrat 204 de type P et une cathode commune 218 en face arrière 220 pour intégrer le circuit tripolaire du deuxième aiguilleur.
La deuxième puce 292 diffère de la deuxième puce 202 de la Figure 5 en ce que la première cellule MOS unique composant chaque structure P RC-IGBT de la deuxième puce 202 est remplacée par une rangée 294 du même nombre prédéterminé X de deuxièmes cellules MOS 296 identiques ou similaires à la deuxième cellule MOS unique de la Figure 5 composant chaque structure P RC-IGBT.
Il est à remarquer que la vue 2D de la première puce 292 telle qu’illustrée dans la Figure 8 est une vue plus complète et plus détaillée des différents éléments de base qui composent un RC-IGBT et les structures multi-pôles à cathode commune que la vue simplifiée de la première puce telle que représentée de la Figure 5.
Suivant la Figure 9, un assemblage préféré 302 des première et deuxième puces 42, 44 entre elles et de ces dernières avec la carte de circuit imprimé PCB, désigné par la référence 304, est illustré.
Les première et deuxième puces électroniques 42, 44 sont reportées directement en leur face arrière respective 120, 220 sur la carte de circuit imprimé PCB 304, l’anode commune de la première puce 42 et la cathode commune de la deuxième puce étant fixées et connectées, par exemple brasées ou frittées, directement et respectivement sur l’électrode d’anode 306 et l’électrode de cathode 308, métallisées sur la face avant 310 de la carte de circuit imprimé PCB 304.
Ce report simple et direct dans lequel une seule électrode de chaque puce est en contact avec la carte PCB est un atout majeur du procédé d’assemblage du convertisseur statique en termes de simplicité et de gain de temps.
Pour chaque paire de premier et deuxième interrupteurs RC-IGBT, la première électrode cathode séparée est reliée à la deuxième électrode anode séparée correspondante par une liaison métallique.
La première électrode cathode séparée 312 du premier interrupteur N RC-IGBT1 et la deuxième électrode anode séparée 314 du deuxième interrupteur P RC-IGBT3 sont reliées par une première liaison métallique 316, ici un faisceau de fils de liaison.
La première électrode cathode séparée 318 du premier interrupteur N RC-IGBT2 et la deuxième électrode anode séparée 320 du deuxième interrupteur P RC-IGBT4 sont reliées par une deuxième liaison métallique 322, ici un faisceau de fils de liaison.
Les première et deuxième puces 42, 44, la carte de circuit imprimée 304 et les liaisons métalliques 316, 322 entre les premières électrodes cathodes séparées et les deuxièmes électrodes anodes séparées, sont configurées de sorte à minimiser les inductances de mailles de commutation, formées par des boucles de courant orthogonales au plan du PCB 304 et définies par les trajets des courants circulant le long des liaisons métalliques aériennes face avant 316, 322 et le long de zones de surface retour de la carte de circuit imprimée 304 situées en dessous des liaisons métalliques 316, 322.
Ici, les premières électrodes cathodes séparées 312, 318, sont alignées côte à côte sur la face avant de la première puce 42. Les deuxièmes électrodes anodes séparées 314, 320, sont alignées côte à côte sur la face avant de la deuxième puce 44. Les épaisseurs des électrodes 306, 308 d’anode et de cathode, métallisées sur la plaque de circuit imprimé 304, et les épaisseurs des première et deuxième puces 42, 44 sont ajustées de sorte à rendre égale la hauteur des électrodes cathodes séparées 312, 318 par rapport au plan 326 du substrat PCB à la hauteur des électrodes anodes séparées 314, 320 par rapport au même plan 326 PCB, et permettre des contacts planaires, ou « clip » entre les liaisons métalliques 316, 322, les premières électrodes cathodes séparées et les électrodes anodes séparées
Ici, les premières électrodes cathodes séparées sont alignées côte à côte sur la face avant de la première puce suivant une première direction d’alignement, et les deuxièmes électrodes anodes séparées sont alignées côte à côte sur la face avant de la deuxième puce suivant une deuxième direction d’alignement.
Ici, les première et deuxième direction d’alignement sont parallèles et la longueur de chaque liaison métallique reliant une électrode cathode séparée à une électrode anode séparée est raccourcie le plus possible de sorte à minimiser l’aire de la boucle de commutation correspondante sans générer de rayonnement radiofréquence dans la bande des fréquences comprises entre 10 à 100 MHz de niveau incompatible avec les normes EMC actuellement en vigueur.
Ici, les épaisseurs des électrodes d’anode 306 et de cathode 308, métallisées sur la plaque 304 de circuit imprimé PCB, sont ajustées de sorte à être à un même niveau.
Ici, les bordures 336, 338 en vis-à-vis des électrodes d’anode 306 et de cathode 308, métallisées sur la plaque de circuit imprimé 304 PCB, sont rapprochées de sorte à fixer et connecter un condensateur céramique 342 sous forme d’un composant monté en surface (CMS) sur lesdites électrodes d’anode et de cathode 306, 308 du PCB, le condensateur céramique 342 étant situé en dessous et entre les deux liaisons métalliques voisines 316, 322.
Le condensateur céramique CMS 342 est fixé sur et connecté sur lesdites électrodes d’anode et de cathode 306, 308 du PCB et en dessous et entre les deux liaisons métalliques voisines 316, 322.
En variante, les bordures en vis-à-vis des électrodes d’anode et de cathode, métallisées sur la plaque de circuit imprimé PCB sont rapprochées suffisamment de sorte à connecter des condensateurs céramiques enterrés ou semi-enterrés dans le substrat du PCB auxdites électrodes d’anode et de cathode, les condensateurs étant situés en dessous et entre deux liaisons métalliques voisines inter cathodes-anodes séparées. Le condensateur céramique enterré dans le substrat du PCB est fixé et connecté aux électrodes d’anode et de cathode du PCB.
De manière générale, les liaisons métalliques sont comprises dans l’ensemble formé par les fils métalliques soudés, les rubans ou clips métalliques brasés et frittés. L’assemblage du convertisseur statique décrit dans la Figure 9 est une amélioration des solutions connues d’assemblage de convertisseurs électroniques de puissance ayant le même schéma électrique fonctionnel de puissance, et décrites dans les Figures 10 et 11.
Suivant la Figure 10 et une première solution 342 connue de l’état de la technique, les deux puces tri-pôles à anode commune et à cathode commune 352, 354 sont toutes deux des puces à substrat de type N qui sont reportées en face arrière, étant remarqué que la deuxième puce à cathode commune et substrat N comporte un mur vertical d’isolation compliquant sa réalisation.
Dans ce cas, un report classique est mis en œuvre dans lequel électrodes dites anodes de chaque puce sont brasées ou frittées directement sur le substrat PCB. Ce report nécessite la métallisation sur la carte PCB d’une première piste d’anode 362 configurée pour recevoir l’anode commune face arrière de la première puce 352, la métallisation d’une deuxième piste d’anode 364 (ou A3) configurée pour recevoir la première anode séparée face arrière de la deuxième puce 354, la métallisation d’une troisième piste d’anode 366 (ou A4) configurée pour recevoir la deuxième anode séparée face arrière de la deuxième puce 354.
Cet assemblage est simple à réaliser mais fournit une longueur de la maille de commutation deux fois plus élevée que celle que l’on obtient par l’association d’une puce à anode commune sur substrat N et d’une puce cathode commune sur substrat P comme proposé par l’invention.
Suivant la Figure 11 et une deuxième solution 372 de l’état de la technique, les deux puces tri-pôles à anode commune et cathode commune 382, 384 sont toutes deux des puces à substrat de type N dont la seconde, à cathode commune, est reportée en flip-chip. En d’autres termes, la puce à anode commune est reportée en face arrière tandis que la puce à cathode commune est reportée en face avant. L’inconvénient de cette approche réside dans le fait que non seulement la deuxième puce silicium à cathode commune est complexe à réaliser en raison d’un mur vertical traversant à isolement latéral, mais également l’assemblage par report flip-chip est complexe et plus long à réaliser.
Dans ce cas, l’électrode commune face arrière de la première puce 382 à anode commune sur substrat de type N est posée sur le substrat PCB alors que la deuxième puce 384 à cathode commune sur substrat de type N est retournée (en anglais « flipped >>) de sorte à avoir l’électrode commune formant la cathode en contact avec le substrat PCB. Toutefois, du fait que les électrodes de grille et de cathode de la deuxième puce sont sur la même face du wafer silicium, l’assemblage devient complexe à mettre en œuvre et coûteux à fabriquer. Avec cet assemblage, la longueur de la maille de commutation est identique à celle que l’on obtient en associant une puce à anode commune sur substrat de type N et une puce à cathode commune sur substrat de type P.
Au final, l’association de la première puce à anode commune et à substrat de type N, d’une part, et de la deuxième puce à cathode commune et à substrat de type P, d’autre part, telle que proposée par l’invention, permet sans complexité d’assemblage au travers d’un report face arrière direct sans flip-chip, d’avoir une longueur de maille de commutation la plus courte possible, d’utiliser un seul driver de pilotage rapproché par groupe de commutation et de présenter une maille de commutation plate et orthogonale au plan du PCB.
En effet, l’invention permet l’évitement d’un flip-chip ou retournement de la deuxième puce pour avoir les points milieu en face avant des puces et bénéficier de mailles de commutation ayant chacune qu’un seul faisceau de liaison aérienne dont le dv/dt n’est pas visible sur les plages de report de la carte PCB. L’assemblage du convertisseur statique selon l’invention et tel que décrit sur la Figure 9 permet en outre l’insertion de condensateurs CMS céramiques de découplage des liaisons métalliques aériennes entre les électrodes d’anode séparée et les électrodes de cathode séparée.
Le convertisseur statique selon l’invention permet une forte réduction du nombre de puces, des interconnexions et des drivers de commande.
Le convertisseur statique selon l’invention ainsi obtenu est un module de conversion plus compact, moins coûteux à fabriquer, plus fiable et plus performant que les modules de conversion actuels.
Les améliorations des performances intrinsèques du convertisseur statique sont essentiellement la diminution de moitié de l’inductance parasite, la réduction des pertes énergétiques et la réduction de moitié du nombre de drivers de pilotage rapproché.
Suivant la Figure 12 et une troisième forme de réalisation 402 de convertisseur électronique de puissance selon l’invention, un convertisseur électronique de puissance 402 comprend et utilise trois paires 406, 408, 410 d’interrupteurs RC-IGBT, désignés par les références numériques 412, 414 ou N RC-IGBT1, P RC-IGBT1, pour la première paire 406, par les références numériques 416, 418 ou N RC-IGBT2, P RC-IGBT2 pour la deuxième paire 408, et par les références numériques 420, 422 ou N RC-IGBT3, P RC-IGBT3 pour la troisième paire 410.
Suivant la Figure 12, le convertisseur statique 402 est configuré pour fonctionner en pont onduleur triphasé. Dans cette configuration, chaque paire 406, 408, 410 comportant un premier interrupteur N RC-IGBT 412, 416, 420 et un deuxième interrupteur P RC-IGBT 414, 418, 422 connectés entre eux en un point milieu respectif 426, 428,430 forme une cellule de commutation 432, 434, 436 différente.
Suivant la Figure 12, le convertisseur statique 402 comporte un ensemble de trois bornes de sortie que sont les trois points milieux de puissance 426, 428, 430 pour alimenter trois charges alternatives 432, 434, 436.
Les interrupteurs électroniques commandés associés 412, 414 ; 416, 418 ; 420, 422 formant respectivement les paires 406 ; 408 ; 410 sont reliés deux à deux en les points milieux de puissance 426, 428, 430.
Les trois paires 406, 408, 410 d’interrupteurs RC-IGBT sont connectées en parallèle entre une première borne commune 436 de première polarité, ici d’alimentation en courant continu, et une deuxième borne commune 438 de deuxième polarité, ici d’alimentation en courant continu.
En variante, lorsque le convertisseur est configuré pour fonctionner dans un mode redresseur, les première et deuxième bornes d’alimentation 436, 438 sont des bornes de connexion à une charge continue.
Le convertisseur statique 402 est réalisé par et comprend une première puce électronique monolithique 442, une deuxième puce électronique monolithique 444, représentées par deux encadrements en traits pointillés, et une carte de circuit imprimé PCB, non représentée sur la Figure 12.
La première puce électronique monolithique 442 intègre verticalement un premier aiguilleur de courant à anode commune 446 des trois premiers interrupteurs 412, 416, 420 de puissance N RC-IGBT. Les trois premiers interrupteurs 412, 416, 420 appartiennent chacun à une paire 406, 408, 410 différente, ont chacun une première cathode distincte et séparée 448, 450, 452 située verticalement et à l’opposé de l’anode commune 446.
La deuxième puce électronique monolithique 444 intègre verticalement un deuxième aiguilleur de courant à cathode commune 454 des deux deuxièmes interrupteurs 414, 418, 422 de puissance P RC-IGBT. Les deuxièmes interrupteurs 414, 418, 422 sont respectivement les interrupteurs complémentaires et homologues des premiers interrupteurs 412, 416, 420 et ont chacun une anode distincte et séparée 464, 466, 468 située verticalement à l’opposé de la cathode commune 454.
La carte de circuit imprimé PCB est configurée pour recevoir les première et deuxième puces électroniques 442, 444 et les connecter à des modules électriques externes.
La première puce 442 utilise un substrat volumique de type N dépourvu de mur(s) verticaux traversant d’isolation latérale, et elle comporte quatre pôles électriques, formés par l’anode commune 446 et les trois premières électrodes cathodes séparées 448, 450, 452, l’anode commune 446 étant située sur une première face arrière et les premières électrodes cathodes séparées étant situées sur une première face avant de la première puce 442.
La deuxième puce 444 utilise un substrat volumique de type P dépourvu de mur(s) verticaux traversant d’isolation latérale, et elle comporte quatre pôles électriques, formés par la cathode commune 454 et les trois deuxièmes électrodes anodes séparées 464, 466, 468,la cathode commune 454 étant située sur une deuxième face arrière et les deuxièmes électrodes anodes séparées étant situées sur une deuxième face avant de la deuxième puce 444.
Les première et deuxième puces électroniques 442, 444 sont reportées directement en face arrière sur la carte de circuit imprimé PCB, l’anode commune et la cathode commune étant fixées directement et respectivement sur une électrode d’anode et une électrode de cathode, métallisées sur une face avant de la carte de circuit imprimé PCB.
Dans le cas de la première puce 442 à anode commune 446, le potentiel de l’anode commune 446 est toujours supérieur à celui des électrodes cathodes séparées 448, 450, 452. La mise en conduction des sections MOS des premiers interrupteurs 412, 416, 420 se fait par application d’une tension positive et supérieure à la tension de seuil. Dans le cas de la deuxième puce 444 à cathode commune 454, le potentiel de la cathode commune 454 est toujours inférieur à celui des électrodes anodes séparées 464, 466, 468. La mise en conduction des sections MOS des deuxièmes interrupteurs se fait par application d’une tension négative et inférieure à la tension de seuil, la tension de seuil d’un MOS dans le cas d’un P RC-IGBT étant négative.
Suivant la Figure 13 et un exemple de réalisation 482 de la première puce 442, la première puce 482 utilise pour intégrer le circuit quadripolaire du premier aiguilleur de courant un même substrat 484 de type N. La première puce est composée ici de trois structures 486, 487, 488 de transistor bipolaire à grille isolée, appelées par la suite « structures N RC-IGBT ». Chaque structure 486, 487, 488 dont la section en traits pointillés est désignée respectivement par 496, 497, 498, est identique à la structure 106 N RC-IGBT 1 d’interrupteur commandé de la première puce 102 représentée sur la Figure 4. Les structures N RC-IGBT 486, 487, 488 sont alignées et espacées deux à deux suivant un pas prédéterminé. Chaque structure N RC-IGBT 486, 487, 488 de la structure de la première puce 482 illustrée sur la Figure 13 intègre en son sein une diode PIN, qui assure la conduction inverse. Il a été démontré par les inventeurs la possibilité de faire cohabiter dans une même puce de silicium les trois structures N IGBT à conduction inverse.
Sur la Figure 13, on considérera par la suite que la structure 482 représentée comporte une face arrière 520 qui est disposée en bas de la Figure 13, et une face avant 522 disposée en haut. Sur la Figure 13, une anode 526, 527, 528 se trouve sur la face arrière 520 pour chacune des sections 496, 497, 498 correspondant à une structure N IGBT à conduction inverse.
Sur la Figure 13, on remarque la présence de diffusions P+ et N+ au niveau de chaque anode 526, 527, 528. Ces deux diffusions N+ et P+ sont à chaque fois court-circuitées par une électrode d’anode 530 qui est commune pour les trois sections 496, 497, 498. Une couche d’isolant 532, disposée entre les deux diffusions N+ et P+ et dont la réalisation est compatible avec la technologie de réalisation du RC-IGBT sur silicium, permet d’isoler l’électrode d’anode commune 530 d’une zone N- du substrat 484. Cette couche d’isolant 232 peut être par exemple de l’oxyde ou du nitrure de silicium. L’augmentation de la distance qui sépare les trois sections RC-IGBT 496, 497, 498 permet de réduire les interactions électriques tandis que la présence d’une couche d’isolant contribue à la réduction du niveau de courant d’anode nécessaire pour la mise en conduction de la jonction P+/N-face arrière.
Sur la face avant 522, des régions P- sont réalisées au niveau de chaque section 496, 497, 498 et servent à protéger les courbures de jonction, à l’état bloqué, d’un risque de claquage prématuré.
Il est à remarquer que d’autres techniques de terminaison de jonction autre que celle décrite dans la Figure 13 peuvent être utilisées. On peut citer notamment la technique basée sur les anneaux de garde de jonction.
La face avant 522 correspond à la face des cathodes séparées 536, 537, 538, pour les sections 496, 497, 498. Pour les trois cathodes séparées 536, 537, 538, trois triplets différents d’électrodes élémentaires de cathode séparée sont utilisés. Pour chaque triplet, une des électrodes est utilisées pour fixer le potentiel de la région P- de sa section correspondante qui se trouve polarisée en inverse à l’état bloqué.
Suivant la Figure 14 et un exemple de réalisation 582 de la deuxième puce 444, la deuxième puce 582 utilise pour intégrer le circuit quadripolaire du deuxième aiguilleur de courant un même substrat 584 de type P. La deuxième puce 582 est composée ici de trois structures 586, 587, 588 de transistor bipolaire à grille isolée, appelées par la suite « structures P RC-IGBT >> à conduction inverse. Chaque structure 586, 587, 588 dont la section en traits pointillés est désignée respectivement par 596, 597, 598 est identique à la structure 206 P RC-IGBT 1 d’interrupteur commandé de la deuxième puce 202 représentée sur la Figure 5. Les structures P RC-IGBT 586, 587, 588 sont alignées et espacées deux à deux suivant un pas prédéterminé. Chaque structure P RC-IGBT 586, 587, 588 de la structure de la deuxième puce 582, illustrée sur la Figure 15, intègre en son sein une diode PIN, qui assure la conduction inverse. Il a été démontré par les inventeurs la possibilité de faire cohabiter dans une même puce de silicium les trois structures P IGBT à conduction inverse.
Sur la Figure 14, on considérera par la suite que la structure 582 représentée comporte une face arrière 620 qui est disposée en bas de la Figure 14, et une face avant 622 disposée en haut. Sur la Figure 13, une cathode 626, 627, 628 se trouve sur la face arrière 620 pour chacune des sections 596, 597, 598 correspondant à une structure P IGBT à conduction inverse.
Sur la Figure 14, on remarque la présence de diffusions N+ et P+ au niveau de chaque cathode 626, 627, 628. Ces deux diffusions P+ et N+ sont à chaque fois court-circuitées par une électrode de cathode 630 qui est commune pour les trois sections 596, 597, 598. Une couche d’isolant 632, disposée entre les deux diffusions P+ et N+ et dont la réalisation est compatible avec la technologie de réalisation du RC-IGBT sur silicium, permet d’isoler l’électrode de cathode commune 630 d’une zone P- du substrat 584. Cette couche d’isolant 632 peut être par exemple de l’oxyde ou du nitrure de silicium. L’augmentation de la distance qui sépare les trois sections RC-IGBT 596, 597, 598 permet de réduire les interactions électriques tandis que la présence d’une couche d’isolant contribue à la réduction du niveau de courant d’anode nécessaire pour la mise en conduction de la jonction N+/P- face arrière.
Sur la face avant 622, des régions N- sont réalisées au niveau de chaque section 596, 597, 598 et servent à protéger les courbures de jonction, à l’état bloqué, d’un risque de claquage prématuré.
Il est à remarquer que d’autres techniques de garde de jonction autre que celle décrite dans la Figure 14 peuvent être utilisées. On peut citer notamment la technique basée sur les anneaux de garde de jonction.
La face avant 622 correspond à la face des anodes séparées 636, 637, 638, pour les sections 596, 597, 598. Pour les trois anodes séparées 636, 637, 638, trois triplets différents d’électrodes élémentaires d’anode séparée sont utilisés. Pour chaque triplet, une des électrodes est utilisées pour fixer le potentiel de la région N- de sa section correspondante qui se trouve polarisée en inverse à l’état bloqué.
Par l’utilisation d’interrupteurs complémentaires N RC-IGBT et P RC-IGBT tels que décrites dans les Figures 12 à 14, un seul circuit de commande 646, 648, 650 est nécessaire pour commander une paire respective 406, 408, 410 d’interrupteurs RC-IGBT. Chaque circuit de commande 646, 448, 650, associé à une paire 406, 408, 410, est placé entre la grille 656, 658, 660 commune aux deux interrupteurs de la paire 406, 408, 410, et le point milieu de puissance correspondant 426, 428, 430 de la paire.
Ainsi, le nombre des circuits électroniques de commande et des alimentations auxiliaires associées est réduit de moitié tandis que la puissance à acheminer est doublée par alimentation auxiliaire en raison de la mise en parallèle des deux grilles. Ici pour un convertisseur à trois phases, trois circuits de commande sont nécessaires au lieu de six pour une structure et un montage classique de convertisseur statique triphasé. L’utilisation de composants complémentaires offre un autre avantage qui est l’autoprotection contre les courts circuits. En effet, comme les tensions de seuil sont de signes opposées, lors de la commutation du bras il existe une zone inter-tension de seuil qui offre un temps mort naturel et évite, sur le principe, le court-circuit. La valeur "apparente" de ce temps mort peut être réglée par la vitesse d'évolution (dVgs/dt) de la tension commune aux deux grilles.
Suivant la Figure 15, un assemblage 652 des première et deuxième puces 442, 444 entre elles et de ces dernières avec la carte de circuit imprimé PCB, désigné par la référence 654 est illustré.
Les première et deuxième puces électroniques 442, 444 sont reportées directement en leur face arrière respective 520, 620 sur la carte de circuit imprimé PCB 654, l’anode commune de la première puce 442 et la cathode commune de la deuxième puce 444 étant fixées et connectées, par exemple brasées ou frittées, directement et respectivement sur l’électrode d’anode 662 et l’électrode de cathode 664, métallisées sur la face avant 670 de la carte de circuit imprimé PCB 654.
Ce report simple et direct dans lequel une seule électrode de chaque puce est en contact avec la carte PCB est un atout majeur du procédé d’assemblage du convertisseur électronique de puissance en termes de simplicité et de gain de temps.
Pour chaque paire de premier et deuxième interrupteurs RC-IGBT, la première électrode cathode séparée est reliée à la deuxième électrode anode séparée correspondante par une liaison métallique.
La première électrode cathode séparée 682 du premier interrupteur N RC-IGBT1 et la deuxième électrode anode séparée 684 du deuxième interrupteur P RC-IGBT4 sont reliées par une première liaison métallique 686, ici un faisceau de fils de liaison (en anglais « wire bonds >>).
La première électrode cathode séparée 692 du premier interrupteur N RC-IGBT2 et la deuxième électrode anode séparée 694 du deuxième interrupteur P RC-IGBT5 sont reliées par une deuxième liaison métallique 696, ici un faisceau de fils de liaison.
La première électrode cathode séparée 702 du premier interrupteur N RC-IGBT3 et la deuxième électrode anode séparée 704 du deuxième interrupteur P RC-IGBT6 sont reliées par une troisième liaison métallique 706, ici un faisceau de fils de liaison.
Les première et deuxième puces 442, 444, la carte de circuit imprimée 604 et les liaisons métalliques de puissance 686, 696, 706 entre les premières électrodes cathodes séparées et les deuxièmes électrodes anodes séparées, sont configurées de sorte à minimiser les inductances de mailles de commutation, formées par des boucles de courant orthogonales au plan du PCB 654 et définies par les trajets des courants circulant le long des liaisons métalliques aériennes face avant 686, 696, 706 et le long de zones de surface retour de la carte de circuit imprimée 654 situées en dessous des liaisons métalliques 686, 696, 706.
Ici, les premières électrodes cathodes séparées 682, 692, 702 sont alignées côte à côte sur la face avant de la première puce 442. Les deuxièmes électrodes anodes séparées 684, 694, 704 sont alignées côte à côte sur la face avant de la deuxième puce 444. Les épaisseurs des électrodes 662, 664 d’anode et de cathode, métallisées sur la plaque de circuit imprimé 654, et les épaisseurs des première et deuxième puces 442, 444 sont ajustées de sorte à rendre égale la hauteur des électrodes cathodes séparées 682, 692, 702 par rapport au plan 726 du substrat PCB à la hauteur des électrodes anodes séparées 684, 694, 704 par rapport au même plan 726 PCB, et permettre des contacts planaires entre les liaisons métalliques 686, 696, 706, les premières électrodes cathodes séparées et les électrodes anodes séparées.
Ici, les premières électrodes cathodes séparées sont alignées côte à côte sur la face avant de la première puce suivant une première direction d’alignement , et les deuxièmes électrodes anodes séparées sont alignées côte à côte sur la face avant de la deuxième puce suivant une deuxième direction d’alignement.
Ici, les première et deuxième direction d’alignement sont parallèles et la longueur de chaque liaison métallique reliant une électrode cathode séparée à une électrode anode séparée est raccourci le plus possible de sorte à minimiser l’aire de la boucle de commutation correspondante sans générer de rayonnement radiofréquence dans la bande des fréquences comprises entre 10 et 100 MHz de niveau incompatible avec les normes EMC actuellement en vigueur. A l’instar des variantes décrites dans la Figure 9, le convertisseur 402 peut être configuré pour permettre le montage de condensateurs céramiques CMS entre les électrodes d’anode et de cathode métallisées sur la face avant du PCB, les condensateurs céramiques CMS étant situés en dessous et entre deux liaisons métalliques aériennes voisines, interconnectant des électrodes d’anodes séparées et de cathodes séparées.
De manière générale, les liaisons métalliques sont comprises dans l’ensemble formé par les fils métalliques soudés, les rubans ou clips métalliques brasées ou frittées.
Les avantages décrits dans la Figure 9 concernant l’assemblage d’un convertisseur statique diphasé restent valides pour l’assemblage du convertisseur triphasé de la Figure 14.
Il est à remarquer que l'approche décrite ci-dessus est totalement générique et valable quel que soit le nombre de phases p du convertisseur électronique de puissance et de la charge. Les gains d’amélioration seront nets et d’autant plus grands que le nombre p de phases est élevé.
Le dispositif semi-conducteur réalisé au sein de la première puce peut être un tri-pôle dans sa structure minimale comme illustré dans les Figures 4 à 8, peut être un quadripôle comme illustré dans les Figures 13 à 14, mais peut être un multi-pôle avec plus de pôles si le nombre p de phases du convertisseur électronique de puissance augmente.
Les première et deuxième puces peuvent être utilisées pour des applications mettant en œuvre des tensions alternatives ml Im de 230V/400 V (AC) ou pour des applications industrielles avec des tensions continues de 750 V - 850 V (DC).

Claims (14)

  1. REVENDICATIONS .1 Convertisseur électronique de puissance ayant un ensemble d’un nombre entier p, supérieur ou égal à deux, de bornes d’entrée ou de sortie (22, 24 ; 426, 428, 430) à au moins une charge alternative ou un générateur de tension alternatif, et de paires (6, 8; 406, 408, 410) d’interrupteurs électroniques (12, 14, 16, 18; 412, 414, 416, 418, 420, 422) commandés associés et reliés entre eux, les paires (6, 8; 406, 408, 410) étant connectées en parallèle entre une première borne (36 ; 436) commune d’alimentation ou de charge continue à polarité positive et une deuxième borne (38 : 438) commune d’alimentation ou de charge continue à polarité négative, le convertisseur électronique comprenant une première puce électronique (42 ; 442) d’intégration monolithique verticale d’un premier aiguilleur de courant à anode commune (46 ; 446) de p premiers interrupteurs de puissance (12, 16 ; 412, 416, 420), chaque premier interrupteur (12, 16 ; 412, 416, 420) étant un premier interrupteur d’une paire différente (6, 8 ; 406, 408, 410), ayant chacun une première cathode distincte et séparée (48, 50 ; 448, 450, 452), située verticalement et à l’opposé de l’anode commune (46 ; 446); une deuxième puce électronique (44 ; 444) d”intégration monolithique verticale d’un deuxième aiguilleur de courant à cathode commune (52 ; 454) de p deuxièmes interrupteurs de puissance (14, 18 ; 414, 418, 422), chaque deuxième interrupteur (14, 18 ; 414, 418, 422) étant un interrupteur complémentaire et homologue d’un premier interrupteur (12, 16 ; 412, 416, 420), ayant chacun une anode distincte et séparée (54, 56 ; 464, 466, 468), située verticalement à l’opposé de la cathode commune (52 ; 454); et une carte de circuit imprimé (304 ; 654) configurée pour recevoir les première et deuxième puces électroniques (42, 44 ; 442, 444) et les connecter à des modules électriques externes ; le convertisseur électronique étant caractérisé en ce que la première puce (42 ; 442) utilise un substrat volumique de type N dépourvu de mur(s) verticaux traversant d’isolation latérale, comporte p+1 pôles électriques formés par l’anode commune (46 ; 446) et les p premières électrodes cathodes séparées (48, 50 ; 448, 450, 452), l’anode commune (46 ; 446) étant située sur une première face arrière (120 ; 520) et les premières électrodes cathodes séparées (48, 50 ; 448, 450, 452) étant situées sur une première face avant (122 ; 522) de la première puce ; et la deuxième puce (44 ; 444) utilise un substrat volumique de type P dépourvu de mur(s) verticaux traversant d’isolation latérale, comporte p+1 pôles électriques formés par la cathode commune (52 ; 454) et les p deuxièmes électrodes anodes séparées (54, 56 ; 464, 466, 468), la cathode commune (52 ; 454) étant située sur une deuxième face arrière (220 ; 620) et les deuxièmes électrodes anodes séparées (54, 56 ; 464, 466, 468) étant situées sur une deuxième face avant (222 ; 622) de la deuxième puce; et les première et deuxième puces électroniques (44, 46 ; 444, 446) sont reportées directement en face arrière sur la carte de circuit imprimé, l’anode commune (46 ; 446) et la cathode commune (52 ; 454) étant fixées directement et respectivement sur une électrode d’anode (306 ; 662) et une électrode de cathode (308 ; 664) métallisées sur une face avant de la carte de circuit imprimé (304 ; 654).
  2. 2. Convertisseur électronique de puissance selon la revendication 1, dans lequel chaque premier interrupteur (12, 16 ; 412, 416, 420) est un transistor bipolaire à grille isolée (IGBT) à conduction inverse réalisé dans le même substrat de type N de la première puce, et comporte une première électrode cathode séparée, formant borne de la première cathode séparée associée, et exposée face avant de la première puce ; et chaque deuxième interrupteur (14, 18; 414, 418, 422) est un transistor bipolaire à grille isolée (IGBT) à conduction inverse réalisé dans le même substrat de type P de la deuxième puce, et comporte une deuxième électrode anode séparée formant borne de la deuxième anode séparée associée, et exposée face avant de la première puce; et pour chaque paire (6, 8 ; 406, 408, 410) de premier et deuxième interrupteurs (12, 14, 16, 18; 412, 414, 416, 418, 420, 422), la première électrode cathode séparée (48, 50 ; 448, 450, 452) est reliée à la deuxième électrode anode séparée (54, 56 ; 464, 466, 468) correspondante par une liaison métallique (316, 322 ; 686, 696, 706).
  3. 3. Convertisseur électronique de puissance selon la revendication 2, dans lequel les première et deuxième puces (44, 46 ; 444, 446), la carte de circuit imprimée (304 ; 654) et les liaisons métalliques (316, 322 ; 686, 696, 706) entre les premières électrodes cathodes séparées et les deuxièmes électrodes anodes séparées, sont configurées de sorte à minimiser les inductances de mailles de commutation, formées par des boucles de courant orthogonales au plan du PCB et définies par les trajets des courants circulant le long des liaisons métalliques aériennes de puissance (316, 322 ; 686, 696, 706) face avant et le long de zones de surface retour de la carte de circuit imprimée situées en dessous des liaisons métalliques.
  4. 4. Convertisseur électronique de puissance selon l’une quelconque des revendications 2 à 3, dans lequel les premières électrodes cathodes séparées (48, 50 ; 448, 450, 452) sont alignées côte à côte sur la face avant de la première puce (44, 444); et les deuxièmes électrodes anodes séparées (54, 56 ; 464, 466, 468) sont alignées côte à côte sur la face avant de la deuxième puce (46, 446); et les épaisseurs des électrodes d’anode et de cathode, métallisées sur la plaque de circuit imprimé, et les épaisseurs des première et deuxième puces sont ajustées de sorte à rendre égale la hauteur des électrodes cathodes séparées par rapport au plan de substrat PCB à la hauteur des électrodes anodes séparées par rapport au même plan PCB, et permettre des contacts planaires entre les liaisons métalliques et les premières et deuxièmes électrodes.
  5. 5. Convertisseur électronique de puissance selon l’une quelconque des revendications 2 à 4, dans lequel les premières électrodes cathodes séparées (48, 50 ; 448, 450, 452) sont alignées côte à côte sur la face avant de la première puce suivant une première direction d’alignement ; et les deuxièmes électrodes anodes séparées (54, 56 ; 464, 466, 468) sont alignées côte à côte sur la face avant de la deuxième puce suivant une deuxième direction d’alignement ; et les première et deuxième directions d’alignement sont mises parallèles sur la carte PCB et la longueur de chaque liaison métallique (316, 322 ; 686, 696, 706) reliant une électrode cathode séparée à une électrode anode séparée est raccourcie le plus possible de sorte à minimiser l’aire de la boucle de commutation correspondante sans générer de rayonnement radiofréquence dans la bande des fréquences comprises entre 10 et 100 MHz de niveau incompatible avec les normes EMC actuellement en vigueur.
  6. 6. Convertisseur électronique de puissance selon l’une quelconque des revendications 3 à 5, dans lequel les premières électrodes cathodes séparées (48, 50 ; 448, 450, 452) sont alignées côte à côte sur la face avant de la première puce suivant une première direction d’alignement ; et les deuxièmes électrodes anodes séparées (54, 56 ; 464, 466, 468) sont alignées côte à côte sur la face avant de la deuxième puce suivant une deuxième direction d’alignement ; et les épaisseurs des électrodes d’anode et de cathode (306, 308 ; 662, 664), métallisées sur la plaque de circuit imprimé PCB, sont ajustées de sorte à être à un même niveau ; et les bordures en vis-à-vis des électrodes d’anode et de cathode (308 ; 664), métallisées sur la plaque de circuit imprimé PCB sont rapprochés de sorte à fixer et connecter des condensateurs céramiques sous forme de composants montés en surface (CMS) sur lesdites électrodes d’anode et de cathode du PCB en dessous et entre deux liaisons métalliques voisines ; et des condensateurs céramiques CMS (342) sont fixés sur et connectés sur lesdites électrodes d’anode et de cathode (306, 308) du PCB en dessous et entre deux liaisons métalliques voisines.
  7. 7. Convertisseur électronique de puissance selon l’une quelconque des revendications 3 à 5, dans lequel les premières électrodes cathodes séparées sont alignées côte à côte sur la face avant de la première puce suivant une première direction d’alignement ; et Les deuxièmes électrodes anodes séparées sont alignées côte à côte sur la face avant de la deuxième puce suivant une deuxième direction d’alignement ; et les bordures en vis-à-vis des électrodes d’anode et de cathode, métallisées sur la plaque de circuit imprimé PCB sont rapprochés suffisamment de sorte à connecter des condensateurs céramiques enterrés dans le substrat du PCB auxdites électrodes d’anode et de cathode, les condensateurs étant situés en dessous et entre deux liaisons métalliques voisines inter cathodes-anodes séparées ;et des condensateurs céramiques enterrés dans le substrat du PCB sont connectés aux électrodes d’anode et de cathode du PCB.
  8. 8. Convertisseur électronique de puissance selon l’une quelconque des revendications 2 à 7, dans lequel Les liaisons métalliques (316, 322 ; 686, 696, 706) de puissance sont comprises dans l’ensemble formé par les fils métalliques soudés, les rubans ou clips métalliques brasés ou frittés.
  9. 9. Convertisseur électronique de puissance selon l’une quelconque des revendications 1 à 8, dans lequel chaque premier interrupteur N RC-IGBT de la première puce comporte un premier nombre entier c1, supérieur ou égal à un, de premières cellules MOS, et chaque première cellule MOS comporte une unique électrode élémentaire de première grille séparée et deux électrodes élémentaires de première cathode séparée entourant de part et d’autre l’électrode élémentaire de première grille séparée, et pour chaque premier interrupteur N RC-IGBT pris isolément, les électrodes élémentaires de la première cathode séparée et les électrodes élémentaires de la première grille séparée sont respectivement intégrées dans l’électrode unique de première cathode séparée et ramenés à l’électrode unique de la première grille dudit premier interrupteur N RC-IGBT, l’électrode unique de la première grille étant déportée et isolée de l’électrode unique de première cathode séparée; et chaque deuxième interrupteur P RC-IGBT de la deuxième puce comporte un deuxième nombre entier c2, supérieur ou égal à un, de deuxièmes cellules MOS, et chaque deuxième cellule MOS comporte une unique électrode élémentaire de deuxième grille séparée et deux électrodes élémentaires de deuxième anode séparée entourant de part et d’autre l’électrode élémentaire de première grille séparée, et pour chaque deuxième interrupteur PN RC-IGBT pris isolément, les électrodes élémentaires de la deuxième anode séparée et les électrodes élémentaires de la deuxième grille séparée sont respectivement dans l’électrode unique de deuxième anode séparée et ramenés à l’électrode unique de la deuxième grille dudit deuxième interrupteur P RC-IGBT, l’électrode unique de la deuxième grille étant déportée et isolée de l’électrode unique de deuxième anode séparée.
  10. 10. Convertisseur électronique de puissance selon l’une quelconque des revendications 1 à 9, compris dans l’ensemble formés par les ponts en H à quatre interrupteurs, les ponts onduleurs et redresseurs polyphasés ayant au moins deux phases.
  11. 11. Convertisseur électronique de puissance selon l’une quelconque des revendications 1 à 10, comprenant deux paires d’interrupteurs agencés selon une topologie de pont en H et dans lequel les premiers interrupteurs des deux paires, intégrés dans la première puce, forment une première cellule de commutation ; et les deuxièmes interrupteurs des deux paires, intégrés dans la deuxième puce, forme une deuxième cellule de commutation.
  12. 12. Convertisseur électronique de puissance selon la revendication 11, comprenant en outre un premier circuit de commande de la première cellule de commutation et un deuxième circuit de commande de la cellule de commutation, les premier et deuxième circuits de commande étant configurés de sorte que le convertisseur fonctionne comme un pont onduleur ou fonctionne comme un pont redresseur.
  13. 13. Convertisseur électronique de puissance selon l’une quelconque des revendications 1 à 10, comprenant p paires d’interrupteurs électroniques IGBT à conduction inverse, agencés selon une topologie de pont redresseur ou onduleur polyphasé, et dans lequel chaque paire constituée d’un premier interrupteur N RC-IGBT et d’un deuxième interrupteur P RC-IGBT forme une cellule de commutation, et les premiers interrupteurs N RC-IGBT, intégrés dans la première puce, forment un premier ensemble de demi-cellules de commutation, et les deuxièmes interrupteurs P RC-IGBT, intégrés dans la deuxième puce, forment un deuxième ensemble de demi-cellules de commutation.
  14. 14. Convertisseur électronique de puissance selon la revendication 13, comprenant p circuits de commande des p cellules de commutation, et dans lequel un seul circuit de commande différent est utilisé par cellule de commutation, et pour chaque cellule de commutation, le circuit de commande associé est connectée entre une électrode de grille, commune au premier interrupteur N RC-IGBT et au deuxième interrupteur P RC-IGBT de la paire formant la cellule de commutation, et un point milieu de la même paire formant la cellule de commutation.
FR1653494A 2016-04-20 2016-04-20 Convertisseur electronique de puissance utilisant deux puces multi-poles de puissance a substrats complementaires n et p. Withdrawn FR3050571A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1653494A FR3050571A1 (fr) 2016-04-20 2016-04-20 Convertisseur electronique de puissance utilisant deux puces multi-poles de puissance a substrats complementaires n et p.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1653494A FR3050571A1 (fr) 2016-04-20 2016-04-20 Convertisseur electronique de puissance utilisant deux puces multi-poles de puissance a substrats complementaires n et p.

Publications (1)

Publication Number Publication Date
FR3050571A1 true FR3050571A1 (fr) 2017-10-27

Family

ID=57233523

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1653494A Withdrawn FR3050571A1 (fr) 2016-04-20 2016-04-20 Convertisseur electronique de puissance utilisant deux puces multi-poles de puissance a substrats complementaires n et p.

Country Status (1)

Country Link
FR (1) FR3050571A1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3088138A1 (fr) * 2018-11-07 2020-05-08 Institut Vedecom Module electronique de puissance
CN112713884A (zh) * 2020-12-29 2021-04-27 宁波技冠智能科技发展股份有限公司 一种用于低电压直流大电流电路的电子开关

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070215999A1 (en) * 2006-03-03 2007-09-20 Mitsubishi Electric Corporation Semiconductor device
US20080042164A1 (en) * 2006-08-17 2008-02-21 Infineon Technologies Ag Power semiconductor component
DE102008054923A1 (de) * 2008-12-18 2010-07-01 Infineon Technologies Ag Leistungshalbleitermodul mit in Gehäusewand integriertem Kondensator
WO2013054033A1 (fr) * 2011-10-10 2013-04-18 Centre National De La Recherche Scientifique (Cnrs) Cellule monolithique de circuit integre et notamment cellule de commutation monolithique
US20130258736A1 (en) * 2010-12-01 2013-10-03 Kabushiki Kaisha Yaskawa Denki Power converter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070215999A1 (en) * 2006-03-03 2007-09-20 Mitsubishi Electric Corporation Semiconductor device
US20080042164A1 (en) * 2006-08-17 2008-02-21 Infineon Technologies Ag Power semiconductor component
DE102008054923A1 (de) * 2008-12-18 2010-07-01 Infineon Technologies Ag Leistungshalbleitermodul mit in Gehäusewand integriertem Kondensator
US20130258736A1 (en) * 2010-12-01 2013-10-03 Kabushiki Kaisha Yaskawa Denki Power converter
WO2013054033A1 (fr) * 2011-10-10 2013-04-18 Centre National De La Recherche Scientifique (Cnrs) Cellule monolithique de circuit integre et notamment cellule de commutation monolithique

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3088138A1 (fr) * 2018-11-07 2020-05-08 Institut Vedecom Module electronique de puissance
WO2020094959A1 (fr) * 2018-11-07 2020-05-14 Institut Vedecom Module electronique de puissance
CN112713884A (zh) * 2020-12-29 2021-04-27 宁波技冠智能科技发展股份有限公司 一种用于低电压直流大电流电路的电子开关
CN112713884B (zh) * 2020-12-29 2024-05-10 宁波技冠智能科技发展股份有限公司 一种用于低电压直流大电流电路的电子开关

Similar Documents

Publication Publication Date Title
US6316716B1 (en) Solar cell and method for producing such a cell
CN107403799B (zh) 半导体器件及其制造方法
CN103579377B (zh) 具有堆叠配置的抬升式光电二极管
FR2947951A1 (fr) Module electronique de puissance
KR102615816B1 (ko) 광검출 소자 및 그 제조 방법
US9082932B2 (en) Optoelectronic semiconductor chip having n-conducting region connected from the p-type side via the single n-type contact element
EP2766932A1 (fr) Cellule monolithique de circuit integre et notamment cellule de commutation monolithique
JPH07183566A (ja) 光ダイオードとその製造方法
CN101647125A (zh) 前侧串联太阳能模块
US11408772B2 (en) Process for producing an infrared detector and associated infrared detector
EP3344024B1 (fr) Module de commutation triphasé
CN102918656A (zh) 一种薄膜太阳能电池模块及其制造方法
FR3050571A1 (fr) Convertisseur electronique de puissance utilisant deux puces multi-poles de puissance a substrats complementaires n et p.
EP3216056A1 (fr) Dispositif electronique de puissance a cellule de commutation 3d verticale
FR3073689A1 (fr) Module de commutation pour onduleur ou redresseur de tension
CN100547803C (zh) 半导体器件
CN113243051A (zh) 用具有旁路二极管的串联连接的太阳能电池发电的电路布置
RU2639990C2 (ru) Способ и устройство для многомодульных устройств без механической изоляции
EP3242322B1 (fr) Dispositif electronique de puissance a structure d'interconnexion electrique plane
WO2005057660A1 (fr) Composant semiconducteur actif a surface reduite
Rouger et al. True 3D packaging solution for stacked vertical power devices
WO2018114881A1 (fr) Puce(s) multipole(s) de puissance integrant de maniere monolithique des cellules de decoupage asymetriques et module(s) de puissance multi-phase utilisant la ou plusieurs desdites puces multipole(s)
EP3058596B1 (fr) Ensemble de cellules photovoltaïques et son procédé de fabrication
JP2005072387A (ja) 光半導体装置、半導体リレー装置及び光信号受信装置
EP4218374A1 (fr) Système électronique de puissance

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20171027

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

ST Notification of lapse

Effective date: 20201205