WO2018114881A1 - Puce(s) multipole(s) de puissance integrant de maniere monolithique des cellules de decoupage asymetriques et module(s) de puissance multi-phase utilisant la ou plusieurs desdites puces multipole(s) - Google Patents

Puce(s) multipole(s) de puissance integrant de maniere monolithique des cellules de decoupage asymetriques et module(s) de puissance multi-phase utilisant la ou plusieurs desdites puces multipole(s) Download PDF

Info

Publication number
WO2018114881A1
WO2018114881A1 PCT/EP2017/083435 EP2017083435W WO2018114881A1 WO 2018114881 A1 WO2018114881 A1 WO 2018114881A1 EP 2017083435 W EP2017083435 W EP 2017083435W WO 2018114881 A1 WO2018114881 A1 WO 2018114881A1
Authority
WO
WIPO (PCT)
Prior art keywords
volume
semiconductor substrate
substrate
type
chip
Prior art date
Application number
PCT/EP2017/083435
Other languages
English (en)
Inventor
Abdelhakim BOURENANNE
Frédéric RICHARDEAU
Adem LALE
Original Assignee
Centre National De La Recherche Scientifique
Institut National Polytechnique De Toulouse
Universite Paul Sabatier Toulouse Iii
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National De La Recherche Scientifique, Institut National Polytechnique De Toulouse, Universite Paul Sabatier Toulouse Iii filed Critical Centre National De La Recherche Scientifique
Publication of WO2018114881A1 publication Critical patent/WO2018114881A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel

Definitions

  • Power multipole chip monolithically integrating asymmetric clipping cells and multi-phase power module (s) using the one or more of said multipole chips
  • the present invention relates to multi-pinch (s) power chips monolithically integrating asymmetric switching cells and relates to multi-phase power modules for electronic power converters using one or more of said multipole chips (s) power.
  • the field of the present invention is the power electronics which makes it possible to convert the electrical energy between a generator and a receiver which are most often of different natures. It is then necessary to adapt the characteristics and the different forms of electrical energy (continuous or alternative).
  • the electrical converters used are most often made with switches based on semiconductor components and passive components such as inductors or capacitors. The switches, but also the diodes, make it possible to control the transfer of the electrical energy while the passive components serve to filter the waveforms of this energy.
  • a switch behaves like a nonlinear resistor that must be as low as possible in the on state and as large as possible in the off state.
  • the transition time between the two states, called switching must be as short as possible to minimize thermal losses. Due to the fact that the converters mentioned here do not implement rotating parts these converters are called "static converters" or electronic power converters.
  • IGBT / MOSFET technology uses an IGBT insulated gate bipolar transistor as an electronic switch in power electronics assemblies. This component offers great simplicity of control while maintaining low losses conduction and switching times acceptable by most applications. The use of such components has led to many advances in power electronics applications in terms of both reliability and cost reduction.
  • This technology makes it possible to achieve "hybrid” integration by performing a heterogeneous assembly of discrete chips in large numbers and interconnected on a common substrate, a metallized insulation on a cold sole. This set is encapsulated or placed in a single box called module. This produces standard power modules and low cost. This technique is commonly used in industry, transportation or energy. The structures are made by combining wired wiring with several semiconductor components.
  • This wiring constitutes a strong electrical limitation and it is at the origin of strong parasitic electrical interactions between the connection inductances, parasitic capacitances with respect to the ground plane, the semiconductors themselves, their close control electronics, these interactions being undesirable from the point of view of electromagnetic compatibility requirements EMC (in English "Electro-Magnetic Compatibility").
  • This wiring also limits the reliability of the assembly and leads to a reduction of the service life when high current densities are used cyclically with cyclic overheating. Finally, this wiring operation is known to be incompatible in terms of manufacturing productivity because it requires a lot of time for its implementation.
  • This wired wiring is made on the top of the chips or "front face". It does not allow direct cooling by this side. With this wiring technique, the chip can be cooled only by its rear face, which limits the heat extraction capacity, its thermal performance and the margin of reliability.
  • a simplification of the connectivity and a greater miniaturization of the converter has been proposed. in the patent application published under the reference WO 2013/054033 A1, and in the French patent application entitled “electronic power converter using two multipole (s) power chips with complementary substrates N and P", filed on April 20, 2016 under number 1 653494.
  • each electronic power switch requires the manufacture of a chip and a wired connection.
  • an elementary switching circuit relies on the combination of two chips and two wire connections, which constitutes a first lock.
  • a switching circuit 12 of a first type is a "Buck" type circuit, formed by a first electronic switch IGBT-HS 14, integrated in a first monolithic chip 16 and connected to an upper side.
  • HS High Side English
  • a first diode-associated LS 20 integrated in a second monolithic chip 22 and connected to a side said lower LS (English Low Side) of the second chip 22, to a ground electrode 24.
  • the first electronic switch IGBT-HS 14 and the first diode-LS 20 are interconnected at a mid-point terminal 26 through two first wire connections 28, 30 .
  • a switching circuit 32 of a second type is a "Boost" type circuit, formed by a second HS-diode 34, integrated into a first monolithic chip 36 and connected to a so-called upper side HS (FIG. in English High Side) of the first chip 36 to a bus power supply electrode 38, and a second associated IGBT-LS electronic switch 40, integrated into a second monolithic chip 42 and connected to a so-called lower side LS (in English Low Side) of the second
  • the second electronic switch IGBT-LS 40 and the second HS-diode 34 are interconnected at a mid-point terminal 46 through two second wire connections 48, 50.
  • a switching circuit 52 of a third type is a circuit 54 of the "Full bridge arm” type in which a circuit 56 of the first type “Buck” and a circuit 58 of the second type “Boost" are merged in parallel.
  • the full bridge arm circuit 54 is formed on the one hand, by a first electronic switch IGBT-HS 60 and a second HS diode 62, interconnected antiparallel and integrated in a first monolithic chip 64, this first pair 64 of components consisting of in the first electronic switch IGBT-HS 60 and the second diode HS 62 being connected to a so-called upper side HS (English High Side) of the first chip to a bus power supply electrode 66.
  • the complete bridge arm circuit 54 is formed on the other hand, by a first diode-LS 68 and a second electronic switch IGBT-LS 70, interconnected in antiparallel and integrated in a second monolithic chip 72, this second pair 72 of components consisting of the first diode LS 68 and the second electronic switch IGBT-LS 70 being connected to a lower side LS (in English Low Side) of the second chip 72, to a ground electrode 74.
  • the first pair 64 of the IGBT-HS 60 and HS diode 62 components and the second pair 72 of the IGBT-LS 70 and LS diode 68 components are interconnected at a mid-point terminal 76 through two third wire connections 78, 80.
  • Each wired connection is a limiting factor in electrical performance, an increase in electrical stress and a risk of deteriorating the reliability of the functionality.
  • a decoupling capacitor on the power terminals of the switching circuits. This capacitor makes it possible to compensate for the induction effects of the inductive connections upstream of the cutting cell but in no way does this capacitor make it possible to compensate for the inductive effects created by the connections downstream of said cell, at the chip level. which constitutes a second lock.
  • the technical problem is to lift the first and second locks described above, and to improve the integration and assembly of electronic power converters to meet the demanding applications of the field of high performance static electronic conversion where must be At the same time, it achieves reliability, compactness, intrinsic electrical performance and reduced manufacturing cost in terms of the choice of materials used and the complexity of the processes used.
  • the subject of the invention is a multipole chip of a multi-phase power module comprising a semiconductor substrate delimited by a mutually opposite first and a second lower face.
  • the multi-pin chip is characterized in that:
  • each switching cell is a double-compartmented cell with a non-through insulating enclosure wall and comprises a cutting structure formed by a diode and a controlled electronic switch, the diode and the controlled electronic switch being respectively integrated in a first volume of the semiconductor substrate and a second volume of the semiconductor substrate, the first and second volumes of the switching cell being adjacent, separated and surrounded by the non-passing insulating enclosure wall, and
  • each switching cell comprises an electric polarity terminal of a bus and an electrical ground terminal, separated and arranged, at the level of the first upper face, respectively on the first volume. and the second volume when the semiconductor substrate is of type N and respectively on the second volume and the first volume when the substrate is of type P, and
  • each switching cell comprises an integral mid-point terminal arranged below the corresponding first volume and second volume and at or below and recessed from the second bottom face of the substrate for connecting an anode of the diode at an anode of the controlled switch when the semiconductor substrate is of type N, or a cathode of the diode at a cathode of the controlled switch when the semiconductor substrate is of type P.
  • the multi-pole chip of a multi-phase power module comprises one or more of the following characteristics:
  • each switching cell comprises a semi-conductive diffusion zone of type complementary to the type of the semiconductor and highly doped substrate, in contact and interposed vertically between the mid-point terminal in one piece and the assembly formed by faces; lower than the first and second volumes of the semiconductor substrate, the complementary and highly doped type semiconductor diffusion zone partially forming the diode below the first volume and partially the electronic switch controlled below the second volume;
  • the complementary and highly doped type of diffusion-type semiconductor zone is a zone obtained by doping of a type complementary to that of the semiconductor substrate or an area obtained by etching a primitive substrate of complementary type and strongly doped with which has been previously etched the semiconductor substrate;
  • the complementary and highly doped type semiconductor diffusion zone located below the second volume, is laterally punctuated by an included intermediate semiconductor zone, of the same type of doping as the conductive and heavily doped substrate, so that the second substrate volume and the intermediate semiconductor zone form an additional diode mounted in antiparallel with the controlled electronic switch;
  • the multipole chip described above comprises two adjacent cells separated laterally by a portion of the semiconductor substrate which extends between the level of the ground and bus terminals and the level of the terminals of the two middle points, or a portion of the semiconductor substrate which extends between the level of the ground and bus terminals and substantially the lower level of first and second volumes;
  • the complementary-type semiconductor zone is a zone obtained by etching a complementary type primitive substrate on which the semiconductor substrate has been etched beforehand, and the semiconductor substrate portion separating the two cells; adjacent ones comprises a recess at the level of the semiconductor zones of complementary type, the recess being filled with an insulating solid material or an insulating gas or the vacuum;
  • the one-piece enclosure wall is obtained from a continuous non-through trench filled with an insulating material or a semiconductor material of a type complementary to that of the semiconductor substrate, or from a discrete trench, through or not through, filled with a semiconductor material of complementary type to that of the semiconductor substrate, and by a diffusion annealing subsequent to the filling.
  • the subject of the invention is also a multipole chip of a multi-phase power module comprising an N-type semiconductor substrate delimited by a first mutually opposite first and a second lower face.
  • the multi-pin chip is characterized in that:
  • each switching cell is a double-compartmented cell with a non-through insulating enclosure wall and comprises a first switching circuit structure and a second switching circuit structure, shared in a first volume of the semi substrate. - driver and a second volume of the semiconductor substrate, the first and second volumes of the switching cell being adjacent, separated and surrounded by the non-through insulating enclosure wall, and
  • each switching cell comprises an electric polarity terminal of a bus and an electrical ground terminal, separated and arranged respectively on the first volume and the second volume at the first upper face, and
  • each switching cell comprises a single-point center point terminal divided into two separate sub-terminals, disposed below the first volume and the second volume and at the second lower face of the semiconductor substrate, and
  • the first chopper circuit structure comprises a first diode and a first controlled switch, built respectively in the first volume of the semiconductor substrate and the second volume of the semiconductor substrate, the anode of the first diode and the anode the first controlled switch being respectively connected to the sub terminal of the middle point terminal below the first substrate volume and sub terminal of the middle point terminal below the second substrate volume, and
  • the second switching circuit means comprises a second diode and a second controlled switch, integrated respectively in the second volume of the semiconductor substrate and the first volume of the semiconductor substrate, the cathode of the second diode and the cathode of the second controlled switch respectively forming the sub terminal of the middle point terminal below the second volume of substrate and the sub terminal of the middle point terminal below the first volume of substrate.
  • the multipole chip of a multi-phase power module comprises one or more of the following characteristics:
  • the first controlled switch is an insulated-gate bipolar transistor (IGBT) flyback made in the N-type semiconductor substrate and has a first cathode electrode forming the ground terminal associated, and .
  • the second controlled switch is an insulated-gate bipolar transistor (IGBT) with reverse conduction formed in the N-type semiconductor substrate, and comprises a second cathode electrode forming the sub-terminal of the mid-point terminal located in below the first substrate volume, and
  • the bus terminal forming the cathode of the first diode and the anode of the second controlled switch covers a first area of N + doped region and a second doped P laterally adjacent to each other, and
  • the sub-terminal of the mid-point terminal located below the second volume of substrate and forming the cathode of the second diode and the cathode of the first controlled switch covers a third area doped P and a fourth zone doped N +, laterally adjacent to each other.
  • the invention also relates to a multipole power module for an electronic power converter, comprising a first multi-pin chip and a second multi-pin chip.
  • the multi-phase power module is characterized in that:
  • the first multipole chip includes a first substrate semi conducteurde N type, delimited by a first upper face and second lower face, mutually opposed and the first multipole chip comprises an integer X, greater than or equal to two, of first cells switching devices monolithically vertically integrated into the first semiconductor substrate in a vertical direction and laterally distributed in the same first substrate in a compact manner in an extension plane perpendicular to the vertical direction of integration, and
  • each first switching cell is a double cell compartmentalized by a first non-through insulating enclosure wall and comprises a first cutting structure formed by a first diode and first controlled electronic switch, respectively integrated in a first first volume of the substrate; semiconductor substrate and a first second volume of the semiconductor substrate, the first first volume and the first second volume of the switching cell being adjacent, separated and surrounded by the first non-passing insulating enclosure wall, and each first switching cell comprises a first bus electric polarity terminal and a first ground terminal, separated and arranged at the first first upper face, respectively on the first first volume and the first second volume, and
  • each first switching cell comprises a first integral mid-point terminal disposed below the first volume and the second volume and at or below and set back from the second lower face of the substrate for connecting a first anode of the first diode at a first anode of the first controlled switch;
  • each first switching cell comprises a semi-conductive diffusion zone of type complementary to the type of the first semiconductor substrate and highly doped, in contact and interposed vertically between the first mid-point terminal in one piece and the together formed by lower faces of the first and second volumes of the first semiconductor substrate, the complementary and highly doped type semiconductor diffusion zone partially forming the first diode below the first volume and partially the first electronic switch controlled below the second volume;
  • the second multipole chip comprises a second semiconductor substrate, delimited by a second first upper face and a second face second lower, mutually opposed, and
  • the second multi-pin chip comprises the same integer number X, greater than or equal to two, second switching cells vertically integrated monolithically in the second semiconductor substrate in a vertical direction and distributed laterally in the same second substrate in a compact manner; following an extension plane perpendicular to the vertical direction of integration, and
  • each second switching cell is a double-compartment cell divided by a second non-through insulating enclosure wall and comprises a second cutting structure formed by a second diode and a second controlled electronic switch, respectively integrated in a second first volume of the second semiconductor substrate and a second second volume of the second semiconductor substrate, the second and second second the second switching cell being adjacent, separated and surrounded by the second non-crossing insulating wall, and
  • each second switching cell comprises a second bus electric polarity terminal and a second electric ground terminal, separated and arranged at the first second upper face, respectively on the second first volume and the second second volume, and
  • each second switching cell comprises a second single-point center point terminal disposed below the second volume and the second volume and at or below and away from the second second lower face of the second substrate; connecting a cathode of the second diode to a cathode of the second controlled switch;
  • each second switching cell comprises a diffusion semiconducting zone, of a type complementary to the type of the second semiconductor substrate and strongly N + doped, in contact and vertically interposed between the second central point terminal in one piece and the assembly formed by lower faces of the first and second volumes of the second semiconductor substrate, the complementary and highly doped type semiconductor diffusion zone partially forming the second diode below the first volume and partially the first controlled electronic switch below the second volume.
  • the invention also relates to a multi-phase power module for an electronic power converter, comprising a first multi-pin chip, a second multi-pin chip and a third multi-pin chip.
  • the multi-phase power module is characterized in that:
  • the first multi-pole chip comprises a first semiconductor substrate of N type, delimited by a first upper face and second lower face, mutually opposed, and
  • the first multi-pin chip comprises an integer X, greater than or equal to two, first switching cells, vertically integrated monolithically in the first semiconductor substrate in a vertical direction and distributed laterally in the first semiconductor substrate; conduct in a compact manner in an extension plane perpendicular to the vertical direction of integration, and
  • each first switching cell is a double cell compartmentalized by a first non-through insulating enclosure wall and comprises a first cutting structure formed by a first diode and first controlled electronic switch, respectively integrated in a first first volume of the substrate; semiconductor and a first second volume of the semiconductor substrate, the first and second first volumes of the switching cell being adjacent, separated and surrounded by the first non-passing insulating enclosure wall, and
  • each first switching cell comprises a first bus electric polarity terminal and a first ground terminal, separated and arranged at the first first upper face, respectively on the first first volume and the first second volume, and
  • each first switching cell comprises a first integral mid-point terminal disposed below the first volume and the second volume and at or below the second lower face of the substrate for connecting a first anode of the first diode at a first anode of the first controlled switch;
  • the second multipole chip includes a second N-type semiconductor substrate, delimited by a second first upper face and a second second lower face, mutually opposed and X second controlled switches, vertically monolithically integrated into the following second semiconductor substrate a vertical direction and distributed laterally in the same second substrate compactly in a plane of extension perpendicular to the vertical direction of integration, and
  • the second multi-pin chip comprises a supply bus polarity electrode, shared by the second controlled switches and forming the anodes of the second controlled switches, and each second controlled switch comprises at the second second surface a cathode terminal forming a separate midpoint terminal; and .
  • the third multipole chip includes a third N-type semiconductor substrate, delimited by a first third upper face and a third second lower face, mutually opposed and X third diodes, vertically monolithically integrated in the third semiconductor substrate according to a vertical direction and laterally distributed in the third substrate in a compact manner in a plane of extension perpendicular to the vertical direction of integration, and
  • the third multi-pin chip comprises a third electrode of electric mass, shared by the third diodes and forming the anodes of said third diodes.
  • the invention also relates to a multi-phase power module for an electronic power converter, comprising a first multi-pin chip and a second multi-pin chip.
  • the multi-phase power module is characterized in that:
  • the first multipole chip comprises a first semiconductor substrate of N type, delimited by a first face first upper and a first second lower face, mutually opposed, and
  • the first multi-pin chip comprises an integer X, greater than or equal to two, first switching cells vertically integrated monolithically in the first semiconductor substrate in a vertical direction and distributed laterally in the first substrate in a compact manner; following an extension plane perpendicular to the vertical direction of integration, and
  • each first switching cell is a double-compartment cell with a non-through insulating enclosure wall and comprises a first switching circuit structure, formed by a first diode, a first controlled electronic switch and a second diode, the first diode and the pair formed by the first controlled switch and the second diode mounted in antiparallel, being respectively integrated in a first volume of the semiconductor substrate and a second volume of the semiconductor substrate, the first and second volumes of the switching cell. being neighbors, separated and surrounded by the first non-crossing insulating wall, and each first switching cell comprises a first bus electric polarity terminal and a first ground terminal, separated and arranged, at the first first upper face, respectively on the first volume and the second volume, and
  • each first switching cell comprises a first integral mid-point terminal disposed below the first volume and the second volume and at or below the first first bottom face of the substrate for connecting a first anode of the first diode at a first anode of the first controlled switch;
  • each first switching cell comprises a semi-conductive diffusion zone of type complementary to the type of the first semiconductor substrate and highly doped, in contact and interposed vertically between the first mid-point terminal in one piece and the together formed by lower faces of the first and second volumes of the first semiconductor substrate, the complementary and highly doped type semiconductor diffusion zone partially forming the first diode below the first volume and partially the first electronic switch controlled below the second volume, and
  • the complementary and highly doped type semiconductor diffusion zone located below the second volume, is punctuated laterally by an included intermediate semiconductor zone, having the same type of doping and strongly doped, so that the second substrate volume and the intermediate semiconductor zone included form the second diode, mounted in antiparallel with the controlled electronic switch;
  • the second multipole chip includes a second N-type semiconductor substrate, delimited by a second first upper face and a second second lower face, mutually opposed and X second controlled switches, vertically monolithically integrated into the following second semiconductor substrate a vertical direction and distributed laterally in the same second substrate compactly in a plane of extension perpendicular to the vertical direction of integration, and
  • the second multi-pin chip comprises a second supply bus polarity electrode, shared by the second controlled switches and forming the anodes of the second controlled switches, the second polarity electrode being disposed on and in contact with the second first upper face, and each second controlled switch has at the second second lower surface a cathode terminal forming a separate midpoint terminal.
  • the invention also relates to a multi-phase power module, comprising a first multi-pin chip and a second multi-pin chip.
  • the multi-phase power module is characterized in that:
  • the first multipole chip comprises a first semiconductor substrate of P type, delimited by a first face first upper and a first second lower face, mutually opposed, and
  • the first multi-pin chip comprises an integer X, greater than or equal to two, first switching cells vertically integrated monolithically in the first semiconductor substrate in a vertical direction and distributed laterally in the first substrate in a compact manner; following an extension plane perpendicular to the vertical direction of integration, and
  • each first switching cell is a double-compartment cell with a non-through insulating enclosure wall and comprises a first switching circuit structure, formed by a first diode, a first controlled electronic switch and a second diode, the first diode and the pair formed by the first controlled switch and the second diode mounted in antiparallel, being respectively integrated in a first volume of the semiconductor substrate and a second volume of the semiconductor substrate, the first and second volumes of the switching cell. being neighbors, separated and surrounded by the first non-crossing insulating wall, and
  • each first switching cell comprises a first ground terminal and a first bus electric polarity terminal, separated and arranged at the first first upper face, respectively on the first volume and the second volume, and
  • each first switching cell comprises a first integral mid-point terminal disposed below the first volume and the second volume and at or below and set back from the first first bottom face of the substrate for connecting a first cathode of the first diode at a first cathode of the first controlled switch;
  • each first switching cell comprises a semi-conductive diffusion zone of type complementary to the type of the first semiconductor substrate and strongly N + doped, in contact and interposed vertically between the first single-point center point terminal and the set formed by lower faces of the first and second volumes of the first semiconductor substrate, the complementary and highly doped N + type diffusion semiconductor zone partially forming the first diode below the first volume and partially the first controlled electronic switch below the second volume, and .- the complementary and highly doped N + type diffusion-type semiconductor zone, located below the second volume, is punctuated laterally by an included intermediate semiconducting zone, of substantially the same thickness as the thickness of the semi-conductive diffusion zone of complementary type, having the same type doping and strongly P + doped, so that the second volume of substrate and the intermediate semiconductor region included form the second diode, arranged in antiparallel with the first electronic switch controlled; and
  • the second multipole chip comprises a second semiconductor substrate of P and lightly doped type delimited by a second first upper and a second lower second face, mutually opposed and X second controlled switches, vertically monolithically integrated in the second semiconductor substrate -conductor in a vertical direction and distributed laterally in the same second substrate in a compact manner in a plane of extension perpendicular to the vertical integration direction, and
  • the second multi-pin chip comprises a second supply bus polarity electrode, shared by the second controlled switches and forming the anodes of the second controlled switches, the second polarity electrode being disposed on and in contact with the second second lower face; and each second controlled switch has at the second first upper surface a cathode terminal forming a separate midpoint terminal.
  • the invention also relates to a multi-phase power module for an electronic power converter, comprising a first multi-pin chip and a second multi-pin chip.
  • the multi-phase power module is characterized in that:
  • the first multipole chip comprises a first semiconductor substrate of N type, delimited by a first face first upper and a first second lower face, mutually opposed, and
  • the first multi-pin chip comprises an integer X, greater than or equal to two, first switching cells vertically integrated monolithically in the first semiconductor substrate in a vertical direction and distributed laterally in the same first substrate; compact in an extension plane perpendicular to the vertical direction of integration, and
  • each first switching cell is a double cell compartmentalized by a first non-through insulating enclosure wall and comprises a first cutting structure formed by a first diode and first controlled electronic switch, respectively integrated in a first first volume of the substrate; semiconductor and a first second volume of the semiconductor substrate, the first and second first volumes of the switching cell being adjacent, separated and surrounded by the first non-passing insulating enclosure wall, and
  • each first switching cell comprises a first bus electric polarity terminal and a first ground terminal, separated and arranged at the first first upper face, respectively on the first first volume and the first second volume, and
  • each first switching cell comprises a first integral mid-point terminal disposed below the first volume and the second volume and at or below the second lower face of the substrate for connecting a first anode of the first diode at a first anode of the first controlled switch; and .
  • the second multipole chip includes a second N-type semiconductor substrate, delimited by a second first upper face and a second face second lower, mutually opposed, and the second multipole .- chip includes the same integer number X of second switching cells, vertically integrated monolithically in the second semiconductor substrate in a vertical direction and laterally distributed in the same second substrate in a compact manner in a plane of extension perpendicular to the vertical direction of integration, and
  • each second switching cell is a double-compartment cell divided by a second non-through insulating enclosure wall and comprises a second cutting structure formed by a second diode and a second controlled electronic switch, respectively integrated in a second first volume of the second semiconductor substrate and a second second volume of the second semiconductor substrate, the second first and second second volumes of the second switching cell being adjacent, separated and surrounded by the second non-passing insulating enclosure wall, and
  • each second switching cell comprises a second electrical ground terminal and a second bus electric polarity terminal, separated and arranged at the first second upper face, respectively on the second and second second volumes, and
  • each second switching cell comprises a second single-point center point terminal disposed below the second and second second volume and at or below and away from the second lower face of the semiconductor substrate. conductor for connecting a second cathode of the second diode to a second cathode of the second controlled switch.
  • the invention also relates to a multi-phase power module for an electronic power converter, comprising a single multi-pin chip.
  • the multi-phase power module is characterized in that: the multi-pin chip comprises an N-type semiconductor substrate delimited by a first mutually opposite first face and a second lower face, and
  • the multipole chip comprises an integer X, greater than or equal to two, switching cells vertically integrated monolithically in the semiconductor substrate in a vertical direction and laterally distributed in the same substrate in a compact manner according to a plane; extension perpendicular to the vertical direction of integration, and
  • each switching cell is a double-compartmented cell with a non-through insulating enclosure wall, and has a first switching circuit structure and a second switching circuit structure, shared in a first volume of the substrate; semiconductor and a second volume of the semiconductor substrate, the first and second volumes of the switching cell being adjacent, separated and surrounded by the non-passing insulating enclosure wall, and
  • each switching cell comprises an electrical polarity terminal of a bus and an electrical ground terminal, separated and arranged respectively on the first volume and the second volume at the level of the first upper face, and
  • each switching cell comprises a single-point center point terminal divided into two separate sub-terminals, disposed below the first volume and the second volume and at the second lower face of the semiconductor substrate, and for each switching cell,
  • the first switching circuit structure comprises a first diode and a first controlled switch respectively integrated in the first volume of the semiconductor substrate and the second volume of the semiconductor substrate, the anode of the first diode and the first anode of the first controlled switch being respectively connected to the sub terminal of the middle point terminal below the first substrate volume and to the sub terminal of the middle point terminal below the second substrate volume, and
  • the second switching circuit structure comprises a second diode and a second controlled switch respectively integrated in the second volume of the semiconductor substrate and the first volume of the semiconductor substrate, the cathode of the second diode and the cathode of the second controlled switch respectively forming the sub terminal of the midpoint terminal below the second volume of substrate and the sub terminal of the midpoint terminal below the first volume of substrate.
  • FIGS. 1A, 1B and 1C are electrical diagrams of switching circuits, respectively of the "buck” type, of the "boost” type and of the "complete bridge arm” type, conventionally integrated on two chips separated, interconnected at midpoints through wired links;
  • FIGS. 2A, 2B and 2C are respectively an electrical diagram of a multi-phase power module composed of a plurality of "boost" type cutting circuits, a vertical section of a multipole chip of a multi-phase power module according to a first variant of a first embodiment of the invention implementing the electrical diagram of FIG. 2A, and a vertical section of a multipole chip of a multi-phase power module according to a second variant of a first embodiment of the invention implementing the electrical diagram of FIG. 2A, the chips of FIGS. 2B and 2C each using an N-type substrate;
  • FIGS. 2D and 2E are respectively a view of a production sequence according to a first embodiment of a speaker wall, limited for the sake of simplification to a half-cell of a chip of FIG. 2B , and a top view of the etching mask of the corresponding enclosure wall;
  • FIGS. 2F and 2G are respectively a top view and a vertical section of an enclosure wall at the stage of its etching of a half-cell of a chip of FIG. 2C, the etching being a step of FIG. a sequence of manufacture according to a second embodiment of said enclosure wall;
  • FIGS. 3A, 3B and 3C are respectively an electrical diagram of a multi-phase power module composed of a plurality X of "buck" type cutting circuits, a vertical section of a chip multipole of a multi-phase power module according to a first variant of a second embodiment of the invention implementing the electrical diagram of FIG. 3A, and a vertical section of a multipole chip of a multi-power module step according to a second variant of a second embodiment of the invention implementing the same electrical diagram of FIG. 3A, the chips of FIGS. 3B and 3C each using a P-type substrate;
  • FIGS. 4A, 4B and 4C are respectively an electrical diagram of a multi-phase power module composed of a plurality of "boost boost" type switching circuits each having a second diode connected in antiparallel on the switch corresponding lower side, a vertical section of a multipole chip of a multi-phase power module according to a first variant of a third embodiment of the invention implementing the electrical diagram of FIG. 4A, and a section vertical of a multipole chip of a multi-phase power module according to a second variant of a third embodiment of the invention implementing the same electrical diagram of FIG. 4A, the chips of FIGS. 4B and 4C each using a substrate of FIG. type N;
  • FIGS. 5A, 5B and 5C are respectively an electrical diagram of a multi-phase power module composed of a plurality of "augmented buck" type cutting circuits each having a second diode connected in antiparallel on the switch corresponding upper-side controlled electronic control unit, a sectional view of a multi-pole chip of a multi-phase power module according to a first variant of a fourth embodiment of the invention implementing the electrical diagram of FIG. 5A, and a sectional view of a multipole chip of a multi-phase power module according to a second variant of the fourth embodiment of the invention implementing the same electrical diagram of FIG. 5A, the chips of FIGS. 5B and 5C each using a P-type substrate;
  • FIGS. 6A and 6B are respectively an electrical diagram of a multi-phase power module composed of a plurality of "full bridge arm” type cutting circuits each integrating a "boost” type circuit and a circuit of type "buck", and a sectional view of a chip multipole of a multi-phase power module according to a fifth embodiment implementing the electrical scheme of Figure 6A, the chip using here an N-type substrate;
  • FIGS. 7A and 7B are respectively an electrical diagram and a view of the assembly of a multi-phase power module according to a first embodiment, the multi-phase power module comprising a first multipole chip, identical to the multipole chip of Figure 2C, and a second multipole chip, identical to the multipole chip of Figure 3C, the first multipole chip using an N-type substrate and the second chip using a P-type substrate;
  • FIGS. 8A and 8B are respectively an electrical diagram and a view of the assembly of a multi-phase power module according to a second embodiment, the power module comprising a first multipole chip, identical to the multipole chip; of Figure 2C, and the second and third multipole chips, the chips being of type N;
  • FIGS. 9A and 9B are respectively an electrical diagram and a view of the assembly of a multi-phase power module according to a third embodiment, the power module comprising a first multipole chip, identical to the multipole chip; of Figure 4C, and a second multipole chip, and both chips each using an N-type substrate;
  • FIGS. 10A and 10B are respectively an electrical diagram and a view of the assembly of a multi-phase power module according to a fourth embodiment, the power module comprising a first multipole chip, identical to the multipole chip; of Figure 5C, and a second multipole chip, and both chips each using a P-type substrate;
  • FIGS. 11A and 11B are respectively an electrical diagram and a view of the assembly of a multi-phase power module according to a fifth embodiment, the power module comprising a first multipole chip, identical the multipole chip of Figure 2C, and a second multipole chip, and the two chips each using an N-type substrate;
  • FIGS. 12A and 12B are respectively an electrical diagram and a hardware embodiment of a multi-phase power module.
  • the power module comprising a single multi-pin chip, identical to the multi-pin chip of Figure 6B and using an N-type substrate.
  • the main guiding ideas of the invention relate to the definition of elementary monolithic cell structures, hereinafter referred to as cells. These cells are configured to constitute at least one of the single chips, the two or three chips realizing a multi-phase power module for electronic power converter, and allow an elementary level within said at least one a chip to lift the first and second locks.
  • the invention proposes to merge the switches, that is to say the IGBT transistors and the diodes, of the same cutting cell in a single power chip giving rise to a new type of tri-pole monolithic switching without any internal wire connection.
  • two chip embodiments are obtained depending on the type of substrate used among the P type and the N type, the first configuration corresponding to the N type substrate being an elementary "Boost" type switching circuit. the second configuration corresponding to the P-type substrate being an elementary "buck" type switching circuit.
  • the IGBT transistor is positioned on the side of the lowest potential of the power supply bus and connected directly to a terminal of the bus at said potential on the lower, that is to say the mass, while the diode is placed on the side of the highest potential V B us of the same power bus and connected to a bus terminal at the highest potential.
  • the IGBT transistor is positioned on the highest potential side V B us of the power bus and connected directly to a bus terminal.
  • highest potential audit while the diode is placed on the side of the lowest potential of the same power bus and connected to a bus terminal of the lowest potential potential, that is to say an electric ground.
  • the two variants of the elementary configurations use a blind partial trench, that is to say which does not does not open on the lower side of the chip, filled with a doping material opposite or complementary to that of the substrate or filled with a dielectric material.
  • the architecture offered by the use of this blind partial trench is much easier to manufacture than that presented in the patent application WO 2013/054033 A1, which constitutes a major point of the present invention.
  • the two configurations "buck" and “boost” of the invention thus make it possible to respond to applications involving no reversibility in power.
  • the two configurations can be associated in parallel in a direct manner, i.e. by a parallel connection "terminal terminals" of the two chips. This operation does not pose any technical problem, only a dead time to be inserted between the transistors state changes, and induces no penalty on the performance and reliability of said transistors that keep the same field of use of the two configurations when they are separated.
  • a multi-pin chip 102 produces an electrical circuit 104, illustrated in FIG. 2A, of part or all of a multi-phase power module for an electronic power converter.
  • the electric circuit 104 is composed of a plurality of a number X of elementary circuits 106-1, 106 2 , 106 3 , 106 x , identical of "boost" type cutting, connected in parallel between a first terminal 108 at a highest voltage V B us of a power bus and a second terminal 1 10 at a lower voltage of the same power bus, that is to say an electrical ground.
  • the elementary circuits 106-1, 106 2 , 106 3, 106 x each comprise a separate midpoint connecting in series their corresponding diode and transistor, the separated midpoints being respectively designated PM1, PM2, PM3, PMX. According to FIG.
  • the multipole chip 102 comprises an N-type semiconductor substrate 1 12 delimited by a first upper face 1 14 and a second lower face 1 1 6 mutually opposed, the first upper face 1 14 and the second lower face 1 1 6 being considered elsewhere and respectively as a first front face and a second rear face when assembling the chip on for example a Printed Circuit Board (PCB) printed circuit of the multi-phase power module .
  • PCB Printed Circuit Board
  • the multipole chip 102 comprises X switching cells, vertically integrated monolithically in the semiconductor substrate 1 12 in a vertical direction D1, illustrated in FIG. 2B by an arrow 1 18, and laterally distributed in the same first substrate so as to compact in an extension plane P1, perpendicular to the vertical integration direction D1, and illustrated in FIG. 2B in a longitudinal direction D
  • FIG. 2B only two switching cells 122 ; 122 2 , adjacent in the longitudinal direction D
  • the two switching cells correspond here respectively to the elementary circuits 106! and 106 2 .
  • Each switching cell 122 ; 122 2 is a double-chambered cell respectively by a non-through insulating enclosure wall 124-1, 124 2 , and comprises respectively an elementary structure 128-1, 128 2 of a "boost" type of cutting circuit formed by a diode 130-1, 130 2 and a controlled electronic switch 132 ; 132 2 .
  • Diode 130-1 and the controlled electronic switch 132 are respectively integrated in a first volume 134 ! and a second volume 136i of the semiconductor substrate of the shared switching cell 122-1.
  • the diode 130 2 and the controlled electronic switch 132 2 are respectively integrated in a first volume 134 2 and a second volume 136 2 of the semiconductor substrate of the shared switching cell 122 2 .
  • the first volume 134-1, 134 2 and the second volume 136i, 136 2 of the same switching cell 122 ; 122 2 are neighbors, separated and surrounded by the first non-passing insulating wall 124 ; 124 2 corresponding to said same switching cell 122-1, 122 2.
  • Each switching cell 122 ; 122 2 has a bus electric polarity terminal 138-1, 138 2 and an electric ground terminal 140-1, 140 2 , separated and arranged at the first upper face 1 14, respectively on the first volume 134- 1, 134 2 and the second volume 136i, 136 2 .
  • Each switching cell 122 ; 122 2 respectively comprises a center point terminal 141 ; 141 2 in one piece, disposed below the first volume 134-1, 134 2 and the second volume 136-1, 136 2 , and at the second lower face 1 1 6 of the semiconductor substrate 1 12 for respectively connecting an anode of the diode 130-1, 130 2 to an anode of the controlled switch 132 ; 132 2 .
  • Each switching cell 122 ; 122 2 respectively comprises a diffusion semiconductor zone 142 ; 142 2 , P-type complementary to the type of the first semiconductor substrate and highly doped P +, in contact and interposed vertically between the central point terminal 141 -i, 141 2 in one piece, associated with the switching cell, and the assembly formed by lower faces 144-1, 146i; 144 2 , 146 2 of the first and second volumes 134-1, 136-i ; 134 2, 136 2 of the semiconductor substrate 1 12.
  • the diffusion semiconductor zone 142 !
  • 142 2 of complementary type and strongly doped P + of a same switching cell 122-1, 122 2 partially forms the diode 130-1, 130 2 below the first volume 134-1, 134 2 and partially the electronic switch ordered 132-1, 132 2 . below the second volume 136-1, 136 2 .
  • complementary and strongly doped P + type diffusion semiconductor zones are produced by a doping of complementary type P + on the rear face of the substrate 1 12 N- and in selected areas and delimited by masking.
  • a multipole chip 152 realizes the electric circuit 104, illustrated in FIG. 2C, of part or all of a multi-phase power module for an electronic power converter.
  • the multipin chip 152 of Figure 2C is similar to the chip 102 of the
  • Figure 2B having a quasi-identical structure but differs in the following characteristics.
  • the multi-pole chip 152 comprises a semiconductor substrate 1 62 which differs from the semiconductor substrate 1 12 in that it is delimited by a lower face 166 coinciding with the lower faces 144-1, 144 2 , 146-1 , 146 2 of the first and second volumes 134-1, 134 2 , 136-1, 136 2 of the semiconductor substrate 1 62.
  • each middle point terminal 141 ; 141 2 in one piece is disposed here below the first volume 134-1, 134 2 and the second volume 136-1, 136 2 associated therewith, and below at a strictly lower level of the second lower face 1 66 of the semiconductor substrate 1 62.
  • the chip 152 of the second variant differs from the chip 102 of the first variant in that any two cells, adjacent to each other, are separated laterally by a portion of the semiconductor substrate 197 which extends between the level of the mass terminals. 140-1, 140 2 and bus 138-1, 138 2 and at a level substantially higher than the lower level of first and second volumes 134 ; 134 2 , 136i, 136 2 .
  • the N + type complementary type P + semiconductor zones of the substrate 1 62 of the switching cells are zones obtained by etching a complementary P + type monocrystalline primitive substrate on which has been etched with beforehand the N-epitaxial semiconductor substrate.
  • the portion of semiconductor substrate 197 that separates each pair of adjacent cells has a recess 198 at the semiconductor zones 142 ; 142 2 complementary type P +
  • the recess 198 is filled here by a dielectric solid material.
  • the recess is filled with a solid insulating material or an insulating gas or vacuum.
  • the integral wall of a chip switching cell 102, 152 can be obtained from a continuous trench and not through, filled with an insulating material or a semiconductor material of complementary type to that of the semiconductor substrate, or from a discrete trench, either through or not through, filled with a semiconductor material of a type complementary to that of the semiconductor substrate , and by a diffusion annealing following the filling.
  • the enclosure wall in one piece from a discrete trench and not through, filled by a P + type semiconductor material complementary to that N- of the semiconductor substrate, and by diffusion annealing following the filling, due to the small thickness of the lower P + diffusion zone.
  • a manufacturing method 202 of the enclosure wall 204 here limited to a half-cell or to the outer portion of an entire cell, is provided in which a trench 206 discrete and non-through is filled 208 by a semiconductor material, for example highly boron-doped polycrystalline silicon, of a type complementary to that of the semiconductor substrate, for example monocrystalline silicon, and by diffusion annealing 210 consecutive to filling 208.
  • a semiconductor material for example highly boron-doped polycrystalline silicon
  • the lower P + diffusion zone is not shown, being subsequently manufactured in the chip manufacturing process.
  • the enclosure wall in one piece from a continuous trench and not through, filled by an insulating material or a P + type semiconductor material complementary to that N- of the semiconductor substrate.
  • FIGS. 2F and 2G an overview of a process for manufacturing the enclosure wall, here limited to a half-cell or to the external part, is provided in which a continuous and non-through trench 226 is filled with a material semiconductor, for example highly boron-doped polycrystalline silicon, of a type complementary to that of the N-1 62 semiconductor substrate, for example monocrystalline silicon.
  • a multipole chip 302 produces an electrical circuit 304, illustrated in FIG. 3A, of part or all of a multi-phase power module for an electronic power converter.
  • the electrical circuit 304 is composed of a plurality of an integer X, greater than or equal to 2, of elementary circuits 306-I, 306 2 , 306 3, 306 x , identical type of cutting.
  • buck connected in parallel between a first terminal 308 at a highest voltage V B us of a power bus and a second terminal 310 at a lower voltage of the same power bus, that is, say an electrical mass.
  • the elementary circuits 306i, 306 2, 306 3, 306 x each comprise a separate midpoint serially connecting their corresponding diode and transistor, separated midpoints being respectively designated PM1, PM2, PM3, PMX.
  • the multipole chip 302 comprises a P-type semiconductor substrate 312 delimited by a first upper face. 314 and a second lower face 31 6, mutually opposed, the first upper face 314 and the second lower face 31 6 being considered elsewhere and respectively as a first front face and a second rear face when the chip is assembled on by example PCB printed circuit board (English Printed Circuit Board) of the multi-phase power module.
  • PCB printed circuit board English Printed Circuit Board
  • the multipole chip 302 comprises X switching cells vertically integrated monolithically in the semiconductor substrate 312 in a vertical direction D2, illustrated in FIG. 3B by an arrow 318, and laterally distributed in the same first substrate in a compact manner according to FIG. an extension plane P2, perpendicular to the vertical integration direction D2, and illustrated in FIG. 3B in a longitudinal direction D
  • FIG. 3B only two switching cells 322 ; 322 2 , adjacent in the longitudinal direction D
  • the two switching cells 322-I, 322 2 respectively correspond to the elementary circuits 306i and 306 2 respectively .
  • Each switching cell 322-I, 322 2 is a double-chambered cell respectively with a non-through insulating enclosure wall 324, 324 2 , and comprises respectively an elementary structure 328i, 328 2 of a "buck" type of cutting circuit. formed by a diode 330i, 330 2 and a controlled electronic switch 332 ! , 332 2 .
  • the diode 330i and the controlled electronic switch 332 ! are respectively integrated in a first volume 334 ! and a second volume 336i of the semiconductor substrate of the shared switching cell 322.
  • the diode 330 2 and the controlled electronic switch 332 2 are respectively integrated in a first volume 334 2 and a second volume 336 2 of the semiconductor substrate of the shared switching cell 322 2 .
  • the first volume 334 : 334 2 and the second volume 336i, 336 2 of the same switching cell 322 ; 322 2 are adjacent, separated and surrounded by the non-through insulation wall 324 ⁇ , 324 2 corresponding to said same switching cell 322 ⁇ , 322 2.
  • Each switching cell 322 ; 322 2 has an electric ground terminal 338i, 338 2 and a bus electric polarity terminal 340i, 340 2 , separated and arranged at the first upper face 314 respectively on the first volume 334 : 334 2 and the second Volume 336i, 336 2 .
  • Each switching cell 322 ; 322 2 has a center point terminal 341-i, 341 2 in one piece, disposed below the first volume 334 : 334 2 and the second volume 336i, 336 2 , and at the second lower face 31 6 of the semiconductor substrate 312 for respectively connecting a cathode of the diode 330i, 330 2 to a cathode of the controlled switch 332 ! , 332 2 .
  • Each switching cell 322-I, 322 2 comprises a N-type diffusion-complementary semiconductive diffusion zone 342-I, 342 2 , of the P type of the semiconductor substrate 312 and strongly N + doped, in contact and interposed vertically between the center point terminal 341-i, 341 2 in one piece, associated with the switching cell 322-I, 322 2 , and the assembly formed by lower faces 344-I, 346i; 344 2 , 346 2 of the first and second volumes 334 : 336i; 334 2, 336 2 of the semiconductor substrate 312.
  • complementary and strongly doped N + type diffusion semiconductor zones are produced by a doping type complementary N + rear face of the substrate 312 P- and in selected areas and delimited by masking.
  • any two cells adjacent to each other are laterally separated by a portion of the semiconductor substrate 346 which extends between the level of the ground terminals 338i, 338 2 and bus 340i, 340 2 and the level of the terminals 341-i , 341 2 of the two midpoints PM1, PM2.
  • a multi-pin chip 352 produces the electrical circuit 304, illustrated in Figure 3C, a portion or all of a multi-phase power module for an electronic power converter.
  • the multipole chip 352 of Figure 2C is similar to the chip 302 of Figure 3B having a substantially identical structure but differs in the following features.
  • the multipole chip 352 comprises a semiconductor substrate 362 which differs from the semiconductor substrate 312 in that it is delimited by a lower surface 366 merged with the lower faces 344-I, 344 2 , 346-I, 346 2 of the first and second volumes 334 : 334 2, 336i, 336 2 of the semiconductor substrate 362.
  • the lower face 366 of the semiconductor substrate 362 of FIG. 3C is at the same level as the lower faces 344, 344 2 , 346i, 346 2 of the first and second volumes 334-I, 334 2, 336-I, 336 2 while the lower face 31 6 of the semiconductor substrate 312 of Figure 3B is set back at a lower level.
  • each single point terminal 341-i, 341 2 in one piece is disposed here below the first volume 334 : 334 2 and the second volume 336i, 336 2 associated with it, and below at a strictly lower of the second lower face 366 of the semiconductor substrate 362.
  • the chip 352 of the second variant differs from the chip 302 of the first variant in that any two cells, adjacent to each other, are separated laterally by a portion of the semiconductor substrate 397 which extends between the level of the ground terminals. 338i, 338 2 and bus 340i, 340 2 and a level identical or substantially greater than the lower level of the first and second volumes 334 ; 334 2 , 336i, 336 2 .
  • the N + type complementary semiconductor zones of the P-type of the substrate 362 of the switching cells are zones obtained by etching of a complementary N + type monocrystalline primitive substrate on which has been etched beforehand.
  • the P-epitaxial semiconductor substrate The semiconductor substrate portion 397 that separates each pair of adjacent cells has a recess 398 at the complementary N + type semiconductor zones 342, 342 2.
  • the recess 398 is filled here by a dielectric solid material.
  • the recess is filled with a solid insulating material or an insulating gas or vacuum.
  • the integral wall of a chip switching cell 302, 352 can be obtained from a continuous non-through trench filled with an insulating material. or a semiconductor material of complementary type to that of the semiconductor substrate, or from a discrete trench, optionally through or not through, filled with a semiconductor material of complementary type to that of the semiconductor substrate , and by a diffusion annealing following the filling.
  • the enclosure wall in one piece from a discrete trench and not through, filled by a semiconductor material of N + type complementary to that P- of the semiconductor substrate, and by diffusion annealing subsequent to the filling, due to the small thickness of the lower N + diffusion zone.
  • the enclosure wall in one piece from a continuous trench and not through, filled by an insulating material or an N + type semiconductor material complementary to that P- of the semiconductor substrate.
  • a multipole chip 402 produces an electrical circuit 404, illustrated in FIG. 4A, of part or all of a multi-phase power module for an electronic power converter.
  • the electrical circuit 404 is composed of a plurality of an integer X, greater than or equal to 2, of identical elementary circuits 406-1, 406 2 , 406 3 , 406 x , connected in parallel between a first terminal 408 at a highest voltage V B us of a power bus and a second terminal 409 at a lower voltage of the same power bus, that is to say an electric ground .
  • the electrical circuit 404 is derived from the electrical circuit 104 of Figure 2A, associated with the chips 102 and 152 of the first embodiment, and differs from said electrical circuit 104 in that the X elementary electrical circuits 406-I, 406 2 , 406 3 , 406 x are respectively the X elementary circuits 106-1, 106 2 , 106 3 , 106 x in each of which a second diode 410-1, 410 2 , 410 3 , 410 x is connected in antiparallel (or head-to-tail) with the controlled electronic switch of said corresponding elementary circuit 106-i, 106 2 , 106 3, 106 x .
  • the multipole chip 402 is derived from the multipole chip 102 of FIG. 2B according to the first variant of the first embodiment having a structure that is almost identical to the latter and differs only from said chip 102 in that the Complementary and highly P + doped semiconducting zones 142-1, 142 2 , situated below the second volumes 136-1, 136 2 , are diffusion semiconducting zones 442, 442 2 , each punctuated laterally.
  • intermediate semiconductor zone 446i, 446 2 of the same type of N doping as the semiconductor substrate 1 12 and strongly N + doped, so that the second volume 136-1, 136 2 of substrate 1 12, the intermediate semiconductor zone 446-I, 446 2 form the second diode 410-i, 410 2 , of PiN type mounted in antiparallel with the corresponding controlled electronic switch 132 ; 132 2 .
  • a multipole chip 452 is derived from the multipole chip 105 of Figure 2C according to the second variant of the first embodiment having a structure substantially identical to the latter and differs only from said chip 152 in that the diffusion semiconductor regions 142 ; 142 2 of complementary type and strongly P + doped, located below the second volumes 136 136 2 are scattering semiconductor zones 492, 492 2 , each punctuated each laterally by an included intermediate semiconductor zone 496i, 496 2 , likewise N doping type that the semiconductor substrate 1 62 and strongly N + doped, so that the second volume 136 136 2 of substrate 1 62, the intermediate semiconductor zone 496i, 496 2 form the second diode 410-i, 410 2 PiN type mounted antiparallel with the corresponding controlled electronic switch 132- ⁇ , 132 2 .
  • a multipole chip 502 produces an electrical circuit 504, illustrated in FIG. 5A, of part or all of a multi-phase power module for an electronic power converter.
  • the electrical circuit 504 is composed of a plurality of a number X of elementary circuits 506 506 2 , 506 3, 506 x , identical to "augmented buck" type cutting, connected in parallel between a first terminal 508 at a highest voltage V B us of a power bus and a second terminal 509 at the lowest voltage of the same power bus, i.e., electrical ground.
  • the electrical circuit 504 is derived from the electrical circuit 304 of Figure 3A, associated with the chips 302 and 352 of the second embodiment, and differs from said electrical circuit 304 in that the X elementary electrical circuits 506 506 2 , 506 3, 506 x are respectively the X elementary circuits of the "buck" type 306i, 306 2 , 306 3, 306 x in each of which a second diode 510-i, 510 2 , 510 3, 510 X is connected in antiparallel (or head-to-tail) with the controlled electronic switch of said corresponding elementary circuit 306i, 306 2 , 306 3, 306 x .
  • the multipole chip 502 is derived from the multipole chip 302 of FIG. 3B according to the first variant of the second embodiment having a structure that is almost identical to the latter and differs only from said chip 302 in that the semiconducting diffusion zones 342, 342 2 of complementary type and strongly N + doped, located below the second volumes 346i, 346 2 are scattering semiconductor zones 542 ⁇ , 542 2 punctuated each laterally by an included intermediate semiconductor zone 546i, 546 2 , of the same type of P doping as the semiconductor substrate 312 and strongly P + doped, so that the second volume 336i, 336 2 of the substrate 302, the semiconductor zone intermediate conductor 546i, 546 2 form the second diode 510-1, 510 2 , mounted in antiparallel with the corresponding controlled electronic switch 332 ! , 332 2 .
  • a multipole chip 552 is derived from the multipole chip 352 of FIG. 3C according to the second variant of the second embodiment having a structure that is almost identical to the latter and differs only said chip 352 in that the complementary type and strongly N + doped diffusion-type semiconducting zones 342, 342 2 situated below the second volumes 346i, 346 2 , are diffusion semiconductor zones 592 ; 592 2 , each punctuated laterally by an included intermediate semiconducting zone 596i, 596 2 , of the same type of N doping as the semiconductor substrate 362 and strongly P + doped, so that the second volume 336i, 336 2 of substrate 362 , the intermediate semiconducting zone 596i, 596 2 form the second diode 510-i, 510 2 , mounted in antiparallel with the corresponding controlled electronic switch 332 ! , 332 2 .
  • a multi-pin chip 602 provides an electrical circuit 604, shown in Figure 6A, of a multi-phase power module for an electronic power converter.
  • the electrical circuit 604 is obtained by combining the electric circuit 104 of FIG. 2A and the electrical circuit 304 of FIG. 3A respectively corresponding to a multi-phase module of X "boost” type switching circuits and to a multi-phase module of X "buck” type switching circuits, X being an integer greater than or equal to 2.
  • the electrical circuit 604 is composed of a plurality of a number X of identical "complete bridge arm" type reversible circuit elements 6 ⁇ 6-1, 606 2 , connected in parallel between a first terminal 608 at the highest voltage V B us of a power bus and a second terminal 610 at the highest voltage low of the same power bus, that is to say an electrical mass.
  • the elementary circuits 6 ⁇ 6-1 cutting, 606 2, 606 x each comprise a separate mid-point, the separated midpoints being respectively designated PM1, PM2, PMX.
  • Each elementary circuit 6O61, 606 2, ..., x 606, forming a complete bridge arm is the fusion of a "boost" type chopper circuit and a chopper circuit type "buck" set parallel.
  • the multipole chip 602 comprises an N- type semiconductor substrate 612 delimited by a first mutually opposite first and a second lower face 614 and 616, the first and second lower faces 614 and 61 6 being considered elsewhere and respectively as a first front face and a second rear face during the assembly of the chip on for example a Printed Circuit Board PCB (printed circuit board) of the multi-phase power module.
  • a Printed Circuit Board PCB printed circuit board
  • the multipole chip 602 comprises X switching cells, vertically integrated monolithically in the semiconductor substrate 61 2 in a vertical direction D1, illustrated in FIG. 6B by an arrow 61 8, and distributed laterally in the same substrate in a compact manner. along an extension plane P1, perpendicular to the vertical integration direction D1, and illustrated in FIG. 6B in a longitudinal direction D
  • FIG. 6B only two switching cells 622 ; 622 2 , adjacent in the direction D1 are shown in Figure 6B for simplicity of reading of Figure 6B.
  • the two switching cells 622-I, 622 2 respectively correspond to the elementary circuits 6 ⁇ 61 and 606 2 .
  • Each switching cell 622-I, 622 2 is a double-compartment cell respectively with a non-through insulating enclosure wall 624! , 624 2 , and comprises respectively a first basic structure of a switching circuit 626i, 626 2 and a second switching circuit 628-I, 628 2 , which are shared in a first volume 630i, 630 2 of the semiconductor substrate 61 2 and a second volume 632 ; 632 2 of the semiconductor substrate 61 2, the first volume 630i, 630 2 and the second volume 632 ; 632 2 corresponding to the same switching cell 622 ; 622 2 being adjacent, separated and surrounded by the corresponding non-traversing insulating wall 624, 624 2.
  • the non-traversing insulating enclosure walls 624, 624 2 are vertically surrounded on either side by insulating zones extended to 'to the front or rear face and having a P-doping of the same type with a degree different than that P + non-crossing walls.
  • Each switching cell 622 ; 622 2 has a bus electrical polarity terminal 634 ! , 634 2 and an electric ground terminal 636i, 636 2 , separated and arranged at the first upper face 614 respectively on the first volume 630i, 630 2 and the second volume 632 1; 632 2 .
  • Each switching cell 622 ⁇ , 622 2 has a double center point terminal 638i, 638 2 divided into a first separate sub-terminal 640-I, 640 2 and a second separate sub-terminal 642 ⁇ , 642 2 disposed respectively below of the first volume 630i, 630 2 and the second volume 632 ! , 632 2 , and at the second lower face 61 6 of the semiconductor substrate 612.
  • the first elementary structure of "boost" type switching circuit 626i, 626 2 comprises a first diode 650-I, 650 2 , and a first controlled switch 652 ! , 652 2 , respectively integrated in the first volume 630i, 630 2 of the semiconductor substrate and the second volume 632 ; 632 2 of the semiconductor substrate 612.
  • 652 2 respectively form the first middle point sub-terminal 640-I, 640 2 , located below the first volume 630-I, 630 2 of the semiconductor substrate 612 and the second sub-terminal 642 -i, 642 2 center point, located below the second volume 632 ! , 632 2 of semiconductor substrate 612, first sub-terminal 640-I, 640 2 and second sub-terminal 642 ; 642 2 of the same switching cell 622 ⁇ , 622 2 being connected as closely as to form the integral midpoint terminal 638-I, 638 2 of said switching cell 622 1; 622 2 .
  • the second elementary structure of cutting circuit type "buck" 628i, 628 2 comprises a second diode 66 ⁇ - 1 , 660 2 and a second controlled switch 662 ; 662 2 , respectively integrated in the second volume 632 ! , 632 2 of the semiconductor substrate 612 and the first volume 630i, 630 2 of the semiconductor substrate 612.
  • the cathode of the second diode 66O 1 , 660 2 and the cathode of the second controlled switch 662 ; 662 2 respectively form the second sub-terminal 642, 642 2 of midpoint, located below the second volume 632 !
  • the first controlled switch 652 ; 652 2 is an inverse-conductive insulated-gate bipolar transistor (IGBT / MOS) formed in the N-type semiconductor substrate 512 and has a first cathode electrode forming the associated ground terminal
  • the second controlled switch 662 ! , 662 2 is an inverse conduction insulated gate bipolar transistor (IGBT / MOS) formed in the N- type semiconductor substrate 612, and has a second cathode electrode forming the first sub-terminal 640-I, 640 2 of middle point, located below the first volume 630i, 630 2 of substrate 612.
  • the bus terminal 634 ; 634 2 forming the cathode of the first diode 650-I, 650 2 and the anode of the second controlled switch 662 ! , 662 2 covers a first N + doped zone and a second P doped zone, laterally adjacent to each other.
  • the second mid-point sub-terminal 642 ⁇ , 640 2 located below the second substrate volume 632 ; 632 2 and forming the cathode of the second diode 66O 1 , 660 2 and the cathode of the first controlled switch 652 ! , 652 2 , covers a third P-doped zone and a fourth N + doped zone, laterally adjacent to each other.
  • the chips according to the invention 102, 152, 302, 352, 402, 452, 502, 552, and 602, respectively corresponding to FIGS. 2B, 2C, 3B, 3C, 4B, 4C, 5B, 5C, 6B, are a chip according to the invention which has the following characteristics.
  • a multipole chip according to the invention of a multi-phase power module comprises a semiconductor substrate delimited by a mutually opposite first and a second lower face.
  • the multipole chip also comprises an integer X, greater than or equal to two, switching cells, vertically integrated monolithically in the semiconductor substrate in a vertical direction and distributed laterally in the same substrate in a compact manner in a plane d extension perpendicular to the vertical direction of integration.
  • Each switching cell is a double cubicle compartmented by a non-through insulating wall and comprises a cutting structure, formed by a diode and a controlled electronic switch, the diode and the controlled electronic switch being respectively integrated into a first one. the volume of the semiconductor substrate and a second volume of the semiconductor substrate, the first and second volumes of the switching cell being adjacent, separated and surrounded by the non-through insulating enclosure wall.
  • Each switching cell has an electrical polarity terminal of a bus and a ground terminal, separated and arranged at the first upper face, respectively on the first volume and the second volume when the semiconductor substrate is type N and respectively on the second volume and the first volume when the substrate is of type P.
  • Each switching cell has an integral mid-point terminal disposed below the first volume and the second volume and at or below the second bottom face of the substrate for connecting an anode of the diode to a second one.
  • a multi-phase power module 1 100 for an electronic power converter comprises a first multi-pin chip 1 102 and a second multi-pin chip 1 104.
  • the first multi-pole chip 1102 is here a chip identical to the chip 152 of FIG. 2C and comprises a first N-type semiconductor substrate 1112 delimited by a first upper face 1114 and a second lower face 1116, mutually opposed. .
  • the first multipole chip 1102 has an integer X, greater than or equal to two, first switching cells 1122-1, 1122 2 , 1122 x , vertically integrated monolithically in the first semiconductor substrate 1112 in a vertical direction D1 and distributed laterally in the same first substrate 1112 compactly in an extension plane P1 perpendicular to the vertical integration direction D1.
  • Each first switching cell 1122- ⁇ , 1122 2 is a double-compartmented cell by a first non-through insulating enclosure wall 1124-1, 1124 2 and comprises a first cutting structure formed by a first diode 1126-1, 1126 2 and a first controlled electronic switch 1128-1, 1128 2 , respectively integrated in a first first volume 1130-1, 1130 2 of the semiconductor substrate 1112 and a first second volume 1131-1, 1131 2 of the semiconductor substrate, the first first and second second volumes 1130-1, 1131-1; 1130 2 , 1131 2 of the switching cell 1122-1, 1122 2 being adjacent, separated and surrounded by the first non-through insulating enclosure wall 1124 ; 1124 2 .
  • Each first switching cell 1122-1, 1122 2 comprises a first bus electric polarity terminal 1132-1, 1132 2 and a first ground terminal 1134-1, 1134 2 , separated and arranged at the first upper face 1114, respectively on the first first volume 1130-1, 1130 2 and the first second volume 1131, 1131 2 -
  • Each first switching cell 1122- ⁇ , 1122 2 has a first integral midpoint terminal 1136-1, 1136 2 disposed below the first first volume 1130-1, 1130 2 and the first second volume 11311, 1131 2 and below recessed from the second lower face 1116 of the substrate 1112 for connecting a first anode of the first diode 1126-1, 1126 2 to a first anode of the first controlled switch 1128i, 1128 2 .
  • Each first switching cell 1122- ⁇ , 1122 2 comprises a complementary P type 1148-1, 1148 2 diffusion semiconductor zone.
  • the type N of the first semiconductor substrate and strongly doped P + in contact and interposed vertically between the first midpoint terminal 1136-1, 1136 2 in one piece and the assembly formed by lower faces of the first and second volumes of the first semiconductor substrate 1112, the complementary and highly doped type semiconductor diffusion zone 1148-1, 1148 2 partially forming the first diode 1126-1, 1126 2 below the first first volume 1130-1, 1130 2 and partially the first electronic controlled switch 1128-1, 1128 2 below the first second volume 1131, 1131 2 -
  • the second multi-pin chip 1104 is here a chip identical to the chip
  • 352 of FIG. 3C comprises a second P-type semiconductor substrate 1162 delimited by a mutually opposite second first upper face 1164 and a second second lower face 1166.
  • the second multi-chip chip 1104 comprises the same integer X, greater than or equal to two, second switching cells 1172-1, 1172 2 , 1172 x , vertically integrated monolithically in the second semiconductor substrate in a vertical direction D2 and distributed laterally in the same second substrate 1162 compactly in an extension plane P2 perpendicular to the vertical integration direction D2.
  • Each second switching cell 1172-1, 1172 2 is a double-compartmented cell by a second non-through insulating enclosure wall 1174-1, 1174 2 , and comprises a second cutting structure formed by a second diode 1176-1, 1176 2 and a second controlled electronic switch 1178-1, 1178 2 , respectively integrated in a second first volume 1180-1, 1180 2 of the second semiconductor substrate 1162 and a second second volume 1181, 1181 2 of the second semiconductor substrate 1162, the first and second second volumes II8O-1, 1181 ; 1180 2 ,, 1181 2 of the second switching cell 1172-1, 1172 2 being adjacent, separated and surrounded by the second non-through insulating enclosure wall 1174 ; 1174 2 .
  • Each second switching cell 1172- ⁇ , 1172 2 comprises a second electrical ground terminal 1182-1, 1182 2 and a second bus electric polarity terminal 1184-1, 1184 2 , separated and arranged, at the level of the second upper face 1164 respectively on the second first volume II 8O- 1 , 1 180 2 and the second second volume 1 181 1, 1 181 2 .
  • Each second switching cell 1 172- ⁇ , 1 172 2 comprises a second central point terminal 1 186 1 , 1 186 2 in one piece, arranged below the second first volume II 8O- 1 , 1 180 2 and the second second volume 1181, 1181 2 and at the second second lower surface 1 1 66 of the second substrate 1 1 62 connecting a cathode of the second diode 1 176- 1 1 176 2 to a cathode of the second switch commandél 178i, 1 178 2 .
  • Each second switching cell 1 172- 1 1 172 2 comprises a semiconductor diffusion zone 1188 1, 1188 2 of N complementary type to the P-type second semiconductor substrate 1 162 and heavily doped N + contact and interposed vertically between the second middle point terminal 1 186 1 , 1 186 2 in one piece and the assembly formed by lower faces of the first and second volumes II 8O- 1 , 1 180 2 , 1 181, 1 181 2 of the second semiconductor substrate 1162, the semiconductor region complementary type diffusion and heavily doped N + 1188 1, 1188 2 partially forming the second diode 1 176- 1 1 176 2 below the second first volume II 8O- 1 , 1 180 2 and partially the first electronic switch controlled below the second second volume 1 181,
  • the realization of the multi-phase power module 1100 is performed by assembling the two complementary chips, the first chip 1 102 and the second chip 1 104, on a substrate of the PCB or DBC (Direct Bond Copper) type by example.
  • the two chips 1 102, 1 104 are shown on their rear faces.
  • a multi-phase power module 1200 for an electronic power converter comprises a first multi-pin chip 1202, a second multi-pin chip 1204, and a third multi-pin chip 1206. .
  • the first multipole chip 1202 is here a chip identical to the chip 152 of Figure 2C and the chip 1 102 of Figure 7B.
  • the second multi-pin chip 1204 comprises a second N-type semiconductor substrate 1212 delimited by a second first face. upper 1214 and a second second lower face 121 6, mutually opposite, and X second controlled switches 1224-1, 1224 2 vertically integrated monolithically in the second semiconductor substrate 1212 in a vertical direction D2 and distributed laterally in the same second compact substrate in an extension plane P2 perpendicular to the vertical integration direction D2.
  • the second multi-pin chip 1204 includes a supply bus polarity electrode 1232, shared by the second controlled switches 1224-1, 1224 2 and forming the anodes of the second controlled switches, and each second controlled switch 1224-1, 1224 2 comprises at the second first upper face 1214, a cathode terminal 1234-1, 1234 2 forming a separate midpoint terminal PM1, PM2.
  • the third multi-pin chip 1206 comprises a third N-type semiconductor substrate 1252, delimited by a mutually opposed first third top face 1254 and a third second bottom face 1256, and X third diodes 1262-1, 1262 2 , 1262 x vertically integrated monolithically in the third semiconductor substrate 1252 in a vertical direction D3 and distributed laterally in the same third substrate 1252 in a compact manner in an extension plane P3 perpendicular to the vertical integration direction D3.
  • the third multi-pole chip 1206 immediately comprises, below the third second lower face 1256 of the third semiconductor substrate 1252, a third P + type diffusion zone 1264 complementary to the N- type of the substrate 1252 and strongly doped, and below the third diffusion region P + 1264 a third electric ground electrode 1266, the third diffusion zone P + 1264 and the third electric ground electrode 1266 being shared by the third diodes 1262-1, 1262 2 , and the third electrical ground electrode 1266 forming the anodes of said third diodes1262, 1262 2 .
  • Each third diode 1262-1, 1262 2 comprises a third enclosure wall 1272-1, 1272 2 insulating non-through integral and electrical insulation, delimiting respectively a third volume 1282-1, 1282 2 of substrate semiconductor 1 152.
  • Each third diode 1262-1, 1262 2 respectively comprises a separate mid-point electrode 1284-1, 1284 2 disposed on the corresponding third volume 1282-1, 1282 2 .
  • the advantage of this second embodiment lies in the fact that the semiconductor substrates of the three chips 1202, 1204, 1206 are of type N and therefore have better on-state performance than a substrate of the type P. From a technological point of view, the realization is simple because the MOS IGBT transistors are on one side of the wafer (or wafer in English) for the first and second chips 1202, 1204 and it is easy to use a epitaxial substrate. The optimized assembly requires flip-chip reversal of the second and third chips 1204, 1206.
  • a multi-phase power module 1300 for an electronic power converter comprises a first multi-pin chip 1302 and a second multi-pin chip 1304.
  • the first multipole chip 1302 is here a chip identical to the chip 452 of Figure 4C and the second chip 1304 is identical to the second chip 1204 of Figure 8B.
  • the first multi-pin chip 1302 comprises a first N-type semiconductor substrate 1312 delimited by a mutually opposed first first top face 1314 and first second bottom face 1316.
  • the first multi-pin chip 1302 has an integer X, greater than or equal to two, first switching cells 1322-1, 1322 2 vertically integrated monolithically in the first semiconductor substrate 1312 in a vertical direction D1 and distributed laterally. in the same first substrate in a compact manner according to an extension plane P1 perpendicular to the vertical integration direction D1.
  • Each first switching cell 1322-1, 1322 2 is a double-compartmented cell with a non-through insulating enclosure wall 1324-1, 1324 2 and has a first switching circuit structure, formed by a first diode, a first controlled electronic switch and a second diode, the first diode and the pair formed by the first controlled switch and the second diode mounted in antiparallel, being respectively integrated in a first volume 1332-1, 1332 2 of the semiconductor substrate 1312 and a second volume 1334-1, 1334 2 of the semiconductor substrate 1312, the first and second volumes 1332-1, 1334 ! ; 1332 2 1334 2 of the switching cell 1322-1, 1322 2 being adjacent, separated and surrounded by the first non-through insulating enclosure wall 1324 ! , 1324 2 .
  • Each first switching cell 1322-1, 1322 2 comprises a first bus electric polarity terminal 1342-1, 1342 2 and a first ground terminal 1344-1, 1344 2 , separated and arranged at the first upper face 1314, respectively on the first volume 1332 1; 1332 2 and the second volume 1334 1; 1334 2 .
  • Each first switching cell 1322-1, 1322 2 comprises a first central point terminal 1346-1, 1346 2 in one piece, arranged below the first volume 1332-1, 1332 2 and the second volume 1334-1, 1334 2 and below recessed from the first first bottom face 131 6 of the substrate 1312 for connecting a first anode of the first diode to a first anode of the first controlled switch.
  • Each first switching cell 1322-1, 1322 2 comprises a P-type diffusion 1352-1, 1352 2 semiconductor zone complementary to the N- type of the first semiconductor substrate and strongly P + doped, in contact and interposed vertically between the first midpoint terminal 1346-1, 1346 2 in one piece and the assembly formed by lower faces of the first and second volumes 1332-1, 1334 ; 1332 2 1334 2 of the first semiconductor substrate 1312, the complementary and highly doped diffusion type semiconductor 1352-1, 1352 2 partially forming the first diode below the first volume 1332-1, 1332 2 and partially the first electronic switch controlled below the second volume 1334 1; 1334 2 .
  • the complementary and highly doped diffusion-type semiconductor 1352-1, 1352 2 zone located below the second volume 1334-1, 1334 2 is punctuated laterally by an included intermediate semiconductor zone 1356-1, 1356 2 , of the same type of N doping as the semiconductor substrate and strongly N + doped, so that the second volume of substrate 1334-1, 1334 2 , the intermediate semiconductor zone 1356-1, 1356 2 forms the second diode assembled in antiparallel with the controlled electronic switch.
  • the advantage of this second embodiment lies in the fact that the semiconductor substrates of three chips are N-type and therefore have better on-state performance than a P-type substrate. From the technological point of view, the realization is simple because the MOS IGBT transistors are on one side of the wafer for the first and second chips 1302, 1304 and it is easy to use an epitaxial substrate. When the assembly is optimized, a turnaround (flip-chip) of the first chip 1302 is required. However other modes of assembly are possible subject to the respect of the connections between the terminals of midpoint points PM1 and PM2 of the first and second chips 1302, 1304, and connections between the bus voltage terminals Vbus of the first and second chips 1302 , 1304.
  • a multi-phase power module 1400 for an electronic power converter comprises a first multi-chip chip 1402 and a second multi-chip chip 1404.
  • the first multipole chip 1402 is here a chip identical to the chip 552 of Figure 5C.
  • the first multi-pin chip 1402 includes a first P-type semiconductor substrate 1412 delimited by a mutually opposed first first top face 1414 and first second bottom face 1416.
  • the first multiplex chip 1402 has an integer X, greater than or equal to two, first switching cells 1422-1, 1422 2 , ... 1422 x vertically integrated monolithically in the first semiconductor substrate 1412 in one direction vertical D1 and laterally distributed in the same first compact substrate in an extension plane P1 perpendicular to the vertical direction D1 integration.
  • Each first switching cell 1422-1, 1422 2 is a double-compartmented cell with a non-through insulating enclosure wall 1424-1, 1424 2 and has a first buck augmented circuit structure formed by a first diode, a first switch controlled electronics and a second diode, the first diode and the pair formed by the first controlled switch and the second diode mounted in antiparallel, being respectively integrated in a first volume 1432-1, 1432 2 of the semiconductor substrate 1412 and a second volume 1434-1, 1434 2 of the semiconductor substrate 1412, the first and second volumes 1432 1; 1434 ! ; 1432 2 , 1434 2 of the switching cell 1422 1; 1422 2 being adjacent, separated and surrounded by the first non-crossing insulating wall 1424-1, 1424 2 .
  • Each first switching cell 1422-1, 1422 2 comprises a first ground terminal 1442-1, 1442 2 and a first bus electric polarity terminal 1444-1, 1444 2 , separated and arranged at the first upper face 1414, respectively on the first volume 1432-1, 1432 2 and the second volume 1434-1, 1444 2 .
  • Each first switching cell 1422-1, 1422 2 comprises a first central point terminal 1446-1, 1446 2 in one piece, disposed below the first volume 1432-1, 1432 2 and the second volume 1434-1, 1434 2 and below and recessed from the first first bottom face of the substrate for connecting a first cathode of the first diode to a first cathode of the first controlled switch of said switching cell 1422- ,, 1422 2.
  • Each first switching cell 1422-1, 1422 2 comprises a N type complementary diffusion-type semiconductor 1452-1, 1452 2 zone complementary to the P type of the first semiconductor substrate and strongly N + doped, in contact and interposed vertically between the first midpoint terminal 1446-1, 1446 2 in one piece and the assembly formed by lower faces of the first and second volumes 1432-1, 1434 ; 1432 2 , 1434 2 of the first semiconductor substrate 1412, the diffusion-type semiconductor 1452-1, 1452 2 of complementary N and strongly doped N + partially forming the first diode below the first volume 1432-1, 1432 2 and partially the first electronic switch controlled below the second volume 1434-1, 1434 2 .
  • the complementary N-type highly N + doped 1452-1, 1452 2 diffusion-type semiconductor zone, located below the second volume, 1434-1, 1434 2, is punctuated laterally by an included intermediate semiconducting zone 1456-1. 1456 2 , substantially the same thickness as the thickness of the semiconductor zone 1452-1, 1452 2 of the complementary type, of the same type of P doping as the semiconductor substrate and strongly P + doped, so that the second volume of substrate 1434-1, 1434 2 the intermediate semiconductor zone 1456-1, 1456 2 forms the second diode mounted in antiparallel with the controlled electronic switch of the switching cell.
  • the second multipole chip 1404 comprises a second P-type semiconductor substrate 1462 of P type and lightly doped, delimited by a second first upper face 1464 and a second second lower face 1466, mutually opposed, and X second controlled switches 1472-1, 1472 2 , monolithically vertically integrated in the second semiconductor substrate 1462 in a vertical direction D2 and distributed laterally in the same second substrate in a compact manner in an extension plane P2 perpendicular to the vertical integration direction D2.
  • the second multi-pin chip 1404 includes a supply bus polarity electrode 1482, shared by the second controlled switches 1472-1, 1472 2 and forming the anodes of the second controlled switches 1472-1, 1472 2 , and each second controlled switch 1472.
  • -1, 1472 2 comprises at the second first upper face 1464, a cathode terminal 1484-1, 1484 2 forming a separate terminal midpoint PM1, PM2.
  • the advantage of this fourth embodiment lies in the fact that the realization is simple because the MOS IGBT transistors are on one side of the wafer (or wafer in English) for the first and second chips 1402, 1404 and it is easy to use an epitaxial substrate.
  • a turnaround (flip-chip) of the first chip 1402 is required.
  • other methods of assembly are possible subject to the respect of the connections between the terminals of midpoint points PM1 and PM2 of the first and second chips 1402, 1404, and connections between the bus voltage terminals Vbus of the first and second chips 1402 , 1404.
  • a multi-phase power module 1500 for a Electronic power converter comprises a first multi-pin chip 1502 and a second multi-pin chip 1504.
  • the first multi-chip chip 1502 is here a chip identical to chip 152 of FIG. 2C having an integer X, greater than or equal to 2, of first cells.
  • the second multi-pin chip 1504 comprises a second N-type substrate 1562 delimited by a second first upper face 1564 and a second second lower face 1566.
  • the second chip 1504 comprises X second switching cells 1572-1, 1572 2 , 1572 x , vertically integrated monolithically in the second semiconductor substrate 1562 in a vertical direction D2 and distributed laterally in the same second substrate 1562 in a compact manner. following an extension plane P2 perpendicular to the vertical integration direction D2.
  • Each second switching cell 1572-1, 1572 2 is a double-compartmented cell by a second non-through insulating enclosure wall 1574-1, 1574 2 and comprises a second cutting structure formed by a second diode and a second electronic switch. controlled, respectively integrated in a second first volume 1582-1, 1582 2 of the second semiconductor substrate 1562 and a second second volume 1584-1, 1584 2 of the second semiconductor substrate 1562, the second first and second second volumes 1582- 1, 1584 ! ; 1582 2 , 1584 2 of the second switching cell 1572-1, 1572 2 being adjacent, separated and surrounded by the second non-crossing insulating enclosure wall
  • Each second switching cell 1572-1, 1572 2 comprises a second electric ground terminal 1586i, 1586 2 and a second electrical polarity terminal of bus 1588i, 1588 2 , separated and arranged, at the level of the second first upper face 1564, respectively on the first second volume 1582-1, 1582 2 and the second second volume 1584 1; 1584 2 .
  • Each second switching cell 1572-1, 1572 2 comprises a second, double-spaced second midpoint terminal 1590-1, 1590 2 disposed below the first second volume 1582-1, 1582 2 and the second second volume 1584-1, 1584. 2 and at the level of the second lower face 1566 of the substrate for connecting a second cathode of the second diode to a second cathode of the second controlled switch.
  • the advantage of this fifth embodiment lies in the fact that the embodiment is simple because the MOS IGBT transistors are on one side of the wafer (or wafer in English) for the first and second chips 1502, 1504.
  • an epitaxial substrate may be used for the first chip 1502 .
  • the optimized assembly requires a flip-chip reversal of the first and second chips 1502, 1504.
  • a multi-phase power module 1 600 for an electronic power converter comprises a single multipole chip 1602.
  • the multipole chip 1602 is identical to the chip 602 of Figure 6B.
  • the multi-phase power module 1 600 is the most integrated embodiment of multi-phase power module according to the invention.
  • a first property relates to the realization of the electronic circuits for close control of the IGBT transistors, called in English "driver".
  • a driver is connected to the IGBT transistor by its gate electrode and by its cathode electrode (or Kelvin transmitter).
  • V B the high potential V B us of the power bus.
  • a single multi-channel driver circuit with a single power supply is allowed in this case which represents a substantial gain of integration, cost reduction and reliability.
  • boost for a "boost" type cell, in the same way, all the gate electrodes are referenced with respect to a single emitter electrode and only one corresponding potential: the low potential of the power bus.
  • a single-feed multi-channel driver is allowed in this case, which represents an identical benefit.
  • X denotes the number of phases of a multi-phase parallel asymmetric converter
  • a conventional asymmetric converter of "buck" type necessarily uses X drivers and X isolated or floating power sources while a converter according to the invention uses only one multi-channel driver circuit and only one power source.
  • a conventional symmetric converter in a configuration optimized in terms of the number of drivers and power supplies, necessarily uses X + 1 drivers and X + 1 isolated power sources.
  • a symmetrical converter according to the invention like that of FIGS. 7A-7B using two asymmetric monolithic chips according to the invention (that of FIG. 2B or 2C and that of FIG. 3B or 3C) will require two multi-channel driver circuits ( a multi-channel driver per chip) and two power supplies (one chip supply).
  • a second property relates to immunity to electromagnetic disturbances set by EMC Electro Magnetic Compatibility (EMC) requirements. Since the potential references of the driver circuits are set to fixed or slowly variable potentials, these references will not be the seat of any perturbation in dv / dt (instantaneous temporal variation of the voltage) related to the cutting of the chip, which is a guarantee of EMC immunity and also of reliability.
  • EMC Electro Magnetic Compatibility
  • This second property is described analogously in the article by A. Kadavelugu et al., Entitled “Evaluation of 15 kV SiC N-IGBT and P-IGBT for complementary inverter topology with zero dv / dt stress on pals drivers," 2013 IEEE Energy Conversion Congress and Exhibition, Denver, CO, 2013, pp. 2522-2577, for an electronic power converter where SiC silicon carbide IGBT transistors are integrated alone in discrete form and in a conventional manner.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)

Abstract

Une puce multipôle de puissance comporte deux cellules de commutation (1221, 1222), intégrées verticalement et réparties latéralement dans un substrat semi-conducteur (112). Chaque cellule de commutation (1221, 1222) est double- compartimentée par un mur d'enceinte isolant non traversant (1241, 1242) en un premier volume (1341, 1342) et un deuxième volume (1361, 1362) comportant respectivement une diode (1301, 1302) et un interrupteur électronique commandé (1321, 1322) formant une structure de découpage. Chaque cellule de commutation (1221, 1222) comporte au niveau de la première face supérieure (114) une borne de polarité électrique (1381, 1382) et une borne de masse (1401, 1402). Chaque cellule de commutation (1221, 1222) comporte une borne de point milieu (1411, 1412) d'un seul tenant, disposée en dessous des premier et deuxième volumes et au niveau ou en dessous et en retrait de la deuxième face inférieure (116) du substrat (112).

Description

Puce(s) multipôle(s) de puissance intégrant de manière monolithique des cellules de découpage asymétriques et module(s) de puissance multi-phase utilisant la ou plusieurs desdites puces multipôle(s)
La présente invention concerne des puces multipôle(s) de puissance intégrant de manière monolithique des cellules de découpage asymétriques et concerne des modules de puissance multi-phase pour convertisseurs électroniques de puissance utilisant une ou plusieurs desdites puces multipôle(s) puissance.
Le domaine de la présente invention est l'électronique de puissance qui permet de convertir l'énergie électrique entre un générateur et un récepteur qui sont le plus souvent de natures différentes. Il convient alors d'adapter les caractéristiques et les différentes formes de l'énergie électrique (continue ou alternative). Les convertisseurs électriques utilisés sont le plus souvent réalisés avec des interrupteurs à base de composants à semi-conducteurs et des composants passifs tels des inductances ou des capacités. Les interrupteurs, mais aussi les diodes, permettent de contrôler le transfert de l'énergie électrique tandis que les composants passifs servent à filtrer les formes d'ondes de cette énergie. Un interrupteur se comporte comme une résistance non linéaire qui doit être la plus faible possible à l'état passant et la plus grande possible à l'état bloqué. La durée de transition entre les deux états, appelée commutation, doit être la plus courte possible pour minimiser les pertes thermiques. En raison du fait que les convertisseurs évoqués ici ne mettent pas en œuvre de pièces tournantes ces convertisseurs sont appelés des « convertisseurs statiques » ou convertisseurs électroniques de puissance.
Ces convertisseurs électroniques de puissance, encore dénommés modules de puissance, sont des dispositifs incontournables dans la gestion de l'énergie électrique à haut rendement.
Les applications sont sans cesse plus exigeantes en termes de compacité, de fiabilité et de coût avec des performances accrues.
Aujourd'hui, la technologie IGBT/MOSFET (en anglais « Insulated Gâte Bipolar Transistor/ Métal Oxide Silicon Field Effect Transistor ») utilise comme interrupteur électronique dans les montages de l'électronique de puissance un transistor bipolaire à grille isolée IGBT. Ce composant offre une grande simplicité de commande tout en conservant des faibles pertes par conduction et des durées de commutation acceptables par la plupart des applications. L'utilisation de tels composants a permis de nombreux progrès dans les applications de l'électronique de puissance aussi bien en ce qui concerne la fiabilité que la réduction des coûts.
Cette technologie permet de réaliser une intégration «hybride» en réalisant un assemblage hétérogène de puces discrètes en grand nombre et interconnectées sur un substrat commun, un isolant métallisé sur une semelle froide. Cet ensemble est encapsulé ou placé dans un boîtier unique appelé module. On réalise ainsi des modules de puissance standard et à faible coût. Cette technique est couramment utilisée dans l'industrie, le domaine des transports ou de l'énergie. Les structures sont réalisées en associant, par câblage filaire, plusieurs composants à semi-conducteurs.
Ce câblage constitue une limitation électrique forte et il est à l'origine de fortes interactions électriques parasites entre les inductances de connexion, les capacités parasites par rapport au plan de masse, les semiconducteurs eux-mêmes, leur électronique de commande rapprochée, ces interactions étant non souhaitées du point de vue des exigences de compatibilité électromagnétique EMC (en anglais « Electro-Magnetic Compatibility »).
Du fait de ces interactions et de la mise en parallèle de puces câblées, les composants ne sont pas utilisés aujourd'hui au maximum de leurs capacités électriques intrinsèques et la problématique s'intensifie chaque jour avec des temps de commutation toujours plus courts, sources d'interactions plus sévères.
Ce câblage limite aussi la fiabilité de l'ensemble et conduit à une réduction de la durée de vie lorsque des fortes densités de courant sont utilisées de manière cyclique avec des échauffements cycliques. Enfin, cette opération de câblage est connue pour être peu compatible en termes de productivité de fabrication car elle nécessite beaucoup de temps pour sa mise en œuvre.
Ce câblage filaire est réalisé sur le dessus des puces ou « face avant ». Il ne permet donc pas un refroidissement direct par cette face. Avec cette technique de câblage, la puce ne peut être refroidie que par sa face arrière, ce qui en limite la capacité d'extraction de la chaleur, ses performances thermiques et la marge de fiabilité. Afin de produire un convertisseur électronique de puissance utilisant des composants de puissance à structure verticale, ayant une compacité et/ou une fiabilité et/ou un rendement de production plus grands, une simplification de la connectique et une miniaturisation plus grande du convertisseur a été proposée dans la demande de brevet publiée sous la référence WO 2013/054033 A1 , et dans la demande de brevet français intitulée « convertisseur électronique de puissance utilisant deux puces multipôle(s) de puissance à substrats complémentaires N et P », déposée le 20 avril 2016 sous le numéro 1 653494.
Toutes les solutions proposées ci-dessus et fondées sur cette technologie mettent en évidence l'arrivée de ladite technologie actuelle à ses limites et l'absence de marge d'évolution pour répondre aux besoins émergents à court terme dans le domaine.
En effet, comme le montre les Figures 1 A, 1 B, 1 C chaque interrupteur électronique de puissance nécessite la fabrication d'une puce et d'une connexion filaire. Ainsi, un circuit de découpage élémentaire repose sur l'association de deux puces et de deux connexions filaires, ce qui constitue un premier verrou.
Suivant la Figure 1 A, un circuit de découpage 12 d'un premier type est un circuit de type « Buck », formé par un premier interrupteur électronique IGBT-HS 14, intégré dans une première puce monolithique 16 et connecté vers un côté dit supérieur HS (en anglais High Side) de la première puce 1 6 à une électrode d' alimentation de bus 18, et une première diode-LS 20 associée, intégrée dans une deuxième puce monolithique 22 et connecté vers un coté dit inférieur LS (en anglais Low Side) de la deuxième puce 22, à une électrode de masse 24. Le premier interrupteur électronique IGBT-HS 14 et la première diode-LS 20 sont interconnectés en une borne de point milieu 26 au travers de deux premières connexions filaires 28, 30.
Suivant la Figure 1 B, un circuit de découpage 32 d'un deuxième type est un circuit de type « Boost », formé par une deuxième diode-HS 34, intégrée dans une première puce monolithique 36 et connectée vers un côté dit supérieur HS (en anglais High Side) de la première puce 36 à une électrode d'alimentation de bus 38, et un deuxième interrupteur électronique IGBT-LS 40 associé, intégré dans une deuxième puce monolithique 42 et connecté vers un coté dit inférieur LS (en anglais Low Side) de la deuxième
FEUILLE RECTIFIÉE (RÈGLE 91) ISA/EP puce 42, à une électrode de masse 44. Le deuxième interrupteur électronique IGBT-LS 40 et la deuxième diode-HS 34 sont interconnectés en une borne de point milieu 46 au travers de deux deuxièmes connexions filaires 48, 50.
Suivant la Figure 1 C, un circuit de découpage 52 d'un troisième type est un circuit 54 de type « Bras de pont complet » dans lequel un circuit 56 de premier type « Buck » et un circuit 58 de deuxième type « Boost » sont fusionnés en parallèle.
Le circuit de bras de pont complet 54 est formé d'une part, par un premier interrupteur électronique IGBT-HS 60 et une deuxième diode HS 62, interconnectés en antiparallèle et intégrés dans une première puce monolithique 64, cette première paire 64 de composants consistant en le premier interrupteur électronique IGBT-HS 60 et la deuxième diode HS 62 étant connectée vers un côté dit supérieur HS (en anglais High Side) de la première puce à une électrode d'alimentation de bus 66.
Le circuit de bras de pont complet 54 est formé d'autre part, par une première diode-LS 68 et un deuxième interrupteur électronique IGBT-LS 70, interconnectés en antiparallèle et intégrés dans une deuxième puce monolithique 72, cette deuxième paire 72 de composants consistant en la première diode LS 68 et le deuxième interrupteur électronique IGBT-LS 70 étant connectée vers un coté dit inférieur LS (en anglais Low Side) de la deuxième puce 72, à une électrode de masse 74.
La première paire 64 des composants IGBT-HS 60 et diode HS 62 et la deuxième paire 72 des composants IGBT-LS 70 et diode LS 68 sont interconnectées en une borne de point milieu 76 au travers de deux troisièmes connexions filaires 78, 80.
Le premier interrupteur électronique IGBT-HS 60 et la première diode LS 68 du circuit de bras complet 54, connectées en série entre l'électrode d'alimentation de bus 66 et l'électrode de masse 74, forme le circuit 56 de type « buck » tandis que la deuxième diode HS 62 et le deuxième interrupteur électronique IGBT-LS 70, connectées en série entre l'électrode d'alimentation de bus 66 et l'électrode de masse 74, forme le circuit 58 de type « boost ».
Chaque connexion filaire constitue un facteur de limitation des performances électriques, une augmentation du stress électrique et un risque de détérioration de la fiabilité de la fonctionnalité. Comme l'indique les Figures 1 A, 1 B, 1 C il est d'usage de placer un condensateur de découplage sur les bornes d'alimentation des circuits de découpage. Ce condensateur permet de compenser les effets d'induction des connections inductives en amont de la cellule de découpage mais d'aucune manière ce condensateur ne permet de compenser les effets inductifs créés par les connexions en aval de ladite cellule, au niveau des puces, ce qui constitue un deuxième verrou.
Le problème technique est de lever les premier et deuxième verrous décrits ci-dessus, et d'améliorer l'intégration et l'assemblage des convertisseurs électroniques de puissance pour répondre aux applications exigeantes du domaine de la conversion électronique statique à haute performance où doivent être atteintes en même temps des performances de fiabilité, de compacité, de comportement électrique intrinsèque, et de coût de fabrication réduit en termes de choix des matériaux utilisés et de complexité des procédés utilisés.
A cet effet, l'invention a pour objet une puce multipôle d'un module de puissance multi-phases comportant un substrat semi-conducteur, délimité par une première face supérieure et une deuxième face inférieure, mutuellement opposées. La puce multipôle est caractérisée en ce que :
.- elle comporte un nombre entier X, supérieur ou égal à deux, de cellules de commutation intégrées verticalement de manière monolithique dans le substrat semi-conducteur suivant une direction verticale et réparties latéralement dans le même substrat de manière compacte suivant un plan d'extension perpendiculaire à la direction verticale d'intégration, et
.- chaque cellule de commutation est une cellule double-compartimentée par un mur d'enceinte isolant non traversant et comporte une structure de découpage formée par une diode et un interrupteur électronique commandé, la diode et l'interrupteur électronique commandé étant intégrés respectivement dans un premier volume du substrat semi-conducteur et un deuxième volume du substrat semi-conducteur, les premier et deuxième volumes de la cellule de commutation étant voisins, séparés et entourés par le mur d'enceinte isolant non traversant, et
.- chaque cellule de commutation comporte une borne de polarité électrique d'un bus et une borne de masse électrique, séparées et disposées, au niveau de la première face supérieure, respectivement sur le premier volume et le deuxième volume lorsque le substrat semi-conducteur est de type N et respectivement sur le deuxième volume et le premier volume lorsque le substrat est de type P, et
.- chaque cellule de commutation comporte une borne de point milieu d'un seul tenant, disposée en dessous du premier volume et du deuxième volume correspondants et au niveau ou en dessous et en retrait de la deuxième face inférieure du substrat pour raccorder une anode de la diode à une anode de l'interrupteur commandé lorsque le substrat semi-conducteur est de type N, ou une cathode de la diode à une cathode de l'interrupteur commandé lorsque le substrat semi-conducteur est de type P.
Suivant des modes particuliers de réalisation, la puce multi-pôle d'un module de puissance multi-phases comprend l'une ou plusieurs des caractéristiques suivantes :
.- chaque cellule de commutation comporte une zone semi- conductrice de diffusion de type complémentaire au type du substrat semiconducteur et fortement dopé, en contact et interposée verticalement entre la borne de point milieu d'un seul tenant et l'ensemble formé par des faces inférieures des premier et deuxième volumes du substrat semi-conducteur, la zone semi-conductrice de diffusion de type complémentaire et fortement dopé formant partiellement la diode en dessous du premier volume et partiellement l'interrupteur électronique commandé en dessous du deuxième volume ;
.- la zone semi-conductrice de diffusion de type complémentaire et fortement dopé est une zone obtenue par un dopage de type complémentaire à celui du substrat semi-conducteur ou une zone obtenue par gravure d'un substrat primitif de type complémentaire et fortement dopé sur lequel a été gravé au préalable le substrat semi-conducteur ;
.- la zone semi-conductrice de diffusion de type complémentaire et fortement dopée, située en dessous du deuxième volume, est ponctuée latéralement par une zone semi-conductrice intermédiaire incluse, de même type de dopage que le substrat conducteur et fortement dopé, de sorte que le deuxième volume de substrat et la zone semi-conductrice intermédiaire forment une diode supplémentaire monté en antiparallèle avec l'interrupteur électronique commandé ; .- la puce multipôle décrite ci-dessus comporte deux cellules adjacentes, séparées latéralement par une portion du substrat semiconducteur qui s'étend entre le niveau des bornes de masse et de bus et le niveau des bornes des deux points milieu, ou une portion du substrat semi- conducteur qui s'étend entre le niveau des bornes de masse et de bus et sensiblement le niveau inférieur de premier et deuxième volumes ;
.- la zone semi-conductrice de type complémentaire est une zone obtenue par gravure d'un substrat primitif de type complémentaire sur lequel a été gravé au préalable le substrat semi-conducteur, et la portion de substrat semi-conducteur qui sépare les deux cellules adjacentes comporte un évidement au niveau des zones semi-conductrices de type complémentaires, l'évidement étant rempli par un matériau solide isolant ou un gaz isolant ou le vide ;
.- le mur d'enceinte d'un seul tenant est obtenu à partir d'une tranchée continue et non traversante, remplie par un matériau isolant ou un matériau semi-conducteur de type complémentaire à celui du substrat semiconducteur, ou à partir d'une tranchée discrète, traversante ou non traversante, remplie par un matériau semi-conducteur de type complémentaire à celui du substrat semi-conducteur, et par un recuit de diffusion consécutif au remplissage.
L'invention a également pour objet une puce multipôle d'un module de puissance multi-phases comportant un substrat semi-conducteur de type N, délimité par une première face supérieure et une deuxième face inférieure, mutuellement opposées. La puce multipôle est caractérisée en ce que :
.- elle comporte un nombre entier X, supérieur ou égal à deux, de cellules de commutation, intégrées verticalement de manière monolithique dans le substrat semi-conducteur suivant une direction verticale et réparties latéralement dans le même substrat de manière compacte suivant un plan d'extension perpendiculaire à la direction verticale d'intégration, et
.- chaque cellule de commutation est une cellule double-compartimentée par un mur d'enceinte isolant non traversant et comporte une première structure de circuit de découpage et une deuxième structure de circuit de découpage, intégrés de manière partagée dans un premier volume du substrat semi- conducteur et un deuxième volume du substrat semi-conducteur, les premier et deuxième volumes de la cellule de commutation étant voisins, séparés et entourés par le mur d'enceinte isolant non traversant, et
.- chaque cellule de commutation comporte une borne de polarité électrique d'un bus et une borne de masse électrique, séparées et disposées respectivement sur le premier volume et le deuxième volume au niveau de la première face supérieure, et
.- chaque cellule de commutation comporte une borne de point milieu d'un seul tenant divisée en deux sous-bornes séparées, disposée en dessous du premier volume et du deuxième volume et au niveau de la deuxième face inférieure du substrat semi-conducteur, et
pour chaque cellule de commutation,
.* la première structure de circuit de découpage comporte une première diode et un premier interrupteur commandé, intégrés respectivement dans le premier volume du substrat semi-conducteur et le deuxième volume du substrat semi-conducteur, l'anode de la première diode et l'anode du premier interrupteur commandé étant connectées respectivement à la sous-borne de la borne de point milieu située en dessous du premier volume de substrat et à sous-borne de la borne de point milieu située en dessous du deuxième volume de substrat, et
.* la deuxième structure de circuit de découpage comporte une deuxième diode et un deuxième interrupteur commandé, intégrés respectivement dans le deuxième volume du substrat semi-conducteur et le premier volume du substrat semi-conducteur, la cathode de la deuxième diode et la cathode du deuxième interrupteur commandé, formant respectivement la sous-borne de la borne de point milieu située en dessous du deuxième volume de substrat et la sous-borne de la borne de point milieu située en dessous du premier volume de substrat.
Suivant des modes particuliers de réalisation, la puce multipôle d'un module de puissance multi-phases comprend l'une ou plusieurs des caractéristiques suivantes :
.- pour chaque cellule de commutation,
.* le premier interrupteur commandé est un transistor bipolaire à grille isolée (IGBT) à conduction inverse réalisé dans le substrat semi-conducteur de type N et comporte une première électrode de cathode formant la borne de masse associée, et .* le deuxième interrupteur commandé est un transistor bipolaire à grille isolée (IGBT) à conduction inverse réalisé dans le substrat semi-conducteur de type N, et comporte une deuxième électrode de cathode formant la sous- borne de la borne de point milieu, située en dessous du premier volume de substrat, et
.* la borne de bus formant la cathode de la première diode et l'anode du deuxième interrupteur commandé, recouvre une première zone dopé N+ et une deuxième zone dopé P, latéralement adjacentes entre elles, et
.* la sous-borne de la borne de point milieu, située en dessous du deuxième volume de substrat et formant la cathode de la deuxième diode et la cathode du premier interrupteur commandé, recouvre une troisième zone dopé P et une quatrième zone dopé N+, latéralement adjacentes entre elles.
Suivant une première forme de réalisation, l'invention a également pour objet un module de puissance multipôle pour un convertisseur électronique de puissance, comportant une première puce multipôle et une deuxième puce multipôle. Le module de puissance multi-phase est caractérisé en ce que :
.* la première puce multipôle comporte un premier substrat semi- conducteurde type N, délimité par une première face supérieure et une deuxième face inférieure, mutuellement opposées, et la première puce multipôle comporte un nombre entier X, supérieur ou égal à deux, de premières cellules de commutation, intégrées verticalement de manière monolithique dans le premier substrat semi-conducteur suivant une direction verticale et réparties latéralement dans le même premier substrat de manière compacte suivant un plan d'extension perpendiculaire à la direction verticale d'intégration, et
.- chaque première cellule de commutation est une cellule double- compartimentée par un premier mur d'enceinte isolant non traversant et comporte une première structure de découpage formé par une première diode et premier interrupteur électronique commandé, intégrés respectivement dans un premier premier volume du substrat semiconducteur et un premier deuxième volume du substrat semi-conducteur, le premier premier volume et le premier deuxième volumes de la cellule de commutation étant voisins, séparés et entourés par le premier mur d'enceinte isolant non traversant, et .- chaque première cellule de commutation comporte une première borne de polarité électrique de bus et une première borne de masse électrique, séparées et disposées, au niveau de la première première face supérieure, respectivement sur le premier premier volume et le premier deuxième volume, et
.- chaque première cellule de commutation comporte une première borne de point milieu d'un seul tenant, disposée en dessous du premier volume et du deuxième volume et au niveau ou en dessous et en retrait de la deuxième face inférieure du substrat pour raccorder une première anode de la première diode à une première anode du premier interrupteur commandé ;
.- chaque première cellule de commutation comporte une zone semi- conductrice de diffusion de type complémentaire au type du premier substrat semi-conducteur et fortement dopé, en contact et interposée verticalement entre la première borne de point milieu d'un seul tenant et l'ensemble formé par des faces inférieures des premier et deuxième volumes du premier substrat semi-conducteur, la zone semi-conductrice de diffusion de type complémentaire et fortement dopé formant partiellement la première diode en dessous du premier volume et partiellement le premier interrupteur électronique commandé en dessous du deuxième volume ;
.* la deuxième puce multipôle comporte un deuxième substrat semiconducteur, délimité par une deuxième première face supérieure et une deuxième deuxième face inférieure, mutuellement opposées, et
.- la deuxième puce multipôle comporte un même nombre entier X, supérieur ou égal à deux, de deuxièmes cellules de commutation, intégrées verticalement de manière monolithique dans le deuxième substrat semiconducteur suivant une direction verticale et réparties latéralement dans le même deuxième substrat de manière compacte suivant un plan d'extension perpendiculaire à la direction verticale d'intégration, et
.- chaque deuxième cellule de commutation est une cellule double- compartimentée par un deuxième mur d'enceinte isolant non traversant et comporte une deuxième structure de découpage formée par une deuxième diode et un deuxième interrupteur électronique commandé, intégrés respectivement dans un deuxième premier volume du deuxième substrat semi-conducteur et un deuxième deuxième volume du deuxième substrat semi-conducteur, les deuxième premier et deuxième deuxième volumes de la deuxième cellule de commutation étant voisins, séparés et entourés par le deuxième mur d'enceinte isolant non traversant, et
.- chaque deuxième cellule de commutation comporte une deuxième borne de polarité électrique de bus et une deuxième borne de masse électrique, séparées et disposées, au niveau de la deuxième première face supérieure, respectivement sur le deuxième premier volume et le deuxième deuxième volume, et
.- chaque deuxième cellule de commutation comporte une deuxième borne de point milieu d'un seul tenant, disposée en dessous du deuxième premier volume et du deuxième volume et au niveau ou en dessous et en retrait de la deuxième deuxième face inférieure du deuxième substrat pour raccorder une cathode de la deuxième diode à une cathode du deuxième interrupteur commandé ;
.- chaque deuxième cellule de commutation comporte une zone semi- conductrice de diffusion, de type complémentaire au type du deuxième substrat semi-conducteur et fortement dopé N+, en contact et interposée verticalement entre la deuxième borne de point milieu d'un seul tenant et l'ensemble formé par des faces inférieures des premier et deuxième volumes du deuxième substrat semi-conducteur, la zone semi-conductrice de diffusion de type complémentaire et fortement dopé formant partiellement la deuxième diode en dessous du premier volume et partiellement le premier interrupteur électronique commandé en dessous du deuxième volume.
Suivant une deuxième forme de réalisation, l'invention a également pour objet un module de puissance multi-phase pour un convertisseur électronique de puissance, comportant une première puce multipôle, une deuxième puce multipôle et une troisième puce multipôle. Le module de puissance multi-phase est caractérisé en ce que :
.* la première puce multi-pôle comporte un premier substrat semiconducteur de type N, délimité par une première face supérieure et une deuxième face inférieure, mutuellement opposées, et
.- la première puce multipôle comporte un nombre entier X, supérieur ou égal à deux, de premières cellules de commutation, intégrées verticalement de manière monolithique dans le premier substrat semi-conducteur suivant une direction verticale et réparties latéralement dans le premier substrat semi- conducteur de manière compacte suivant un plan d'extension perpendiculaire à la direction verticale d'intégration, et
.- chaque première cellule de commutation est une cellule double- compartimentée par un premier mur d'enceinte isolant non traversant et comporte une première structure de découpage formé par une première diode et premier interrupteur électronique commandé, intégrés respectivement dans un premier premier volume du substrat semiconducteur et un premier deuxième volume du substrat semi-conducteur, les premier premier et premier deuxième volumes de la cellule de commutation étant voisins, séparés et entourés par le premier mur d'enceinte isolant non traversant, et
.- chaque première cellule de commutation comporte une première borne de polarité électrique de bus et une première borne de masse électrique, séparées et disposées, au niveau de la première première face supérieure, respectivement sur le premier premier volume et le premier deuxième volume, et
.- chaque première cellule de commutation comporte une première borne de point milieu d'un seul tenant, disposée en dessous du premier volume et du deuxième volume et au niveau ou en dessous de la deuxième face inférieure du substrat pour raccorder une première anode de la première diode à une première anode du premier interrupteur commandé ; et
.* la deuxième puce multipôle comporte un deuxième substrat semiconducteur de type N, délimité par une deuxième première face supérieure et une deuxième deuxième face inférieure, mutuellement opposées, et X deuxièmes interrupteurs commandés, intégrées verticalement de manière monolithique dans le deuxième substrat semi-conducteur suivant une direction verticale et réparties latéralement dans le même deuxième substrat de manière compacte suivant un plan d'extension perpendiculaire à la direction verticale d'intégration, et
.- la deuxième puce multipôle comporte une électrode de polarité de bus d'alimentation, partagée par les deuxièmes interrupteurs commandés et formant les anodes des deuxièmes interrupteurs commandés, et chaque deuxième interrupteur commandé comporte au niveau de la deuxième deuxième surface une borne de cathode formant une borne séparée de point milieu ; et .* la troisième puce multipôle comporte un troisième substrat semiconducteur de type N, délimité par une troisième première face supérieure et une troisième deuxième face inférieure, mutuellement opposées, et X troisièmes diodes, intégrées verticalement de manière monolithique dans le troisième substrat semi-conducteur suivant une direction verticale et réparties latéralement dans le troisième substrat de manière compacte suivant un plan d'extension perpendiculaire à la direction verticale d'intégration, et
.- la troisième puce multipôle comporte une troisième électrode de masse électrique, partagée par les troisièmes diodes et formant les anodes desdites troisièmes diodes.
Suivant une troisième forme de réalisation, l'invention a également pour objet un module de puissance multi-phase pour un convertisseur électronique de puissance, comportant une première puce multipôle et une deuxième puce multi-pôle. Le module de puissance multi-phase est caractérisé en ce que :
.* la première puce multipôle comporte un premier substrat semiconducteur de type N, délimité par une première première face supérieure et une première deuxième face inférieure, mutuellement opposées, et
.- la première puce multipôle comporte un nombre entier X, supérieur ou égal à deux, de premières cellules de commutation, intégrées verticalement de manière monolithique dans le premier substrat semi-conducteur suivant une direction verticale et réparties latéralement dans le premier substrat de manière compacte suivant un plan d'extension perpendiculaire à la direction verticale d'intégration, et
.- chaque première cellule de commutation est une cellule double- compartimentée par un mur d'enceinte isolant non traversant et comporte une première structure de circuit de découpage, formée par une première diode, un premier interrupteur électronique commandé et une deuxième diode, la première diode et la paire formée par le premier interrupteur commandé et la deuxième diode montée en antiparallèle, étant intégrés respectivement dans un premier volume du substrat semi-conducteur et un deuxième volume du substrat semi-conducteur, les premier et deuxième volumes de la cellule de commutation étant voisins, séparés et entourés par le premier mur d'enceinte isolant non traversant, et .- chaque première cellule de commutation comporte une première borne de polarité électrique de bus et une première borne de masse électrique, séparées et disposées, au niveau de la première première face supérieure, respectivement sur le premier volume et le deuxième volume, et
.- chaque première cellule de commutation comporte une première borne de point milieu d'un seul tenant, disposée en dessous du premier volume et du deuxième volume et au niveau ou en dessous de la première première face inférieure du substrat pour raccorder une première anode de la première diode à une première anode du premier interrupteur commandé ; et
.- chaque première cellule de commutation comporte une zone semi- conductrice de diffusion de type complémentaire au type du premier substrat semi-conducteur et fortement dopé, en contact et interposée verticalement entre la première borne de point milieu d'un seul tenant et l'ensemble formé par des faces inférieures des premier et deuxième volumes du premier substrat semi-conducteur, la zone semi-conductrice de diffusion de type complémentaire et fortement dopé formant partiellement la première diode en dessous du premier volume et partiellement le premier interrupteur électronique commandé en dessous du deuxième volume, et
.- la zone semi-conductrice de diffusion de type complémentaire et fortement dopée, située en dessous du deuxième volume, est ponctuée latéralement par une zone semi-conductrice intermédiaire incluse, ayant le même type de dopage et fortement dopé, de sorte que le deuxième volume de substrat et la zone semi-conductrice intermédiaire incluse forment la seconde diode, montée en antiparallèle avec l'interrupteur électronique commandé ; et
.* la deuxième puce multipôle comporte un deuxième substrat semiconducteur de type N, délimité par une deuxième première face supérieure et une deuxième deuxième face inférieure, mutuellement opposées, et X deuxièmes interrupteurs commandés, intégrées verticalement de manière monolithique dans le deuxième substrat semi-conducteur suivant une direction verticale et réparties latéralement dans le même deuxième substrat de manière compacte suivant un plan d'extension perpendiculaire à la direction verticale d'intégration, et
.- la deuxième puce multipôle comporte une deuxième électrode de polarité de bus d'alimentation, partagée par les deuxièmes interrupteurs commandés et formant les anodes des deuxièmes interrupteurs commandés, la deuxième électrode de polarité étant disposée sur et en contact avec la deuxième première face supérieure, et chaque deuxième interrupteur commandé comporte au niveau de la deuxième deuxième surface inférieure une borne de cathode formant une borne séparée de point milieu.
Suivant une quatrième forme de réalisation, l'invention a également pour objet un module de puissance multi-phase, comportant une première puce multipôle et une deuxième puce multipôle. Le module de puissance multi-phase est caractérisé en ce que :
.* la première puce multipôle comporte un premier substrat semi- conducteur de type P, délimité par une première première face supérieure et une première deuxième face inférieure, mutuellement opposées, et
.- la première puce multipôle comporte un nombre entier X, supérieur ou égal à deux, de premières cellules de commutation, intégrées verticalement de manière monolithique dans le premier substrat semi-conducteur suivant une direction verticale et réparties latéralement dans le premier substrat de manière compacte suivant un plan d'extension perpendiculaire à la direction verticale d'intégration, et
.- chaque première cellule de commutation est une cellule double- compartimentée par un mur d'enceinte isolant non traversant et comporte une première structure de circuit de découpage, formée par une première diode, un premier interrupteur électronique commandé et une deuxième diode, la première diode et la paire formée par le premier interrupteur commandé et la deuxième diode montée en antiparallèle, étant intégrés respectivement dans un premier volume du substrat semi-conducteur et un deuxième volume du substrat semi-conducteur, les premier et deuxième volumes de la cellule de commutation étant voisins, séparés et entourés par le premier mur d'enceinte isolant non traversant, et
.- chaque première cellule de commutation comporte une première borne de masse et une première borne de polarité électrique de bus, séparées et disposées au niveau de la première première face supérieure, respectivement sur le premier volume et le deuxième volume, et
.- chaque première cellule de commutation comporte une première borne de point milieu d'un seul tenant, disposée en dessous du premier volume et du deuxième volume et au niveau ou en dessous et en retrait de la première première face inférieure du substrat pour raccorder une première cathode de la première diode à une première cathode du premier interrupteur commandé ; et
.- chaque première cellule de commutation comporte une zone semi- conductrice de diffusion de type complémentaire au type du premier substrat semi-conducteur et fortement dopé N+, en contact et interposée verticalement entre la première borne de point milieu d'un seul tenant et l'ensemble formé par des faces inférieures des premier et deuxième volumes du premier substrat semi-conducteur, la zone semi-conductrice de diffusion de type complémentaire et fortement dopé N+ formant partiellement la première diode en dessous du premier volume et partiellement le premier interrupteur électronique commandé en dessous du deuxième volume, et .- la zone semi-conductrice de diffusion de type complémentaire et fortement dopée N+, située en dessous du deuxième volume, est ponctuée latéralement par une zone semi-conductrice intermédiaire incluse, sensiblement de même épaisseur que l'épaisseur de la zone semi- conductrice de diffusion de type complémentaire, ayant le même type de dopage et fortement dopé P+, de sorte que le deuxième volume de substrat et la zone semi-conductrice intermédiaire incluse forment la seconde diode, agencée en antiparallèle avec le premier interrupteur électronique commandé ; et
.* la deuxième puce multipôle comporte un deuxième substrat semiconducteur de type P et faiblement dopé, délimité par une deuxième première face supérieure et une deuxième deuxième face inférieure, mutuellement opposées, et X deuxièmes interrupteurs commandés, intégrées verticalement de manière monolithique dans le deuxième substrat semi-conducteur suivant une direction verticale et réparties latéralement dans le même deuxième substrat de manière compacte suivant un plan d'extension perpendiculaire à la direction verticale d'intégration, et
.- la deuxième puce multipôle comporte une deuxième électrode de polarité de bus d'alimentation, partagée par les deuxièmes interrupteurs commandés et formant les anodes des deuxièmes interrupteurs commandés, la deuxième électrode de polarité étant disposée sur et en contact avec la deuxième deuxième face inférieure, et chaque deuxième interrupteur commandé comporte au niveau de la deuxième première surface supérieure une borne de cathode formant une borne séparée de point milieu. Suivant une cinquième forme de réalisation, l'invention a également pour objet un module de puissance multi-phase pour un convertisseur électronique de puissance, comportant une première puce multipôle et une deuxième puce multipôle. Le module de puissance multi-phase est caractérisé en ce que :
.* la première puce multipôle comporte un premier substrat semiconducteur de type N, délimité par une première première face supérieure et une première deuxième face inférieure, mutuellement opposées, et
.- la première puce multipôle comporte un nombre entier X, supérieur ou égal à deux, de premières cellules de commutation, intégrées verticalement de manière monolithique dans le premier substrat semi-conducteur suivant une direction verticale et réparties latéralement dans le même premier substrat de manière compacte suivant un plan d'extension perpendiculaire à la direction verticale d'intégration, et
.- chaque première cellule de commutation est une cellule double- compartimentée par un premier mur d'enceinte isolant non traversant et comporte une première structure de découpage formé par une première diode et premier interrupteur électronique commandé, intégrés respectivement dans un premier premier volume du substrat semi- conducteur et un premier deuxième volume du substrat semi-conducteur, les premier premier et premier deuxième volumes de la cellule de commutation étant voisins, séparés et entourés par le premier mur d'enceinte isolant non traversant, et
.- chaque première cellule de commutation comporte une première borne de polarité électrique de bus et une première borne de masse électrique, séparées et disposées, au niveau de la première première face supérieure, respectivement sur le premier premier volume et le premier deuxième volume, et
.- chaque première cellule de commutation comporte une première borne de point milieu d'un seul tenant, disposée en dessous du premier volume et du deuxième volume et au niveau ou en dessous de la deuxième face inférieure du substrat pour raccorder une première anode de la première diode à une première anode du premier interrupteur commandé ; et .* la deuxième puce multipôle comporte un deuxième substrat semiconducteur de type N, délimité par une deuxième première face supérieure et une deuxième deuxième face inférieure, mutuellement opposées, et .- la deuxième puce multipôle comporte un même nombre entier X de deuxièmes cellules de commutation, intégrées verticalement de manière monolithique dans le deuxième substrat semi-conducteur suivant une direction verticale et réparties latéralement dans le même deuxième substrat de manière compacte suivant un plan d'extension perpendiculaire à la direction verticale d'intégration, et
.- chaque deuxième cellule de commutation est une cellule double- compartimentée par un deuxième mur d'enceinte isolant non traversant et comporte une deuxième structure de découpage formée par une deuxième diode et un deuxième interrupteur électronique commandé, intégrés respectivement dans un deuxième premier volume du deuxième substrat semi-conducteur et un deuxième deuxième volume du deuxième substrat semi-conducteur, les deuxième premier et deuxième deuxième volumes de la deuxième cellule de commutation étant voisins, séparés et entourés par le deuxième mur d'enceinte isolant non traversant , et
.- chaque deuxième cellule de commutation comporte une deuxième borne de masse électrique et une deuxième borne de polarité électrique de bus, séparées et disposées, au niveau de la deuxième première face supérieure, respectivement sur le deuxième premier volume et le deuxième deuxième volume, et
.- chaque deuxième cellule de commutation comporte une deuxième borne de point milieu d'un seul tenant, disposée en dessous du deuxième premier volume et du deuxième deuxième volume et au niveau ou en dessous et en retrait de la deuxième face inférieure du substrat semi-conducteur pour raccorder une deuxième cathode de la deuxième diode à une deuxième cathode du deuxième interrupteur commandé.
Suivant une sixième forme de réalisation, l'invention a également pour objet un module de puissance multi-phase pour un convertisseur électronique de puissance, comportant une unique puce multipôle. Le module de puissance multi-phase est caractérisé en ce que : .- la puce multipôle comporte un substrat semi-conducteur de type N, délimité par une première face supérieure et une deuxième face inférieure, mutuellement opposées, et
.- la puce multipôle comporte un nombre entier X, supérieur ou égal à deux, de cellules de commutation, intégrées verticalement de manière monolithique dans le substrat semi-conducteur suivant une direction verticale et réparties latéralement dans le même substrat de manière compacte suivant un plan d'extension perpendiculaire à la direction verticale d'intégration, et
.- chaque cellule de commutation est une cellule double-compartimentée par un mur d'enceinte isolant non traversant, et comporte une première structure de circuit de découpage et une deuxième structure de circuit de découpage, intégrées de manière partagée dans un premier volume du substrat semiconducteur et un deuxième volume du substrat semi-conducteur, les premier et deuxième volumes de la cellule de commutation étant voisins, séparés et entourés par le mur d'enceinte isolant non traversant, et
.- chaque cellule de commutation comporte une borne de polarité électrique d'un bus une borne de masse électrique, séparées et disposées respectivement sur le premier volume et le deuxième volume au niveau de la première face supérieure, et
.- chaque cellule de commutation comporte une borne de point milieu d'un seul tenant divisée en deux sous-bornes séparées, disposée en dessous du premier volume et du deuxième volume et au niveau de la deuxième face inférieure du substrat semi-conducteur, et pour chaque cellule de commutation,
.- la première structure de circuit de découpage comporte une première diode et un premier interrupteur commandé, intégrés respectivement dans le premier volume du substrat semi-conducteur et le deuxième volume du substrat semi-conducteur, l'anode de la première diode et l'anode du premier interrupteur commandé étant connectées respectivement à la sous-borne de la borne de point milieu située en dessous du premier volume de substrat et à la sous-borne de la borne de point milieu située en dessous du deuxième volume de substrat, et
.- la deuxième structure de circuit de découpage comporte une deuxième diode et un deuxième interrupteur commandé, intégrés respectivement dans le deuxième volume du substrat semi-conducteur et le premier volume du substrat semi-conducteur, la cathode de la deuxième diode et la cathode du deuxième interrupteur commandé formant respectivement la sous-borne de la borne de point milieu située en dessous du deuxième volume de substrat et la sous-borne de la borne de point milieu située en dessous du premier volume de substrat.
L'invention sera mieux comprise à la lecture de la description de plusieurs formes de réalisation qui va suivre, donnée uniquement à titre d'exemple et faite en se référant aux dessins sur lesquels :
.- les Figures 1 A, 1 B et 1 C sont des schémas électriques de circuits de découpage, respectivement de type « buck », de type « boost » et de type « bras de pont complet », intégrés de manière classique sur deux puces séparées, interconnectées en des points milieux au travers de liaisons filaires ;
.- les Figures 2A, 2B et 2C sont respectivement un schéma électrique d'un module de puissance multi-phase composé d'une pluralité X de circuits de découpage de type « boost », une coupe verticale d'une puce multipôle d'un module de puissance multi-phase selon une première variante d'un premier mode de réalisation de l'invention implémentant le schéma électrique de la Figure 2A, et une coupe verticale d'une puce multipôle d'un module de puissance multi-phase selon une deuxième variante de premier mode de réalisation de l'invention implémentant le schéma électrique de la Figure 2A, les puces des Figures 2B et 2C utilisant chacune un substrat de type N ;
.- les Figures 2D et 2E sont respectivement une vue d'une séquence de la fabrication suivant un premier mode de réalisation d'un mur d'enceinte, limité par souci de simplification à une demi-cellule d'une puce de la Figure 2B, et d'une vue de dessus du masque de gravure du mur d'enceinte correspondant ;
.- les Figures 2F et 2G sont respectivement une vue de dessus et une coupe verticale d'un mur d'enceinte au stade de sa gravure d'une demi- cellule d'une puce de la Figure 2C, la gravure étant une étape d'une séquence de la fabrication suivant un deuxième mode de réalisation dudit mur d'enceinte ;
.- les Figures 3A, 3B et 3C sont respectivement un schéma électrique d'un module de puissance multi-phases composé d'une pluralité X de circuits de découpage de type « buck », une coupe verticale d'une puce multipôle d'un module de puissance multi-phase selon une première variante d'un deuxième mode de réalisation de l'invention implémentant le schéma électrique de la Figure 3A, et une coupe verticale d'une puce multipôle d'un module de puissance multi-phase selon une deuxième variante de deuxième mode de réalisation de l'invention implémentant le même schéma électrique de la Figure 3A, les puces de Figures 3B et 3C utilisant chacune un substrat de type P ;
.- les Figures 4A, 4B et 4C sont respectivement un schéma électrique d'un module de puissance multi-phase composé d'une pluralité de circuits de découpage de type « boost augmenté » ayant chacun une deuxième diode branchée en antiparallèle sur l'interrupteur électronique commandé côté inférieur correspondant, une coupe verticale d'une puce multipôle d'un module de puissance multi-phase selon une première variante d'un troisième mode de réalisation de l'invention implémentant le schéma électrique de la Figure 4A, et une coupe verticale d'une puce multipôle d'un module de puissance multi-phase selon une deuxième variante de troisième mode de réalisation de l'invention implémentant le même schéma électrique de la Figure 4A, les puces des Figures 4B et 4C utilisant chacune un substrat de type N ;
.- les Figures 5A, 5B et 5C sont respectivement un schéma électrique d'un module de puissance multi-phase composé d'une pluralité de circuits de découpage de type « buck augmenté » ayant chacun une deuxième diode branchée en antiparallèle sur l'interrupteur électronique commandé côté supérieur correspondant, une vue en coupe d'une puce multipôle d'un module de puissance multi-phase selon une première variante d'un quatrième mode de réalisation de l'invention implémentant le schéma électrique de la Figure 5A, et une vue en coupe d'une puce multipôle d'un module de puissance multi-phase selon une deuxième variante de quatrième mode de réalisation de l'invention implémentant le même schéma électrique de la Figure 5A, les puces des Figures 5B et 5C utilisant chacune un substrat de type P ;
.- les Figures 6A et 6B sont respectivement un schéma électrique d'un module de puissance multi-phase composé d'une pluralité de circuits de découpage de type « bras de pont complet » intégrant chacun un circuit de type « boost » et un circuit de type « buck », et une vue en coupe d'une puce multipole d'un module de puissance multi-phase selon un cinquième mode de réalisation implémentant le schéma électrique de la Figure 6A, la puce utilisant ici un substrat de type N ;
.- les Figures 7A et 7B sont respectivement un schéma électrique et une vue de l'assemblage d'un module de puissance multi-phase suivant une première forme de réalisation, le module de puissance multi-phase comportant une première puce multipole, identique à la puce multipole de la Figure 2C, et une deuxième puce multipole, identique à la puce multipole de la Figure 3C, la première puce multipole utilisant un substrat de type N et la deuxième puce utilisant un substrat de type P ;
.- les Figures 8A et 8B sont respectivement un schéma électrique et une vue de l'assemblage d'un module de puissance multi-phase suivant une deuxième forme de réalisation, le module de puissance comportant une première puce multipole, identique à la puce multipole de la Figure 2C, et des deuxième et troisième puces multipôles, les puces étant de type N ;
.- les Figures 9A et 9B sont respectivement un schéma électrique et une vue de l'assemblage d'un module de puissance multi-phase suivant une troisième forme de réalisation, le module de puissance comportant une première puce multipole, identique à la puce multipole de la Figure 4C, et une deuxième puce multipole, et les deux puces utilisant chacune un substrat de type N ;
.- les Figures 10A et 10B sont respectivement un schéma électrique et une vue de l'assemblage d'un module de puissance multi-phase suivant une quatrième forme de réalisation, le module de puissance comportant une première puce multipole, identique à la puce multipole de la Figure 5C, et une deuxième puce multipole, et les deux puces utilisant chacune un substrat de type P ;
.- les Figures 1 1 A et 1 1 B sont respectivement un schéma électrique et une vue de l'assemblage d'un module de puissance multi-phase suivant une cinquième forme de réalisation, le module de puissance comportant une première puce multipole, identique à la puce multipole de la Figure 2C, et une deuxième puce multipole, et les deux puces utilisant chacune un substrat de type N ;
.- les Figures 12A et 12B sont respectivement un schéma électrique et une vue de réalisation matérielle d'un module de puissance multi-phase suivant une sixième forme de réalisation, le module de puissance comportant une unique puce multipôle, identique à la puce multipôle de la Figure 6B et utilisant un substrat de type N.
Les principales idées directrices de l'invention portent sur la définition de structures de cellules monolithiques élémentaires, désignées par la suite par cellules. Ces cellules sont configurées pour constituer au moins l'une des puces parmi l'unique, les deux ou les trois puces réalisant un module de puissance multi-phase pour convertisseur électronique de puissance, et permettent à un niveau élémentaire au sein de ladite au moins une puce de lever les premier et deuxième verrous.
Afin de lever le premier verrou, l'invention propose de fusionner les interrupteurs, c'est-à-dire les transistors IGBT et les diodes, d'une même cellule de découpage dans une seule puce de puissance donnant lieu à un nouveau type de tri-pôle monolithique à découpage sans aucune connexion filaire interne. En suivant cette idée, deux formes de réalisation de puces sont obtenues en fonction du type de substrat utilisé parmi le type P et le type N, la première configuration correspondante au substrat de type N étant un circuit élémentaire de découpage de type « Boost », la deuxième configuration correspondante au substrat de type P étant un circuit élémentaire de découpage de type « buck ».
Suivant la première configuration de puce dite « boost » obtenue sur la base d'un substrat de type N, le transistor IGBT est positionné du coté du potentiel le plus faible du bus d'alimentation et connecté directement à une borne du bus audit potentiel le plus faible, c'est-à-dire la masse, tandis que la diode est placée du coté du potentiel le plus élevé VBus du même bus d'alimentation et connectée à une borne du bus audit potentiel le plus élevé.
Suivant la deuxième configuration de puce dite « buck » obtenue sur la base d'un substrat de type P, le transistor IGBT est positionné du côté du potentiel le plus élevé VBus du bus d'alimentation et connecté directement à une borne du bus audit potentiel le plus élevé, tandis que la diode est placée du côté du potentiel le plus faible du même bus d'alimentation et connectée à une borne du bus audit potentiel le plus faible, c'est-à-dire une masse électrique.
Il est à remarquer que les deux variantes des configurations élémentaires utilisent une tranchée partielle borgne, c'est-à-dire qui ne débouche pas du côté inférieur de la puce, rempli par un matériau de dopage opposé ou complémentaire à celui du substrat ou rempli par un matériau diélectrique. L'architecture offerte par l'utilisation de cette tranchée partielle borgne est bien plus facile à fabriquer que celle présentée dans la demande de brevet WO 2013/054033 A1 , ce qui constitue un point majeur de la présente invention.
Afin de lever le deuxième verrou, l'absence d'interconnexion entre les éléments transistor et diode, maintenant intégrés monolithiquement au sein d'une même puce, confère un abaissement important du niveau de stress électrique. En outre, un condensateur de découplage placé à proximité immédiate de cette puce permettra de compenser directement et aisément les connexions inductives en amont.
Les deux configurations "buck" et "boost" de l'invention permettent ainsi de répondre à des applications ne mettant en jeu aucune réversibilité en puissance. Dans le cas où une réversibilité est requise, les deux configurations peuvent être associées en parallèle de manière directe, i.e. par une connexion en parallèle "bornes à bornes" des deux puces. Cette opération ne pose aucun problème technique, seul un temps mort devant être inséré entre les changements d'état des transistors, et n'induit aucune pénalité sur les performances et la fiabilité desdits transistors qui gardent le même domaine d'emploi des deux configurations lorsqu'elles sont séparées.
Suivant la Figure 2B et une première variante d'un premier mode de réalisation, une puce multipôle 102 réalise un circuit électrique 104, illustré sur la Figure 2A, d'une partie ou de la totalité d'un module de puissance multi-phase pour un convertisseur électronique de puissance.
Suivant la Figure 2A, le circuit électrique 104 est composé d'une pluralité d'un nombre X de circuits élémentaires 106-1 , 1062, 1063 , 106x, identiques de découpage de type « boost », branchés en parallèle entre une première borne 108 à une tension la plus haute VBus d'un bus d'alimentation et une deuxième borne 1 10 à une tension la plus basse du même bus d'alimentation, c'est-à-dire une masse électrique. Les circuits élémentaires 106-1 , 1062, 1063 , 106x, comprennent chacun un point milieu séparé reliant en série leur diode et transistor correspondants, les points milieux séparés étant respectivement désignés par PM1 , PM2, PM3, PMX. Suivant la Figure 2B, la puce multipôle 102 comporte un substrat semi-conducteur 1 12 de type N, délimité par une première face supérieure 1 14 et une deuxième face inférieure 1 1 6, mutuellement opposées, la première face supérieure 1 14 et la deuxième face inférieure 1 1 6 étant considérées par ailleurs et respectivement comme une première face avant et une deuxième face arrière lors de l'assemblage de la puce sur par exemple un circuit imprimé PCB (en anglais Printed Circuit Board) du module de puissance multi-phase.
La puce multipôle 102 comporte X cellules de commutation, intégrées verticalement de manière monolithique dans le substrat semi-conducteur 1 12 suivant une direction verticale D1 , illustrée sur la Figure 2B par une flèche 1 18, et réparties latéralement dans le même premier substrat de manière compacte suivant un plan d'extension P1 , perpendiculaire à la direction verticale D1 d'intégration, et illustré de bout sur la Figure 2B suivant une direction longitudinale D|0ng qui correspond à un alignement compact des cellules de commutation entre elles.
Ici, sur la Figure 2B seules deux cellules de commutation 122 ; 1222, adjacentes suivant la direction longitudinale D|0ng sont représentées sur la Figure 2B par souci de simplicité de lecture de la figure. Les deux cellules de commutation correspondent ici respectivement aux circuits élémentaires 106! et 1062.
Chaque cellule de commutation 122 ; 1222 est une cellule double- compartimentée respectivement par un mur d'enceinte isolant non traversant 124-1 , 1242, et comporte respectivement une structure élémentaire 128-1 , 1282 de circuit de découpage de type « boost », formée par une diode 130-1 , 1302 et un interrupteur électronique commandé 132 ; 1322. La diode 130-1 et l'interrupteur électronique commandé 132 ; sont intégrés respectivement dans un premier volume 134! et un deuxième volume 136i du substrat semiconducteur de la cellule de commutation partagée 122-1. La diode 1302 et l'interrupteur électronique commandé 1322, sont intégrés respectivement dans un premier volume 1342 et un deuxième volume 1362 du substrat semiconducteur de la cellule de commutation partagée 1222.
Le premier volume 134-1 , 1342 et le deuxième volume 136i , 1362 d'une même cellule de commutation 122 ; 1222 sont voisins, séparés et entourés par le premier mur d'enceinte isolant non traversant 124 ; 1242 correspondant de ladite même cellule de commutation 122-1 , 1222.
Chaque cellule de commutation 122 ; 1222 comporte une borne de polarité électrique de bus 138-1 , 1382 et une borne de masse électrique 140-1 , 1402, séparées et disposées, au niveau de la première face supérieure 1 14, respectivement sur le premier volume 134-1 , 1342 et le deuxième volume 136i , 1362.
Chaque cellule de commutation 122 ; 1222 comporte respectivement une borne de point milieu 141 ; 1412 d'un seul tenant, disposée en dessous du premier volume 134-1 , 1342 et du deuxième volume 136-1 , 1362, et au niveau de la deuxième face inférieure 1 1 6 du substrat semi-conducteur 1 12 pour raccorder respectivement une anode de la diode 130-1 , 1302 à une anode de l'interrupteur commandé 132 ; 1322.
Chaque cellule de commutation 122 ; 1222 comporte respectivement une zone semi-conductrice de diffusion 142 ; 1422, de type P complémentaire au type du premier substrat semi-conducteur et fortement dopé P+, en contact et interposée verticalement entre la borne de point milieu 141 -i, 1412 d'un seul tenant, associée à la cellule de commutation, et l'ensemble formé par des faces inférieures 144-1 , 146i ; 1442, 1462 des premier et deuxième volumes 134-1 , 136-i ; 1342 , 1362 du substrat semiconducteur 1 12. La zone semi-conductrice de diffusion 142! , 1422 de type complémentaire et fortement dopé P+ d'une même cellule de commutation 122-1 , 1222 forme partiellement la diode 130-1 , 1302 en dessous du premier volume 134-1 , 1342 et partiellement l'interrupteur électronique commandé 132-1 , 1322. en dessous du deuxième volume 136-1 , 1362.
En pratique et de manière préférée, à partir d'un substrat épais de type N- monocristallin et formant ici le substrat semi-conducteur 1 12, des zones semi-conductrices de diffusion de type complémentaire et fortement dopé P+ sont fabriquées par un dopage de type complémentaire P+ en face arrière du substrat 1 12 N- et en en des zones sélectionnées et délimitées par masquage.
Ici deux cellules quelconques, adjacentes entre elles sont séparées latéralement par une portion du substrat semi-conducteur 146 qui s'étend entre le niveau des bornes de masse 140-1 , 1402 et de bus 138i , 1382 et le niveau des bornes 141 -i, 1412 des deux points milieux PM1 , PM2. Suivant la Figure 2C et une deuxième variante d'un premier mode de réalisation, une puce multipôle 152 réalise le circuit électrique 104, illustré sur la Figure 2C, d'une partie ou de la totalité d'un module de puissance multi-phase pour un convertisseur électronique de puissance.
La puce multipôle 152 de la Figure 2C est similaire à la puce 102 de la
Figure 2B en ayant une structure quasi-identique mais en diffère par les caractéristiques suivantes.
Premièrement, la puce multi-pôle 152 comporte un substrat semiconducteur 1 62 qui diffère du substrat semi-conducteur 1 12 en ce qu'il est délimité par une face inférieure 166 confondue avec les faces inférieures 144-1 , 1442, 146-1 , 1462 des premier et deuxième volumes 134-1 , 1342 , 136-1 , 1362 du substrat semi-conducteur 1 62. Ainsi la face la plus inférieure 1 66 du substrat semi-conducteur 162 de la Figure 2C est au même niveau que les faces inférieures 144-1 , 1442, 146-1 , 1462 des premier et deuxième volumes 134-1 , 1342 : 136-1 , 1362 tandis que la face la plus inférieure 1 1 6 du substrat semi-conducteur 1 12 de la Figure 2B est situé en retrait, à un niveau strictement inférieur au niveau des faces inférieures 144 ; 1442, 146-1 , 1462 des premier et deuxième volumes 134-1 , 1342 , 136-1 , 1362. Ainsi, chaque borne de point milieu 141 ; 1412 d'un seul tenant est disposée ici en dessous du premier volume 134-1 , 1342 et du deuxième volume 136-1 , 1362 qui lui est associé, et au dessous à un niveau strictement inférieur de la deuxième face inférieure 1 66 du substrat semi-conducteur 1 62.
Deuxièmement, la puce 152 de la deuxième variante diffère de la puce 102 de la première variante en ce que deux cellules quelconques, adjacentes entre elles, sont séparées latéralement par une portion du substrat semiconducteur 197 qui s'étend entre le niveau des bornes de masse 140-1 , 1402 et de bus 138-1 , 1382 et à un niveau sensiblement supérieur au niveau inférieur de premiers et deuxièmes volumes 134 ; 1342, 136i , 1362.
En pratique et de manière préférée, les zones semi-conductrices P+ de type complémentaire du type N- du substrat 1 62 des cellules de commutation sont des zones obtenues par gravure d'un substrat primitif monocristallin de type P+ complémentaire sur lequel a été gravé au préalable le substrat semi-conducteur N- épitaxié. La portion de substrat semi-conducteur 197 qui sépare chaque paire de cellules adjacentes comporte un évidement 198 au niveau des zones semi-conductrices 142 ; 1422 de type complémentaire P+
L'évidement 198 est rempli ici par un matériau solide diélectrique. De manière générale, l'évidement est rempli par un matériau solide isolant ou un gaz isolant ou le vide.
De manière générale et indépendamment de la variante utilisée, le mur d'enceinte d'un seul tenant d'une cellule de commutation des puces 102, 152 peut être obtenu à partir d'une tranchée continue et non traversante, remplie par un matériau isolant ou un matériau semi-conducteur de type complémentaire à celui du substrat semi-conducteur, ou à partir d'une tranchée discrète, au choix traversante ou non traversante, remplie par un matériau semi-conducteur de type complémentaire à celui du substrat semi-conducteur, et par un recuit de diffusion consécutif au remplissage.
En pratique, pour la réalisation de la puce 102 selon la première variante du premier mode de réalisation de la puce, il est préféré de réaliser le mur d'enceinte d'un seul tenant à partir d'une tranchée discrète et non traversante, remplie par un matériau semi-conducteur de type P+ complémentaire à celui N- du substrat semi-conducteur, et par un recuit de diffusion consécutif au remplissage, en raison de la faible épaisseur de la zone de diffusion P+ inférieure.
Suivant les Figures 2D et 2E, un aperçu d'un procédé de fabrication 202 du mur d'enceinte 204, ici limité à une demi-cellule ou à la partie externe d'une cellule entière, est fourni dans lequel une tranchée 206 discrète et non traversante est remplie 208 par un matériau semi-conducteur, par exemple du silicium poly-cristallin fortement dopé en bore, de type complémentaire à celui du substrat semi-conducteur, par exemple en silicium monocristallin, et par un recuit de diffusion 210 consécutif au remplissage 208. Ici, la zone de diffusion P+ inférieure n'est pas représentée, étant fabriquée par la suite dans le procédé de fabrication de la puce.
En pratique, pour la réalisation de la puce 152 selon la deuxième variante du premier mode de réalisation de la puce, il est préféré de réaliser le mur d'enceinte d'un seul tenant à partir d'une tranchée continue et non traversante, remplie par un matériau isolant ou un matériau semi-conducteur de type P+ complémentaire à celui N- du substrat semi-conducteur. Suivant les Figures 2F et 2G, un aperçu d'un procédé de fabrication du mur d'enceinte, ici limité à une demi-cellule ou à la partie externe, est fourni dans lequel une tranchée 226 continue et non traversante est remplie par un matériau semi-conducteur, par exemple du silicium poly-cristallin fortement dopé en bore, de type complémentaire à celui du substrat semiconducteur N- 1 62, par exemple en silicium monocristallin. Ici, un substrat monocristallin P+ 228, de génération des futures zones de diffusion P+ et sur le lequel le substrat N- a été épitaxié, est illustré.
Il a été démontré par les inventeurs la possibilité de faire cohabiter dans une même puce de silicium 102, 152 d'une part au sein d'une même cellule, la diode et le transistor IGBT à conduction inverse formant ladite cellule, et d'autre part au sein de la puce, deux cellules adjacentes quelconques. En effet, du fait des différentes interactions possibles entre les deux sections associées à la diode et au transistor IGBT d'une même cellule, interactions qui peuvent être source de dysfonctionnement de la structure globale de la cellule intégrée, l'intégration monolithique d'une structure de diode et d'une structure IGBT à conduction inverse formant un circuit de découpage de type « boost » n'est pas évidente pour l'homme du métier.
Suivant la Figure 3B et une première variante d'un deuxième mode de réalisation, une puce multipôle 302 réalise un circuit électrique 304, illustré sur la Figure 3A, d'une partie ou de la totalité d'un module de puissance multi-phase pour un convertisseur électronique de puissance.
Suivant la Figure 3A, le circuit électrique 304 est composé d'une pluralité d'un nombre entier X, supérieur ou égal à 2, de circuits élémentaires 306-I , 3062, 3063 , 306x, identiques de découpage de type « buck », branchés en parallèle entre une première borne 308 à une tension la plus haute VBus d'un bus d'alimentation et une deuxième borne 310 à une tension la plus basse du même bus d'alimentation, c'est-à-dire une masse électrique. Les circuits élémentaires 306i, 3062, 3063 , 306x, comprennent chacun un point milieu séparé reliant en série leur diode et transistor correspondants, les points milieux séparés étant respectivement désignés par PM1 , PM2, PM3, PMX.
Suivant la Figure 3B, la puce multipôle 302 comporte un substrat semi-conducteur 312 de type P, délimité par une première face supérieure 314 et une deuxième face inférieure 31 6, mutuellement opposées, la première face supérieure 314 et la deuxième face inférieure 31 6 étant considérées par ailleurs et respectivement comme une première face avant et une deuxième face arrière lors de l'assemblage de la puce sur par exemple un circuit imprimé PCB (en anglais Printed Circuit Board) du module de puissance multi-phase.
La puce multipôle 302 comporte X cellules de commutation, intégrées verticalement de manière monolithique dans le substrat semi-conducteur 312 suivant une direction verticale D2, illustrée sur la Figure 3B par une flèche 318, et réparties latéralement dans le même premier substrat de manière compacte suivant un plan d'extension P2, perpendiculaire à la direction verticale D2 d'intégration, et illustré de bout sur la Figure 3B suivant une direction longitudinale D|0ng2 qui correspond à un alignement compact des cellules de commutation entre elles.
Ici, sur la Figure 3B seules deux cellules de commutation 322 ; 3222, adjacentes suivant la direction longitudinale D|0ng2 sont représentées sur la Figure 3B par souci de simplicité de lecture de la Figure 3B. Les deux cellules de commutation 322-I , 3222 correspondent ici respectivement aux circuits élémentaires 306i et 3062.
Chaque cellule de commutation 322-I , 3222 est une cellule double- compartimentée respectivement par un mur d'enceinte isolant non traversant 324 , 3242, et comporte respectivement une structure élémentaire 328i , 3282 de circuit de découpage de type « buck », formée par une diode 330i , 3302 et un interrupteur électronique commandé 332! , 3322. La diode 330i et l'interrupteur électronique commandé 332! , sont intégrés respectivement dans un premier volume 334! et un deuxième volume 336i du substrat semiconducteur de la cellule de commutation partagée 322 . La diode 3302 et l'interrupteur électronique commandé 3322, sont intégrés respectivement dans un premier volume 3342 et un deuxième volume 3362 du substrat semi- conducteur de la cellule de commutation partagée 3222.
Le premier volume 334 : 3342 et le deuxième volume 336i , 3362 d'une même cellule de commutation 322 ; 3222 sont voisins, séparés et entourés par le mur d'enceinte isolant non traversant 324†, 3242 correspondant de ladite même cellule de commutation 322†, 3222. Chaque cellule de commutation 322 ; 3222 comporte une borne de masse électrique 338i , 3382 et une borne de polarité électrique de bus 340i , 3402, séparées et disposées, au niveau de la première face supérieure 314, respectivement sur le premier volume 334 : 3342 et le deuxième volume 336i , 3362.
Chaque cellule de commutation 322 ; 3222 comporte une borne de point milieu 341 -i, 3412 d'un seul tenant, disposée en dessous du premier volume 334 : 3342 et du deuxième volume 336i , 3362, et au niveau de la deuxième face inférieure 31 6 du substrat semi-conducteur 312 pour raccorder respectivement une cathode de la diode 330i , 3302 à une cathode de l'interrupteur commandé 332! , 3322.
Chaque cellule de commutation 322-I , 3222 comporte une zone semi- conductrice de diffusion 342-I , 3422 , de type N complémentaire au type P du substrat semi-conducteur 312 et fortement dopé N+, en contact et interposée verticalement entre la borne de point milieu 341 -i , 3412 d'un seul tenant, associée à la cellule de commutation 322-I , 3222 , et l'ensemble formé par des faces inférieures 344-I , 346i ; 3442, 3462 des premier et deuxième volumes 334 : 336i ; 3342, 3362 du substrat semi-conducteur 312. La zone semi-conductrice de diffusion 342-I , 3422 de type complémentaire et fortement dopé N+ d'une même cellule de commutation 322 ; 3222 forme partiellement la diode 330i, 3302 en dessous du premier volume 334 : 3342 et partiellement l'interrupteur électronique commandé 332! , 3322 en dessous du deuxième volume 336i , 3362.
En pratique et de manière préférée, à partir d'un substrat épais de type P- monocristallin et formant ici le substrat semi-conducteur 312, des zones semi-conductrices de diffusion de type complémentaire et fortement dopé N+ sont fabriquées par un dopage de type complémentaire N+ en face arrière du substrat 312 P- et en des zones sélectionnées et délimitées par masquage.
Ici deux cellules quelconques, adjacentes entre elles sont séparées latéralement par une portion du substrat semi-conducteur 346 qui s'étend entre le niveau des bornes de masse 338i, 3382 et de bus 340i , 3402 et le niveau des bornes 341 -i, 3412 des deux points milieux PM1 , PM2.
Suivant la Figure 3C et une deuxième variante d'un deuxième mode de réalisation, une puce multipôle 352 réalise le circuit électrique 304, illustré sur la Figure 3C, d'une partie ou de la totalité d'un module de puissance multi-phase pour un convertisseur électronique de puissance.
La puce multipôle 352 de la Figure 2C est similaire à la puce 302 de la Figure 3B en ayant une structure quasi-identique mais en diffère par les caractéristiques suivantes.
Premièrement, la puce multipôle 352 comporte un substrat semiconducteur 362 qui diffère du substrat semi-conducteur 312 en ce qu'il est délimité par une surface inférieure 366 confondue avec les faces inférieures 344-I , 3442, 346-I , 3462 des premier et deuxième volumes 334 : 3342 , 336i , 3362 du substrat semi-conducteur 362. Ainsi la face la plus inférieure 366 du substrat semi-conducteur 362 de la Figure 3C est au même niveau que les faces inférieures 344 , 3442, 346i , 3462 des premier et deuxième volumes 334-I , 3342 , 336-I , 3362 tandis que la face la plus inférieure 31 6 du substrat semi-conducteur 312 de la Figure 3B est situé en retrait à un niveau strictement inférieur au niveau des faces inférieures 344 ; 3442, 346i , 3462 des premier et deuxième volumes 334 : 3342 , 336i, 3362. Ainsi, chaque borne de point milieu 341 -i, 3412 d'un seul tenant est disposée ici en dessous du premier volume 334 : 3342 et du deuxième volume 336i, 3362 qui lui sont associés, et au dessous à un niveau strictement inférieur de la deuxième face inférieure 366 du substrat semi-conducteur 362.
Deuxièmement, la puce 352 de la deuxième variante diffère de la puce 302 de la première variante en ce que deux cellules quelconques, adjacentes entre elles, sont séparées latéralement par une portion du substrat semiconducteur 397 qui s'étend entre le niveau des bornes de masse 338i , 3382 et de bus 340i , 3402 et un niveau identique ou sensiblement supérieur au niveau inférieur des premiers et deuxièmes volumes 334 ; 3342, 336i, 3362.
En pratique et de manière préférée, les zones semi-conductrices N+ de type complémentaire du type P- du substrat 362 des cellules de commutation sont des zones obtenues par gravure d'un substrat primitif monocristallin de type N+ complémentaire sur lequel a été gravé au préalable le substrat semi-conducteur P- épitaxié. La portion de substrat semi-conducteur 397 qui sépare chaque paire de cellules adjacentes comporte un évidement 398 au niveau des zones semi-conductrices 342 , 3422 de type complémentaire N+
L'évidement 398 est rempli ici par un matériau solide diélectrique. De manière générale, l'évidement est rempli par un matériau solide isolant ou un gaz isolant ou le vide.
De manière générale et indépendamment de la variante utilisée, le mur d'enceinte d'un seul tenant d'une cellule de commutation des puces 302, 352 peut être obtenu à partir d'une tranchée continue et non traversante, remplie par un matériau isolant ou un matériau semi-conducteur de type complémentaire à celui du substrat semi-conducteur, ou à partir d'une tranchée discrète, au choix traversante ou non traversante, remplie par un matériau semi-conducteur de type complémentaire à celui du substrat semi- conducteur, et par un recuit de diffusion consécutif au remplissage.
En pratique, pour la réalisation de la puce 302 selon la première variante du premier mode de réalisation de la puce, il est préféré de réaliser le mur d'enceinte d'un seul tenant à partir d'une tranchée discrète et non traversante, remplie par un matériau semi-conducteur de type N+ complémentaire à celui P- du substrat semi-conducteur, et par un recuit de diffusion consécutif au remplissage, en raison de la faible épaisseur de la zone de diffusion N+ inférieure.
En pratique, pour la réalisation de la puce 352 selon la deuxième variante du deuxième mode de réalisation de la puce, il est préféré de réaliser le mur d'enceinte d'un seul tenant à partir d'une tranchée continue et non traversante, remplie par un matériau isolant ou un matériau semiconducteur de type N+ complémentaire à celui P- du substrat semiconducteur.
Il a été démontré par les inventeurs la possibilité de faire cohabiter dans une même puce 302, 352 utilisant chacun un substrat de type P d'une part au sein d'une même cellule, la diode et le transistor IGBT à conduction inverse formant ladite cellule, et d'autre part au sein de la puce deux cellules adjacentes quelconques. En effet, du fait des différentes interactions possibles entre les deux sections associées à la diode et au transistor IGBT d'une même cellule, interactions qui peuvent être source de dysfonctionnement de la structure globale de la cellule intégrée, l'intégration monolithique d'une structure de diode et d'une structure IGBT à conduction inverse formant un circuit de découpage de type « buck » n'est pas évidente pour l'homme du métier. Suivant la Figure 4B et une première variante d'un troisième mode de réalisation, une puce multipôle 402 réalise un circuit électrique 404, illustré sur la Figure 4A, d'une partie ou de la totalité d'un module de puissance multi-phase pour un convertisseur électronique de puissance.
Suivant la Figure 4A, le circuit électrique 404 est composé d'une pluralité d'un nombre entier X, supérieur ou égal à 2, de circuits élémentaires 406-1 , 4062, 4063 , 406x, identiques de découpage, branchés en parallèle entre une première borne 408 à une tension la plus haute VBus d'un bus d'alimentation et une deuxième borne 409 à une tension la plus basse du même bus d'alimentation, c'est-à-dire une masse électrique.
Le circuit électrique 404 est dérivé du circuit électrique 104 de la Figure 2A, associé aux puces 102 et 152 du premier mode de réalisation, et diffère dudit circuit électrique 104 en ce que les X circuits électriques élémentaires 406-I , 4062, 4063 , 406x sont respectivement les X circuits élémentaires 106-1 , 1062, 1063 , 106x dans chacun desquels une deuxième diode 410-1 , 4102, 4103 , 410x est branchée en antiparallèle (ou tête-bêche) avec l'interrupteur électronique commandé dudit circuit élémentaire correspondant 106-i , 1062, 1063 , 106x .
Suivant la Figure 4B, la puce multipôle 402 est dérivée de la puce multipôle 102 de la Figure 2B suivant la première variante du premier mode de réalisation en ayant une structure quasi-identique à cette dernière et diffère seulement de ladite puce 102 en ce que les zones semi-conductrices de diffusion 142-1 , 1422, de type complémentaire et fortement dopée P+, situées en dessous des deuxième volumes 136-1 , 1362 , sont des zones semi- conductrices de diffusion 442 , 4422, ponctuées chacune latéralement par une zone semi-conductrice intermédiaire incluse 446i, 4462, de même type de dopage N que le substrat semi-conducteur 1 12 et fortement dopé N+, de sorte que le deuxième volume 136-1 , 1362 de substrat 1 12, la zone semi- conductrice intermédiaire 446-I , 4462 forment la seconde diode 410-i, 4102, de type PiN montée en antiparallèle avec l'interrupteur électronique commandé correspondant 132 ; 1322.
Suivant la Figure 4C et une deuxième variante du troisième mode de réalisation, une puce multipôle 452 est dérivée de la puce multipôle 105 de la Figure 2C suivant la deuxième variante du premier mode de réalisation en ayant une structure quasi-identique à cette dernière et diffère seulement de ladite puce 152 en ce que les zones semi-conductrices de diffusion 142 ; 1422 de type complémentaire et fortement dopée P+, situées en dessous des deuxième volumes 136 1362 sont des zones semi-conductrices de diffusion 492 , 4922, ponctuées chacune latéralement par une zone semi-conductrice intermédiaire incluse 496i, 4962, de même type de dopage N que le substrat semi-conducteur 1 62 et fortement dopé N+, de sorte que le deuxième volume 136 1362 de substrat 1 62, la zone semi-conductrice intermédiaire 496i, 4962 forment la seconde diode 410-i, 4102 de type PiN montée en antiparallèle avec l'interrupteur électronique commandé correspondant 132-ι , 1322.
Suivant la Figure 5B et une première variante d'un quatrième mode de réalisation, une puce multipôle 502 réalise un circuit électrique 504, illustré sur la Figure 5A, d'une partie ou de la totalité d'un module de puissance multi-phase pour un convertisseur électronique de puissance.
Suivant la Figure 5A, le circuit électrique 504 est composé d'une pluralité d'un nombre X de circuits élémentaires 506 5062, 5063 , 506x, identiques de découpage de type « buck augmenté », branchés en parallèle entre une première borne 508 à une tension la plus haute VBus d'un bus d'alimentation et une deuxième borne 509 à une tension la plus basse du même bus d'alimentation, c'est-à-dire une masse électrique.
Le circuit électrique 504 est dérivé du circuit électrique 304 de la Figure 3A, associé aux puces 302 et 352 du deuxième mode de réalisation, et diffère dudit circuit électrique 304 en ce que les X circuits électriques élémentaires 506 5062, 5063 , 506x sont respectivement les X circuits élémentaires de type « buck » 306i , 3062, 3063 , 306x dans chacun desquels une deuxième diode 510-i , 5102, 5103 , 510X est branchée en antiparallèle (ou tête-bêche) avec l'interrupteur électronique commandé dudit circuit élémentaire correspondant 306i , 3062, 3063 , 306x .
Suivant la Figure 5B, la puce multipôle 502 est dérivée de la puce multipôle 302 de la Figure 3B suivant la première variante du deuxième mode de réalisation en ayant une structure quasi-identique à cette dernière et diffère seulement de ladite puce 302 en ce que les zones semi- conductrices de diffusion 342 , 3422 de type complémentaire et fortement dopée N+, situées en dessous des deuxième volumes 346i , 3462 sont des zones semi-conductrices de diffusion 542†, 5422 ponctuées chacune latéralement par une zone semi-conductrice intermédiaire incluse 546i , 5462, de même type de dopage P que le substrat semi-conducteur 312 et fortement dopé P+, de sorte que le deuxième volume 336i , 3362 de substrat 302, la zone semi-conductrice intermédiaire 546i , 5462 forment la seconde diode 510-1 , 5102, montée en antiparallèle avec l'interrupteur électronique commandé correspondant 332! , 3322.
Suivant la Figure 5C et une deuxième variante du quatrième mode de réalisation, une puce multipôle 552 est dérivée de la puce multipôle 352 de la Figure 3C suivant la deuxième variante du deuxième mode de réalisation en ayant une structure quasi-identique à cette dernière et diffère seulement de ladite puce 352 en ce que les zones semi-conductrices de diffusion 342 , 3422 de type complémentaire et fortement dopée N+, situées en dessous des deuxième volumes 346i , 3462, sont des zones semi-conductrices de diffusion 592 ; 5922, ponctuées chacune latéralement par une zone semi- conductrice intermédiaire incluse 596i, 5962, de même type de dopage N que le substrat semi-conducteur 362 et fortement dopé P+, de sorte que le deuxième volume 336i , 3362 de substrat 362, la zone semi-conductrice intermédiaire 596i, 5962 forment la seconde diode 510-i, 5102, montée en antiparallèle avec l'interrupteur électronique commandé correspondant 332! , 3322.
Suivant la Figure 6B et un cinquième mode de réalisation, une puce multipôle 602 réalise un circuit électrique 604, illustré sur la Figure 6A, d'un module de puissance multi-phase pour un convertisseur électronique de puissance.
Suivant la Figure 6A, le circuit électrique 604 est obtenu en combinant le circuit électrique 104 de la Figure 2A et le circuit électrique 304 de la Figure 3A correspondant respectivement à un module multi-phase de X circuits de découpage de type « boost » et à un module multi-phase de X circuits de découpage de type « buck », X étant un nombre entier supérieur ou égal à 2.
Suivant la Figure 6A, le circuit électrique 604 est composé d'une pluralité d'un nombre X de circuits élémentaires 6Ο6-1 , 6062 identiques de découpage réversible de type « bras de pont complet », branchés en parallèle entre une première borne 608 à une tension la plus haute VBus d'un bus d'alimentation et une deuxième borne 610 à une tension la plus basse du même bus d'alimentation, c'est-à-dire une masse électrique. Les circuits élémentaires de découpage 6Ο6-1 , 6062, 606x comprennent chacun un point milieu séparé, les points milieux séparés étant respectivement désignés par PM1 , PM2, PMX. Chaque circuit élémentaire 6O61 , 6062, ..., 606x, formant un bras de pont complet, est la fusion d'un circuit de découpage de type « boost » et d'un circuit de découpage de type « buck » mis en parallèle.
Suivant la Figure 6B, la puce multipôle 602 comporte un substrat semi-conducteur 612 de type N-, délimité par une première face supérieure 614 et une deuxième face inférieure 61 6, mutuellement opposées, la première face supérieure 614 et la deuxième face inférieure 61 6 étant considérées par ailleurs et respectivement comme une première face avant et une deuxième face arrière lors de l'assemblage de la puce sur par exemple un circuit imprimé PCB (en anglais Printed Circuit Board) du module de puissance multi-phase.
La puce multipôle 602 comporte X cellules de commutation, intégrées verticalement de manière monolithique dans le substrat semi-conducteur 61 2 suivant une direction verticale D1 , illustrée sur la Figure 6B par une flèche 61 8, et réparties latéralement dans le même substrat de manière compacte suivant un plan d'extension P1 , perpendiculaire à la direction verticale D1 d'intégration, et illustré de bout sur la Figure 6B suivant une direction longitudinale D|0ng qui correspond à un alignement compact des cellules de commutation entre elles.
Ici, sur la Figure 6B seules deux cellules de commutation 622 ; 6222, adjacentes suivant la direction D1 sont représentées sur la Figure 6B par souci de simplicité de lecture de la Figure 6B. Les deux cellules de commutation 622-I , 6222 correspondent ici respectivement aux circuits élémentaires 6Ο61 et 6062.
Chaque cellule de commutation 622-I , 6222 est une cellule double- compartimentée respectivement par un mur d'enceinte isolant non traversant 624! , 6242, et comporte respectivement une première structure élémentaire de circuit de découpage 626i , 6262 et un deuxième circuit de découpage 628-I , 6282, intégrés de manière partagée dans un premier volume 630i , 6302 du substrat semi-conducteur 61 2 et un deuxième volume 632 ; 6322 du substrat semi-conducteur 61 2, le premier volume 630i , 6302 et le deuxièmes volume 632 ; 6322 correspondant à une même cellule de commutation 622 ; 6222 étant voisins, séparés et entourés par le mur d'enceinte isolant non traversant correspondant 624 , 6242. Les murs d'enceinte isolants non traversant 624 , 6242 sont entourés verticalement de part et d'autre par des zones isolantes étendues jusqu'à la face avant ou la face arrière et ayant un dopage P de même type avec un degré différent que celui P + des murs non-traversant.
Chaque cellule de commutation 622 ; 6222 comporte une borne de polarité électrique de bus 634! , 6342 et une borne de masse électrique 636i, 6362, séparées et disposées, au niveau de la première face supérieure 614, respectivement sur le premier volume 630i, 6302 et le deuxième volume 6321 ; 6322.
Chaque cellule de commutation 622†, 6222 comporte une double borne de point milieu 638i , 6382 divisée en une première sous-borne séparée 640-I , 6402 et une deuxième sous-borne séparée 642†, 6422 disposées respectivement en dessous du premier volume 630i , 6302 et du deuxième volume 632! , 6322, et au niveau de la deuxième face inférieure 61 6 du substrat semi-conducteur 612.
Pour chaque cellule de commutation 622 ; 6222, la première structure élémentaire de circuit de découpage de type « boost » 626i, 6262 comporte une première diode 650-I , 6502, et un premier interrupteur commandé 652! , 6522, intégrés respectivement dans le premier volume 630i , 6302 du substrat semi-conducteur et le deuxième volume 632 ; 6322 du substrat semiconducteur 612. L'anode de la première diode 650-I , 6502 et l'anode du premier interrupteur commandé 652! , 6522 forment respectivement la première sous-borne 640-I , 6402 de point milieu, située en dessous du premier volume 630-I , 6302 de substrat semi-conducteur 612 et la deuxième sous-borne 642 -i, 6422 de point milieu, située en dessous du deuxième volume 632! , 6322 de substrat semi-conducteur 612, la première sous-borne 640-I , 6402 et la deuxième sous-borne 642 ; 6422 d'une même cellule de commutation 622†, 6222 étant connectées au plus près pour former la borne de point milieu d'un seul tenant 638-I , 6382 de ladite cellule de commutation 6221 ; 6222.
Pour chaque cellule de commutation 622 ; 6222, la deuxième structure élémentaire de circuit de découpage de type « buck » 628i, 6282 comporte une deuxième diode 66Ο-1, 6602 et un deuxième interrupteur commandé 662 ; 6622, intégrés respectivement dans le deuxième volume 632! , 6322 du substrat semi-conducteur 612 et le premier volume 630i , 6302 du substrat semi-conducteur 612. La cathode de la deuxième diode 66O1, 6602 et la cathode du deuxième interrupteur commandé 662 ; 6622 forment respectivement la deuxième sous-borne 642 , 6422 de point milieu, située en dessous du deuxième volume 632! , 6322 de substrat et la première sous- borne 6401, 6402 de la borne de point milieu, située en dessous du premier volume 630i , 6302 de substrat, la première sous-borne 640-I , 6402 et la deuxième sous-borne 642 ; 6422 d'une même cellule de commutation 622 ; 6222 étant connectées au plus près pour former la borne de point milieu d'un seul tenant 638i , 6382 de ladite cellule de commutation 6221 ; 6222.
Ici, pour chaque cellule de commutation 622 , 6222, le premier interrupteur commandé 652 ; 6522 est un transistor bipolaire à grille isolée (IGBT/MOS) à conduction inverse réalisé dans le substrat semi-conducteur 512 de type N- et comporte une première électrode de cathode formant la borne de masse associée, et le deuxième interrupteur commandé 662! , 6622, est un transistor bipolaire à grille isolée (IGBT/MOS) à conduction inverse réalisé dans le substrat semi-conducteur 612 de type N-, et comporte une deuxième électrode de cathode formant la première sous-borne 640-I , 6402 de point milieu, située en dessous du premier volume 630i, 6302 de substrat 612. La borne de bus 634 ; 6342 formant la cathode de la première diode 650-I , 6502 et l'anode du deuxième interrupteur commandé 662! , 6622 recouvre une première zone dopé N+ et une deuxième zone dopé P, latéralement adjacentes entre elles. La deuxième sous-borne 642†, 6402 de point milieu, située en dessous du deuxième volume de substrat 632 ; 6322 et formant la cathode de la deuxième diode 66O1, 6602 et la cathode du premier interrupteur commandé 652! , 6522, recouvre une troisième zone dopé P et une quatrième zone dopé N+, latéralement adjacentes entre elles.
De manière générale, et indépendamment de la variante et du mode de réalisation, les puces selon l'invention 102, 152, 302, 352, 402, 452, 502, 552, et 602, correspondant respectivement aux Figures 2B, 2C, 3B, 3C, 4B, 4C, 5B, 5C, 6B, sont une puce selon l'invention qui possède les caractéristiques suivantes. De manière générale, une puce multipôle selon l'invention d'un module de puissance multi-phase comporte un substrat semi-conducteur, délimité par une première face supérieure et une deuxième face inférieure, mutuellement opposées. La puce multipôle comporte également un nombre entier X, supérieur ou égal à deux, de cellules de commutation, intégrées verticalement de manière monolithique dans le substrat semi-conducteur suivant une direction verticale et réparties latéralement dans le même substrat de manière compacte suivant un plan d'extension perpendiculaire à la direction verticale d'intégration.
Chaque cellule de commutation est une cellule double- compartimentée par un mur d'enceinte isolant non traversant et comporte une structure de découpage, formée par une diode et un interrupteur électronique commandé, la diode et l'interrupteur électronique commandé étant intégrés respectivement dans un premier volume du substrat semi- conducteur et un deuxième volume du substrat semi-conducteur, les premier et deuxième volumes de la cellule de commutation étant voisins, séparés et entourés par le mur d'enceinte isolant non traversant.
Chaque cellule de commutation comporte une borne de polarité électrique d'un bus et une borne de masse électrique, séparées et disposées, au niveau de la première face supérieure, respectivement sur le premier volume et le deuxième volume lorsque le substrat semi-conducteur est de type N et respectivement sur le deuxième volume et le premier volume lorsque le substrat est de type P.
Chaque cellule de commutation comporte une borne de point milieu d'un seul tenant, disposée en dessous du premier volume et du deuxième volume et au niveau ou en dessous en retrait de la deuxième face inférieure du substrat pour raccorder une anode de la diode à une anode de l'interrupteur commandé lorsque le substrat semi-conducteur est de type N, ou une cathode de la diode à une cathode de l'interrupteur commandé lorsque le substrat semi-conducteur est de type P.
Suivant les Figures 7 A à 7B et une première forme de réalisation, un module de puissance multi-phase 1 100 selon l'invention pour un convertisseur électronique de puissance comporte une première puce multipôle 1 102 et une deuxième puce multipôle 1 104. La première puce multi-pôle 1102 est ici une puce identique à la puce 152 de la Figure 2C et comporte un premier substrat semi-conducteur 1112 de type N-, délimité par une première face supérieure 1114 et une deuxième face inférieure 1116, mutuellement opposées.
La première puce multipôle 1102 comporte un nombre entier X, supérieur ou égal à deux, de premières cellules de commutation 1122-1, 11222, 1122x, intégrées verticalement de manière monolithique dans le premier substrat semi-conducteur 1112 suivant une direction verticale D1 et réparties latéralement dans le même premier substrat 1112 de manière compacte suivant un plan d'extension P1 perpendiculaire à la direction verticale d'intégration D1.
Chaque première cellule de commutation 1122-ι , 11222 est une cellule double-compartimentée par un premier mur d'enceinte isolant non traversant 1124-1, 11242 et comporte une première structure de découpage formé par une première diode 1126-1, 11262 et un premier interrupteur électronique commandé 1128-1, 11282, intégrés respectivement dans un premier premier volume 1130-1, 11302 du substrat semi-conducteur 1112 et un premier deuxième volume 1131-1, 11312 du substrat semi-conducteur, les premier premier et premier deuxième volumes 1130-1, 1131-1 ; 11302, 11312 de la cellule de commutation 1122-1, 11222 tant voisins, séparés et entourés par le premier mur d'enceinte isolant non traversant 1124 ; 11242.
Chaque première cellule de commutation 1122-1, 11222 comporte une première borne de polarité électrique de bus 1132-1, 11322 et une première borne de masse électrique 1134-1, 11342, séparées et disposées, au niveau de la première première face supérieure 1114, respectivement sur le premier premier volume 1130-1, 11302 et le premier deuxième volume 1131 , 11312-
Chaque première cellule de commutation 1122-ι , 11222 comporte une première borne de point milieu 1136-1, 11362 d'un seul tenant, disposée en dessous du premier premier volume 1130-1, 11302 et du premier deuxième volume 11311 , 11312 et en dessous en retrait de la deuxième face inférieure 1116 du substrat 1112 pour raccorder une première anode de la première diode 1126-1, 11262 à une première anode du premier interrupteur commandé 1128i, 11282.
Chaque première cellule de commutation 1122-ι , 11222 comporte une zone semi-conductrice de diffusion 1148-1, 11482de type P complémentaire au type N du premier substrat semi-conducteur et fortement dopé P+, en contact et interposée verticalement entre la première borne de point milieu 1136-1, 11362 d'un seul tenant et l'ensemble formé par des faces inférieures des premier et deuxième volumes du premier substrat semi-conducteur 1112, la zone semi-conductrice de diffusion de type complémentaire et fortement dopé 1148-1, 11482 formant partiellement la première diode 1126-1, 11262 en dessous du premier premier volume 1130-1, 11302 et partiellement le premier interrupteur électronique commandé 1128-1, 11282 en dessous du premier deuxième volume 1131 , 11312- La deuxième puce multipôle 1104 est ici une puce identique à la puce
352 de la Figure 3C comporte un deuxième substrat semi-conducteur 1162 de type P, délimité par une deuxième première face supérieure 1164 et une deuxième deuxième face inférieure 1166, mutuellement opposées.
La deuxième puce multipôle 1104 comporte un même nombre entier X, supérieur ou égal à deux, de deuxièmes cellules de commutation 1172-1, 11722, 1172x, intégrées verticalement de manière monolithique dans le deuxième substrat semi-conducteur suivant une direction verticale D2 et réparties latéralement dans le même deuxième substrat 1162 de manière compacte suivant un plan d'extension P2 perpendiculaire à la direction verticale d'intégration D2.
Chaque deuxième cellule de commutation 1172-1, 11722 est une cellule double-compartimentée par un deuxième mur d'enceinte isolant non traversant 1174-1, 11742, et comporte une deuxième structure de découpage formée par une deuxième diode 1176-1, 11762 et un deuxième interrupteur électronique commandé 1178-1, 11782, intégrés respectivement dans un deuxième premier volume 1180-1, 11802 du deuxième substrat semiconducteur 1162 et un deuxième deuxième volume 1181 , 11812 du deuxième substrat semi-conducteur 1162, les deuxième premier et deuxième deuxième volumes II8O-1, 1181 ; 11802, , 11812 de la deuxième cellule de commutation 1172-1, 11722 étant voisins, séparés et entourés par le deuxième mur d'enceinte isolant non traversant 1174 ; 11742.
Chaque deuxième cellule de commutation 1172-ι , 11722 comporte une deuxième borne de masse électrique 1182-1, 11822 et une deuxième borne de polarité électrique de bus 1184-1, 11842, séparées et disposées, au niveau de la deuxième première face supérieure 1164, respectivement sur le deuxième premier volume I I 8O-1 , 1 1802 et le deuxième deuxième volume 1 181 1 , 1 1812.
Chaque deuxième cellule de commutation 1 172-ι , 1 1722 comporte une deuxième borne de point milieu 1 1861 , 1 1862 d'un seul tenant, disposée en dessous du deuxième premier volume I I 8O-1 , 1 1802 et du deuxième deuxième volume 1 181 , 1 1812 et au niveau de la deuxième deuxième face inférieure 1 1 66 du deuxième substrat 1 1 62 pour raccorder une cathode de la deuxième diode 1 176-1 , 1 1762 à une cathode du deuxième interrupteur commandél 178i, 1 1782.
Chaque deuxième cellule de commutation 1 172-1 , 1 1722 comporte une zone semi-conductrice de diffusion 1 1881, 1 1882 de type N complémentaire au type P du deuxième substrat semi-conducteur 1 162 et fortement dopé N+, en contact et interposée verticalement entre la deuxième borne de point milieu 1 1861, 1 1862 d'un seul tenant et l'ensemble formé par des faces inférieures des premiers et deuxièmes volumes I I 8O-1, 1 1802, 1 181 , 1 1812 du deuxième substrat semi-conducteur 1 162, la zone semi-conductrice de diffusion de type complémentaire et fortement dopé N+ 1 1881 , 1 1882 formant partiellement la deuxième diode 1 176-1 , 1 1762 en dessous du deuxième premier volume I I 8O-1, 1 1802 et partiellement le premier interrupteur électronique commandé en dessous du deuxième deuxième volume 1 181 ,
La réalisation du module de puissance multi-phase 1 100 est effectué par l'assemblage des deux puces complémentaires, la première puce 1 102 et la deuxième puce 1 104, sur un substrat de type PCB ou DBC (en anglais Direct Bond Copper) par exemple. Les deux puces 1 102, 1 104 sont reportées sur leurs faces arrière.
Suivant les Figure 8A à 8B et une deuxième forme de réalisation, un module de puissance multi-phase 1200 selon l'invention pour un convertisseur électronique de puissance comporte une première puce multipôle 1202, une deuxième puce multipôle 1204, et une troisième puce multipôle 1206.
La première puce multipôle 1202 est ici une puce identique à la puce 152 de la Figure 2C et à la puce 1 102 de la Figure 7B.
La deuxième puce multipôle 1204 comporte un deuxième substrat semi-conducteur 1212 de type N-, délimité par une deuxième première face supérieure 1214 et une deuxième deuxième face inférieure 121 6, mutuellement opposées, et X deuxièmes interrupteurs commandés 1224-1 , 12242, intégrées verticalement de manière monolithique dans le deuxième substrat semi-conducteur 1212 suivant une direction verticale D2 et réparties latéralement dans le même deuxième substrat de manière compacte suivant un plan d'extension P2 perpendiculaire à la direction verticale d'intégration D2.
La deuxième puce multipôle 1204 comporte une électrode de polarité de bus d'alimentation 1232, partagée par les deuxièmes interrupteurs commandés 1224-1 , 12242 et formant les anodes des deuxièmes interrupteurs commandés, et chaque deuxième interrupteur commandé 1224-1 , 12242 comporte au niveau de la deuxième première face supérieure 1214, une borne de cathode 1234-1 , 12342 formant une borne séparée de point milieu PM1 , PM2.
La troisième puce multipôle 1206 comporte un troisième substrat semi-conducteur 1252 de type N-, délimité par une troisième première face supérieure 1254 et une troisième deuxième face inférieure 1256, mutuellement opposées, et X troisièmes diodes 1262-1 , 12622, 1262x, intégrées verticalement de manière monolithique dans le troisième substrat semi-conducteur 1252 suivant une direction verticale D3 et réparties latéralement dans le même troisième substrat 1252 de manière compacte suivant un plan d'extension P3 perpendiculaire à la direction verticale D3 d'intégration.
La troisième puce multi-pôle 1206 comporte immédiatement en dessous de la troisième deuxième face inférieure 1256 du troisième substrat semi-conducteur 1252 une troisième zone de diffusion 1264 de type P+ complémentaire au type N- du substrat 1252 et fortement dopé, et en dessous de la troisième zone de diffusion P+ 1264 une troisième électrode de masse électrique 1266, la troisième zone de diffusion P+ 1264 et la troisième électrode de masse électrique 1266 étant partagées par les troisièmes diodes 1262-1 , 12622, et la troisième électrode de masse électrique 1266 formant les anodes desdites troisièmes diodes1262 , 12622. Chaque troisième diode 1262-1 , 12622 comporte un troisième mur d'enceinte 1272-1 , 12722 isolant non traversant d'un seul tenant et d'isolation électrique, délimitant respectivement un troisième volume 1282-1 , 12822 de substrat semi-conducteur 1 152. Chaque troisième diode 1262-1 , 12622 comporte respectivement une électrode de point milieu séparé 1284-1 , 12842 disposée sur le troisième volume 1282-1 , 12822 correspondant.
L'avantage de cette deuxième forme de réalisation réside dans le fait que les substrats semi-conducteurs des trois puces 1202, 1204, 1206 sont de type N et présentent de ce fait de meilleures performances à l'état passant qu'un substrat de type P. D'un point de vue technologique, la réalisation est simple car les transistors MOS IGBT sont sur une seule face de la plaquette (ou wafer en anglais) pour les première et deuxième puces 1202, 1204 et il est facile d'utiliser un substrat épitaxié. L'assemblage optimisé requiert un retournement (en anglais flip-chip) des deuxième et troisième puces 1204, 1206.
Suivant les Figure 9A à 9B et une troisième forme de réalisation, un module de puissance multi-phase 1300 selon l'invention pour un convertisseur électronique de puissance comporte une première puce multipôle 1302 et une deuxième puce multipôle 1304.
La première puce multipôle 1302 est ici une puce identique à la puce 452 de la Figure 4C et la deuxième puce 1304 est identique à la deuxième puce 1204 de la Figure 8B.
La première puce multipôle 1302 comporte un premier substrat semiconducteur 1312 de type N, délimité par une première première face supérieure 1314 et une première deuxième face inférieure 1316, mutuellement opposées.
La première puce multipôle 1302 comporte un nombre entier X, supérieur ou égal à deux, de premières cellules de commutation 1322-1 , 13222, intégrées verticalement de manière monolithique dans le premier substrat semi-conducteur 1312 suivant une direction verticale D1 et réparties latéralement dans le même premier substrat de manière compacte suivant un plan d'extension P1 perpendiculaire à la direction verticale D1 d'intégration.
Chaque première cellule de commutation 1322-1 , 13222 est une cellule double-compartimentée par un mur d'enceinte isolant non traversant 1324-1 , 13242 et comporte une première structure de circuit de découpage, formée par une première diode, un premier interrupteur électronique commandé et une deuxième diode, la première diode et la paire formée par le premier interrupteur commandé et la deuxième diode montée en antiparallèle, étant intégrés respectivement dans un premier volume 1332-1 , 13322 du substrat semi-conducteur 1312 et un deuxième volume 1334-1 , 13342 du substrat semi-conducteur 1312, les premier et deuxième volumes 1332-1 , 1334! ;13322 13342 de la cellule de commutation 1322-1 , 13222 étant voisins, séparés et entourés par le premier mur d'enceinte isolant non traversant 1324! , 13242 .
Chaque première cellule de commutation 1322-1 , 13222 comporte une première borne de polarité électrique de bus 1342-1 , 13422 et une première borne de masse électrique 1344-1 , 13442, séparées et disposées, au niveau de la première première face supérieure 1314, respectivement sur le premier volume 13321 ; 13322 et le deuxième volume 13341 ; 13342 .
Chaque première cellule de commutation 1322-1 , 13222 comporte une première borne de point milieu 1346-1 , 13462 d'un seul tenant, disposée en dessous du premier volume 1332-1 , 13322 et du deuxième volume 1334-1 , 13342 et en dessous en retrait de la première première face inférieure 131 6 du substrat 1312 pour raccorder une première anode de la première diode à une première anode du premier interrupteur commandé.
Chaque première cellule de commutation 1322-1 , 13222 comporte une zone semi-conductrice de diffusion 1352-1 , 13522 de type P complémentaire au type N- du premier substrat semi-conducteur et fortement dopée P+, en contact et interposée verticalement entre la première borne de point milieu 1346-1 , 13462 d'un seul tenant et l'ensemble formé par des faces inférieures des premier et deuxième volumes 1332-1 , 1334 ;13322 13342 du premier substrat semi-conducteur 1312, la zone semi-conductrice de diffusion 1352-1 , 13522 de type complémentaire et fortement dopé formant partiellement la première diode en dessous du premier volume 1332-1 , 13322 et partiellement le premier interrupteur électronique commandé en dessous du deuxième volume 13341 ; 13342.
La zone semi-conductrice de diffusion 1352-1 , 13522 de type complémentaire et fortement dopée, située en dessous du deuxième volume 1334-1 , 13342, est ponctuée latéralement par une zone semi-conductrice intermédiaire incluse 1356-1 , 13562 , de même type de dopage N que le substrat semi-conducteur et fortement dopé N+, de sorte que le deuxième volume de substrat 1334-1 , 13342, la zone semi-conductrice intermédiaire 1356-1 , 13562 forme la seconde diode montée en antiparallèle avec l'interrupteur électronique commandé.
L'avantage de cette deuxième forme de réalisation réside dans le fait que les substrats semi-conducteurs de trois puces sont de type N et présentent de ce fait de meilleures performances à l'état passant qu'un substrat de type P. D'un point de vue technologique, la réalisation est simple car les transistors MOS IGBT sont sur une seule face de la plaquette (ou wafer en anglais) pour les première et deuxième puces 1302, 1304 et il est facile d'utiliser un substrat épitaxié. Lorsque l'assemblage est optimisé un retournement (en anglais flip-chip) de la première puce1302 est requis. Toutefois d'autres modes d'assemblage sont possibles sous réserve du respect des connexions entre les bornes de points milieux PM1 et PM2 des première et deuxième puces 1302, 1304, et des connexions entre les bornes de tension bus Vbus des première et deuxième puces 1302, 1304.
Suivant les Figures 10A à 10B et une quatrième forme de réalisation, un module de puissance multi-phase 1400 selon l'invention pour un convertisseur électronique de puissance comporte une première puce multipôle 1402 et une deuxième puce multipôle 1404.
La première puce multipôle 1402 est ici une puce identique à la puce 552 de la Figure 5C.
La première puce multipôle 1402 comporte un premier substrat semiconducteur 1412 de type P-, délimité par une première première face supérieure 1414 et une première deuxième face inférieure 1416, mutuellement opposées.
La première puce multipôle 1402 comporte un nombre entier X, supérieur ou égal à deux, de premières cellules de commutation 1422-1 , 14222, ... 1422x intégrées verticalement de manière monolithique dans le premier substrat semi-conducteur 1412 suivant une direction verticale D1 et réparties latéralement dans le même premier substrat de manière compacte suivant un plan d'extension P1 perpendiculaire à la direction verticale D1 d'intégration.
Chaque première cellule de commutation 1422-1 , 14222 est une cellule double-compartimentée par un mur d'enceinte isolant non traversant 1424-1 , 14242 et comporte une première structure de circuit de découpage de type 'buck augment », formée par une première diode, un premier interrupteur électronique commandé et une deuxième diode, la première diode et la paire formée par le premier interrupteur commandé et la deuxième diode montée en antiparallèle, étant intégrés respectivement dans un premier volume 1432-1 , 14322 du substrat semi-conducteur 1412 et un deuxième volume 1434-1 , 14342 du substrat semi-conducteur 1412, les premier et deuxième volumes 14321 ; 1434! ;14322, 14342 de la cellule de commutation 14221 ; 14222 étant voisins, séparés et entourés par le premier mur d'enceinte isolant non traversant 1424-1 , 14242 .
Chaque première cellule de commutation 1422-1 , 14222 comporte une première borne de masse électrique 1442-1 , 14422 et une première borne de polarité électrique de bus 1444-1 , 14442, séparées et disposées, au niveau de la première première face supérieure 1414, respectivement sur le premier volume 1432-1 , 14322 et le deuxième volume 1434-1 , 14442.
Chaque première cellule de commutation 1422-1 , 14222 comporte une première borne de point milieu 1446-1 , 14462 d'un seul tenant, disposée en dessous du premier volume 1432-1 , 14322 et du deuxième volume 1434-1 , 14342 et en dessous et en retrait de la première première face inférieure du substrat pour raccorder une première cathode de la première diode à une première cathode du premier interrupteur commandé de ladite cellule de commutation 1422-,, 14222.
Chaque première cellule de commutation 1422-1 , 14222 comporte une zone semi-conductrice de diffusion 1452-1 , 14522 de type N complémentaire au type P du premier substrat semi-conducteur et fortement dopé N+, en contact et interposée verticalement entre la première borne de point milieu 1446-1 , 14462 d'un seul tenant et l'ensemble formé par des faces inférieures des premier et deuxième volumes 1432-1 , 1434 ;14322, 14342 du premier substrat semi-conducteur 1412, la zone semi-conductrice de diffusion 1452-1 , 14522 de type complémentaire N et fortement dopé N+ formant partiellement la première diode en dessous du premier volume 1432-1 , 14322 et partiellement le premier interrupteur électronique commandé en dessous du deuxième volume 1434-1 , 14342.
La zone semi-conductrice de diffusion 1452-1 , 14522 de type complémentaire N et fortement dopée N+, située en dessous du deuxième volume, 1434-1 , 14342 est ponctuée latéralement par une zone semi- conductrice intermédiaire incluse 1456-1 , 14562, sensiblement de même épaisseur que l'épaisseur de la zone semi-conductrice 1452-1 , 14522 de type complémentaire, de même type de dopage P que le substrat semiconducteur et fortement dopé P+, de sorte que le deuxième volume de substrat 1434-1 , 14342, la zone semi-conductrice intermédiaire 1456-1 , 14562 forme la seconde diode montée en antiparallèle avec l'interrupteur électronique commandé de la cellule de commutation.
La deuxième puce multipôle 1404 comporte un deuxième substrat semi-conducteur 1462 de type P et faiblement dopé P-, délimité par une deuxième première face supérieure 1464 et une deuxième deuxième face inférieure 1466, mutuellement opposées, et X deuxièmes interrupteurs commandés 1472-1 , 14722, intégrés verticalement de manière monolithique dans le deuxième substrat semi-conducteur 1462 suivant une direction verticale D2 et réparties latéralement dans le même deuxième substrat de manière compacte suivant un plan d'extension P2 perpendiculaire à la direction verticale d'intégration D2.
La deuxième puce multipôle 1404 comporte une électrode de polarité de bus d'alimentation 1482, partagée par les deuxièmes interrupteurs commandés 1472-1 , 14722 et formant les anodes des deuxièmes interrupteurs commandés 1472-1 , 14722, et chaque deuxième interrupteur commandé 1472-1 , 14722 comporte au niveau de la deuxième première face supérieure 1464, une borne de cathode 1484-1 , 14842 formant une borne séparée de point milieu PM1 , PM2.
L'avantage de cette quatrième forme de réalisation réside dans le fait que la réalisation est simple car les transistors MOS IGBT sont sur une seule face de la plaquette (ou wafer en anglais) pour les première et deuxième puces 1402, 1404 et il est facile d'utiliser un substrat épitaxié. Lorsque l'assemblage est optimisé un retournement (en anglais flip-chip) de la première puce 1402 est requis. Toutefois d'autres modes d'assemblage sont possibles sous réserve du respect des connexions entre les bornes de points milieux PM1 et PM2 des première et deuxième puces 1402, 1404, et des connexions entre les bornes de tension bus Vbus des première et deuxième puces 1402, 1404.
Suivant les Figure 1 1 A à 1 1 B et une cinquième forme de réalisation, un module de puissance multi-phase 1500 selon l'invention pour un convertisseur électronique de puissance comporte une première puce multipôle 1502 et une deuxième puce multipôle 1504.
La première puce multipôle 1502 est ici une puce identique à la puce 152 de la Figure 2C ayant un nombre entier X, supérieur ou égal à 2, de premières cellules.
La deuxième puce multipôle 1504 comporte un deuxième substrat 1562 de type N-, délimité par une deuxième première face supérieure 1564 et une deuxième deuxième face inférieure 1566.
La deuxième puce 1504 comporte X deuxièmes cellules de commutation 1572-1 , 15722, 1572x, intégrées verticalement de manière monolithique dans le deuxième substrat semi-conducteur 1562 suivant une direction verticale D2 et réparties latéralement dans le même deuxième substrat 1562 de manière compacte suivant un plan d'extension P2 perpendiculaire à la direction verticale d'intégration D2.
Chaque deuxième cellule de commutation 1572-1 , 15722 est une cellule double-compartimentée par un deuxième mur d'enceinte isolant non traversant 1574-1 , 15742 et comporte une deuxième structure de découpage formée par une deuxième diode et un deuxième interrupteur électronique commandé, intégrés respectivement dans un deuxième premier volume 1582-1 , 15822 du deuxième substrat semi-conducteur 1562 et un deuxième deuxième volume 1584-1 , 15842 du deuxième substrat semi-conducteur 1562, les deuxième premier et deuxième deuxième volumes 1582-1 , 1584! ; 15822, 15842 de la deuxième cellule de commutation 1572-1 , 15722 étant voisins, séparés et entourés par le deuxième mur d'enceinte isolant non traversant
Figure imgf000052_0001
Chaque deuxième cellule de commutation 1572-1 , 15722 comporte une deuxième borne de masse électrique 1586i, 15862 et une deuxième borne de polarité électrique de bus 1588i , 15882, séparées et disposées, au niveau de la deuxième première face supérieure 1564, respectivement sur le deuxième premier volume 1582-1 , 15822 et le deuxième deuxième volume 15841 ; 15842.
Chaque deuxième cellule de commutation 1572-1 , 15722 comporte une deuxième borne de point milieu 1590-1 , 15902 doublement séparée, disposée en dessous du deuxième premier volume 1582-1 , 15822 et du deuxième deuxième volume 1584-1 , 15842 et au niveau de la deuxième face inférieure 1566 du substrat pour raccorder une deuxième cathode de la deuxième diode à une deuxième cathode du deuxième interrupteur commandé.
L'avantage de cette cinquième forme de réalisation réside dans le fait que la réalisation est simple car les transistors MOS IGBT sont sur une seule face de la plaquette (ou wafer en anglais) pour les première et deuxième puces 1502, 1504. En particulier pour la première puce 1502 un substrat épitaxié pourra être utilisé. L'assemblage optimisé requiert un retournement (en anglais flip-chip) des première et deuxième puces 1502, 1504.
Suivant les Figure 12A à 12B et une sixième forme de réalisation, un module de puissance multi-phase 1 600 selon l'invention pour un convertisseur électronique de puissance comporte une unique puce multipôle 1602.
La puce multipôle 1 602 est identique à la puce 602 de la Figure 6B.
Le module de puissance multi-phase 1 600 est la forme de réalisation la plus intégrée de module de puissance multi-phase selon l'invention.
D'autres propriétés avantageuses peuvent être déduites de l'utilisation des puces et des modules de puissance selon l'invention, décrits ci-dessus.
Une première propriété est relative à la réalisation des circuits électroniques de commande rapprochée des transistors IGBT, appelés en anglais « driver ». Un driver est relié au transistor IGBT par son électrode de grille et par son électrode cathode (ou émetteur kelvin). Pour une cellule de type "buck", toutes les électrodes de grilles sont référencées par rapport à une seule électrode d'anode et un seul potentiel correspondant : le potentiel haut VBus du bus d'alimentation. Un seul circuit driver multivoies à une seule alimentation est autorisé dans ce cas ce qui représente un gain substantiel d'intégration, de réduction de coût et de fiabilité. Pour une cellule de type "boost", de la même manière, toutes les électrodes de grilles sont référencées par rapport à une seule électrode d'émetteur et un seul potentiel correspondant : le potentiel bas du bus d'alimentation. Là aussi, un circuit driver multivoies à une seule alimentation est autorisé dans ce cas, ce qui représente un bénéfice identique. Ainsi, si X désigne le nombre de phases d'un convertisseur asymétrique parallèle multi-phases, un convertisseur asymétrique classique de type « buck » utilise nécessairement X drivers et X sources d'alimentation isolées ou flottantes tandis qu'un convertisseur selon l'invention n'utilise qu'un seul circuit driver multivoies et qu'une seule source d'alimentation.
S'agissant d'un convertisseur symétrique parallèle multi-phases à X phases, un convertisseur symétrique classique, dans une configuration optimisée en termes de nombre de drivers et alimentations, utilise nécessairement X+1 drivers et X+1 sources d'alimentation isolées ou flottantes tandis qu'un convertisseur symétrique selon l'invention comme celui des Figures 7A-7B utilisant deux puces monolithiques asymétriques selon l'invention (celle de la Figure 2B ou 2C et celle de la Figure 3B ou 3C) nécessitera deux circuits driver multivoies (un driver multivoie par puce) et deux alimentations (une alimentation par puce).
Une deuxième propriété est relative à l'immunité aux perturbations électromagnétiques fixée par des exigences EMC de compatibilité électromagnétique (en anglais Electro-Magnetic Compatibility). Puisque les références de potentiels des circuits drivers sont mis à des potentiels fixes ou lentement variables, ces références ne seront le siège d'aucune perturbation en dv/dt (variation temporelle instantanée de la tension) liée au découpage de la puce, ce qui est un gage d'immunité EMC et aussi de fiabilité. Cette deuxième propriété est décrite de manière analogue dans l'article de A. Kadavelugu et al., intitulé « Evaluation of 15 kV SiC N- IGBT and P-IGBT for complementary inverter topology with zéro dv/dt stress on gâte drivers, » 2013 IEEE Energy Conversion Congress and Exposition, Denver, CO, 2013, pp. 2522-2577, pour un convertisseur électronique de puissance où des transistors IGBT en carbure de silicium SiC sont intégrés seuls sous forme discrète et de manière classique.

Claims

REVENDICATIONS
1 . Puce multipôle d'un module de puissance multi-phases comportant un substrat semi-conducteur (1 12, 1 62, 312, 362), délimité par une première face supérieure (1 14 ; 1 64 ; 314 ; 364) et une deuxième face inférieure (1 1 6 ; 166 ; 31 6 ; 366), mutuellement opposées,
la puce multipôle étant caractérisée en ce que
.- elle comporte un nombre entier X, supérieur ou égal à deux et égal au nombre de phases du module de puissance multi-phases, de cellules de commutation (122 ; 1222 ; 322 ; 3222) intégrées verticalement de manière monolithique dans le substrat semi-conducteur (1 12, 162, 312, 362) suivant une direction verticale et réparties latéralement dans le même substrat de manière compacte suivant un plan d'extension perpendiculaire à la direction verticale d'intégration, et
.- chaque cellule de commutation (122 ; 1222 ; 322 ; 3222) est une cellule double-compartimentée par un mur d'enceinte isolant non traversant (124-1 , 1242 ; 324 , 3242) et comporte une structure de découpage formée par une diode (130-1 , 1302 ; 330i, 3302) et un interrupteur électronique commandé (1321 ; 1322 ; 3321 ; 3322), la diode (130i, 1302 ; 330i, 3302) et l'interrupteur électronique commandé (132 ; 1322 ; 332! , 3322) étant intégrés respectivement dans un premier volume (134 ; 1342 ; 334 ; 3342) du substrat semi-conducteur (1 12, 1 62, 312, 362) et un deuxième volume (136-1 , 1362 ; 336i, 3362) du substrat semi-conducteur (1 12, 1 62, 312, 362), les premier et deuxième volumes (1341 ; 136! ; 1342, 1362 ; 334! , 336! , 3342, 3362) de la cellule de commutation (122-i ; 1222 ; 322! ; 3222) étant voisins, séparés et entourés par le mur d'enceinte isolant non traversant (124 ; 1242 ; 324 ; 3242), et
.- chaque cellule de commutation (122-1 , 1222 ; 322! , 3222) comporte une borne de polarité électrique d'un bus (138!, 1382 ; 34Û! , 3402) et une borne de masse électrique (140-1 , 1402 ; 338!, 3382), séparées et disposées, au niveau de la première face supérieure (1 14, 314), respectivement sur le premier volume (134-1 , 1342) et le deuxième volume (136-i,1362) lorsque le substrat semi-conducteur (122, 1 62) est de type N et respectivement sur le deuxième volume (336-I , 3362) et le premier volume (334-I , 3342) lorsque le substrat (312, 362) est de type P, et
.- chaque cellule de commutation (122 1222 ; 322 ; 3222) comporte une borne de point milieu (141 , 1412 ; 341 -i , 3412) d'un seul tenant, disposée en dessous du premier volume et du deuxième volume correspondants (134i , 136i , 1342, 1362 ; 334! , 336! , 3342, 3362) et au niveau ou en dessous et en retrait de la deuxième face inférieure (1 1 6, 1 66 ; 31 6, 366) du substrat (1 12, 1 62 ; 312, 262) pour raccorder
une anode de la diode (130 1302) à une anode de l'interrupteur commandé (132 ; 1322) lorsque le substrat semi-conducteur (1 12, 1 62) est de type N, ou
une cathode de la diode (330i, 3302) à une cathode de l'interrupteur commandé (332 ; 3322) lorsque le substrat semi-conducteur (312, 362) est de type P.
2. Puce multipôle d'un module de puissance multi-phases selon la revendication 1 , dans laquelle
chaque cellule de commutation (122 1222 ; 322 ; 3222) comporte une zone semi-conductrice de diffusion (142 ; 1422 ; 342 3422 ; 442 4422 ; 492 4922 ; 542 -i, 5422 ; 592 ; 5922 ) de type complémentaire au type du substrat semi-conducteur (1 12, 1 62 ; 312, 362) et fortement dopé, en contact et interposée verticalement entre la borne de point milieu d'un seul tenant (141 1412 ; 342 , 3412) et l'ensemble formé par des faces inférieures des premier et deuxième volumes (1341 ; 136i, 1342, 1362, 3341 ; 336i, 3342, 3362) du substrat semi-conducteur,
la zone semi-conductrice de diffusion (142 ; 1422 ; 342 3422 ; 442 4422 ; 492i , 4922 ; 5421 ; 5422 ; 5921 ; 5922 ) de type complémentaire et fortement dopé formant partiellement la diode (130 1302 ; 330i , 3302) en dessous du premier volume (134 ; 1342 ; 334 ; 3342) et partiellement l'interrupteur électronique commandé (132 ; 1322 ; 332 ; 3322) en dessous du deuxième volume (136i, 1362 ; 336i , 3362) .
3. Puce multipôle d'un module de puissance multi-phases selon la revendication 2, dans laquelle
la zone semi-conductrice de diffusion (142 ; 1422 ; 342 , 3422 ; 442†, 4422 ; 492i , 4922 ; 5421 ; 5422 ; 5921 ; 5922) de type complémentaire et fortement dopé est une zone obtenue par un dopage de type complémentaire à celui du substrat semi-conducteur ou une zone obtenue par gravure d'un substrat primitif de type complémentaire et fortement dopé sur lequel a été gravé au préalable le substrat semi-conducteur.
4. Puce multipôle d'un module de puissance multi-phases selon l'une quelconque des revendications 2 à 3, dans laquelle
la zone semi-conductrice de diffusion {442 , 4422 ; 492 , 4922 ; 542†, 5422 ; 592 5922) de type complémentaire et fortement dopée, située en dessous du deuxième volume (136 1362 ; 336i, 3362), est ponctuée latéralement par une zone semi-conductrice intermédiaire incluse (446 4462 ; 496! , 4962 ; 546! , 5462 ; 596! , 5962), de même type de dopage que le substrat conducteur (1 12, 1 62 ; 312, 362) et fortement dopé, de sorte que le deuxième volume (136 1362 ; 336i , 3362) de substrat et la zone semi-conductrice intermédiaire (446 4462 ; 496 4962 ; 546 5462 ; 596 5962) forment une diode supplémentaire monté en antiparallèle avec l'interrupteur électronique commandé.
5. Puce multipôle d'un module de puissance multi-phases selon l'une quelconque des revendications 1 à 4, comportant deux cellules adjacentes (122! , 1222 ) ; (322! ; 3222) et dans laquelle
les deux cellules adjacentes (122 ; 1222) ; (322! , 3222) sont séparées latéralement par
une portion (146 ; 346) du substrat semi-conducteur qui s'étend entre le niveau des bornes de masse et de bus et le niveau des bornes des deux points milieu, ou
une portion (192 ; 397) du substrat semi-conducteur qui s'étend entre le niveau des bornes de masse et de bus et sensiblement le niveau inférieur de premier et deuxième volumes.
6. Puce multipôle d'un module de puissance multi-phases selon la revendication 5, dans laquelle
la zone semi-conductrice de type complémentaire est une zone obtenue par gravure d'un substrat primitif de type complémentaire sur lequel a été gravé au préalable le substrat semi-conducteur, et. la portion de substrat semi-conducteur qui sépare les deux cellules adjacentes comporte un évidement (198 ; 398) au niveau des zones semi- conductrices de type complémentaires,
l'évidement (198 ; 398) étant rempli par un matériau solide isolant ou un gaz isolant ou le vide.
7. Puce multipôle d'un module de puissance multi-phases selon l'une quelconque des revendications 1 à 6, dans laquelle
le mur d'enceinte d'un seul tenant (124 ; 1242 ; 324 , 3242) est obtenu à partir d'une tranchée continue et non traversante, remplie par un matériau isolant ou un matériau semi-conducteur de type complémentaire à celui du substrat semi-conducteur, ou
à partir d'une tranchée discrète et non traversante, remplie par un matériau semi-conducteur de type complémentaire à celui du substrat semi- conducteur, et par un recuit de diffusion consécutif au remplissage.
8. Puce multipôle d'un module de puissance multi-phases comportant un substrat semi-conducteur (612) de type N, délimité par une première face supérieure (614) et une deuxième face inférieure (61 6), mutuellement opposées,
la puce multipôle étant caractérisée en ce que
.- elle comporte un nombre entier X, supérieur ou égal à deux et égal au nombre de phases du module de puissance multi-phases, de cellules de commutation {622 , 6222), intégrées verticalement de manière monolithique dans le substrat semi-conducteur (612) suivant une direction verticale et réparties latéralement dans le même substrat de manière compacte suivant un plan d'extension perpendiculaire à la direction verticale d'intégration, et
.- chaque cellule de commutation (622 ; 6222) est une cellule double- compartimentée par un mur d'enceinte isolant non traversant {624†, 6242) et comporte une première structure de circuit de découpage (626i, 6262) et une deuxième structure de circuit de découpage (628i , 6282), intégrés de manière partagée dans un premier volume du substrat semi-conducteur (630-I , 6302) et un deuxième volume du substrat semi-conducteur (632! , 6322), les premier et deuxième volumes (630i , 632! ; 6302, 6322) de la cellule de commutation (622-1 , 6222) étant voisins, séparés et entourés par le mur d'enceinte isolant non traversant {624 , 6242), et
.- chaque cellule de commutation (622-1 , 6222) comporte une borne de polarité électrique d'un bus (634! , 6342) et une borne de masse électrique (636-1 , 6362), séparées et disposées respectivement sur le premier volume (630-1 , 6302) et le deuxième volume (632 ; 6322) au niveau de la première face supérieure (614), et
.- chaque cellule de commutation (622 ; 6222) comporte une borne de point milieu (638-I ; 6382) divisée en deux sous-bornes (640-I , 642! ; 6402, 6422) séparées, disposée en dessous du premier volume (630-I ; 6302) et du deuxième volume (632! , 6322) et au niveau de la deuxième face inférieure (61 6) du substrat semi-conducteur (612), et
pour chaque cellule de commutation (622 ; 6222),
.- la première structure de circuit de découpage (626-I , 6262) comporte une première diode (650i , 6502) et un premier interrupteur commandé (652 ; 6522), intégrés respectivement dans le premier volume (630-I , 6302) du substrat semi-conducteur et le deuxième volume (632! , 6322) du substrat semi-conducteur, l'anode de la première diode (650i, 6502) et l'anode du premier interrupteur commandé (652! , 6522) étant connectées respectivement à la sous-borne (640-I , 6402) de la borne de point milieu (638-I , 6382) située en dessous du premier volume de substrat (630i , 6302) et à sous-borne (642 ; 6422) de la borne de point milieu (638-I , 6382) située en dessous du deuxième volume de substrat (632! , 6322), et
.- la deuxième structure de circuit de découpage (628-I , 6282) comporte une deuxième diode (66Ο1 , 6602) et un deuxième interrupteur commandé (662! , 6622), intégrés respectivement dans le deuxième volume (632-I , 6322) du substrat semi-conducteur (612) et le premier volume (630-I , 6302) du substrat semi-conducteur (612), la cathode de la deuxième diode (660-I , 6602) et la cathode du deuxième interrupteur commandé (662! , 6622), formant respectivement la sous-borne {642 , 6422) de la borne de point milieu (638i , 6382) située en dessous du deuxième volume de substrat (632! , 6322) et la sous-borne (640 ; 6402) de la borne de point milieu (638 ; 6382) située en dessous du premier volume de substrat (630i , 6302).
9. Puce multipôle d'un module de puissance multi-phases selon I a revendication 8 dans laquelle
pour chaque cellule de commutation (622 ; 6222),
le premier interrupteur commandé {652 , 6522) est un transistor bipolaire à grille isolée (IGBT) à conduction inverse réalisé dans le substrat semi-conducteur (61 2) de type N et comporte une première électrode de cathode formant la borne de masse associée (636i , 6362), et
le deuxième interrupteur commandé (662! , 6622) est un transistor bipolaire à grille isolée (IGBT) à conduction inverse réalisé dans le substrat semi-conducteur (61 2) de type N, et comporte une deuxième électrode de cathode formant la sous-borne (640i , 6402) de la borne de point milieu (638i , 6382), située en dessous du premier volume de substrat (630i , 6302),
la borne de bus (634! , 6342) formant la cathode de la première diode (650 6502) et l'anode du deuxième interrupteur commandé (662 ; 6622), recouvre une première zone dopé N+ et une deuxième zone dopé P, latéralement adjacentes entre elles,
la sous-borne (642 ; 6422) de la borne de point milieu (638i , 6382), située en dessous du deuxième volume de substrat (632! , 6322) et formant la cathode de la deuxième diode (66Ο1, 6602) et la cathode du premier interrupteur commandé (652! , 6522), recouvre une troisième zone dopé P et une quatrième zone dopé N+, latéralement adjacentes entre elles.
1 0. Module de puissance multi-phase pour un convertisseur électronique de puissance, comportant une première puce multipôle (1 1 02) et une deuxième puce multipôle (1 1 04),
le module de puissance multi-phase étant caractérisé en ce que .* la première puce multipôle (1 1 02) comporte un premier substrat semi-conducteur (1 1 12) de type N, délimité par une première face supérieure (1 1 14) et une deuxième face inférieure (1 1 1 6), mutuellement opposées, et la première puce multipôle (1 1 02) comporte un nombre entier X, supérieur ou égal à deux et égal au nombre de phases du module de puissance, de premières cellules de commutation (1 1 22 1 1 222), intégrées verticalement de manière monolithique dans le premier substrat semiconducteur (1 1 1 2) suivant une direction verticale et réparties latéralement dans le même premier substrat de manière compacte suivant un plan d'extension perpendiculaire à la direction verticale d'intégration, et
.- chaque première cellule de commutation (1122-1, 11222) est une cellule double-compartimentée par un premier mur d'enceinte isolant non traversant (1124-1, 11242) et comporte une première structure de découpage formé par une première diode (1126-1, 11262) et premier interrupteur électronique commandé (1128-1, 11282), intégrés respectivement dans un premier premier volume du substrat semi-conducteur et un premier deuxième volume du substrat semi-conducteur, le premier premier volume et le premier deuxième volumes de la cellule de commutation étant voisins, séparés et entourés par le premier mur d'enceinte isolant non traversant (1124-1, 11242), et
.- chaque première cellule de commutation (1122-1, 11222) comporte une première borne de polarité électrique de bus (1132-1, 11322) et une première borne de masse électrique (1134-1, 11342), séparées et disposées, au niveau de la première première face supérieure, respectivement sur le premier premier volume et le premier deuxième volume, et
.- chaque première cellule de commutation (1122-1, 11222) comporte une première borne de point milieu d'un seul tenant (1136-i, 11362), disposée en dessous du premier volume et du deuxième volume et au niveau ou en dessous et en retrait de la deuxième face inférieure (1116) du substrat pour raccorder une première anode de la première diode à une première anode du premier interrupteur commandé ;
.- chaque première cellule de commutation (1122-1, 11222) comporte une zone semi-conductrice de diffusion (1148-1, 11482) de type complémentaire au type du premier substrat semi-conducteur (1112) et fortement dopé, en contact et interposée verticalement entre la première borne de point milieu d'un seul tenant (1136i , 11362) et l'ensemble formé par des faces inférieures des premier et deuxième volumes du premier substrat semi-conducteur, la zone semi-conductrice de diffusion (1148-1, 11482) de type complémentaire et fortement dopé formant partiellement la première diode en dessous du premier volume et partiellement le premier interrupteur électronique commandé en dessous du deuxième volume ;
.* la deuxième puce multipôle (1104) comporte un deuxième substrat semi-conducteur (1162), délimité par une deuxième première face supérieure (1 1 64) et une deuxième deuxième face inférieure (1 1 66), mutuellement opposées, et
.- la deuxième puce multipôle (1 104) comporte un même nombre entier X, supérieur ou égal à deux, de deuxièmes cellules de commutation (1 172-1 , 1 1722), intégrées verticalement de manière monolithique dans le deuxième substrat semi-conducteur (1 1 62) suivant une direction verticale et réparties latéralement dans le même deuxième substrat de manière compacte suivant un plan d'extension perpendiculaire à la direction verticale d'intégration, et
.- chaque deuxième cellule de commutation (1 172-1 , 1 1722) est une cellule double-compartimentée par un deuxième mur d'enceinte isolant non traversant (1 174-1 , 1 1742) et comporte une deuxième structure de découpage formée par une deuxième diode (1 176-1 , 1 1762) et un deuxième interrupteur électronique commandé (1 178-1 , 1 1782), intégrés respectivement dans un deuxième premier volume du deuxième substrat semi-conducteur (1 1 62) et un deuxième deuxième volume du deuxième substrat semi-conducteur (1 1 62), les deuxième premier et deuxième deuxième volumes de la deuxième cellule de commutation (1 172-1 , 1 1722) étant voisins, séparés et entourés par le deuxième mur d'enceinte isolant non traversant (1 174-1 , 1 1742), et
.- chaque deuxième cellule de commutation (1 172-1 , 1 1722) comporte une deuxième borne de polarité électrique de bus (1 1841 , 1 1842) et une deuxième borne de masse électrique (1 182-1 , 1 1822), séparées et disposées, au niveau de la deuxième première face supérieure (1 1 64), respectivement sur le deuxième premier volume et le deuxième deuxième volume, et
.- chaque deuxième cellule de commutation (1 172-1 , 1 1722) comporte une deuxième borne de point milieu (1 186-1 , 1 1862) d'un seul tenant, disposée en dessous du deuxième premier volume et du deuxième volume et au niveau ou en dessous et en retrait de la deuxième deuxième face inférieure (1 1 66) du deuxième substrat pour raccorder une cathode de la deuxième diode à une cathode du deuxième interrupteur commandé ;.
.- chaque deuxième cellule de commutation comporte une zone semi- conductrice de diffusion (1 1881 , 1 1882), de type complémentaire au type du deuxième substrat semi-conducteur (1 1 62) et fortement dopé N+, en contact et interposée verticalement entre la deuxième borne de point milieu d'un seul tenant (1 1861 , 1 1862) et l'ensemble formé par des faces inférieures des premier et deuxième volumes du deuxième substrat semi-conducteur (1 1 62), la zone semi-conductrice de diffusion (1 1881 , 1 1882) de type complémentaire et fortement dopé formant partiellement la deuxième diode en dessous du premier volume et partiellement le premier interrupteur électronique commandé en dessous du deuxième volume.
1 1 . Module de puissance multi-phase pour un convertisseur électronique de puissance, comportant une première puce multipôle (1202), une deuxième puce multipôle (1204) et une troisième puce multipôle (1206), le module de puissance multi-phase étant caractérisé en ce que .* la première puce multi-pôle (1202) comporte un premier substrat semi-conducteur de type N, délimité par une première face supérieure et une deuxième face inférieure, mutuellement opposées, et
.- la première puce multipôle (1202) comporte un nombre entier X, supérieur ou égal à deux et égal au nombre de phases du module de puissance, de premières cellules de commutation, intégrées verticalement de manière monolithique dans le premier substrat semi-conducteur suivant une direction verticale et réparties latéralement dans le premier substrat semi- conducteur de manière compacte suivant un plan d'extension perpendiculaire à la direction verticale d'intégration, et
.- chaque première cellule de commutation est une cellule double- compartimentée par un premier mur d'enceinte isolant non traversant et comporte une première structure de découpage formé par une première diode et premier interrupteur électronique commandé, intégrés respectivement dans un premier premier volume du substrat semiconducteur et un premier deuxième volume du substrat semi-conducteur, les premier premier et premier deuxième volumes de la cellule de commutation étant voisins, séparés et entourés par le premier mur d'enceinte isolant non traversant, et
.- chaque première cellule de commutation comporte une première borne de polarité électrique de bus et une première borne de masse électrique, séparées et disposées, au niveau de la première première face supérieure, respectivement sur le premier premier volume et le premier deuxième volume, et
.- chaque première cellule de commutation comporte une première borne de point milieu d'un seul tenant, disposée en dessous du premier volume et du deuxième volume et au niveau ou en dessous de la deuxième face inférieure du substrat pour raccorder une première anode de la première diode à une première anode du premier interrupteur commandé ; et
.* la deuxième puce multipôle (1204) comporte un deuxième substrat semi-conducteur (1212) de type N, délimité par une deuxième première face supérieure (1214) et une deuxième deuxième face inférieure (121 6), mutuellement opposées, et X deuxièmes interrupteurs commandés (1224-1 , 12242) , intégrées verticalement de manière monolithique dans le deuxième substrat semi-conducteur (1212) suivant une direction verticale et réparties latéralement dans le même deuxième substrat de manière compacte suivant un plan d'extension perpendiculaire à la direction verticale d'intégration, et
.- la deuxième puce multipôle (1204) comporte une électrode de polarité de bus d'alimentation (1232), partagée par les deuxièmes interrupteurs commandés (1224-1 , 12242) et formant les anodes des deuxièmes interrupteurs commandés, et chaque deuxième interrupteur commandé (1224-1 , 12242) comporte au niveau de la deuxième deuxième surface une borne de cathode formant une borne séparée de point milieu ; et .* la troisième puce multipôle comporte un troisième substrat semiconducteur (1252) de type N, délimité par une troisième première face supérieure (1254) et une troisième deuxième face inférieure (1256), mutuellement opposées, et X troisièmes diodes (1262-1 , 12622), intégrées verticalement de manière monolithique dans le troisième substrat semi- conducteur (1252) suivant une direction verticale et réparties latéralement dans le troisième substrat (1252) de manière compacte suivant un plan d'extension perpendiculaire à la direction verticale d'intégration, et
.- la troisième puce multipôle (1206) comporte une troisième électrode de masse électrique(1266), partagée par les troisièmes diodes (1262-1 , 12622) et formant les anodes desdites troisièmes diodes (1262! , 12622).
12. Module de puissance multi-phase pour un convertisseur électronique de puissance, comportant une première puce multipôle (1302) et une deuxième puce multi-pôle (1304),
le module de puissance multi-phase étant caractérisé en ce que
.* la première puce multipôle (1302) comporte un premier substrat semi-conducteur (1312) de type N, délimité par une première première face supérieure (1314) et une première deuxième face inférieure (1316), mutuellement opposées, et
.- la première puce multipôle (1302) comporte un nombre entier X, supérieur ou égal à deux et égal au nombre de phases du module de puissance, de premières cellules de commutation (1322-1 , 13222), intégrées verticalement de manière monolithique dans le premier substrat semiconducteur (1312) suivant une direction verticale et réparties latéralement dans le premier substrat (1312) de manière compacte suivant un plan d'extension perpendiculaire à la direction verticale d'intégration, et
.- chaque première cellule de commutation (1322-1 , 13222) est une cellule double-compartimentée par un mur d'enceinte isolant non traversant (1324-1 , 13242) et comporte une première structure de circuit de découpage, formée par une première diode, un premier interrupteur électronique commandé et une deuxième diode, la première diode et la paire formée par le premier interrupteur commandé et la deuxième diode montée en antiparallèle, étant intégrés respectivement dans un premier volume (1332-1 , 13322) du substrat semi-conducteur et un deuxième volume (1334-1 , 13342) du substrat semi-conducteur, les premier et deuxième volumes (1334-1 , 1336! ; 13342, 13362) de la cellule de commutation (13221 ; 13222) étant voisins, séparés et entourés par le premier mur d'enceinte isolant non traversant (13241 ; 13242), et
.- chaque première cellule de commutation (1322-1 , 13222) comporte une première borne de polarité électrique de bus (1242-1 , 13422) et une première borne de masse électrique (1344-1 , 13442), séparées et disposées, au niveau de la première première face supérieure (1314), respectivement sur le premier volume et le deuxième volume(1334 , 1336-1 ; 13342, 13362), et
.- chaque première cellule de commutation (1322-1 , 13222) comporte une première borne de point milieu d'un seul tenant (1346-1 , 13462), disposée en dessous du premier volume et du deuxième volume et au niveau ou en dessous de la première première face inférieure (1316) du substrat (1312) pour raccorder une première anode de la première diode à une première anode du premier interrupteur commandé ; et
.- chaque première cellule de commutation (1322-1 , 13222) comporte une zone semi-conductrice de diffusion (1352-1 , 13522) de type complémentaire au type du premier substrat semi-conducteur et fortement dopé, en contact et interposée verticalement entre la première borne de point milieu d'un seul tenant (1346-1 , 13462) et l'ensemble formé par des faces inférieures des premier et deuxième volumes du premier substrat semiconducteur (1312), la zone semi-conductrice de diffusion (1352-1 , 13522) de type complémentaire et fortement dopé formant partiellement la première diode en dessous du premier volume (1332-1 , 13322) et partiellement le premier interrupteur électronique commandé en dessous du deuxième volume (13341 ; 13342) , et
.- la zone semi-conductrice de diffusion (1352-1 , 13522) de type complémentaire et fortement dopée, située en dessous du deuxième volume (1334-1 , 13342), est ponctuée latéralement par une zone semi-conductrice intermédiaire incluse (1356-1 , 13562), ayant le même type de dopage et fortement dopé, de sorte que le deuxième volume de substrat (1334-1 , 13342) et la zone semi-conductrice intermédiaire incluse (1356-1 , 13562) forment la seconde diode, montée en antiparallèle avec l'interrupteur électronique commandé ; et
.* la deuxième puce multipôle (1304) comporte un deuxième substrat semi-conducteur de type N, délimité par une deuxième première face supérieure et une deuxième deuxième face inférieure, mutuellement opposées, et X deuxièmes interrupteurs commandés, intégrées verticalement de manière monolithique dans le deuxième substrat semi- conducteur suivant une direction verticale et réparties latéralement dans le même deuxième substrat de manière compacte suivant un plan d'extension perpendiculaire à la direction verticale d'intégration, et
.- la deuxième puce multipôle (1304) comporte une deuxième électrode de polarité de bus d'alimentation, partagée par les deuxièmes interrupteurs commandés et formant les anodes des deuxièmes interrupteurs commandés, la deuxième électrode de polarité étant disposée sur et en contact avec la deuxième première face supérieure, et chaque deuxième interrupteur commandé comporte au niveau de la deuxième deuxième surface inférieure une borne de cathode formant une borne séparée de point milieu.
13. Module de puissance multi-phase pour un convertisseur électronique de puissance, comportant une première puce multipôle (1402) et une deuxième puce multipôle (1404),
le module de puissance multi-phase étant caractérisé en ce que
.* la première puce multipôle (1402) comporte un premier substrat semi-conducteur (1412) de type P, délimité par une première première face supérieure (1414) et une première deuxième face inférieure (1416), mutuellement opposées, et
.- la première puce multipôle (1402) comporte un nombre entier X, supérieur ou égal à deux et égal au nombre de phases du module de puissance, de premières cellules de commutation (1422-1 , 14222), intégrées verticalement de manière monolithique dans le premier substrat semiconducteur suivant une direction verticale et réparties latéralement dans le premier substrat (1412) de manière compacte suivant un plan d'extension perpendiculaire à la direction verticale d'intégration, et
.- chaque première cellule de commutation (1422-1 , 14222) est une cellule double-compartimentée par un mur d'enceinte isolant non traversant (1424-1 , 14242) et comporte une première structure de circuit de découpage, formée par une première diode, un premier interrupteur électronique commandé et une deuxième diode, la première diode et la paire formée par le premier interrupteur commandé et la deuxième diode montée en antiparallèle, étant intégrés respectivement dans un premier volume (1432-1 , 14322) du substrat semi-conducteur et un deuxième volume (1434-1 , 14342) du substrat semi-conducteur, les premier et deuxième volumes (1432-1 , 1434! ; 14322, 14342) de la cellule de commutation (14221 ; 14222) étant voisins, séparés et entourés par le premier mur d'enceinte isolant non traversant, et
.- chaque première cellule de commutation (1422-1 , 14222) comporte une première borne de masse (1442-1 , 14422) et une première borne de polarité électrique de bus (1444-1 , 14442), séparées et disposées au niveau de la première première face supérieure (1414), respectivement sur le premier volume (1432-1 , 14322) et le deuxième volume (1434-1 , 14342), et
.- chaque première cellule de commutation (1422-1 , 14222) comporte une première borne de point milieu d'un seul tenant (1446-1 , 14462), disposée en dessous du premier volume et du deuxième volume (1432-1 , 1434! ; 14322, 14342) et au niveau ou en dessous et en retrait de la première première face inférieure (1414) du substrat pour raccorder une première cathode de la première diode à une première cathode du premier interrupteur commandé ; et
.- chaque première cellule de commutation (1422-1 , 14222) comporte une zone semi-conductrice de diffusion (1452-1 , 14522) de type complémentaire au type du premier substrat semi-conducteur et fortement dopé N+, en contact et interposée verticalement entre la première borne de point milieu d'un seul tenant (1446-1 , 14462) et l'ensemble formé par des faces inférieures des premier et deuxième volumes du premier substrat semiconducteur (1412), la zone semi-conductrice de diffusion (1452-1 , 14522) de type complémentaire et fortement dopé N+ formant partiellement la première diode en dessous du premier volume (1432-1 , 14322) et partiellement le premier interrupteur électronique commandé en dessous du deuxième volume (14341 ; 14342), et
.- la zone semi-conductrice de diffusion (1452-1 , 14522) de type complémentaire et fortement dopée N+, située en dessous du deuxième volume, est ponctuée latéralement par une zone semi-conductrice intermédiaire incluse (1456-1 , 14562), sensiblement de même épaisseur que l'épaisseur de la zone semi-conductrice de diffusion de type complémentaire, ayant le même type de dopage et fortement dopé P+, de sorte que le deuxième volume de substrat (1434-1 , 14342) et la zone semi-conductrice intermédiaire incluse (1456-1 , 14562) forment la seconde diode, agencée en antiparallèle avec le premier interrupteur électronique commandé ; et
.* la deuxième puce multipôle (1404) comporte un deuxième substrat semi-conducteur (1462) de type P et faiblement dopé, délimité par une deuxième première face supérieure (1464) et une deuxième deuxième face inférieure (1466), mutuellement opposées, et X deuxièmes interrupteurs commandés (1472-1 , 14722), intégrées verticalement de manière monolithique dans le deuxième substrat semi-conducteur (1462) suivant une direction verticale et réparties latéralement dans le même deuxième substrat de manière compacte suivant un plan d'extension perpendiculaire à la direction verticale d'intégration, et
.- la deuxième puce multipôle (1404) comporte une deuxième électrode de polarité de bus d'alimentation (1482), partagée par les deuxièmes interrupteurs commandés (1472-1 , 14722) et formant les anodes des deuxièmes interrupteurs commandés, la deuxième électrode de polarité (1482) étant disposée sur et en contact avec la deuxième deuxième face inférieure (1466), et chaque deuxième interrupteur commandé (1472-1 , 14722) comporte au niveau de la deuxième première surface supérieure (1464) une borne de cathode formant une borne séparée de point milieu (1484-1 , 14842).
14. Module de puissance multi-phase pour un convertisseur électronique de puissance, comportant une première puce multipôle (1502) et une deuxième puce multipôle (1504),
le module de puissance multi-phase étant caractérisé en ce que .* la première puce multipôle (1502) comporte un premier substrat semi-conducteur de type N, délimité par une première première face supérieure et une première deuxième face inférieure, mutuellement opposées, et
.- la première puce multipôle (1502) comporte un nombre entier X, supérieur ou égal à deux et égal au nombre de phases du module de puissance, de premières cellules de commutation, intégrées verticalement de manière monolithique dans le premier substrat semi-conducteur suivant une direction verticale et réparties latéralement dans le même premier substrat de manière compacte suivant un plan d'extension perpendiculaire à la direction verticale d'intégration, et
.- chaque première cellule de commutation est une cellule double- compartimentée par un premier mur d'enceinte isolant non traversant et comporte une première structure de découpage formé par une première diode et premier interrupteur électronique commandé, intégrés respectivement dans un premier premier volume du substrat semi- conducteur et un premier deuxième volume du substrat semi-conducteur, les premier premier et premier deuxième volumes de la cellule de commutation étant voisins, séparés et entourés par le premier mur d'enceinte isolant non traversant, et
.- chaque première cellule de commutation comporte une première borne de polarité électrique de bus et une première borne de masse électrique, séparées et disposées, au niveau de la première première face supérieure, respectivement sur le premier premier volume et le premier deuxième volume, et
.- chaque première cellule de commutation comporte une première borne de point milieu d'un seul tenant, disposée en dessous du premier volume et du deuxième volume et au niveau ou en dessous de la deuxième face inférieure du substrat pour raccorder une première anode de la première diode à une première anode du premier interrupteur commandé ; et
.* la deuxième puce multipôle (1504) comporte un deuxième substrat semi-conducteur (1562) de type N, délimité par une deuxième première face supérieure (1564) et une deuxième deuxième face inférieure (1566), mutuellement opposées, et
.- la deuxième puce multipôle (1504) comporte un même nombre entier X de deuxièmes cellules de commutation (1572-1 , 15722), intégrées verticalement de manière monolithique dans le deuxième substrat semiconducteur (1562) suivant une direction verticale et réparties latéralement dans le même deuxième substrat de manière compacte suivant un plan d'extension perpendiculaire à la direction verticale d'intégration, et
.- chaque deuxième cellule de commutation (1572-1 , 15722) est une cellule double-compartimentée par un deuxième mur d'enceinte isolant non traversant (1574-1 , 15742) et comporte une deuxième structure de découpage formée par une deuxième diode et un deuxième interrupteur électronique commandé, intégrés respectivement dans un deuxième premier volume (1582-1 , 15822) du deuxième substrat semi-conducteur et un deuxième deuxième volume (1584-1 , 15842) du deuxième substrat semi-conducteur (1562), les deuxième premier et deuxième deuxième volumes de la deuxième cellule de commutation (1572-1 , 15722) étant voisins, séparés et entourés par le deuxième mur d'enceinte isolant non traversant (1574-1 , 15742) , et
.- chaque deuxième cellule de commutation (1572-1 , 15722) comporte une deuxième borne de masse électrique (1586i, 15862) et une deuxième borne de polarité électrique de bus (1588i , 15882), séparées et disposées, au niveau de la deuxième première face supérieure (1564), respectivement sur le deuxième premier volume (1582-1 , 15822) et le deuxième deuxième volume (1584! , 15842), et
.- chaque deuxième cellule de commutation (1572-1 , 15722) comporte une deuxième borne de point milieu (1590-1 , 15902) d'un seul tenant, disposée en dessous du deuxième premier volume et du deuxième deuxième volume et au niveau ou en dessous et en retrait de la deuxième face inférieure (1566) du substrat semi-conducteur (1562) pour raccorder une deuxième cathode de la deuxième diode à une deuxième cathode du deuxième interrupteur commandé.
15. Module de puissance multi-phase pour un convertisseur électronique de puissance, comportant une unique puce multipôle (1 602), le module de puissance multi-phase étant caractérisé en ce que .- la puce multipôle (1 602) comporte un substrat semi-conducteur de type N, délimité par une première face supérieure et une deuxième face inférieure, mutuellement opposées, et
.- la puce multipôle (1602) comporte un nombre entier X, supérieur ou égal à deux et égal au nombre de phases du module de puissance, de cellules de commutation, intégrées verticalement de manière monolithique dans le substrat semi-conducteur suivant une direction verticale et réparties latéralement dans le même substrat de manière compacte suivant un plan d'extension perpendiculaire à la direction verticale d'intégration, et
.- chaque cellule de commutation est une cellule double- compartimentée par un mur d'enceinte isolant non traversant, et comporte une première structure de circuit de découpage et une deuxième structure de circuit de découpage, intégrées de manière partagée dans un premier volume du substrat semi-conducteur et un deuxième volume du substrat semi-conducteur, les premier et deuxième volumes de la cellule de commutation étant voisins, séparés et entourés par le mur d'enceinte isolant non traversant, et
.- chaque cellule de commutation comporte une borne de polarité électrique d'un bus une borne de masse électrique, séparées et disposées respectivement sur le premier volume et le deuxième volume au niveau de la première face supérieure, et
.- chaque cellule de commutation comporte une borne de point milieu divisée en deux sous-bornes séparées, disposée en dessous du premier volume et du deuxième volume et au niveau de la deuxième face inférieure du substrat semi-conducteur, et
pour chaque cellule de commutation
.- la première structure de circuit de découpage comporte une première diode et un premier interrupteur commandé, intégrés respectivement dans le premier volume du substrat semi-conducteur et le deuxième volume du substrat semi-conducteur, l'anode de la première diode et l'anode du premier interrupteur commandé étant connectées respectivement à la sous-borne de la borne de point milieu située en dessous du premier volume de substrat et à la sous-borne de la borne de point milieu située en dessous du deuxième volume de substrat, et
.- la deuxième structure de circuit de découpage comporte une deuxième diode et un deuxième interrupteur commandé, intégrés respectivement dans le deuxième volume du substrat semi-conducteur et le premier volume du substrat semi-conducteur, la cathode de la deuxième diode et la cathode du deuxième interrupteur commandé formant respectivement la sous-borne de la borne de point milieu située en dessous du deuxième volume de substrat et la sous-borne de la borne de point milieu située en dessous du premier volume de substrat.
PCT/EP2017/083435 2016-12-21 2017-12-19 Puce(s) multipole(s) de puissance integrant de maniere monolithique des cellules de decoupage asymetriques et module(s) de puissance multi-phase utilisant la ou plusieurs desdites puces multipole(s) WO2018114881A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1663038 2016-12-21
FR1663038A FR3060849B1 (fr) 2016-12-21 2016-12-21 Puce(s) multipole(s) de puissance integrant de maniere monolithique des cellules de decoupage asymetriques et module(s) de puissance multi-phase utilisant la ou plusieurs desdites puces multipole(s)

Publications (1)

Publication Number Publication Date
WO2018114881A1 true WO2018114881A1 (fr) 2018-06-28

Family

ID=58707657

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2017/083435 WO2018114881A1 (fr) 2016-12-21 2017-12-19 Puce(s) multipole(s) de puissance integrant de maniere monolithique des cellules de decoupage asymetriques et module(s) de puissance multi-phase utilisant la ou plusieurs desdites puces multipole(s)

Country Status (2)

Country Link
FR (1) FR3060849B1 (fr)
WO (1) WO2018114881A1 (fr)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3795846A (en) * 1971-10-01 1974-03-05 Hitachi Ltd An integrated semi-conductor device having functional regions isolated by p-n junctions therebetween
EP1111684A1 (fr) * 1999-12-24 2001-06-27 STMicroelectronics SA Procédé de fabrication de composants de puissance verticaux
EP1617476A2 (fr) * 2004-07-16 2006-01-18 Power Electronics Design Centre Intégration verticale dans des circuits intégrés de puissance
EP2363889A1 (fr) * 2010-03-01 2011-09-07 STMicroelectronics (Tours) SAS Composant de puissance verticale haute tension
WO2013054033A1 (fr) 2011-10-10 2013-04-18 Centre National De La Recherche Scientifique (Cnrs) Cellule monolithique de circuit integre et notamment cellule de commutation monolithique

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3795846A (en) * 1971-10-01 1974-03-05 Hitachi Ltd An integrated semi-conductor device having functional regions isolated by p-n junctions therebetween
EP1111684A1 (fr) * 1999-12-24 2001-06-27 STMicroelectronics SA Procédé de fabrication de composants de puissance verticaux
EP1617476A2 (fr) * 2004-07-16 2006-01-18 Power Electronics Design Centre Intégration verticale dans des circuits intégrés de puissance
EP2363889A1 (fr) * 2010-03-01 2011-09-07 STMicroelectronics (Tours) SAS Composant de puissance verticale haute tension
WO2013054033A1 (fr) 2011-10-10 2013-04-18 Centre National De La Recherche Scientifique (Cnrs) Cellule monolithique de circuit integre et notamment cellule de commutation monolithique

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
A. KADAVELUGU ET AL.: "Evaluation of 15 kV SiC N- IGBT and P-IGBT for complementary inverter topology with zéro dv/dt stress on gate drivers", IEEE ENERGY CONVERSION CONGRESS AND EXPOSITION, 2013, pages 2522 - 2577
EL KHADIRY A ET AL: "Monolithic multi-pole converter device for medium power applications", 2014 16TH EUROPEAN CONFERENCE ON POWER ELECTRONICS AND APPLICATIONS, IEEE, 26 August 2014 (2014-08-26), pages 1 - 7, XP032651369, DOI: 10.1109/EPE.2014.6911021 *
LALE ADEM ET AL: "A generic Reverse Conducting IGBT structure for monolithic switching cells integration", 2014 16TH EUROPEAN CONFERENCE ON POWER ELECTRONICS AND APPLICATIONS, IEEE, 26 August 2014 (2014-08-26), pages 1 - 10, XP032651168, DOI: 10.1109/EPE.2014.6910977 *
LALE ADEM ET AL: "Mixed monolithic-hybrid integration of multiphase power converter: Preliminary evaluation of the 3-chip integration concept", 2016 INTERNATIONAL CONFERENCE ON ELECTRICAL SYSTEMS FOR AIRCRAFT, RAILWAY, SHIP PROPULSION AND ROAD VEHICLES & INTERNATIONAL TRANSPORTATION ELECTRIFICATION CONFERENCE (ESARS-ITEC), IEEE, 2 November 2016 (2016-11-02), pages 1 - 7, XP033059475, DOI: 10.1109/ESARS-ITEC.2016.7841426 *

Also Published As

Publication number Publication date
FR3060849A1 (fr) 2018-06-22
FR3060849B1 (fr) 2021-04-30

Similar Documents

Publication Publication Date Title
TWI566379B (zh) 半導體裝置及形成其之方法
WO2011004081A1 (fr) Module electronique de puissance
US9105679B2 (en) Semiconductor device and insulated gate bipolar transistor with barrier regions
JPH07183566A (ja) 光ダイオードとその製造方法
FR2842352A1 (fr) Dispositif a semiconducteur de puissance
FR3065319A1 (fr) Module electronique de puissance et convertisseur electrique de puissance l’incorporant
WO2013054033A1 (fr) Cellule monolithique de circuit integre et notamment cellule de commutation monolithique
FR2779869A1 (fr) Circuit integre de type soi a capacite de decouplage, et procede de realisation d'un tel circuit
EP3344024B1 (fr) Module de commutation triphasé
US20150111320A1 (en) Integrated circuit combination of a target integrated circuit and a plurality of photovoltaic cells connected thereto using the top conductive layer
EP3216056A1 (fr) Dispositif electronique de puissance a cellule de commutation 3d verticale
JP3827954B2 (ja) Ｐｎ分離層をもつｉｇｂｔ
FR3061627B1 (fr) Architecture d'un commutateur triphase
WO2018114881A1 (fr) Puce(s) multipole(s) de puissance integrant de maniere monolithique des cellules de decoupage asymetriques et module(s) de puissance multi-phase utilisant la ou plusieurs desdites puces multipole(s)
FR3050571A1 (fr) Convertisseur electronique de puissance utilisant deux puces multi-poles de puissance a substrats complementaires n et p.
JP2023011834A (ja) 半導体装置および電力変換装置
EP3242322B1 (fr) Dispositif electronique de puissance a structure d'interconnexion electrique plane
EP1702366A1 (fr) Composant semiconducteur actif a surface reduite
Rouger et al. True 3D packaging solution for stacked vertical power devices
WO2018154242A2 (fr) Composant electronique muni d'un transistor et de doigts interdigites pour former au moins une partie d'un composant capacitif au sein du composant electronique
US8952473B2 (en) Integrated circuit combination of a target integrated circuit and a plurality of cells connected thereto using the top conductive layer
WO2024068873A1 (fr) Module de puissance
TW202333344A (zh) 半導體裝置和電路設備
JP2012182188A (ja) 半導体装置及び半導体リレー

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17825197

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17825197

Country of ref document: EP

Kind code of ref document: A1