FR3060849A1 - Puce(s) multipole(s) de puissance integrant de maniere monolithique des cellules de decoupage asymetriques et module(s) de puissance multi-phase utilisant la ou plusieurs desdites puces multipole(s) - Google Patents

Puce(s) multipole(s) de puissance integrant de maniere monolithique des cellules de decoupage asymetriques et module(s) de puissance multi-phase utilisant la ou plusieurs desdites puces multipole(s) Download PDF

Info

Publication number
FR3060849A1
FR3060849A1 FR1663038A FR1663038A FR3060849A1 FR 3060849 A1 FR3060849 A1 FR 3060849A1 FR 1663038 A FR1663038 A FR 1663038A FR 1663038 A FR1663038 A FR 1663038A FR 3060849 A1 FR3060849 A1 FR 3060849A1
Authority
FR
France
Prior art keywords
volume
semiconductor substrate
substrate
terminal
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1663038A
Other languages
English (en)
Other versions
FR3060849B1 (fr
Inventor
Abdelhakim Bourenanne
Frederic Richardeau
Adem Lale
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Institut National Polytechnique de Toulouse INPT
Universite Toulouse III Paul Sabatier
Original Assignee
Centre National de la Recherche Scientifique CNRS
Institut National Polytechnique de Toulouse INPT
Universite Toulouse III Paul Sabatier
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS, Institut National Polytechnique de Toulouse INPT, Universite Toulouse III Paul Sabatier filed Critical Centre National de la Recherche Scientifique CNRS
Priority to FR1663038A priority Critical patent/FR3060849B1/fr
Priority to PCT/EP2017/083435 priority patent/WO2018114881A1/fr
Publication of FR3060849A1 publication Critical patent/FR3060849A1/fr
Application granted granted Critical
Publication of FR3060849B1 publication Critical patent/FR3060849B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)

Abstract

Une puce multipôle de puissance comporte deux cellules de commutation (1221, 1222), intégrées verticalement et réparties latéralement dans un substrat semi-conducteur (112). Chaque cellule de commutation (1221, 1222) est double-compartimentée par un mur d'enceinte isolant non traversant (1241, 1242) en un premier volume (1341, 1342) et un deuxième volume (1361, 1362) comportant respectivement une diode (1301, 1302) et un interrupteur électronique commandé (1321, 1322) formant une structure de découpage. Chaque cellule de commutation (1221, 1222) comporte au niveau de la première face supérieure (114) une borne de polarité électrique (1381, 1382) et une borne de masse (1401, 1402). Chaque cellule de commutation (1221, 1222) comporte une borne de point milieu (1411, 1412) d'un seul tenant, disposée en dessous des premier et deuxième volumes et au niveau ou en dessous et en retrait de la deuxième face inférieure (116) du substrat (112).

Description

Titulaire(s) : CENTRE NATIONAL DE LA
RECHERCHE SCIENTIFIQUE Etablissement public,INSTITUT NATIONAL POLYTECHNIQUE DE TOULOUSE Etablissement public, UNIVERSITE PAUL SABATIER TOULOUSE III Etablissement public.
Demande(s) d’extension
Mandataire(s) : MARKS & CLERK FRANCE Société en nom collectif.
PUCE(S) MULTIPOLE(S) DE PUISSANCE INTEGRANT DE MANIERE MONOLITHIQUE DES CELLULES DE DECOUPAGE ASYMETRIQUES ET MODULE(S) DE PUISSANCE MULTI-PHASE UTILISANT LA OU
FR 3 060 849 - A1
PLUSIEURS DESDITES PUCES MULTIPOLE(S).
(57) Une puce multipôle de puissance comporte deux cellules de commutation (1221, 1222), intégrées verticalement et réparties latéralement dans un substrat semi-conducteur (112).
Chaque cellule de commutation (122-| 1222) estdoublecompartimentée par un mur d'enceinte isolant non traversant (124-1 1242) en un premier volume (134-,, 1342) et un deuxième volume (136-,, 1362) comportant respectivement une diode (130,, 1302) et un interrupteur électronique commandé (132-,, 1322) formant une structure de découpage.
Chaque cellule de commutation (122-,, 1222) comporte au niveau de la première face supérieure (114) une borne de polarité électrique (138,, 1382) et une borne de masse (140-,, 1402).
Chaque cellule de commutation (122-,, 1222) comporte une borne de point milieu (141-,, 1412) d'un seul tenant, disposée en dessous des premier et deuxième volumes et au niveau ou en dessous et en retrait de la deuxième face inférieure (116) du substrat (112).
Figure FR3060849A1_D0001
Figure FR3060849A1_D0002
Puce(s) multipôle(s) de puissance intégrant de manière monolithique des cellules de découpage asymétriques et module(s) de puissance multi-phase utilisant la ou plusieurs desdites puces multipôle(s)
La présente invention concerne des puces multipôle(s) de puissance intégrant de manière monolithique des cellules de découpage asymétriques et concerne des modules de puissance multi-phase pour convertisseurs électroniques de puissance utilisant une ou plusieurs desdites puces multipôle(s) puissance.
Le domaine de la présente invention est l’électronique de puissance qui permet de convertir l’énergie électrique entre un générateur et un récepteur qui sont le plus souvent de natures différentes. Il convient alors d’adapter les caractéristiques et les différentes formes de l’énergie électrique (continue ou alternative). Les convertisseurs électriques utilisés sont le plus souvent réalisés avec des interrupteurs à base de composants à semi-conducteurs et des composants passifs tels des inductances ou des capacités. Les interrupteurs, mais aussi les diodes, permettent de contrôler le transfert de l’énergie électrique tandis que les composants passifs servent à filtrer les formes d’ondes de cette énergie. Un interrupteur se comporte comme une résistance non linéaire qui doit être la plus faible possible à l’état passant et la plus grande possible à l’état bloqué. La durée de transition entre les deux états, appelée commutation, doit être la plus courte possible pour minimiser les pertes thermiques. En raison du fait que les convertisseurs évoqués ici ne mettent pas en œuvre de pièces tournantes ces convertisseurs sont appelés des « convertisseurs statiques » ou convertisseurs électroniques de puissance.
Ces convertisseurs électroniques de puissance, encore dénommés modules de puissance, sont des dispositifs incontournables dans la gestion de l’énergie électrique à haut rendement.
Les applications sont sans cesse plus exigeantes en termes de compacité, de fiabilité et de coût avec des performances accrues.
Aujourd'hui, la technologie IGBT/MOSFET (en anglais « Insulated Gâte Bipolar Transistor/ Métal Oxide Silicon Field Effect Transistor») utilise comme interrupteur électronique dans les montages de l’électronique de puissance un transistor bipolaire à grille isolée 1GBT. Ce composant offre une grande simplicité de commande tout en conservant des faibles pertes par conduction et des durées de commutation acceptables par la plupart des applications. L’utilisation de tels composants a permis de nombreux progrès dans les applications de l'électronique de puissance aussi bien en ce qui concerne la fiabilité que la réduction des coûts.
Cette technologie permet de réaliser une intégration «hybride» en réalisant un assemblage hétérogène de puces discrètes en grand nombre et interconnectées sur un substrat commun, un isolant métallisé sur une semelle froide. Cet ensemble est encapsulé ou placé dans un boîtier unique appelé module. On réalise ainsi des modules de puissance standard et à faible coût. Cette technique est couramment utilisée dans l’industrie, le domaine des transports ou de l’énergie. Les structures sont réalisées en associant, par câblage filaire, plusieurs composants à semi-conducteurs.
Ce câblage constitue une limitation électrique forte et il est à l’origine de fortes interactions électriques parasites entre les inductances de connexion, les capacités parasites par rapport au plan de masse, les semiconducteurs eux-mêmes, leur électronique de commande rapprochée, ces interactions étant non souhaitées du point de vue des exigences de compatibilité électromagnétique EMC (en anglais « Electro-Magnetic Compatibility »).
Du fait de ces interactions et de la mise en parallèle de puces câblées, les composants ne sont pas utilisés aujourd'hui au maximum de leurs capacités électriques intrinsèques et la problématique s'intensifie chaque jour avec des temps de commutation toujours plus courts, sources d'interactions plus sévères.
Ce câblage limite aussi la fiabilité de l’ensemble et conduit à une réduction de la durée de vie lorsque des fortes densités de courant sont utilisées de manière cyclique avec des échauffements cycliques. Enfin, cette opération de câblage est connue pour être peu compatible en termes de productivité de fabrication car elle nécessite beaucoup de temps pour sa mise en œuvre.
Ce câblage filaire est réalisé sur te dessus des puces ou « face avant ». Il ne permet donc pas un refroidissement direct par cette face. Avec cette technique de câblage, la puce ne peut être refroidie que par sa face arrière, ce qui en limite la capacité d’extraction de la chaleur, ses performances thermiques et la marge de fiabilité.
Afin de produire un convertisseur électronique de puissance utilisant des composants de puissance à structure verticale, ayant une compacité et/ou une fiabilité et/ou un rendement de production plus grands, une simplification de la connectique et une miniaturisation plus grande du convertisseur a été proposée dans la demande de brevet publiée sous la référence WO 2013/054033 A1, et dans la demande de brevet français intitulée « convertisseur électronique de puissance utilisant deux puces multipôle(s) de puissance à substrats complémentaires N et P », déposée le 20 avril 2016 sous le numéro 1653494.
Toutes les solutions proposées ci-dessus et fondées sur cette technologie mettent en évidence l’arrivée de ladite technologie actuelle à ses limites et l’absence de marge d’évolution pour répondre aux besoins émergents à court terme dans le domaine.
En effet, comme le montre les Figures 1A, AB, 1C chaque interrupteur électronique de puissance nécessite la fabrication d’une puce et d’une connexion filaire. Ainsi, un circuit de découpage élémentaire repose sur l’association de deux puces et de deux connexions filaires, ce qui constitue un premier verrou.
Suivant la Figure 1A, un circuit de découpage 12 d’un premier type est un circuit de type « Buck », formé par un premier interrupteur électronique IGBT-HS 14, intégré dans une première puce monolithique 16 et connecté vers un côté dit supérieur HS (en anglais High Side) de la première puce 16 à une électrode d’alimentation de bus 18, et une première diode-LS 20 associée, intégrée dans une deuxième puce monolithique 22 et connecté vers un coté dit inférieur LS (en anglais Low Side) de la deuxième puce 22, à une électrode de masse 24. Le premier interrupteur électronique IGBT-HS 14 et la première diode-LS 20 sont interconnectés en une borne de point milieu 26 au travers de deux premières connexions filaires 28, 30.
Suivant la Figure 1B, un circuit de découpage 32 d’un deuxième type est un circuit de type « Boost », formé par une deuxième diode-HS 34, intégrée dans une première puce monolithique 36 et connectée vers un côté dit supérieur HS (en anglais High Side) de la première puce 36 à une électrode d’alimentation de bus 38, et un deuxième interrupteur électronique IGBT-LS 40 associé, intégré dans une deuxième puce monolithique 42 et connecté vers un coté dit inférieur LS (en anglais Low Side) de la deuxième puce 42, à une électrode de masse 44. Le deuxième interrupteur électronique IGBT-LS 40 et la deuxième diode-HS 34 sont interconnectés en une borne de point milieu 46 au travers de deux deuxièmes connexions filaires 48, 50.
Suivant la Figure 1C, un circuit de découpage 52 d’un troisième type est un circuit 54 de type « Bras de pont complet » dans lequel un circuit 56 de premier type « Buck » et un circuit 58 de deuxième type « Boost » sont fusionnés en parallèle.
Le circuit de bras de pont complet 54 est; formé d’une part, par un premier interrupteur électronique IGBT-HS 60 et une deuxième diode HS 62, interconnectés en antiparallèle et intégrés dans une première puce monolithique 64, cette première paire 64 de composants consistant en le premier interrupteur électronique IGBT-HS 60 et la deuxième diode HS 62 étant connectée vers un côté dit supérieur HS (en anglais High Side) de la première puce à une électrode d’alimentation de bus 66.
Le circuit de bras de pont complet 54 est formé d’autre part, par une première diode-LS 68 et un deuxième interrupteur électronique IGBT-LS 70, interconnectés en antipàrallèlé;iet y intégrés f-dans lune; deuxième puce monolithique 72, cette deuxième paire 72 de composants consistant en la première diode LS 68 et lé deuxième interrupteur électronique IGBT-LS 70 étant connectée vers un coté dit inférieur LS (en anglais Low Side) de la deuxième puce 72, à une électrode de triasse 74.
La première paire 64 des composants IGBT-HS 60 et diode HS 62 et la deuxième paire 72 des composants IGBT-LS 70 et diode LS 68 sont interconnectées en une borne dé point milieu 76 au travers de deux troisièmes connexions filaires 78, 80. 1
Le premier interrupteur électronique IGBT-HS 60 et la première diode LS 68 du circuit de bras complet 54, connectées en série entre l'électrode d’alimentation de bus 66 et l’électrode de masse 74, forme le circuit 56 de type « buck » tandis que la deuxième diode HS 62 et le deuxième interrupteur électronique IGBT-LS 70, connectées en série entre l’électrode d’alimentation de bus 66 et l’électrode de masse 74, forme le circuit 58 de type « boost ».
Chaque connexion filaire constitue un facteur de limitation des performances électriques, une augmentation du stress électrique et un risque de détérioration de la fiabilité de la fonctionnalité. Comme l’indique les Figures 1A, 1B, 1C il est d’usage de placer un condensateur de découplage sur les bornes d’alimentation des circuits de découpage. Ce condensateur permet de compenser les effets d’induction des connections inductives en amont de la cellule de découpage mais d’aucune manière ce condensateur ne permet de compenser les effets inductifs créés par les connexions en aval de ladite cellule, au niveau des puces, ce qui constitue un deuxième verrou.
Le problème technique est de lever les premier et deuxième verrous décrits ci-dessus, et d’améliorer l’intégration et l’assemblage des convertisseurs électroniques de puissance pour répondre aux applications exigeantes du domaine de la conversion électronique statique à haute performance où doivent être atteintes en même temps des performances de fiabilité, de compacité, de comportement électrique intrinsèque, et de coût de fabrication réduit en termes de choix des matériaux utilisés et de complexité des procédés utilisés.
A cet effet, l’invention a pour objet une puce multipôle d’un module de puissance multi-phases comportant un substrat semi-conducteur, délimité par une première face supérieure et une deuxième face inférieure, mutuellement opposées. La puce multipôle est caractérisée en ce que :
elle comporte un nombre entier X, supérieur ou égal à deux, de cellules de commutation intégrées verticalement de manière monolithique dans le substrat semi-conducteur suivant une direction verticale et réparties latéralement dans le même substrat de manière compacte suivant un plan d’extension perpendiculaire à la direction verticale d’intégration, et chaque cellule de commutation est une cellule double-compartimentée par un mur d’enceinte isolant non traversant et comporte une structure de découpage formée par une diode et un interrupteur électronique commandé, la diode et l’interrupteur électronique commandé étant intégrés respectivement dans un premier volume du substrat semi-conducteur et un deuxième volume du substrat semi-conducteur, les premier et deuxième volumes de la cellule de commutation étant voisins, séparés et entourés par le mur d’enceinte isolant non traversant, et chaque cellule de commutation comporte une borne de polarité électrique d’un bus et une borne de masse électrique, séparées et disposées, au niveau de la première face supérieure, respectivement sur le premier volume et le deuxième volume lorsque le substrat semi-conducteur est de type N et respectivement sur le deuxième volume et le premier volume lorsque le substrat est de type P, et chaque cellule de commutation comporte une borne de point milieu d’un seul tenant, disposée en dessous du premier volume et du deuxième volume correspondants et au niveau ou en dessous et en retrait de la deuxième face inférieure du substrat pour raccorder une anode de la diode à une anode de l’interrupteur commandé lorsque le substrat semi-conducteur est de type N, ou une cathode de la diode à une cathode de l’interrupteur commandé lorsque le substrat semi-conducteur est de type P.
Suivant des modes particuliers de réalisation, la puce multi-pôle d’un module de puissance multi-phases comprend l’une ou plusieurs des caractéristiques suivantes :
chaque cellule de commutation comporte une zone semi15 conductrice de diffusion de type complémentaire au type du substrat semiconducteur et fortement dopé, en contact et interposée verticalement entre la borne de point milieu d’un seul tenant et l’ensemble formé par des faces inférieures des premier et deuxième volumes du substrat semi-conducteur, la zone semi-conductrice de diffusion de type complémentaire et fortement dopé formant partiellement la diode en dessous du premier volume et partiellement l’interrupteur électronique commandé en dessous du deuxième volume ;
la zone semi-conductrice de diffusion de type complémentaire et fortement dopé est une zone obtenue par un dopage de type complémentaire à celui du substrat semi-conducteur ou une zone obtenue par gravure d’un substrat primitif de type complémentaire et fortement dopé sur lequel a été gravé au préalable le substrat semi-conducteur ;
la zone semi-conductrice de diffusion de type complémentaire et fortement dopée, située en dessous du deuxième volume, est ponctuée latéralement par une zone semi-conductrice intermédiaire incluse, de même type de dopage que le substrat conducteur et fortement dopé, de sorte que le deuxième volume de substrat et la zone semi-conductrice intermédiaire forment une diode supplémentaire monté en antiparallèle avec l’interrupteur électronique commandé ;
la puce multipôle décrite ci-dessus comporte deux cellules adjacentes, séparées latéralement par une portion du substrat semiconducteur qui s’étend entre le niveau des bornes de masse et de bus et le niveau des bornes des deux points milieu, ou une portion du substrat semiconducteur qui s’étend entre le niveau des bornes de masse et de bus et sensiblement le niveau inférieur de premier et deuxième volumes ;
la zone semi-conductrice de type complémentaire est une zone obtenue par gravure d’un substrat primitif de type complémentaire sur lequel a été gravé au préalable le substrat semi-conducteur, et la portion de substrat semi-conducteur qui sépare les deux cellules adjacentes comporte un évidement au niveau des zones semi-conductrices de type complémentaires, l’évidement étant rempli par un matériau solide isolant ou un gaz isolant ou le vide ;
le mur d’enceinte d’un seul tenant est obtenu à partir d'une tranchée continue et non traversante, remplie par un matériau isolant ou un matériau semi-conducteur de type complémentaire à celui du substrat semiconducteur, ou à partir d’une tranchée discrète, traversante ou non traversante, remplie par un matériau semi-conducteur de type complémentaire à celui du substrat semi-conducteur, et par un recuit de diffusion consécutif au remplissage.
L’invention a également pour objet une puce multipôle d’un module de puissance multi-phases comportant un substrat semi-conducteur de type N, délimité par une première face supérieure et une deuxième face inférieure, mutuellement opposées. La puce multipôle est caractérisée en ce que :
elle comporte un nombre entier X, supérieur ou égal à deux, de cellules de commutation, intégrées verticalement de manière monolithique dans le substrat semi-conducteur suivant une direction verticale et réparties latéralement dans le même substrat de manière compacte suivant un plan d’extension perpendiculaire à la direction verticale d’intégration, et chaque cellule de commutation est une cellule double-compartimentée par un mur d’enceinte isolant non traversant et comporte une première structure de circuit de découpage et une deuxième structure de circuit de découpage, intégrés de manière partagée dans un premier volume du substrat semiconducteur et un deuxième volume du substrat semi-conducteur, les premier et deuxième volumes de la cellule de commutation étant voisins, séparés et entourés par le mur d’enceinte isolant non traversant, et chaque cellule de commutation comporte une borne de polarité électrique d'un bus et une borne de masse électrique, séparées et disposées respectivement sur le premier volume et le deuxième volume au niveau de la première face supérieure, et chaque cellule de commutation comporte une borne de point milieu d’un seul tenant divisée en deux sous-bornes séparées, disposée en dessous du premier volume et du deuxième volume et au niveau de la deuxième face inférieure du substrat semi-conducteur, et pour chaque cellule de commutation, .* la première structure de circuit de découpage comporte une première diode et un premier interrupteur commandé, intégrés respectivement dans le premier volume du substrat semi-conducteur et le deuxième volume du substrat semi-conducteur, l’anode de la première diode et l'anode du premier interrupteur commandé étant connectées respectivement à la sous-borne de la borne de point milieu située en dessous du premier volume de substrat et à sous-borne de la borne de point milieu située en dessous du deuxième volume de substrat, et .* la deuxième structure de circuit de découpage comporte une deuxième diode et un deuxième interrupteur commandé, intégrés respectivement dans le deuxième volume du substrat semi-conducteur et le premier volume du substrat semi-conducteur, la cathode de la deuxième diode et la cathode du deuxième interrupteur commandé, formant respectivement la sous-borne de la borne de point milieu située en dessous du deuxième volume de substrat et la sous-borne de la borne de point milieu située en dessous du premier volume de substrat.
Suivant des modes particuliers de réalisation, la puce multipôle d’un module de puissance multi-phases comprend l’une ou plusieurs des caractéristiques suivantes :
pour chaque cellule de commutation, .* le premier interrupteur commandé est un transistor bipolaire à grille isolée (IGBT) à conduction inverse réalisé dans le substrat semi-conducteur de type N et comporte une première électrode de cathode formant la borne de masse associée, et .* le deuxième interrupteur commandé est un transistor bipolaire à grille isolée (IGBT) à conduction inverse réalisé dans le substrat semi-conducteur de type N, et comporte une deuxième électrode de cathode formant la sousborne de la borne de point milieu, située en dessous du premier volume de substrat, et .* la borne de bus formant la cathode de la première diode et l’anode du deuxième interrupteur commandé, recouvre une première zone dopé N+ et une deuxième zone dopé P, latéralement adjacentes entre elles, et .* la sous-borne de la borne de point milieu, située en dessous du deuxième volume de substrat et formant la cathode de la deuxième diode et la cathode du premier interrupteur commandé, recouvre une troisième zone dopé P et une quatrième zone dopé N+, latéralement adjacentes entre elles.
Suivant une première forme de réalisation, l’invention a également pour objet un module de puissance multipôle pour un convertisseur électronique de puissance, comportant une première puce multipôle et une deuxième puce multipôle. Le module de puissance multi-phase est caractérisé en ce que :
.* la première puce multipôle comporte un premier substrat semiconducteurde type N, délimité par une première face supérieure et une deuxième face inférieure, mutuellement opposées, et la première puce multipôle comporte un nombre entier X, supérieur ou égal à deux, de premières cellules de commutation, intégrées verticalement de manière monolithique dans le premier substrat semi-conducteur suivant une direction verticale et réparties latéralement dans le même premier substrat de manière compacte suivant un plan d’extension perpendiculaire à la direction verticale d’intégration, et chaque première cellule de commutation est une cellule doublecompartimentée par un premier mur d’enceinte isolant non traversant et comporte une première structure de découpage formé par une première diode et premier interrupteur électronique commandé, intégrés respectivement dans un premier premier volume du substrat semiconducteur et un premier deuxième volume du substrat semi-conducteur, le premier premier volume et le premier deuxième volumes de la cellule de commutation étant voisins, séparés et entourés par le premier mur d’enceinte isolant non traversant, et chaque première cellule de commutation comporte une première borne de polarité électrique de bus et une première borne de masse électrique, séparées et disposées, au niveau de la première première face supérieure, respectivement sur le premier premier volume et le premier deuxième volume, et chaque première cellule de commutation comporte une prèmière borne de point milieu d’un seul tenant, disposée en dessous du premier volume et du deuxième volume et au niveau ou en dessous et en retrait de la deuxième face inférieure du substrat pour raccorder une première anode dé la première diode à une première anode du premier interrupteur commandé ; i chaque première cellule de commutation comporté une zone semiconductrice de diffusion de type complémentaire au type du premier substrat semi-conducteur et fortement dopé, en contact et interposée verticalement entre la première borne de point milieu d’un seul tenant et l'ensemble formé par des faces inférieures des premier et 'deuxième volumes du premier substrat semi-conducteur, la zone semi-conductrice dé diffusion de type complémentaire et fortement 'dopé formant partiellement la première diode en dessous du premier volume et partiellement le premier interrupteur électronique commandé en dessous du deuxième volume ; / ï .* la deuxième -puce·· multipôle comporte un deuxième substrat semiconducteur, - délimite par une deuxième première face supérieure et une deuxième deuxième face inférieure, mutuellement opposées, et 1 .- la deuxième puce multipôle comporte un même nombre entier X, supérieur ou égal à deux, de deuxièmes cellules de commutation, intégrées verticalement de manière monolithique dans le deuxième substrat semiconducteur suivant une direction verticale et réparties latéralement dans le même deuxième substrat de manière compacté suivant un plan d’extérision perpendiculaire à la direction verticale d’intégration, et chaque - deuxième cellule de commutation est une cellule doublecompartimeritée par un deuxième mur d’enceinte isolant non traversant et comporte une deuxième structure de découpage formée par-une-deuxième diode et un deuxième interrupteur électronique commandé, ' intégrés respectivement dans un deuxième premier volume du deuxième substrat semi-conducteur et un deuxième deuxième volume du deuxième substrat semi-conducteur, tes deuxième premier et deuxième deuxième volumes de la deuxième cellule de commutation étant voisins, séparés et entourés par le deuxième mur d’enceinte isolant non traversant, et chaque deuxième cellule de commutation comporte une deuxième borne de polarité électrique de bus et une deuxième borne de masse électrique, séparées et disposées, au niveau de la deuxième première face supérieure, respectivement sur le deuxième premier volume et le deuxième deuxième volume, et chaque deuxième cellule de commutation comporte une deuxième borne de point milieu d’un seul tenant, disposée en dessous du deuxième premier volume et du deuxième volume et au niveau ou en dessous et en retrait de la deuxième deuxième face inférieure du deuxième substrat pour raccorder une cathode de la deuxième diode à une cathode du deuxième interrupteur commandé ;
chaque deuxième cellule de commutation comporte une zone semiconductrice de diffusion, de type complémentaire au type du deuxième substrat semi-conducteur et fortement dopé N+, en contact et interposée verticalement entre la deuxième borne de point milieu d’un seul tenant et l’ensemble formé par des faces inférieures des premier et deuxième volumes du deuxième substrat semi-conducteur, la zone semi-conductrice de diffusion de type complémentaire et fortement dopé formant partiellement la deuxième diode en dessous du premier volume et partiellement le premier interrupteur électronique commandé en dessous du deuxième volume.
Suivant une deuxième forme de réalisation, l’invention a également pour objet un module de puissance multi-phase pour un convertisseur électronique de puissance, comportant une première puce multipôle, une deuxième puce multipôle et une troisième puce multipôle. Le module de puissance multi-phase est caractérisé en ce que :
.* la première puce multi-pôle comporte un premier substrat semiconducteur de type N, délimité par une première face supérieure et une deuxième face inférieure, mutuellement opposées, et la première puce multipôle comporte un nombre entier X, supérieur ou égal à deux, de premières cellules de commutation, intégrées verticalement de manière monolithique dans le premier substrat semi-conducteur suivant une direction verticale et réparties latéralement dans le premier substrat semi3060849 conducteur de manière compacte suivant un pian d’extension perpendiculaire à la direction verticale d’intégration, et chaque première cellule de commutation est une cellule doublecompartimentée par un premier mur d’enceinte isolant non traversant et comporte une première structure de découpage formé par une première diode et premier interrupteur électronique commandé, intégrés respectivement dans un premier premier volume du substrat semiconducteur et un premier deuxième volume du substrat semi-conducteur, les premier premier et premier deuxième volumes de la cellule de commutation étant voisins, séparés et entourés par le premier mur d’enceinte isolant non traversant, et chaque première cellule de commutation comporte une première borne de polarité électrique de bus et une première borne de masse électrique, séparées et disposées, au niveau de la première première face supérieure, respectivement sur le premier premier volume et le premier deuxième volume, et chaque première cellule de commutation comporte une première borne de point milieu d’un seul tenant, disposée en dessous du premier volume et du deuxième volume et au niveau ou en dessous de la deuxième face inférieure du substrat pour raccorder une première anode de la première diode à une première anode du premier interrupteur commandé ; et .* la deuxième puce multipôle comporte un deuxième substrat semiconducteur de type N, délimité par une deuxième première face supérieure et une deuxième deuxième face inférieure, mutuellement opposées, et X deuxièmes interrupteurs commandés, intégrées verticalement de manière monolithique dans le deuxième substrat semi-conducteur suivant une direction verticale et réparties latéralement dans le même deuxième substrat de manière compacte suivant un plan d’extension perpendiculaire à la direction verticale d'intégration, et la deuxième puce multipôle comporte une électrode de polarité de bus d’alimentation, partagée par les deuxièmes interrupteurs commandés et formant les anodes des deuxièmes interrupteurs commandés, et chaque deuxième interrupteur commandé comporte au niveau de la deuxième deuxième surface une borne de cathode formant une borne séparée de point milieu ; et .* la troisième puce multipôle comporte un troisième substrat semiconducteur de type N, délimité par une troisième première face supérieure et une troisième deuxième face inférieure, mutuellement opposées, et X troisièmes diodes, intégrées verticalement de manière monolithique dans le troisième substrat semi-conducteur suivant une direction verticale et réparties latéralement dans le troisième substrat de manière compacte suivant un plan d’extension perpendiculaire à la direction verticale d’intégration, et la troisième puce multipôle comporte une troisième électrode de masse électrique, partagée par les troisièmes diodes et formant les anodes desdites troisièmes diodes.
Suivant une troisième forme de réalisation, l’invention a également pour objet un module de puissance multi-phase pour un convertisseur électronique de puissance, comportant une première puce multipôle et une deuxième puce multi-pôle. Le module de puissance multi-phase est caractérisé en ce que :
.* la première puce multipôle comporte un premier substrat semiconducteur de type N, délimité par une première première face supérieure et une première deuxième face inférieure, mutuellement opposées, et la première puce multipôle comporte un nombre entier X, supérieur ou égal à deux, de premières cellules de commutation, intégrées verticalement de manière monolithique dans le premier substrat semi-conducteur suivant une direction verticale et réparties latéralement dans le premier substrat de manière compacte suivant un plan d'extension perpendiculaire à la direction verticale d’intégration, et chaque première cellule de commutation est une cellule doublecompartimentée par un mur d’enceinte isolant non traversant et comporte une première structure de circuit de découpage, formée par une première diode, un premier interrupteur électronique commandé et une deuxième diode, la première diode et la paire formée par le premier interrupteur commandé et la deuxième diode montée en antiparallèle, étant intégrés respectivement dans un premier volume du substrat semi-conducteur et un deuxième volume du substrat semi-conducteur, les premier et deuxième volumes de la cellule de commutation étant voisins, séparés et entourés par le premier mur d’enceinte isolant non traversant, et chaque première cellule de commutation comporte une première borne de polarité électrique de bus et une première borne de masse électrique, séparées et disposées, au niveau de la première première face supérieure, respectivement sur le premier volume et le deuxième volume, et chaque première cellule de commutation comporte une première borne de point milieu d'un seul tenant, disposée en dessous du premier volume et du deuxième volume et au niveau ou en dessous de ia première première face inférieure du substrat pour raccorder une première anode de la première diode à une première anode du premier interrupteur commandé ; et chaque première cellule de commutation comporte une zone semiconductrice de diffusion dé type complémentaire au type du premier substrat semi-conducteur et fortement dopé, en contact et interposée verticalement entre la première borne de point milieu d’un seul tenant et l’ensemble formé par des faces inférieures des premier et deuxième volumes du premier substrat semi-conducteur, la zone semi-conductrice de diffusion de type complémentaire et fortement dopé formant partiellement la première diode en dessous du premier volume et partiellement le premier interrupteur électronique commandé en dessous du deuxième volume, et la zone semi-conductrice de diffusion de type complémentaire et fortement dopée, située en dessous du deuxième volume, est ponctuée latéralement par une zone semi-conductrice intermédiaire incluse, ayant le même type de dopage et fortement dopé, de sorte que le deuxième volume de substrat et la zone semi-conductrice intermédiaire incluse forment la seconde diode, montée en antiparallèle avec l’interrupteur électronique commandé ; et .* la deuxième puce multipôle comporte un deuxième substrat semiconducteur de type N, délimité par une deuxième première face supérieure et une deuxième deuxième face inférieure, mutuellement opposées, et X deuxièmes interrupteurs commandés, intégrées verticalement de manière monolithique dans te deuxième substrat semi-conducteur suivant une direction verticale et réparties latéralement dans le même deuxième substrat de manière compacte suivant un plan d’extension perpendiculaire à la direction verticale d’intégration, et la deuxième puce multipôle comporte une deuxième électrode de polarité de bus d’alimentation, partagée par les deuxièmes interrupteurs commandés et formant les anodes des deuxièmes interrupteurs commandés, la deuxième électrode de polarité étant disposée sur et en contact avec la deuxième première face supérieure, et chaque deuxième interrupteur commandé comporte au niveau de la deuxième deuxième surface inférieure une borne de cathode formant une borne séparée de point milieu.
Suivant une quatrième forme de réalisation, l’invention a également pour objet un module de puissance multi-phase, comportant une première puce multipôle et une deuxième puce multipôle. Le module de puissance multi-phase est caractérisé en ce que :
.* la première puce multipôle comporte un premier substrat semiconducteur de type P, délimité par une première première face supérieure et une première deuxième face inférieure, mutuellement opposées, et la première puce multipôle comporte un nombre entier X, supérieur ou égal à deux, de premières cellules de commutation, intégrées verticalement de manière monolithique dans le premier substrat semi-conducteur suivant une direction verticale et réparties latéralement dans le premier substrat de manière compacte suivant un plan d’extension perpendiculaire à la direction verticale d’intégration, et chaque première cellule de commutation est une cellule doublecompartimentée par un mur d’enceinte isolant non traversant et comporte une première structure de circuit de découpage, formée par une première diode, un premier interrupteur électronique commandé et une deuxième diode, la première diode et la paire formée par le premier interrupteur commandé et la deuxième diode montée en antiparallèle, étant intégrés respectivement dans un premier volume du substrat semi-conducteur et un deuxième volume du substrat semi-conducteur, les premier et deuxième volumes de la cellule de commutation étant voisins, séparés et entourés par le premier mur d’enceinte isolant non traversant, et chaque première cellule de commutation comporte une première borne de masse et une première borne de polarité électrique de bus, séparées et disposées au niveau de la première première face supérieure, respectivement sur le premier volume et le deuxième volume, et chaque première cellule de commutation comporte une première borne de point milieu d’un seul tenant, disposée en dessous du premier volume et du deuxième volume et au niveau ou en dessous et en retrait de la première première face inférieure du substrat pour raccorder une première cathode de la première diode à une première cathode du premier interrupteur commandé ; et chaque première cellule de commutation comporte une zone semiconductrice de diffusion de type complémentaire au type du premier substrat semi-conducteur et fortement dopé N+, en contact et interposée verticalement entre la première borne de point milieu d’un seul tenant et l’ensemble formé par des faces inférieures des premier et deuxième volumes du premier substrat semi-conducteur, la zone semi-conductrice de diffusion de type complémentaire et fortement dopé N+ formant partiellement la première diode en dessous du premier volume et partiellement le premier interrupteur électronique commandé en dessous du deuxième volume, et la zone semi-conductrice de diffusion de type complémentaire et fortement dopée N+, située en dessous du deuxième volume, est ponctuée latéralement par une zone semi-conductrice intermédiaire' incluse, sensiblement de même épaisseur que l’épaisseur de la zone semiconductrice de diffusion de type complémentaire, ayant le même type de dopage et fortement dopé P+, de sorte que le deuxième volume de substrat et la zone semi-conductrice intermédiaire incluse forment la seconde diode, agencée en antiparallèle avec le premier interrupteur électronique commandé ; et ’ .* la deuxième puce multipôle comporte un deuxième substrat semiconducteur de type P et faiblement dopé, délimité par une deuxième première face supérieure et une deuxième deuxième face inférieure, mutuellement opposées, et X deuxièmes interrupteurs commandés, intégrées verticalement de manière monolithique dans le deuxième substrat semi-conducteur suivant une direction verticale et reparties latéralement dans le même deuxième substrat de manière compacte suivant un plan d’extension perpendiculaire à la direction verticale d’intégration, et ' la deuxième puce multipôle comporte une deuxième électrode de polarité de bus d’alimentation, partagée par les deuxièmes-interrupteurs commandés et formant les anodes des-deuxièmes interrupteurs commandés, la deuxième électrode de polarité étant disposée sur et en contact avec la : deuxième deuxième face inférieure, et chaque deuxième interrupteur commandé comporte au niveau de la deuxième première surface supérieure une oorne de cathode formant une borne séparée de point milieu.
Suivant une cinquième forme de réalisation, l’invention a également pour objet un module de puissance multi-phase pour un convertisseur électronique de puissance, comportant une première puce multipôle et une deuxième puce multipôle. Le module de puissance multi-phase est caractérisé en ce que :
.* la première puce multipôle comporte un premier substrat semiconducteur de type N, délimité par une première première face supérieure et une première deuxième face inférieure, mutuellement opposées, et la première puce multipôle comporte un nombre entier X, supérieur ou égal à deux, de premières cellules de commutation, intégrées verticalement de manière monolithique dans le premier substrat semi-conducteur suivant une direction verticale et réparties latéralement dans le même premier substrat de manière compacte suivant un plan d’extension perpendiculaire à la direction verticale d’intégration, et chaque première cellule de commutation est une cellule doublecompartimentée par un premier mur d’enceinte isolant non traversant et comporte une première structure de découpage formé par une première diode et premier interrupteur électronique commandé, intégrés respectivement dans un premier premier volume du substrat semiconducteur et un premier deuxième volume du substrat semi-conducteur, les premier premier et premier deuxième volumes de la cellule de commutation étant voisins, séparés et entourés par le premier mur d’enceinte isolant non traversant, et chaque première cellule de commutation comporte une première borne de polarité électrique de bus et une première borne de masse électrique, séparées et disposées, au niveau de la première première face supérieure, respectivement sur le premier premier volume et le premier deuxième volume, et chaque première cellule de commutation comporte une première borne de point milieu d’un seul tenant, disposée en dessous du premier volume et du deuxième volume et au niveau ou en dessous de la deuxième face inférieure du substrat pour raccorder une première anode de la première diode à une première anode du premier interrupteur commandé ; et .* la deuxième puce multipôle comporte un deuxième substrat semiconducteur de type N, délimité par une deuxième première face supérieure et une deuxième deuxième face inférieure, mutuellement opposées, et la deuxième puce multipôle comporte un même nombre entier X de deuxièmes cellules de commutation, intégrées verticalement de manière monolithique dans le deuxième substrat semi-conducteur suivant une direction verticale et réparties latéralement dans le même deuxième substrat de manière compacte suivant un plan d’extension perpendiculaire à la direction verticale d’intégration, et chaque deuxième cellule de commutation est une cellule doubiecompartimentée par un deuxième mur d’enceinte isolant non traversant et comporte une deuxième structure de découpage formée par une deuxième diode et un deuxième interrupteur électronique commandé, intégrés respectivement dans un deuxième premier volume du deuxième substrat semi-conducteur et un deuxième deuxième volume du deuxième substrat semi-conducteur, les deuxième premier et deuxième deuxième volumes de la deuxième cellule de commutation étant voisins, séparés et entourés par le deuxième mur d’enceinte isolant non traversant, et chaque deuxième cellule de commutation comporte une deuxième borne de masse électrique et une deuxième borne de polarité électrique de bus, séparées et disposées, au niveau de la deuxième première face supérieure, respectivement sur le deuxième premier volume et le deuxième deuxième volume, et chaque deuxième cellule de commutation comporte une deuxième borne de point milieu d’un seul tenant, disposée en dessous du deuxième premier volume et du deuxième deuxième volume et au niveau ou en dessous et en retrait de la deuxième face inférieure du substrat semi-conducteur pour raccorder une deuxième cathode de la deuxième diode à une deuxième cathode du deuxième interrupteur commandé.
Suivant une sixième forme de réalisation, l’invention a également pour objet un module de puissance multi-phase pour un convertisseur électronique de puissance, comportant une unique puce multipôle. Le module de puissance multi-phase est caractérisé en ce que :
la puce multipôle comporte un substrat semi-conducteur de type N, délimité par une première face supérieure et une deuxième face inférieure, mutuellement opposées, et la puce multipôle comporte un nombre entier X, supérieur ou égal à deux, de cellules de commutation, intégrées verticalement de manière monolithique dans le substrat semi-conducteur suivant une direction verticale et réparties latéralement dans le même substrat de manière compacte suivant un plan d’extension perpendiculaire à la direction verticale d’intégration, et chaque cellule de commutation est une cellule double-compartimentée par un mur d’enceinte isolant non traversant, et comporte une première structure de circuit de découpage et une deuxième structure de circuit de découpage, intégrées de manière partagée dans un premier volume du substrat semiconducteur et un deuxième volume du substrat semi-conducteur, les premier et deuxième volumes de la cellule de commutation étant voisins, séparés et entourés par le mur d’enceinte isolant non traversant, et chaque cellule de commutation comporte une borne de polarité électrique d’un bus une borne de masse électrique, séparées et disposées respectivement sur le premier volume et le deuxième volume au niveau de la première face supérieure, et chaque cellule de commutation comporte une borne de point milieu d’un seul tenant divisée en deux sous-bornes séparées, disposée en dessous du premier volume et du deuxième volume et au niveau de la deuxième face inférieure du substrat semi-conducteur, et pour chaque cellule de commutation, la première structure de circuit de découpage comporte une première diode et un premier interrupteur commandé, intégrés respectivement dans le premier volume du substrat semi-conducteur et le deuxième volume du substrat semi-conducteur, l’anode de ia première diode et l’anode du premier interrupteur commandé étant connectées respectivement à la sous-borne de la borne de point milieu située en dessous du premier volume de substrat et à la sous-borne de la borne de point milieu située en dessous du deuxième volume de substrat, et la deuxième structure de circuit de découpage comporte une deuxième diode et un deuxième interrupteur commandé, intégrés respectivement dans le deuxième volume du substrat semi-conducteur et le premier volume du substrat semi-conducteur, la cathode de la deuxième diode et la cathode du deuxième interrupteur commandé formant respectivement la sous-borne de la borne de point milieu située en dessous du deuxième volume de substrat et la sous-borne de la borne de point milieu située en dessous du premier volume de substrat.
L’invention sera mieux comprise à la lecture de la description de plusieurs formes de réalisation qui va suivre, donnée uniquement à titre d’exemple et faite en se référant aux dessins sur lesquels :
les Figures 1 A, 1B et 1C sont des schémas électriques de circuits de découpage, respectivement de type « buck », de type « boost » et de type « bras de pont complet », intégrés de manière classique sur deux puces séparées, interconnectées en des points milieux au travers de liaisons filaires ;
les Figures 2A, 2B et 2C sont respectivement un schéma électrique d’un module de puissance multi-phase composé d’une pluralité X de circuits de découpage de type « boost », une coupe verticale d’une puce multipôle d’un module depuissance multi-phase selon une première variante d’un premier mode de réalisation de l’invention implémentant le schéma électrique de la Figure 2A, et une coupe verticale d’une puce multipôle d’un module de puissance multi-phase selon une deuxième variante de premier mode de réalisation de l’invention implémentant le schéma électrique de la Figure 2A, les puces des Figures 2B et 2C utilisant chacune un substrat de type N ;
les Figures 2D et 2E sont respectivement une vue d’une séquence de la fabrication-suivant un premier mode de réalisation d’un mur d’enceinte, limité par souci de simplification à une demi-cellule d’une puce de la Figure 2B, et d’une vue de dessus du masque de gravure du mur d’enceinte correspondant ;
les Figures 2F et 2G sont respectivement une vue de dessus et une coupe verticale d’un mur d’enceinte au stade de sa gravure d’une demicellule d’une puce de la Figure 2C, la gravure étant une étape d’une séquence de la fabrication suivant un deuxième mode de réalisation dudit mur d’enceinte ;
les Figures 3A, 3B et 3C sont respectivement un schéma électrique d’un module de puissance multi-phases composé d’une pluralité X de circuits de découpage de type « buck », une coupe verticale d’une puce multipôle d'un module de puissance multi-phase selon une première variante d’un deuxième mode de réalisation de l’invention implémentant le schéma électrique de la Figure 3A, et une coupe verticale d’une puce multipôle d’un module de puissance multi-phase selon une deuxième variante de deuxième mode de réalisation de l’invention implémentant le même schéma électrique de la Figure 3A, les puces de Figures 3B et 3C utilisant chacune un substrat de type P ;
les Figures 4A, 4B et 4C sont respectivement un schéma électrique d’un module de puissance multi-phase composé d’une pluralité de circuits de découpage de type « boost augmenté » ayant chacun une deuxième diode branchée en antiparallèle sur l’interrupteur électronique commandé côté inférieur correspondant, une coupe verticale d’une puce multipôle d’un module de puissance multi-phase selon une première variante d’un troisième mode de réalisation de l'invention implémentant le schéma électrique de la Figure 4A, et une coupe verticale d’une puce multipôle d’un module de puissance multi-phase selon une deuxième variante de troisième mode de réalisation de l’invention implémentant le même schéma électrique de la Figure 4A, les puces des Figures 4B et 4C utilisant chacune un substrat de type N ;
les Figures 5A, 5B et 5C sont respectivement un schéma électrique d’un module de puissance multi-phase composé d'une pluralité de circuits de découpage de type « buck augmenté » ayant chacun une deuxième diode branchée en antiparallèle sur l’interrupteur électronique commandé côté supérieur correspondant, une vue en coupe d’une puce multipôle d’un module de puissance multi-phase selon une première variante d’un quatrième mode de réalisation de l’invention implémentant le schéma électrique de la Figure 5A, et une vue en coupe d’une puce multipôle d’un module de puissance multi-phase selon une deuxième variante de quatrième mode de réalisation de l’invention implémentant le même schéma électrique de la Figure 5A, les puces des Figures 5B et 5G utilisant chacune un substrat de type P ;
les Figures 6A et 6B sont respectivement un schéma électrique d’un module de puissance multi-phase composé d’une pluralité de circuits de découpage de type « bras de pont complet » intégrant chacun un circuit de type « boost » et un circuit de type « buck », et une vue en coupe d’une puce multipôle d'un module de puissance multi-phase selon un cinquième mode de réalisation implémentant le schéma électrique de la Figure 6A, la puce utilisant ici un substrat de type N ;
les Figures 7A et 7B sont respectivement un schéma électrique et une vue de l’assemblage d’un module de puissance multi-phase suivant une première forme de réalisation, le module de puissance multi-phase comportant une première puce multipôle, identique à la puce multipôle de la Figure 2C, et une deuxième puce multipôle, identique à la puce multipôle de la Figure 3C, la première puce multipôle utilisant un substrat de type N et la deuxième puce utilisant un substrat de type P ;
les Figures 8A et 8B sont respectivement un schéma électrique et une vue de l’assemblage d’un module de puissance multi-phase suivant une deuxième forme de réalisation, le module de puissance comportant une première puce multipôle, identique à la puce multipôle de la Figure 2C, et des deuxième et troisième puces multipôles, les puces étant de type N ;
les Figures 9A et 9B sont respectivement un schéma électrique et une vue de l’assemblage d’un module de puissance multi-phase suivant une troisième forme de réalisation, le module de puissance comportant une première puce multipôle, identique à la puce multipôle de la Figure 4C, et une deuxième puce multipôle, et les deux puces utilisant chacune un substrat de type N ; 7 les Figures 10A et 10B sont respectivement un schéma électrique et une vue de l'assemblage d’un module de puissance-multi-phase suivant ' une quatrième forme de réalisation, le module de puissance comportant une première puce multipôle, identique à la puce multipôle de la Figure 5C, et une deuxième puce multipôle, et les deux puces- utilisant chacune un substrat de type P ;
les Figures 11A et 11B sont respectivement un schéma électrique et une vue de l’assemblage d’un module de puissance multi-phase suivant une cinquième forme de réalisation, le module de puissance comportant-une première puce multipôle, identique à la puce multipôle de la Figure 2C, et une deuxième puce multipôle, et les deux puces utilisant chacune un substrat de type N ;
les Figures 12A et 12B sont respectivement un schéma électrique et une vue de réalisation matérielle d’un module de puissance multi-phase suivant une sixième forme de réalisation, le module de puissance comportant une unique puce multipôle, identique à la puce multipôle de la Figure 6B et utilisant un substrat de type N.
Les principales idées directrices de l’invention portent sur la définition de structures de cellules monolithiques élémentaires, désignées par la suite par cellules. Ces cellules sont configurées pour constituer au moins l’une des puces parmi l’unique, les deux ou les trois puces réalisant un module de puissance multi-phase pour convertisseur électronique de puissance, et permettent à un niveau élémentaire au sein de ladite au moins une puce de lever les premier et deuxième verrous.
Afin de lever le premier verrou, l’invention propose de fusionner les interrupteurs, c'est-à-dire les transistors IGBT et les diodes, d’une même cellule de découpage dans une seule puce de puissance donnant lieu à un nouveau type de tri-pôle monolithique à découpage sans aucune connexion filaire interne. En suivant cette idée, deux formes de réalisation de puces sont obtenues en fonction du type de substrat utilisé parmi le type P et le type N, la première configuration correspondante au substrat de type N étant un circuit élémentaire de découpage de type « Boost », la deuxième configuration correspondante au substrat de type P étant un circuit élémentaire de découpage de type « buck ».
Suivant la première configuration de puce dite « boost » obtenue sur la base d’un substrat de type N, le transistor IGBT est positionné du coté du potentiel le plus faible du bus d’alimentation et connecté directement à une borne du bus audit potentiel le plus faible, c'est-à-dire la masse, tandis que la diode est placée du coté du potentiel le plus élevé Vbus du même bus d’alimentation et connectée à une borne du bus audit potentiel le plus élevé.
Suivant la deuxième configuration de puce dite « buck » obtenue sur la base d’un substrat de type P, le transistor IGBT est positionné du côté du potentiel le plus élevé Vbus du bus d’alimentation et connecté directement à une borne du bus audit potentiel le plus élevé, tandis que la diode est placée du côté du potentiel le plus faible du même bus d’alimentation et connectée à une borne du bus audit potentiel le plus faible, c’est-à-dire une masse électrique.
Il est à remarquer que les deux variantes des configurations élémentaires utilisent une tranchée partielle borgne, c'est-à-dire qui ne débouche pas du côté inférieur de la puce, rempli par un matériau de dopage opposé ou complémentaire à celui du substrat ou rempli par un matériau diélectrique. L’architecture offerte par l’utilisation de cette tranchée partielle borgne est bien plus facile à fabriquer que celle présentée dans la demande de brevet WO 2013/054033 A1, ce qui constitue un point majeur de la présente invention.
Afin de lever le deuxième verrou, l'absence d'interconnexion entre les éléments transistor et diode, maintenant intégrés monolithiquement au sein d'une même puce, confère un abaissement important du niveau de stress électrique. En outre, un condensateur de découplage placé à proximité immédiate de cette puce permettra de compenser directement et aisément les connexions inductives en amont.
Les deux configurations buck et boost de l’invention permettent ainsi de répondre à des applications ne mettant en jeu aucune réversibilité en puissance. Dans le cas où une réversibilité est requise, les deux configurations peuvent être associées en parallèle de manière directe, i.e. par une connexion en parallèle bornes à bornes des deux puces. Cette opération ne pose aucun problème technique, seul un temps mort devant être inséré entre les changements d'état des transistors, et n’induit aucune pénalité sur les performances et la fiabilité desdits transistors qui gardent le même domaine d’emploi des deux configurations lorsqu'elles sont séparées.
Suivant la Figure 2B et une première variante d’un premier mode de réalisation, une puce multipôle 102 réalise un circuit électrique 104, illustré sur la Figure 2A, d'une partie ou de la totalité d’un module de puissance multi-phase pour un convertisseur électronique de puissance.
Suivant la Figure 2A, le circuit électrique 104 est composé d’une pluralité d’un nombre X de circuits élémentaires 106-1, 1082, 1063,.... 106x, identiques de découpage de type « boost », branchés en parallèle entre une première borne 108 à une tension la plus haute VBus d’un bus d’alimentation et une deuxième borne 110 à une tension la plus basse du même bus d’alimentation, c'est-à-dire une masse électrique. Les circuits élémentaires IO61, IO62, IO63 , 106χ, comprennent chacun un point milieu séparé reliant en série leur diode et transistor correspondants, les points milieux séparés étant respectivement désignés par PM1, PM2, PM3, ..., PMX.
Suivant la Figure 2B, la puce multipôle 102 comporte un substrat semi-conducteur 112 de type N, délimité par une première face supérieure 114 et une deuxième face inférieure 116, mutuellement opposées, la première face supérieure 114 et la deuxième face inférieure 116 étant considérées par ailleurs et respectivement comme une première face avant et une deuxième face arrière lors de l’assemblage de la puce sur par exemple un circuit imprimé PCB (en anglais Printed Circuit Board) du module de puissance multi-phase.
La puce multipôle 102 comporte X cellules de commutation, intégrées verticalement de manière monolithique dans le substrat semi-conducteur 112 suivant une direction verticale D1, illustrée sur la Figure 2B par une flèche 118, et réparties latéralement dans le même premier substrat de manière compacte suivant un plan d’extension P1, perpendiculaire à la direction verticale D1 d’intégration, et illustré de bout sur la Figure 2B suivant une direction longitudinale D|Ong qui correspond à un alignement compact des cellules de commutation entre elles.
Ici, sur la Figure 2B seules deux cellules de commutation 122i, 1222, adjacentes suivant la direction longitudinale D|Ong sont représentées sur la Figure 2B par souci de simplicité de lecture de la figure. Les deux cellules de commutation correspondent ici respectivement aux circuits élémentaires 106i et 1062.
Chaque cellule de commutation 122-t, 1222 est une cellule doublecompartimentée respectivement par un mur d’enceinte isolant non traversant 124-1, 1242, et comporte respectivement une structure élémentaire 128-i, 1282 de circuit de découpage de type « boost », formée par une diode 130i, 1302 et un interrupteur électronique commandé 1321( 1322. La diode 1301 et l’interrupteur électronique commandé 132i, sont intégrés respectivement dans un premier volume 1341 et un deuxième volume 1361 du substrat semiconducteur de la cellule de commutation partagée 122-|. La diode 1302 et l’interrupteur électronique commandé 1322, sont intégrés respectivement dans un premier volume 1342 et un deuxième volume 1362 du substrat semiconducteur de la cellule de commutation partagée 1222.
Le premier volume 134-i, 1342et le deuxième volume 136i, 1362 d’une même cellule de commutation 1221f 1222 sont voisins, séparés et entourés par le premier mur d’enceinte isolant non traversant 124i, 1242 correspondant de ladite même cellule de commutation 122i, 1222.
Chaque cellule de commutation 122i, 1222 comporte une borne de polarité électrique de bus 138-i, 1382 et une borne de masse électrique 140-i,
1402, séparées et disposées, au niveau de la première face supérieure 114, respectivement sur le premier volume 1341t 1342et le deuxième volume 136i, 1362.
Chaque cellule de commutation 1221s 1222 comporte respectivement une borne de point milieu 1411, 1412 d’un seul tenant, disposée en dessous du premier volume 134-i, 1342 et du deuxième volume 1361, 1362, et au niveau de la deuxième face inférieure 116 du substrat semi-conducteur 112 pour raccorder respectivement une anode de la diode 130i, 1302 à une anode de l’interrupteur commandé 132i, 1322.
Chaque cellule de commutation 122-j, 1222 comporte respectivement une zone semi-conductrice de diffusion 142i, 1422, de type P complémentaire au type du premier substrat semi-conducteur et fortement dopé P+, en contact et interposée verticalement entre la borne de point milieu 1411, 1412 d’un seul tenant, associée à la cellule de commutation, et l’ensemble formé par des faces inférieures 144i, 146i ; 1442, 1462 des premier et deuxième volumes 134i, 136i: 1342 , 1362 du substrat semiconducteur 112. La zone semi-conductrice de diffusion 142-j , 1422 de type complémentaire et fortement dopé P+ d’une même cellule de commutation 122i, 1222 forme partiellement la diode 130i, 1302 en dessous du premier volume 134-i, 1342 et partiellement l’interrupteur électronique commandé
1321, 1322. en dessous du deuxième volume 136i, 1362.
En pratique et de manière préférée, à partir d’un substrat épais de type N- monocristallin et formant ici le substrat/semi-conducteur 112, des zones semi-conductrices de diffusion de type complémentaire et fortement dopé P+ sont fabriquées par un dopage de type complémentaire P+ en face arrière du substrat 112 N- et en en des zones sélectionnées et délimitées par masquage.
Ici deux cellules quelconques, adjacentes entre elles sont séparées latéralement par une portion du substrat semi-conducteur 146 qui s’étend entre le niveau des bornes de masse 140^, 1402 et de bus 138i, 1382 et le niveau des bornes 1411, 1412 des deux points milieux PM1, PM2.
Suivant la Figure 2C et une deuxième variante d’un premier mode de réalisation, une puce multipôle 152 réalise le circuit électrique 104, illustré sur la Figure 2C, d’une partie ou de la totalité d’un module de puissance multi-phase pour un convertisseur électronique de puissance.
La puce multipôle 152 de la Figure 2C est similaire à la puce 102 de la Figure 2B en ayant une structure quasi-identique mais en diffère par les caractéristiques suivantes.
Premièrement, la puce multi-pôle 152 comporte un substrat semiconducteur 162 qui diffère du substrat semi-conducteur 112 en ce qu’il est délimité par une face inférieure 166 confondue avec les faces inférieures 144i, 1442, 146-1, 1462 des premier et deuxième volumes 134-i, 1342,136^ 1362 du substrat semi-conducteur 162. Ainsi la face la plus inférieure 166 du substrat semi-conducteur 162 de la Figure 2C est au même niveau que les faces inférieures 144i, 1442, 146-i, 1462 des premier et deuxième volumes 134i, 1342.136i, 1362 tandis que la face la plus inférieure 116 du substrat semi-conducteur 112 de la Figure 2B est situé en retrait, à un niveau strictement inférieur au niveau des faces inférieures 144-t, 1442, 146-i, 1462 des premier et deuxième volumes 134-t, 1342 , 136-t, 1362. Ainsi, chaque borne de point milieu 141-t, 1412 d’un seul tenant est disposée ici en dessous du premier volume 1341t 1342et du deuxième volume 136-t, 1362 qui lui est associé, et au dessous à un niveau strictement inférieur de la deuxième face inférieure 166 du substrat semi-conducteur 162.
Deuxièmement, la puce 152 de la deuxième variante diffère de la puce 102 de la première variante en ce que deux cellules quelconques, adjacentes entre elles, sont séparées latéralement par une portion du substrat semiconducteur 197 qui s’étend entre le niveau des bornes de masse !401t 1402 et de bus 138i, 1382 et à un niveau sensiblement supérieur au niveau inférieur de premiers et deuxièmes volumes 1341t 1342, 136-t, 1362.
En pratique et de manière préférée, les zones semi-conductrices P+ de type complémentaire du type N- du substrat 162 des cellules de commutation sont des zones obtenues par gravure d’un substrat primitif monocristallin de type P+ complémentaire sur lequel a été gravé au préalable le substrat semi-conducteur N- épitaxié. La portion de substrat semi-conducteur 197 qui sépare chaque paire de cellules adjacentes comporte un évidement 198 au niveau des zones semi-conductrices 142Ί> 1422 de type complémentaire P+
L’évidement 198 est rempli ici par un matériau solide diélectrique.
De manière générale, l’évidement est rempli par un matériau solide isolant ou un gaz isolant ou le vide.
De manière générale et indépendamment de la variante utilisée, le mur d’enceinte d’un seul tenant d’une cellule de commutation des puces 102, 152 peut être obtenu à partir d’une tranchée continue et non traversante, remplie par un matériau isolant ou un matériau semi-conducteur de type complémentaire à celui du substrat semi-conducteur, ou à partir d'une tranchée discrète, au choix traversante ou non traversante, remplie par un matériau semi-conducteur de type complémentaire à celui du substrat semi-conducteur, et par un recuit de diffusion consécutif au remplissage.
En pratique, pour la réalisation de la puce 102 selon la première variante du premier mode de réalisation de la puce, il est préféré de réaliser le mur d’enceinte d’un seul tenant à partir d’une tranchée discrète et non traversante, remplie par un matériau semi-conducteur de type P+ complémentaire à celui N- du substrat semi-conducteur, et par un recuit de diffusion consécutif au remplissage, en raison de la faible épaisseur de la zone de diffusion P+inférieure. y
Suivant les··Figures 2D et 2E, un aperçu d’un procédé de fabrication 202 du mur d’enceinte 204, ici limité à une demi-cellule ou à la partie externe d’une cellule entière, est fourni dans lequel une tranchée 206 discrète et non traversante est remplie 208 par un matériau semi-conducteur, par exemple du silicium poly-cristallin fortement dopé en bore, de type complémentaire à celui du substrat semi-conducteur, par exemple en silicium monocristallin, et par un recuit de diffusion 210 consécutif au remplissage 208. Ici,, la zone de diffusion P+ inférieure n’est pas représentée, étant fabriquée par la suite dans le procédé de fabrication de la puce. · .
En pratique, pour la réalisation de la puce 152 selon la deuxième variante du premier mode de réalisation de la puce, il est préféré de réaliser le mur d’enceinte d’un seul tenant à partir d’une tranchée continue et non traversante, remplie par un matériau isolant ou un matériau semi-conducteur de type P+ complémentaire à celui N- du substrat semi-conducteur.
Suivant les Figures 2F et 2G, un aperçu d’un procédé de fabrication du mur d’enceinte, ici limité à une demi-cellule ou à la partie externe, est fourni dans lequel une tranchée 226 continue et non traversante est remplie par un matériau semi-conducteur, par exemple du silicium poly-cristallin fortement dopé en bore, de type complémentaire à celui du substrat semiconducteur N- 162, par exemple en silicium monocristallin. Ici, un substrat monocristallin P+ 228, de génération des futures zones de diffusion P+ et sur le lequel le substrat N- a été épitaxié, est illustré.
Il a été démontré par les inventeurs la possibilité de faire cohabiter dans une même puce de silicium 102, 152 d’une part au sein d’une même cellule, la diode et le transistor IGBT à conduction inverse formant ladite cellule, et d’autre part au sein de la puce, deux cellules adjacentes quelconques. En effet, du fait des différentes interactions possibles entre les deux sections associées à la diode et au transistor IGBT d’une même cellule, interactions qui peuvent être source de dysfonctionnement de la structure globale de la cellule intégrée, l’intégration monolithique d’une structure de diode et d’une structure IGBT à conduction inverse formant un circuit de découpage de type « boost » n’est pas évidente pour l’homme du métier.
Suivant la Figure 3B et une première variante d’un deuxième mode de réalisation, une puce multipôle 302 réalise un circuit électrique 304, illustré sur la Figure 3A, d’une partie ou de la totalité d’un module de puissance multi-phase pour un convertisseur électronique de puissance.
Suivant ia Figure 3A, le circuit électrique 304 est composé d'une pluralité d’un nombre entier X, supérieur ou égal à 2, de circuits élémentaires 306i, 3062, 3063 , 306χ, identiques de découpage de type « buck », branchés en parallèle entre une première borne 308 à une tension la plus haute VBus d’un bus d’alimentation et une deuxième borne 310 à une tension la plus basse du même bus d’alimentation, c'est-à-dire une masse électrique. Les circuits élémentaires 306-i, 3062, 306a,.... 306x, comprennent chacun un point milieu séparé reliant en série leur diode et transistor correspondants, les points milieux séparés étant respectivement désignés parPMI, PM2, PM3, ..., PMX.
Suivant la Figure 3B, la puce multipôle 302 comporte un substrat semi-conducteur 312 de type P, délimité par une première face supérieure
314 et une deuxième face inférieure 316, mutuellement opposées, la première face supérieure 314 et la deuxième face inférieure 316 étant considérées par ailleurs et respectivement comme une première face avant et une deuxième face arrière lors de l’assemblage de la puce sur par exemple un circuit imprimé PCB (en anglais Printed Circuit Board) du module de puissance multi-phase.
La puce multipôle 302 comporte X cellules de commutation, intégrées verticalement de manière monolithique dans le substrat semi-conducteur 312 suivant une direction verticale D2, illustrée sur la Figure 3B par une flèche 318, et réparties latéralement dans le même premier substrat de manière compacte suivant un plan d’extension P2, perpendiculaire à la direction verticale D2 d’intégration, et illustré de bout sur la Figure 3B suivant une direction longitudinale D|Ong2 qui correspond à un alignement compact des cellules de commutation entre elles.
Ici, sur la Figure 3B seules deux cellules de commutation 322^ 3222, adjacentes suivant la direction longitudinale Diong2 sont représentées sur la Figure 3B par souci de simplicité de lecture de la Figure 3B. Les deux cellules de commutation 322i, 3222 correspondent ici respectivement aux circuits élémentaires 306τ et 3062.
Chaque cellule de commutation 322-i, 3222 est une cellule doublecompartimentée respectivement par un mur d’enceinte isolant non traversant 324-I, 3242, et comporte respectivement une structure élémentaire 328-i, 3282 de circuit de découpage de type « buck », formée par une diode 330i, 3302 et un interrupteur électronique commandé 332-I, 3322. La diode 330i et l’interrupteur électronique commandé 332i, sont intégrés respectivement dans un premier volume 334i et un deuxième volume 336i du substrat semiconducteur de la cellule de commutation partagée 322i. La diode 3302 et l’interrupteur électronique commandé 3322, sont intégrés respectivement dans un premier volume 3342 et un deuxième volume 3362 du substrat semiconducteur de la cellule de commutation partagée 3222.
Le premier volume 3341t 3342 et le deuxième volume 336-i, 3362 d’une même cellule de commutation 322-I, 3222 sont voisins, séparés et entourés par le mur d’enceinte isolant non traversant 324i, 3242 correspondant de ladite même cellule de commutation 322-i, 3222.
Chaque cellule de commutation 322i, 3222 comporte une borne de masse électrique 338-I, 3382 et une borne de polarité électrique de bus 340i, 3402, séparées et disposées, au niveau de la première face supérieure 314, respectivement sur le premier volume 334i, 3342 et le deuxième volume 336i, 3362.
Chaque cellule de commutation 322i, 3222 comporte une borne de point milieu 3411, 3412 d’un seul tenant, disposée en dessous du premier volume 334i, 3342 et du deuxième volume 336!, 3362, et au niveau de la deuxième face inférieure 316 du substrat semi-conducteur 312 pour raccorder respectivement une cathode de la diode 330i, 3302 à une cathode de l’interrupteur commandé 332i, 3322.
Chaque cellule de commutation 322i, 3222 comporte une zone semiconductrice de diffusion 342-i, 3422, de type N complémentaire au type P du substrat semi-conducteur 312 et fortement dopé N+, en contact et interposée verticalement entre la borne de point milieu 3411, 3412 d’un seul tenant, associée à la cellule de commutation 322i, 3222, et l’ensemble formé par des faces inférieures 344i, 346i ; 3442, 3462 des premier et deuxième volumes 334i, 336i ; 3342, 3362 du substrat semi-conducteur 312. La zone semi-conductrice de diffusion 342i, 3422 de type complémentaire et fortement dopé N+ d’une même cellule de commutation 322i, 3222 forme partiellement la diode 330i, 3302 en dessous du premier volume 334i, 3342 et partiellement l’interrupteur électronique commandé 332i, 3322 en dessous du deuxième volume 336-I, 3362.
En pratique et de manière préférée, à partir d’un substrat épais de type P- monocristallin et formant ici le substrat semi-conducteur 312, des zones semi-conductrices de diffusion de type complémentaire et fortement dopé N+ sont fabriquées par un dopage de type complémentaire N+ en face arrière du substrat 312 P- et en des zones sélectionnées et délimitées par masquage.
Ici deux cellules quelconques, adjacentes entre elles sont séparées latéralement par une portion du substrat semi-conducteur 346 qui s’étend entre le niveau des bornes de masse 338i, 3382 et de bus 34Q1( 3402 et le niveau des bornes 3411, 3412 des deux points milieux PM1, PM2.
Suivant la Figure 3C et une deuxième variante d’un deuxième mode de réalisation, une puce multipôle 352 réalise le circuit électrique 304, illustré sur la Figure 3C, d'une partie ou de la totalité d’un module de puissance multi-phase pour un convertisseur électronique de puissance.
La puce multipôle 352 de la Figure 2C est similaire à la puce 302 de la Figure 3B en ayant une structure quasi-identique mais en diffère par les caractéristiques suivantes.
Premièrement, la puce multipôle 352 comporte un substrat semiconducteur 362 qui diffère du substrat semi-conducteur 312 en ce qu’il est délimité par une surface inférieure 366 confondue avec les faces inférieures 344i, 3442, 346·]» 3462 des premier et deuxième volumes 334], 3342,336], 3362 du substrat semi-conducteur 362. Ainsi la face la plus inférieure 366 du substrat semi-conducteur 362 de la Figure 3C est au même niveau que les faces inférieures 344], 3442, 346], 3462 des premier et deuxième volumes 334i, 3342 » 336], 3362 tandis que la face la plus inférieure 316 du substrat semi-conducteur 312 de la Figure 3B est situé en retrait à un niveau strictement inférieur au niveau des faces inférieures 344], 3442, 346], 3462 des premier et deuxième volumes 334], 3342, 336], 3362. Ainsi, chaque borne de point milieu 341], 3412 d’un seul-tenant est disposée ici en dessous du premier volume 334], 3342 et du deuxième volume 336], 3362 qui lui sont associés, et au dessous à un niveau strictement inférieur dé la deuxième face inférieure 366 du substrat semi-conducteur 362. ; 7 jrf
Deuxièmement, la puce 352 de la deuxième variante diffère de la puce 302 de la première variante en ce que deux cellules quelconques, adjacentes entre elles, sont séparées latéralement par une portion du substrat semiconducteur 397 qui s’étend entre le niveau des bornes dé masse 338], 3382 et de bus 340], 3402 et un niveau identique ou sensiblement supérieur au niveau inférieur des premiers et deuxièmes volumes 334j, 3342, 336], 3362.
En pratique et de manière préférée, les zones semi-conductrices N+ de type complémentaire du type P- du substrat 362 des cellules de commutation sont des zones obtenues par gravure d’un substrat primitif monocristallin de type N+ complémentaire sur lequel a été gravé au préalable le substrat semi-conducteur P- épitaxié. La portion de substrat semi-conducteur 397 qui sépare chaque - paire de cellules adjacentes comporte un évidement 398 au niveau des zones semi-conductrices 342] » 3422 de type complémentaire N+
L’évidement 398 est rempli ici par un matériau solide diélectrique.
De manière générale, l’évidement est rempli par un matériau solide isolant ou un gaz isolant ou le vide.
De manière générale et indépendamment de la variante utilisée, le mur d’enceinte d’un seul tenant d'une cellule de commutation des puces 302, 352 peut être obtenu à partir d’une tranchée continue et non traversante, remplie par un matériau isolant ou un matériau semi-conducteur de type complémentaire à celui du substrat semi-conducteur, ou à partir d’une tranchée discrète, au choix traversante ou non traversante, remplie par un matériau semi-conducteur de type complémentaire à celui du substrat semiconducteur, et par un recuit de diffusion consécutif au remplissage.
En pratique, pour la réalisation de la puce 302 selon la première variante du premier mode de réalisation de la puce, il est préféré de réaliser le mur d’enceinte d’un seul tenant à partir d’une tranchée discrète et non traversante, remplie par un matériau semi-conducteur de type N+ compiémentaire à celui P- du substrat semi-conducteur, et par un recuit de diffusion consécutif au remplissage, en raison de la faible épaisseur de la zone de diffusion N+ inférieure.
En pratique, pour la réalisation de la puce 352 selon la deuxième variante du deuxième mode de réalisation de la puce, il est préféré de réaliser le mur d’enceinte d’un seul tenant à partir d’une tranchée continue et non traversante, remplie par un matériau isolant ou un matériau semiconducteur de type N+ complémentaire à celui P- du substrat semiconducteur.
II a été démontré par les inventeurs la possibilité de faire cohabiter dans une même puce 302, 352 utilisant chacun un substrat de type P d’une part au sein d’une même cellule, la diode et le transistor IGBT à conduction inverse formant ladite cellule, et d’autre part au sein de la puce deux cellules adjacentes quelconques. En effet, du fait des différentes interactions possibles entre les deux sections associées à la diode et au transistor IGBT d’une même cellule, interactions qui peuvent être source de dysfonctionnement de la structure globale de la cellule intégrée, l’intégration monolithique d’une structure de diode et d’une structure IGBT à conduction inverse formant un circuit de découpage de type « buck » n’est pas évidente pour l’homme du métier.
Suivant la Figure 4B et une première variante d’un troisième mode de réalisation, une puce multipôle 402 réalise un circuit électrique 404, illustré sur la Figure 4A, d’une partie ou de la totalité d’un module de puissance multi-phase pour un convertisseur électronique de puissance.
Suivant la Figure 4A, le circuit électrique 404 est composé d’une pluralité d’un nombre entier X, supérieur ou égal à 2, de circuits élémentaires 406-I, 4062, 406a, 406x, identiques de découpage, branchés en parallèle entre une première borne 408 à une tension la plus haute VBus d’un bus d’alimentation et une deuxième borne 409 à une tension la plus basse du même bus d’alimentation, c'est-à-dire une masse électrique.
Le circuit électrique 404 est dérivé du circuit électrique 104 de la Figure 2A, associé aux puces 102 et 152 du premier mode de réalisation, et diffère dudit circuit électrique 104 en ce que les X circuits électriques élémentaires 406i, 4002, 4063, ..., 406x sont respectivement tes X circuits élémentaires 106ι, 1062, 1063 , .... 106x dans chacun desquels une deuxième diode 41 Οι, 4102, 4103,410x est branchée en antiparallèle (ou tête-bêche) avec l’interrupteur électronique commandé dudit circuit élémentaire correspondant 106-1, 1062, 1063,..., 106x .
Suivant ia Figure 4B, la puce multipôle 402 est dérivée de la puce multipôle 102 de la Figure 2B suivant la première variante du premier mode de réalisation en ayant une structure quasi-identique à cette dernière et diffère seulement de ladite puce 102 en ce que les zones semi-conductrices de diffusion 1421t 1422, de type complémentaire et fortement dopée P+, situées en dessous des deuxième volumes 136i, 1362, sont des zones semiconductrices de diffusion 442t, 4422, ponctuées chacune latéralement par une-zone semi-conductrice intermédiaire incluse 446-i, 4462, de même type de dopage N que le substrat semi-conducteur 112 et fortement dopé N+, de sorte que le deuxième volume 136i, 1362 de substrat 112, la zone semiconductrice intermédiaire 446i, 4462forment la seconde diode 41 Ch, 4102, de type PiN montée en antiparallèle avec l’interrupteur électronique commandé correspondant 132i, 1322.
Suivant la Figure 4C et une deuxième variante du troisième mode de réalisation, une puce multipôle 452 est dérivée de la puce multipôle 105 de la Figure 2C suivant la deuxième variante du premier mode de réalisation en ayant une structure quasi-identique à cette dernière et diffère seulement de ladite puce 152 en ce que les zones semi-conductrices de diffusion 1421t 1422 de type complémentaire et fortement dopée P+, situées en dessous des deuxième volumes 136i, 1362 sont des zones semi-conductrices de diffusion 492-I, 4922, ponctuées chacune latéralement par une zone semi-conductrice intermédiaire incluse 496i, 4962, de même type de dopage N que le substrat semi-conducteur 162 et fortement dopé N+, de sorte que le deuxième volume 136-i, 1362 de substrat 162, la zone semi-conductrice intermédiaire 496i, 4962 forment la seconde diode 41O-i, 4102 de type PIN montée en antiparallèle avec l'interrupteur électronique commandé correspondant 1321f 1322.
Suivant la Figure 5B et une première variante d’un quatrième mode de réalisation, une puce multipôle 502 réalise un circuit électrique 504, illustré sur la Figure 5A, d’une partie ou de la totalité d’un module de puissance multi-phase pour un convertisseur électronique de puissance.
Suivant la Figure 5A, le circuit électrique 504 est composé d’une pluralité d’un nombre X de circuits élémentaires 506-i, 5062, 5068,506χ, identiques de découpage de type « buck augmenté », branchés en parallèle entre une première borne 508 à une tension la plus haute VBus d’un bus d’alimentation et une deuxième borne 509 à une tension la plus basse du même bus d’alimentation, c'est-à-dire une masse électrique.
Le circuit électrique 504 est dérivé du circuit électrique 304 de la Figure 3A, associé aux puces 302 et 352 du deuxième mode de réalisation, et diffère dudit circuit électrique 304 en ce que les X circuits électriques élémentaires 506-i, 5062, 506a, ..., 506χ sont respectivement les X circuits élémentaires de type «buck» 306i, 3062) 3063 , ..., 306χ dans chacun desquels une deuxième diode 510t. 5102, 5103, 51 Οχ est branchée en antiparallèle (ou tête-bêche) avec l’interrupteur électronique commandé dudit circuit élémentaire correspondant 306i, 3062, 30θ3,..., 306χ .
Suivant la Figure 5B, la puce multipôle 502 est dérivée de la puce multipôle 302 de la Figure 3B suivant la première variante du deuxième mode de réalisation en ayant une structure quasi-identique à cette dernière et diffère seulement de ladite puce 302 en ce que les zones semiconductrices de diffusion 342·], 3422 de type complémentaire et fortement dopée N+, situées en dessous des deuxième volumes 346i, 3462 sont des zones semi-conductrices de diffusion 542i, 5422 ponctuées chacune latéralement par une zone semi-conductrice intermédiaire incluse 546i, 5462, de même type de dopage P que le substrat semi-conducteur 312 et fortement dopé P+, de sorte que le deuxième volume 336-i, 3362 de substrat 302, la zone semi-conductrice intermédiaire 546-i, 5462 forment la seconde diode 510i, 5102, montée en antiparallèle avec l’interrupteur électronique commandé correspondant 332i, 3322.
Suivant la Figure 5C et une deuxième variante du quatrième mode de réalisation, une puce multipôle 552 est dérivée de la puce multipôle 352 de la Figure 3G suivant la deuxième variante du deuxième mode de réalisation en ayant une structure quasi-identique à cette dernière et diffère seulement de ladite puce 352 en ce que les zones semi-conductrices de diffusion 342-i, 3422 de type complémentaire et fortement dopée N+, situées en dessous des deuxième volumes 346i, 3462, sont des zones semi-conductrices de diffusion 5921f 5922, ponctuées chacune latéralement par une zone semiconductrice intermédiaire incluse 596-I, 5962, de même type de dopage N que le substrat semi-conducteur 362 et fortement dopé P+, de sorte que le deuxième volume 336i, 3362 de substrat 362, la zone semi-conductrice intermédiaire 596i, 5962 forment la seconde diode 510i, 5102, montée en antiparallèle avec l’interrupteur électronique commandé correspondant 332-i, 3322.
Suivant la Figure 6B et un cinquième mode de réalisation, une puce multipôle 602 réalise un circuit électrique 604, illustré sur la Figure 6A, d’un module de puissance multi-phase pour un convertisseur électronique de puissance.
Suivant la Figure 6A, le circuit électrique 604 est obtenu en combinant le circuit électrique 104 de la Figure 2A et le circuit électrique 304 de la Figure 3A correspondant respectivement à un module multi-phase de X circuits de découpage de type « boost » et à un module multi-phase de X circuits de découpage de type « buck », X étant un nombre entier supérieur ou égal à 2.
Suivant la Figure 6A, le circuit électrique 604 est composé d’une pluralité d’un nombre X de circuits élémentaires 606-I, 6062 identiques de découpage réversible de type « bras de pont complet », branchés en parallèle entre une première borne 608 à une tension la plus haute Vbus d’un bus d’alimentation et une deuxième borne 610 à une tension la plus basse du même bus d’alimentation, c'est-à-dire une masse électrique. Les circuits élémentaires de découpage 6Ο61, 6062, .... 606x comprennent chacun un point milieu séparé, les points milieux séparés étant respectivement désignés par PM1, PM2, PMX. Chaque circuit élémentaire 6Ο61, 6062, 606x, formant un bras de pont complet, est la fusion d’un circuit de découpage de type « boost » et d’un circuit de découpage de type « buck » mis en parallèle.
Suivant la Figure 6B, la puce multipôle 602 comporte un substrat semi-conducteur 612 de type N-, délimité par une première face supérieure 614 et une deuxième face inférieure 616, mutuellement opposées, la première face supérieure 614 et la deuxième face inférieure 616 étant considérées par ailleurs et respectivement comme une première face avant et une deuxième face arrière lors de l’assemblage de la puce sur par exemple un circuit imprimé PCB (en anglais Printed Circuit Board) du module de puissance multi-phase.
La puce multipôle 602 comporte X cellules de commutation, intégrées verticalement de manière monolithique dans le substrat semi-conducteur 612 suivant une direction verticale D1, illustrée sur fa Figure 6B par une flèche 618, et réparties latéralement dans le même substrat de manière compacte suivant un plan d’extension P1, perpendiculaire à la direction verticale D1 d’intégration, et illustré de bout sur la Figure 6B suivant une direction longitudinale Dtong qui correspond à un alignement compact des cellules de commutation entre elles.
Ici, sur la Figure 6B seules deux cellules de commutation 622^ 6222, adjacentes suivant la direction D1 sont représentées sur ia Figure 6B par souci de simplicité de lecture de la Figure 6B. Les deux cellules de commutation 622i, 6222 correspondent ici respectivement aux circuits élémentaires 6Ο61 et 6062.
Chaque cellule de commutation 622i, 6222 est une cellule doublecompartimentée respectivement par un mur d’enceinte isolant non traversant 624i, 6242, et comporte respectivement une première structure élémentaire de circuit de découpage 626-i, 6262 et un deuxième circuit de découpage 628i, 6282, intégrés de manière partagée dans un premier volume 630i, 6302 du substrat semi-conducteur 612 et un deuxième volume 632i, 6322 du substrat semi-conducteur 612, le premier volume 630i, 6302 et le deuxièmes volume 632-i, 6322 correspondant à une même cellule de commutation 622^ 6222 étant voisins, séparés et entourés par le mur d’enceinte isolant non traversant correspondant 624-i, 6242.
Chaque cellule de commutation 622i, 6222 comporte une borne de polarité électrique de bus 634i, 6342 et une borne de masse électrique 636i, 6362, séparées et disposées, au niveau de la première face supérieure 614, respectivement sur le premier volume 6301( 6302 et le deuxième volume 632·], 6322.
Chaque cellule de commutation 622i, 6222 comporte une double borne de point milieu 638-I, 6382 divisée en une première sous-borne séparée 640^ 6402 et une deuxième sous-borne séparée 642i, 6422 disposées respectivement en dessous du premier volume 630i, 6302 et du deuxième volume 632i, 6322, et au niveau de la deuxième face inférieure 616 du substrat semi-conducteur 612. i
Pour chaque cellule de commutation 622-i, 6222, la première structure élémentaire de circuit de découpage de type « boost » 626i, 6262 comporte une première diode 650i, 6502, et un premier interrupteur commandé 652i, 6522, intégrés respectivement dans le premier volume 630i, 6302 du substrat semi-conducteur et le deuxième volume 632i, 6322 du substrat semiconducteur 612. L’anode de la première diode 650i, 6502 et l'anode du premier interrupteur commandé 652i, 6522 forment respectivement la première sous-borne 640i, 6402 de point milieu, située en dessous du premier volume 630-i, 6302 de substrat semi-conducteur 612 et la deuxième sous-borne 642i, 6422 de point milieu, située en dessous du deuxième volume 632-i, 6322 de substrat semi-conducteur 612, la première sous-borne 640i, 6402 et la deuxième sous-borne 642-i, 6422 d’une même cellule de commutation 622i, 6222 étant connectées au plus près pour former la borne de point milieu d’un seul tenant 638i, 6382de ladite cellule de commutation 622i,6222.
Pour chaque cellule de commutation 622i, 6222, la deuxième structure élémentaire de circuit de découpage de type « buck » 628i, 6282 comporte une deuxième diode 660-i, 6602 et un deuxième interrupteur commandé 662i, 6622, intégrés respectivement dans le deuxième volume 632i, 6322 du substrat semi-conducteur 612 et le premier volume 630i, 6302 du substrat semi-conducteur 612. La cathode de la deuxième diode 66Ο1, 6602 et la cathode du deuxième interrupteur commandé 662-i, 6622 forment respectivement la deuxième sous-borne 642Ί, 6422 de point milieu, située en dessous du deuxième volume 632i, 6322 de substrat et la première sousborne 640i, 6402 de la borne de point milieu, située en dessous du premier volume 630-i, 6302 de substrat, la première sous-borne 640-I, 6402 et la deuxième sous-borne 642i, 6422 d’une même cellule de commutation 622i, 6222 étant connectées au plus près pour former la borne de point milieu d’un seul tenant 638i, 6382 de ladite cellule de commutation 6221t 6222.
Ici, pour chaque cellule de commutation 622-i, 6222, le premier interrupteur commandé 652-i, 6522 est un transistor bipolaire à grille isolée (IGBT/MOS) à conduction inverse réalisé dans le substrat semi-conducteur 512 de type N- et comporte une première électrode de cathode formant la borne de masse associée, et le deuxième interrupteur commandé 662i, 6622, est un transistor bipolaire à grille isolée (IGBT/MOS) à conduction inverse réalisé dans le substrat semi-conducteur 612 de type N-, et comporte une deuxième électrode de cathode formant la première sous-borne 640i, 6402 de point milieu, située en dessous du premier volume 630-i, 6302 de substrat 612. La borne de bus 634i, 6342 formant la cathode de la première diode 650i, 6502 et l’anode du deuxième interrupteur commandé 662^ 6622 recouvre une première zone dopé N+ et une deuxième zone dopé P, latéralement adjacentes entre elles. La deuxième sous-borne 6421t 6402 de point milieu, située en dessous du deuxième volume de substrat 6321, 6322 et formant la cathode de la deuxième diode 66Ο1, 6602 et la cathode du premier interrupteur commandé 652i, 6522, recouvre une troisième zone dopé P et une quatrième zone dopé N+, latéralement adjacentes entre elles.
De manière générale, et indépendamment de la variante et du mode de réalisation, les puces selon l’invention 102, 152, 302, 352, 402, 452, 502, 552, et 602, correspondant respectivement aux Figures 2B, 2C, 3B, 3G, 4B, 4C, 5B, 5C, 6B, sont une puce selon l’invention qui possède les caractéristiques suivantes.
De manière générale, une puce multipôle selon l’invention d’un module de puissance multi-phase comporte un substrat semi-conducteur, délimité par une première face supérieure et une deuxième face inférieure, mutuellement opposées. La puce multipôle comporte également un nombre entier X, supérieur ou égal à deux, de cellules de commutation, intégrées verticalement de manière monolithique dans le substrat semi-conducteur suivant une direction verticale et réparties latéralement dans le même substrat de manière compacte suivant un plan d’extension perpendiculaire à la direction verticale d'intégration.
Chaque cellule de commutation est une cellule doublecompartimentée par un mur d’enceinte isolant non traversant et comporte une structure de découpage, formée par une diode et un interrupteur électronique commandé, la diode et l’interrupteur électronique commandé étant intégrés respectivement dans un premier volume du substrat semiconducteur et un deuxième volume du substrat semi-conducteur, les premier et deuxième volumes de la cellule de commutation étant voisins, séparés et entourés par le mur d'enceinte isolant non traversant.
Chaque cellule de commutation comporte une borne de polarité électrique d’un bus et une borne de masse électrique, séparées et disposées, au niveau de la première face supérieure, respectivement sur le premier volume et le deuxième volume lorsque le substrat semi-conducteur est de type N et respectivement sur le deuxième volume et le premier volume lorsque le substrat est de type P.
Chaque cellule de commutation comporte une borne de point milieu d’un seul tenant, disposée en dessous du premier volume et du deuxième volume et au niveau ou en dessous en retrait de la deuxième face inférieure du substrat pour raccorder une anode de la diode à une anode de l’interrupteur commandé lorsque le substrat semi-conducteur est de type N, ou une cathode de la diode à une cathode de l’interrupteur commandé lorsque le substrat semi-conducteur est de type P.
Suivant les Figures 7A à 7B et une première forme de réalisation, un module de puissance multi-phase 1100 selon l'invention pour un convertisseur électronique de puissance comporte une première puce multipôle 1102 et une deuxième puce multipôle 1104.
La première puce multi-pôle 1102 est ici une puce identique à la puce 152 de la Figure 2C et comporte un premier substrat semi-conducteur 1112 de type N-, délimité par une première face supérieure 1114 et une deuxième face inférieure 1116, mutuellement opposées.
La première puce multipôle 1102 comporte un nombre entier X, supérieur ou égal à deux, de premières cellules de commutation 1122i,
11222, .... 1122x, intégrées verticalement de manière monolithique dans le premier substrat semi-conducteur 1112 suivant une direction verticale D1 et réparties latéralement dans le même premier substrat 1112 de manière compacte suivant un plan d’extension Pl perpendiculaire à la direction verticale d’intégration D1.
Chaque première cellule de commutation 11221t 11222 est une cellule double-compartimentée par un premier mur d’enceinte isolant non traversant 1124i, 11242 et comporte une première structure de découpage formé par une première diode 1126-1, 11262 et un premier interrupteur électronique commandé 1128-1, 11282, intégrés respectivement dans un premier premier volume 11301( 11302 du substrat semi-conducteur 1112 et un premier deuxième volume 1131-1, 11312 du substrat semi-conducteur, les premier premier et premier deuxième volumes 1130-t, 1131-1 ; 11302, 11312 de la cellule de commutation 1122i, 11222 tant voisins, séparés et entourés par le premier mur d’enceinte isolant non traversant 1124i, 11242.
Chaque première cellule de commutation 1122i, 11222 comporte une première borne de polarité électrique de bus 1132-j, 11322 et une première borne de masse électrique 1134-j, 11342, séparées et disposées, au niveau de la première première face supérieure 1114, respectivement sur le premier premier volume 1130-1, 11302 et le premier deuxième volume 11311,11312.
Chaque première cellule de commutation 1122^ 11222 comporte une première borne de point milieu 1136i, 11362 d’un seul tenant, disposée en dessous du premier premier volume 11301( 11302 et du premier deuxième volume 11311, 11312 et en dessous en retrait de la deuxième face inférieure 1118 du substrat 1112 pour raccorder une première anode de la première diode 1126i, 11262 à une première anode du premier interrupteur commandé 1128!, 11282.
Chaque première cellule de commutation 1122!, 11222 comporte une zone semi-conductrice de diffusion 1148i, 11482de type P complémentaire au type N du premier substrat semi-conducteur et fortement dopé P+, en contact et interposée verticalement entre la première borne de point milieu 11 36-î, 11362 d’un seul tenant et l’ensemble formé par des faces inférieures des premier et deuxième volumes du premier substrat semi-conducteur 1112, la zone semi-conductrice de diffusion de type complémentaire et fortement dopé 1148!, 11482 formant partiellement la première diode 1126i,
11262 en dessous du premier premier volume 1130i, 113(¾ et partiellement le premier interrupteur électronique commandé 1128-i, 11282 en dessous du premier deuxième volume 11311, 11312.
La deuxième puce multipôle 1104 est ici une puce identique à la puce 352 de la Figure 3C comporte un deuxième substrat semi-conducteur 1162 de type P, délimité par une deuxième première face supérieure 1164 et une deuxième deuxième face inférieure 1166, mutuellement opposées.
La deuxième puce multipôle 1104 comporte un même nombre entier X, supérieur ou égal à deux, de deuxièmes cellules de commutation 1172-1, 11722, .... 1172x, intégrées verticalement de manière monolithique dans le deuxième substrat semi-conducteur suivant une direction verticale D2 et réparties latéralement dans te même deuxième substrat 1162 de manière compacte suivant un plan d’extension P2 perpendiculaire à la direction verticale d’intégration D2.
Chaque deuxième cellule de commutation 1172i, 11722 est une cellule double-compartimentée par un deuxième mur d’enceinte isolant non traversant 1174-i, 11742, et comporte une deuxième structure de découpage formée par une deuxième diode 1176i, 11762 et un deuxième interrupteur électronique commandé 1178-1, 11782, intégrés respectivement dans un deuxième premier volume 1180i, 11802 du deuxième substrat semiconducteur 1162 et un deuxième deuxième volume 1181-1, 11812 du deuxième substrat semi-conducteur 1162, les deuxième premier et deuxième deuxième volumes 1180i, 118¾ : 11802, , 11812 de la deuxième cellule de commutation 1172i, 11722 étant voisins, séparés et entourés par le deuxième mur d’enceinte isolant non traversant 1174-1, 11742.
Chaque deuxième cellule de commutation 1172i, 11722 comporte une deuxième borne de masse électrique 1182-t, 11822 et une deuxième borne de polarité électrique de bus 1184i, 11842, séparées et disposées, au niveau de la deuxième première face supérieure 1164, respectivement sur le deuxième premier volume 1I8O1, 11802 et le deuxième deuxième volume 1181!, 11812.
Chaque deuxième cellule de commutation 11721( 11722 comporte une deuxième borne de point milieu 1186-1, 11862 d’un seul tenant, disposée en dessous du deuxième premier volume 1180i, 11802 et du deuxième deuxième volume 11811, 11812 et au niveau de la deuxième deuxième face inférieure 1166 du deuxième substrat 1162 pour raccorder une cathode de la deuxième diode 1176-1, 11762 à une cathode du deuxième interrupteur commandé1178i, 11782.
Chaque deuxième cellule de commutation 11721r 11722 comporte une zone semi-conductrice de diffusion 1188i, 11882 de type N complémentaire au type P du deuxième substrat semi-conducteur 1162 et fortement dopé N+, en contact et interposée verticalement entre la deuxième borne de point milieu 11861, 11862 d’un seul tenant et l’ensemble formé par des faces inférieures des premiers et deuxièmes volumes 1180-1, 11802, 1181 -1, 11812 du deuxième substrat semi-conducteur 1162, la zone semi-conductrice de diffusion de type complémentaire et fortement dopé N+ 1188!, 11882 formant partiellement la deuxième diode 1176i, 11762 en dessous du deuxième premier volume 11801t H8Q2 et partiellement le premier interrupteur électronique commandé en dessous du deuxième deuxième volume 11811, 11812.
La réalisation du module de puissance multi-phase 1100 est effectué par l’assemblage des deux puces complémentaires, la première puce 1102 et la deuxième puce 1104, sur un substrat de type PCB ou DBG (en anglais Direct Bond Copper) par exemple. Les deux puces 1102, 1104 sont reportées sur leurs faces arrière. '
Suivant les Figure 8A à 8B et une deuxième forme de réalisation, un module de puissance multi-phase 1200 selon l’invention pour un convertisseur électronique de puissance comporte une première puce multipôle 1202, une deuxième puce multipôle 1204, et une troisième puce multipôle 1206.
La première puce multipôle 1202 est ici une puce identique à la puce 152 de la Figure 2C et à la puce 1102 de la Figure 7B.
La deuxième puce multipôle 1204 comporte un deuxième substrat semi-conducteur 1212 de type N-, délimité par une deuxième première face supérieure 1214 et une deuxième deuxième face inférieure 1216, mutuellement opposées, et X deuxièmes interrupteurs commandés 1224-1, 12242, intégrées verticalement de manière monolithique dans te deuxième substrat semi-conducteur 1212 suivant une direction verticale D2 et réparties latéralement dans te même deuxième substrat de manière compacte suivant un plan d’extension P2 perpendiculaire à la direction verticale d’intégration D2.
La deuxième puce multipôle 1204 comporte une électrode de polarité de bus d'alimentation 1232, partagée par les deuxièmes interrupteurs commandés 1224!, 12242 et formant tes anodes des deuxièmes interrupteurs commandés, et chaque deuxième interrupteur commandé 1224!, 12242 comporte au niveau de ia deuxième première face supérieure 1214, une borne de cathode 1234-1, 12342 formant une borne séparée de point milieu PM1, PM2.
La troisième puce multipôle 1206 comporte un troisième substrat semi-conducteur 1252 de type N-, délimité par une troisième première face supérieure 1254 et une troisième deuxième face inférieure 1256, mutuellement opposées, et X troisièmes diodes 12621( 12622, ··, 1262χ, intégrées verticalement de manière monolithique dans le troisième substrat semi-conducteur 1252 suivant une direction verticale D3 et réparties latéralement dans le même troisième substrat 1252 de manière compacte suivant un plan d’extension P3 perpendiculaire à la direction verticale D3 d’intégration.
La troisième puce multi-pôle 1206 comporte immédiatement en dessous de la troisième deuxième face inférieure 1256 du troisième substrat semi-conducteur 1252 une troisième zone de diffusion 1264 de type P+ complémentaire au type N- du substrat 1252 et fortement dopé, et en dessous de la troisième zone de diffusion P+ 1264 une troisième électrode de masse électrique 1266, la troisième zone de diffusion P+ 1264 et la troisième électrode de masse électrique 1266 étant partagées par les troisièmes diodes 1262i, 12622, et la troisième électrode de masse électrique 1266 formant les anodes desdites troisièmes diodes1262i, 12622. Chaque troisième diode 1262i, 12622 comporte un troisième mur d'enceinte 1272-I, 12722 isolant non traversant d’un seul tenant et d’isolation électrique, délimitant respectivement un troisième volume 1282i, 12822 de substrat semi-conducteur 1152. Chaque troisième diode 1262!, 12622 comporte respectivement une électrode de point milieu séparé 1284i, 12842 disposée sur le troisième volume 1282i, 12822 correspondant 1
L’avantage de cette deuxième forme de réalisation réside dans le fait que les substrats semi-conducteurs des trois puces 1202, 1204, 1206 sont de type N et présentent de ce fait de meilleures performances à l’état passant qu’un substrat de type P. D’un point de vue technologique, la réalisation est simple car les transistors MOS IGBT sont sur une seule face de la plaquette (ou wafer en anglais) pour les première et deuxième puces 1202, 1204 et il est facile d’utiliser un substrat épitaxié. L’assemblage optimisé requiert un retournement (en anglais flip-chip) des deuxième et troisième puces 1204, 1206.
Suivant les Figure 9A à 9B et une troisième forme de réalisation, un module de puissance multi-phase 1300 selon l’invention pour un convertisseur électronique de puissance comporte une première puce multipôle 1302 et une deuxième puce multipôle 1304.
La première puce multipôle 1302 est ici une puce identique à la puce 452 de la Figure 4C et la deuxième puce 1304 est identique à la deuxième puce 1204 de ia Figure 8B.
La première puce multipôle 1302 comporte un premier substrat semiconducteur 1312 de type N, délimité par une première première face supérieure 1314 et une première deuxième face inférieure 1316, mutuellement opposées.
La première puce multipôle 1302 comporte un nombre entier X, supérieur ou égal à deux, de premières cellules de commutation 1322η, 13222, intégrées verticalement de manière monolithique dans le premier substrat semi-conducteur 1312 suivant une direction verticale D1 et réparties latéralement dans le même premier substrat de manière compacte suivant un plan d’extension P1 perpendiculaire à la direction verticale D1 d’intégration.
Chaque première cellule de commutation 1322-t, 13222est une cellule double-compartimentée par un mur d’enceinte isolant non traversant 13241( 13242 et comporte une première structure de circuit de découpage, formée par une première diode, un premier interrupteur électronique commandé et une deuxième diode, la première diode et ia paire formée par le premier interrupteur commandé et la deuxième diode montée en antiparallèle, étant intégrés respectivement dans un premier volume 1332-i, 13322 du substrat semi-conducteur 1312 et un deuxième volume 1334-1, 13342 du substrat semi-conducteur 1312, les premier et deuxième volumes 1332i, 1334i ;13322
13342 de la cellule de commutation 1322i, 13222 étant voisins, séparés et entourés par le premier mur d’enceinte isolant non traversant 1324-1,13242.
Chaque première cellule de commutation 1322i, 13222 comporte une première borne de polarité électrique de bus 1342-1, 13422 et une première borne de masse électrique 1344-1, 13442l séparées et disposées, au niveau de la première première face supérieure 1314, respectivement sur le premier volume 1332i, 13322 et le deuxième volume 1334i, 13342 .
Chaque première cellule de commutation 1322i, 13222 comporte une première borne de point milieu 1346i, 13462 d’un seul tenant, disposée en dessous du premier volume 1332i, 13322 et du deuxième volume 1334-1, 13342 et en dessous en retrait de la première première face inférieure 1316 du substrat 1312 pour raccorder une première anode de la première diode à une première anode du premier interrupteur commandé.
Chaque première cellule de commutation 1322-1, 13222 comporte une zone semi-conductrice de diffusion 1352-1, 13522 de type P complémentaire au type N- du premier substrat semi-conducteur et fortement dopée P+, en contact et interposée verticalement entre la première borne de point milieu 1346i, 13462 d’un seul tenant et l’ensemble formé par des faces inférieures des premier et deuxième volumes 1332·), 13341;13322 13342 du premier substrat semi-conducteur 1312, la zone semi-conductrice de diffusion 1352i, 13522 de type complémentaire et fortement dopé formant partiellement la première diode en dessous du premier volume 1332-t, 13322 et partiellement le premier interrupteur électronique commandé en dessous du deuxième volume 1334i, 13342.
La zone semi-conductrice de diffusion 1352i, 13522 de type complémentaire et fortement dopée, située en dessous du deuxième volume 1334-1, 13342, est ponctuée latéralement par une zone semi-conductrice intermédiaire incluse 1356i, 13562 , de même type de dopage N que le substrat semi-conducteur et fortement dopé N+, de sorte que le deuxième volume de substrat 1334-1, 13342, la zone semi-conductrice intermédiaire 1356-j, 13562 forme la seconde diode montée en antiparallèle avec l’interrupteur électronique commandé.
L’avantage de cette deuxième forme de réalisation réside dans le fait que les substrats semi-conducteurs de trois puces sont de type N et présentent de ce fait de meilleures performances à l’état passant qu’un substrat de type P. D’un point de vue technologique, la réalisation est simple car les transistors MOS IGBT sont sur une seule face de la plaquette (ou wafer en anglais) pour les première et deuxième puces 1302, 1304 et il est facile d’utiliser un substrat épitaxié. Lorsque l’assemblage est optimisé un retournement (en anglais flip-chip) de la première puce1302 est requis. Toutefois d’autres modes d’assemblage sont possibles sous réserve du respect des connexions entre les bornes de points milieux PM1 et PM2 des première et deuxième puces 1302,1304, et des connexions entre les bornes de tension bus Vbus des première et deuxième puces 1302, 1304.
Suivant les Figures 10A à 10B et une quatrième forme de réalisation, un module de puissance multi-phase 1400 selon l’invention pour un convertisseur électronique de puissance comporte une première puce multipôle 1402 et une deuxième puce multipôle 1404.
La première puce multipôle 1402 est ici une puce identique à la puce 552 de la Figure 5C.
La première puce multipôle 1402 comporte un premier substrat semiconducteur 1412 de type P-, délimité par une première première face supérieure 1414 et une première deuxième face inférieure 1416, mutuellement opposées.
La première puce multipôle 1402 comporte un nombre entier X, supérieur ou égal à deux, de premières cellules de commutation 1422-1, 14222, ... 1422χ intégrées verticalement de manière monolithique dans le premier substrat semi-conducteur 1412 suivant une direction verticale DI et réparties latéralement dans le même premier substrat de manière compacte suivant un plan d’extension P1 perpendiculaire à la direction verticale D1 d’intégration.
Chaque première cellule de commutation 1422i, 14222 est une cellule double-compartimentée par un mur d’enceinte isolant non traversant 1424i, 14242 et comporte une première structure de circuit de découpage de type ‘buck augment », formée par une première diode, un premier interrupteur électronique commandé et une deuxième diode, la première diode et la paire formée par le premier interrupteur commandé et la deuxième diode montée en antiparallèle, étant intégrés respectivement dans un premier volume 1432-1, 14322 du substrat semi-conducteur 1412 et un deuxième volume 1434-b 14342 du substrat semi-conducteur 1412, les premier et deuxième volumes 1432i, 1434i;14322, 14342 de la cellule de commutation 1422-1, 14222 étant voisins, séparés et entourés par le premier mur d’enceinte isolant non traversant 1424-1, 14242.
Chaque première cellule de commutation 1422i, 14222 comporte une première borne de masse électrique 1442-], 14422 et une première borne de polarité électrique de bus 1444i, 14442, séparées et disposées, au niveau de la première première face supérieure 1414, respectivement sur le premier volume 1432-1,14322 et le deuxième volume 1434i, 14442.
Chaque première cellule de commutation 1422i, 14222 comporte une première borne de point milieu 1446i, 14462d’un seul tenant, disposée en dessous du premier volume 1432-1, 14322 et du deuxième volume 1434i, 14342 et en dessous et en retrait de la première première face inférieure du substrat pour raccorder une première cathode de la première diode à une première cathode du premier interrupteur commandé de ladite cellule de commutation 1422-1,14222.
Chaque première cellule de commutation 1422-1, 14222 comporte une zone semi-conductrice de diffusion 14521( 14522 de type N complémentaire au type P du premier substrat semi-conducteur et fortement dopé N+, en contact et interposée verticalement entre la première borne de point milieu 1446i, 14462 d’un seul tenant et l’ensemble formé par des faces inférieures des premier et deuxième volumes 1432-1, 1434i;14322, 14342 du premier substrat semi-conducteur 1412, la zone semi-conductrice de diffusion 1452i, 14522 de type complémentaire N et fortement dopé N+ formant partiellement la première diode en dessous du premier volume 1432i, 14322 et partiellement le premier interrupteur électronique commandé en dessous du deuxième volume 1434i, 14342.
La zone semi-conductrice de diffusion 1452i, 14522 de type complémentaire N et fortement dopée N+, située en dessous du deuxième volume, 1434-1, 14342 est ponctuée latéralement par une zone semiconductrice intermédiaire incluse 1456i, 14562, sensiblement de même épaisseur que l’épaisseur de la zone semi-conductrice 1452-1, 14522 de type complémentaire, de même type de dopage P que le substrat semiconducteur et fortement dopé P+, de sorte que le deuxième volume de substrat 14341t 14342, la zone semi-conductrice intermédiaire 1456i, 14562 forme la seconde diode montée en antiparallèle avec l’interrupteur électronique commandé de la cellule de commutation.
La deuxième puce multipôle 1404 comporte un deuxième substrat semi-conducteur 1482 de type P et faiblement dopé P-, délimité par une deuxième première face supérieure 1484 et une deuxième deuxième face inférieure 1466, mutuellement opposées, et X deuxièmes interrupteurs commandés 1472i, 14722, intégrés verticalement de manière monolithique dans le deuxième substrat semi-conducteur 1462 suivant une direction verticale D2 et réparties latéralement dans le même deuxième substrat de manière compacte suivant un plan d’extension P2 perpendiculaire à la direction verticale d’intégration D2.
La deuxième puce multipôle 1404 comporte une électrode de polarité de bus d’alimentation 1482, partagée par les deuxièmes interrupteurs commandés 1472i, 14722 et formant les anodes des deuxièmes interrupteurs commandés 1472i, 14722, et chaque deuxième interrupteur commandé 1472i, 14722 comporte au niveau de la deuxième première face supérieure 1484, une borne de cathode 1484-1, 14842 formant une borne séparée de point milieu PM1, PM2.
L'avantage de cette quatrième forme de réalisation réside dans le fait que la réalisation est simple car les transistors MOS IGBT sont sur une seule face de la plaquette (ou wafer en anglais) pour les première et deuxième puces 1402, 1404 et il est facile d'utiliser un substrat épitaxié. Lorsque l’assemblage est optimisé un retournement (en anglais flip-chip) de la première puce 1402 est requis. Toutefois d’autres modes d’assemblage sont possibles sous réserve du respect des connexions entre les bornes de points milieux PM1 et PM2 des première et deuxième puces 1402, 1404, et des connexions entre les bornes de tension bus Vbus des première et deuxième puces 1402, 1404.
Suivant les Figure 11A à 11B et une cinquième forme de réalisation, un module de puissance multi-phase 1500 selon l’invention pour un convertisseur électronique de puissance comporte une première puce multipôle 1502 et une deuxième puce multipôle 1504.
La première puce multipôle 1502 est ici une puce identique à la puce 152 de la Figure 2G ayant un nombre entier X, supérieur ou égal à 2, de premières cellules.
La deuxième puce multipôle 1504 comporte un deuxième substrat 1562 de type N-, délimité par une deuxième première face supérieure 1564 et une deuxième deuxième face inférieure 1566.
La deuxième puce 1504 comporte X deuxièmes cellules de commutation 1572i, 15722, .... 1572x, intégrées verticalement de manière monolithique dans le deuxième substrat semi-conducteur 1562 suivant une direction verticale D2 et réparties latéralement dans le même deuxième substrat 1562 de manière compacte suivant un plan d’extension P2 perpendiculaire à la direction verticale d’intégration D2.
Chaque deuxième cellule de commutation 1572-1, 15722 est une cellule double-compartimentée par un deuxième mur d’enceinte isolant non traversant 1574-I, 15742 et comporte une deuxième structure de découpage formée par une deuxième diode et un deuxième interrupteur électronique commandé, intégrés respectivement dans un deuxième premier volume 1582t. 15822 du deuxième substrat semi-conducteur 1562 et un deuxième deuxième volume 1584i, 15842 du deuxième substrat semi-conducteur 1562, les deuxième premier et deuxième deuxième volumes 1582-1, 1584t ; 15822, 15842 de la deuxième cellule de commutation 1572-t, 15722 étant voisins, séparés et entourés par le deuxième mur d’enceinte isolant non traversant 1574t, 15742.
Chaque deuxième cellule de commutation 1572-1, 15722 comporte une deuxième borne de masse électrique 1 586t, 15862 et une deuxième borne de polarité électrique de bus 1588i, 15882, séparées et disposées, au niveau de la deuxième première face supérieure 1564, respectivement sur le deuxième premier volume 15821t 15822 et le deuxième deuxième volume 1584-1, 15842.
Chaque deuxième cellule de commutation 1572t, 15722 comporte une deuxième borne de point milieu 1590-t, 15902 doublement séparée, disposée en dessous du deuxième premier volume 1582i, 15822 et du deuxième deuxième volume 15841t 15842 et au niveau de la deuxième face inférieure 1566 du substrat pour raccorder une deuxième cathode de la deuxième diode à une deuxième cathode du deuxième interrupteur commandé.
L’avantage de cette cinquième forme de réalisation réside dans le fait que la réalisation est simple car les transistors MOS IGBT sont sur une seule face de la plaquette (ou wafer en anglais) pour les première et deuxième puces 1502, 1504. En particulier pour la première puce 1502 un substrat épitaxié pourra être utilisé. L’assemblage optimisé requiert un retournement (en anglais flip-chip) des première et deuxième puces 1502,1504.
Suivant les Figure 12A à 12B et une sixième forme de réalisation, un module de puissance multi-phase 1600 selon l’invention pour un convertisseur électronique de puissance comporte une unique puce multipôle 1602.
La puce multipôie 1602 est identique à la puce 602 de la Figure 6B.
Le module de puissance multi-phase 1600 est la forme de réalisation la plus intégrée de module de puissance multi-phase selon l’invention.
D’autres propriétés avantageuses peuvent être déduites de l’utilisation des puces et des modules de puissance selon l'invention, décrits ci-dessus.
Une première propriété est relative à la réalisation des circuits électroniques de commande rapprochée des transistors IGBT, appelés en anglais « driver ». Un driver est relié au transistor IGBT par son électrode de grille et par son électrode cathode (ou émetteur kelvin). Pour une cellule de type buck, toutes les électrodes de grilles sont référencées par rapport à une seule électrode d’anode et un seul potentiel correspondant : le potentiel haut VBus du bus d'alimentation. Un seul circuit driver multivoies à une seule alimentation est autorisé dans ce cas ce qui représente un gain substantiel d'intégration, de réduction de coût et de fiabilité. Pour une cellule de type boost, de la même manière, toutes les électrodes de grilles sont référencées par rapport à une seule électrode d'émetteur et un seul potentiel correspondant : le potentiel bas du bus d'alimentation. Là aussi, un circuit driver multivoies à une seule alimentation est autorisé dans ce cas, ce qui représente un bénéfice identique. Ainsi, si X désigne le nombre de phases d'un convertisseur asymétrique parallèle multi-phases, un convertisseur asymétrique classique de type « buck » utilise nécessairement X drivers et X sources d’alimentation isolées ou flottantes tandis qu’un convertisseur selon l'invention n'utilise qu'un seul circuit driver multivoies et qu'une seule source d’alimentation.
S’agissant d’un convertisseur symétrique parallèle multi-phases à X phases, un convertisseur symétrique classique, dans une configuration optimisée en termes de nombre de drivers et alimentations, utilise nécessairement X+1 drivers et X+1 sources d’alimentation isolées ou flottantes tandis qu'un convertisseur symétrique selon l'invention comme celui des Figures 7A-7B utilisant deux puces monolithiques asymétriques selon l’invention (celle de la Figure 2B ou 2C et celle de la Figure 3B ou 3C) nécessitera deux circuits driver multivoies (un driver multivoie par puce) et deux alimentations (une alimentation par puce).
Une deuxième propriété est relative à l’immunité aux perturbations électromagnétiques fixée par des exigences EMC de compatibilité électromagnétique (en anglais Electro-Magnetic Compatîbility). Puisque les références de potentiels des circuits drivers sont mis à des potentiels fixes ou lentement variables, ces références ne seront le siège d'aucune perturbation en dv/dt (variation temporelle instantanée de la tension) liée au découpage de la puce, ce qui est un gage d'immunité EMC et aussi de fiabilité. Cette deuxième propriété est décrite de manière analogue dans l’article de A.
Kadavelugu et al., intitulé « Evaluation of 15 kV SîC N- IGBT and P-IGBT for complementary inverter topology with zéro dv/dt stress on gâte drivers, » 2013 IEEE Energy Conversion Congress and Exposition, Denver, CO, 2013, pp. 2522-2577, pour un convertisseur électronique de puissance où des transistors IGBT en carbure de silicium SiC sont intégrés seuls sous forme discrète et de manière classique.

Claims (14)

  1. REVENDICATIONS
    1. Puce multipôle d’un module de puissance multi-phases comportant un substrat semi-conducteur (112, 162, 312, 362), délimité par une première face supérieure (114 ; 164 ; 314 ; 364) et une deuxième face inférieure (116; 166 ; 316 ; 366), mutuellement opposées, la puce multipôle étant caractérisée en ce que elle comporte un nombre entier X, supérieur ou égal à deux, de cellules de commutation (122i, 1222; 322^ 3222) intégrées verticalement de manière monolithique dans le substrat semi-conducteur (112, 162, 312, 362) suivant une direction verticale et réparties latéralement dans le même substrat de manière compacte suivant un plan d’extension perpendiculaire à la direction verticale d’intégration, et chaque cellule de commutation (122i, 1222; 322-i, 3222) est une cellule double-compartimentée par un mur d’enceinte isolant non traversant (124i, 1242 ; 324i, 3242) et comporte une structure de découpage formée par une diode (130-i, 1302; 33Q1t 3302) et un interrupteur électronique commandé (132-t, 1322 ; 332^ 3322), la diode (130^, 1302 ; 330-I, 3302) et l’interrupteur électronique commandé (132i, 1322 ; 332i, 3322) étant intégrés respectivement dans un premier volume (134^ 1342 ; 334i, 3342) du substrat semi-conducteur (112, 162, 312, 362) et un deuxième volume (136i, 1362 ; 336i, 3362) du substrat semi-conducteur (112, 162, 312, 362), les premier et deuxième volumes (134i, 136i ; 1342, 1362 ; 3341s 3361t 3342, 3362) de la cellule de commutation (1221; 1222; 322·) : 3222) étant voisins, séparés et entourés par le mur d’enceinte isolant non traversant (124-i, 1242; 324-i, 3242), et chaque cellule de commutation (122i, 1222; 322i, 3222) comporte une borne de polarité électrique d’un bus (138i, 1382 ; 340^ 3402) et une borne de masse électrique (140i, 1402 ; 338i, 3382), séparées et disposées, au niveau de la première face supérieure (114, 314), respectivement sur le premier volume (134-t, 1342) et le deuxième volume (1 36i,1362) lorsque le substrat semi-conducteur (122, 162) est de type N et respectivement sur le deuxième volume (336i, 3362) et le premier volume (334i, 3342) lorsque le substrat (312, 362) est de type P, et chaque cellule de commutation (122-i, 1222; 322i, 3222) comporte une borne de point milieu (141-1, 1412 ; 3411, 3412) d’un seul tenant, disposée en dessous du premier volume et du deuxième volume correspondants (134-1, 136-1, 1342, 1362 ; 3341( 336-i, 3342l 3362) et au niveau ou en dessous et en retrait de la deuxième face inférieure (116, 166 ; 316, 366) du substrat (112, 162 ; 312, 262) pour raccorder une anode de la diode (130i, 1302) à une anode de l’interrupteur commandé (132-i, 1322) lorsque le substrat semi-conducteur (112, 162) est de type N, ou une cathode de la diode (330i, 3302) à une cathode de l’interrupteur commandé (332^ 3322) lorsque le substrat semi-conducteur (312, 362) est de type P.
  2. 2. Puce multipôle d’un module de puissance multi-phases selon la revendication 1, dans laquelle chaque cellule de commutation (122-t, 1222; 322i, 3222) comporte une zone semi-conductrice de diffusion (1421t 1422; 342i, 3422 ; 442i, 4422 ; 492i, 4922 ; 542ι, 5422;'5921j 5922 ) de type complémentaire au type du substrat semi-conducteur (112, 162 ; 312, 362) et fortement dopé, en contact et interposée verticalement entre la borne de point milieu d’un seul tenant (1411, 1412 ; 342i, 3412) et l’ensemble formé par des faces inférieures des premier et deuxième volumes (134-i, 136-i, 1342, 1362, 334i, 336i, 3342, 3362) du substrat semi-conducteur, la zone semi-conductrice de diffusion (142^ 1422; 3421t 3422 ; 4421( 4422 ; 492-1, 4922 ; 542-i, 5422 ; 592i, 5922 ) de type complémentaire et fortement dopé formant partiellement la diode (130i, 1302 ; 330i, 3302) en dessous du premier volume (134-t, 1342 ; 334-I, 3342) et partiellement l’interrupteur électronique commandé (132-1, 1322 ; 332-i, 3322) en dessous du deuxième volume (136i, 1362 ; 336^ 3362) .
  3. 3. Puce multipôle d’un module de puissance multi-phases selon la revendication 2, dans laquelle la zone semi-conductrice de diffusion (1421t 1422; 342-i, 3422 ; 442i, 4422 ; 492-I, 4922 ; 542-I, 5422 ; 5921t 5922) de type complémentaire et fortement dopé est une zone obtenue par un dopage de type complémentaire à celui du substrat semi-conducteur ou une zone obtenue par gravure d’un substrat primitif de type complémentaire et fortement dopé sur lequel a été gravé au préalable le substrat semi-conducteur.
  4. 5 4. Puce multipôle d’un module de puissance multi-phases selon l’une quelconque des revendications 2 à 3, dans laquelle la zone semi-conductrice de diffusion (442·], 4422; 492], 4922 ; 542], 5422 ; 592i, 5922) de type complémentaire et fortement dopée, située en dessous du deuxième volume (136], 1362 ; 336], 3362), est ponctuée
    10 latéralement par une zone semi-conductrice intermédiaire incluse (446i, 4462; 496i, 4962 ; 546], 5462; 596], 5962), de même type de dopage que le substrat conducteur (112, 162 ; 312, 362) et fortement dopé, de sorte que le deuxième volume (136], 1362 ; 336], 3362) de substrat et la zone semi-conductrice intermédiaire (446], 4462; 496], 4962 ; 546], 5462; 596],
    15 5962) forment une diode supplémentaire monté en antiparallèle avec l’interrupteur électronique commandé.
    5. Puce multipôle d’un module de puissance multi-phases selon l’une quelconque des revendications 1 à 4, comportant deux cellules adjacentes
    20 (122i, 1222) ; (322] 3222) et dans laquelle les deux cellules adjacentes (1221t 1222) ; (322], 3222) sont séparées latéralement par une portion (146 ; 346) du substrat semi-conducteur qui s’étend entre le niveau des bornes de masse et de bus et le niveau des bornes des deux
    25 points milieu, ou une portion (192 ; 397) du substrat semi-conducteur qui s’étend entre le niveau des bornes de masse et de bus et sensiblement le niveau inférieur de premier et deuxième volumes.
    30
  5. 6. Puce multipôle d’un module de puissance multi-phases selon la revendication 5, dans laquelle la zone semi-conductrice de type complémentaire est une zone obtenue par gravure d’un substrat primitif de type complémentaire sur lequel a été gravé au préalable le substrat semi-conducteur, et.
    la portion de substrat semi-conducteur qui sépare les deux cellules adjacentes comporte un évidement (198 ; 398) au niveau des zones semiconductrices de type complémentaires, l’évidement (198 ; 398) étant rempli par un matériau solide isolant ou un gaz isolant ou le vide.
  6. 7. Puce multipôle d’un module de puissance multi-phases selon l’une quelconque des revendications 1 à 6, dans laquelle le mur d'enceinte d’un seul tenant (1241f 1242 ; 324i, 3242) est obtenu à partir d’une tranchée continue et non traversante, remplie par un matériau isolant ou un matériau semi-conducteur de type complémentaire à celui du substrat semi-conducteur, ou à partir d’une tranchée discrète et non traversante, remplie par un matériau semi-conducteur de type complémentaire à celui du substrat semiconducteur, et par un recuit de diffusion consécutif au remplissage.
  7. 8. Puce multipôle d’un module de puissance multi-phases comportant un substrat semi-conducteur (612) de type N, délimité par une première face supérieure (614) et une deuxième face inférieure (616), mutuellement opposées, la puce multipôle étant caractérisée en ce que elle comporte un nombre entier X, supérieur ou égal à deux, de cellules de commutation (622i, 6222), intégrées verticalement de manière monolithique dans le substrat semi-conducteur (612) suivant une direction verticale et réparties latéralement dans le même substrat de manière compacte suivant un plan d’extension perpendiculaire à la direction verticale d’intégration, et chaque cellule de commutation (622i, 6222) est une cellule doublecompartimentée par un mur d’enceinte isolant non traversant (624i, 6242) et comporte une première structure de circuit de découpage (6261, 6262) et une deuxième structure de circuit de découpage (628i, 6282), intégrés de manière partagée dans un premier volume du substrat semi-conducteur (630i, 6302) et un deuxième volume du substrat semi-conducteur (632-i, 6322), les premier et deuxième volumes (630i, 6321 ; 6302, 6322) de la cellule de commutation (622), 6222) étant voisins, séparés et entourés par le mur d'enceinte isolant non traversant (624), 6242), et chaque cellule de commutation (622), 6222) comporte une borne de polarité électrique d’un bus (634i, 6342) et une borne de masse électrique (636), 6362), séparées et disposées respectivement sur le premier volume (630i, 6302) et le deuxième volume (632), 6322) au niveau de la première face supérieure (614), et chaque cellule de commutation (622-), 6222) comporte une borne de point milieu d’un seul tenant (638i ; 6382) divisée en deux sous-bornes (640i, 642) ; 6402, 6422) séparées, disposée en dessous du premier volume (630) ; 6302) et du deuxième volume (632), 6322) et au niveau de la deuxième face inférieure (616) du substrat semi-conducteur (612), et pour chaque cellule de commutation (6221, 6222), la première structure de circuit de découpage (626), 6262) comporte une première diode (650i, 6502) et un premier interrupteur commandé (652i, 6522), intégrés respectivement dans le premier volume (630·), 6302) du substrat semi-conducteur et le deuxième volume (632), 6322) du substrat semi-conducteur, l’anode de la première diode (650-), 6502) et l’anode du premier interrupteur commandé (652), 6522) étant connectées respectivement à la sous-borne (640), 6402) de la borne de point milieu (638η 6382) située en dessous du premier volume de substrat (630-t, 6302) et à sous-borne (6421, 6422) de la borne de point milieu (638), 6382) située en dessous du deuxième volume de substrat (632), 6322), et la deuxième structure de circuit de découpage (628i, 6282) comporte une deuxième diode (660), 6602) et un deuxième interrupteur commandé (662), 6622), intégrés respectivement dans le deuxième volume (632i, 6322) du substrat semi-conducteur (612) et le premier volume (630), 6302) du substrat semi-conducteur (612), la cathode de la deuxième diode (660), 6602) et la cathode du deuxième interrupteur commandé (662), 6622), formant respectivement la sous-borne (642), 6422) de la borne de point milieu (638i, 6382) située en dessous du deuxième volume de substrat (632i, 6322) et la sous-borne (640i, 6402) de la borne de point milieu (638-), 6382) située en dessous du premier volume de substrat (630), 6302).
  8. 9. Puce multipôle d’un module de puissance multi-phases selon I a revendication 8 dans laquelle pour chaque cellule de commutation (622i, 6222), le premier interrupteur commandé (652i, 6522) est un transistor bipolaire à grille isolée (IGBT) à conduction inverse réalisé dans le substrat semi-conducteur (612) de type N et comporte une première électrode de cathode formant la borne de masse associée (636i, 6362), et le deuxième interrupteur commandé (662i, 6622) est un transistor bipolaire à grille isolée (IGBT) à conduction inverse réalisé dans le substrat semi-conducteur (612) de type N, et comporte une deuxième électrode de cathode formant la sous-borne (640-i, 6402) de la borne de point milieu (638i, 6382), située en dessous du premier volume de substrat (630i, 6302), la borne de bus (634i, 6342) formant la cathode de la première diode (650-I, 6502) et l’anode du deuxième interrupteur commandé (6621t 6622), recouvre une première zone dopé N+ et une deuxième zone dopé P, latéralement adjacentes entre elles, la sous-borne (642i, 6422) de la borne de point milieu (638-i, 6382), située en dessous du deuxième volume de substrat (632i, 6322) et formant la cathode de la deuxième diode (66O1, 6602) et la cathode du premier interrupteur commandé (652-i, 6522), recouvre une troisième zone dopé P et une quatrième zone dopé N+, latéralement adjacentes entre elles.
  9. 10. Module de puissance multi-phase pour un convertisseur électronique de puissance, comportant une première puce multipôle (1102) et une deuxième puce multipôle (1104), le module de puissance multi-phase étant caractérisé en ce que .* la première puce multipôle (1102) comporte un premier substrat semi-conducteur (1112) de type N, délimité par une première face supérieure (1114) et une deuxième face inférieure (1116), mutuellement opposées, et la première puce multipôle (1102) comporte un nombre entier X, supérieur ou égal à deux, de premières cellules de commutation (1122-1, 11222), intégrées verticalement de manière monolithique dans le premier substrat semi-conducteur (1112) suivant une direction verticale et réparties latéraiement dans le même premier substrat de manière compacte suivant un plan d’extension perpendiculaire à la direction verticale d’intégration, et chaque première cellule de commutation (1122-i, 11222) est une cellule double-compartimentée par un premier mur d’enceinte isolant non traversant (1124^ 11242) et comporte une première structure de découpage formé par une première diode (1126-1, 11262) et premier interrupteur électronique commandé (1128i, 11282), intégrés respectivement dans un premier premier volume du substrat semi-conducteur et un premier deuxième volume du substrat semi-conducteur, le premier premier volume et le premier deuxième volumes de la cellule de commutation étant voisins, séparés et entourés par le premier mur d'enceinte isolant non traversant (1124-i, 11242), et chaque première cellule de commutation (1122^ 11222) comporte une première borne de polarité électrique de bus (11321, 11322) et une première borne de masse électrique (1134i, 11342), séparées et disposées, au niveau de la première première face supérieure, respectivement sur le premier premier volume et le premier deuxième volume, et chaque première cellule de commutation (1122-1, 11222) comporte une première borne de point milieu d’un seul tenant (1136-t, 11362), disposée en dessous du premier volume et du deuxième volume et au niveau ou en dessous et en retrait de la deuxième face inférieure (1116) du substrat pour raccorder une première anode de la première diode à une première anode du premier interrupteur commandé ;
    chaque première cellule de commutation (11221, 11222) comporte une zone semi-conductrice de diffusion (1148-1, 11482) de type complémentaire au type du premier substrat semi-conducteur (1112) et fortement dopé, en contact et interposée verticalement entre la première borne de point milieu d’un seul tenant (1136-1, 11362) et l’ensemble formé par des faces inférieures des premier et deuxième volumes du premier substrat semi-conducteur, la zone semi-conductrice de diffusion (1148-1, 11482) de type complémentaire et fortement dopé formant partiellement la première diode en dessous du premier volume et partiellement le premier interrupteur électronique commandé en dessous du deuxième volume ;
    .* la deuxième puce multipôle (1104) comporte un deuxième substrat semi-conducteur (1162), délimité par une deuxième première face supérieure (1164) et une deuxième deuxième face inférieure (1166), mutuellement opposées, et la deuxième puce multipôle (1104) comporte un même nombre entier X, supérieur ou égal à deux, de deuxièmes cellules de commutation (1172·!, 11722), intégrées verticalement de manière monolithique dans le deuxième substrat semi-conducteur (1162) suivant une direction verticale et réparties latéralement dans le même deuxième substrat de manière compacte suivant un plan d’extension perpendiculaire à la direction verticale d’intégration, et chaque deuxième cellule de commutation '(1172-i, 11722) est une cellule double-compartimentée par un deuxième mur d’enceinte isolant non traversant (1174i, 11742) et comporte une deuxième structure de découpage formée par une deuxième diode (1176i, 11762) et un deuxième interrupteur électronique commandé (1178!, 11782), intégrés respectivement dans un deuxième premier volume du deuxième substrat semi-conducteur (1162) et un deuxième deuxième volume du deuxième substrat semi-conducteur (1162), les deuxième premier et deuxième deuxième volumes de la deuxième cellule de commutation (1172i, 11722) étant voisins, séparés et entourés par le deuxième mur d’enceinte isolant non traversant (11741, 11742), et chaque deuxième cellule de commutation (1172-i, 11722) comporte une deuxième borne de polarité électrique de bus (11841, 11842) et une deuxième borne de masse électrique (1182!, 11822), séparées et disposées, au niveau de la deuxième première face supérieure (1164), respectivement sur le deuxième premier volume et le deuxième deuxième volume, et chaque deuxième cellule de commutation (1172i, 11722) comporte une deuxième borne de point milieu (1186i, 11862) d’un seul tenant, disposée en dessous du deuxième premier volume et du deuxième volume et au niveau ou en dessous et en retrait de la deuxième deuxième face inférieure (1166) du deuxième substrat pour raccorder une cathode de la deuxième diode à une cathode du deuxième interrupteur commandé chaque deuxième cellule de commutation comporte une zone semiconductrice de diffusion (1188i, 11882), de type complémentaire au type du deuxième substrat semi-conducteur (1162) et fortement dopé N+, en contact et interposée verticalement entre la deuxième borne de point milieu d'un seul tenant (1186i, 11862) et l’ensemble formé par des faces inférieures des premier et deuxième volumes du deuxième substrat semi-conducteur (1162), la zone semi-conductrice de diffusion (1188i, 11882) de type complémentaire et fortement dopé formant partiellement la deuxième diode en dessous du premier volume et partiellement le premier interrupteur électronique commandé en dessous du deuxième volume.
  10. 11. Module de puissance multi-phase pour un convertisseur électronique de puissance, comportant une première puce multipôle (1202), une deuxième puce multipôle (1204) et une troisième puce multipôle (1206), le module de puissance multi-phase étant caractérisé en ce que .* la première puce multi-pôle (1202) comporte un premier substrat semi-conducteur de type N, délimité par une première face supérieure et une deuxième face inférieure, mutuellement opposées, et la première puce multipôle (1202) comporte un nombre entier X, supérieur ou égal à deux, de premières cellules de commutation, intégrées verticalement de manière monolithique dans le premier substrat semiconducteur suivant une direction verticale et réparties latéralement dans le premier substrat semi-conducteur de manière compacte suivant un plan d’extension perpendiculaire à la direction verticale d’intégration, et chaque première cellule de commutation est une cellule doublecompartimentée par un premier mur d’enceinte isolant non traversant et comporte une première structure de découpage formé par une première diode et premier interrupteur électronique commandé, intégrés respectivement dans un premier premier volume du substrat semiconducteur et un premier deuxième volume du substrat semi-conducteur, les premier premier et premier deuxième volumes de la cellule de commutation étant voisins, séparés et entourés par le premier mur d’enceinte isolant non traversant, et chaque première cellule de commutation comporte une première borne de polarité électrique de bus et une première borne de masse électrique, séparées et disposées, au niveau de la première première face supérieure, respectivement sur le premier premier volume et le premier deuxième volume, et chaque première cellule de commutation comporte une première borne de point milieu d’un seul tenant, disposée en dessous du premier volume et du deuxième volume et au niveau ou en dessous de la deuxième face inférieure du substrat pour raccorder une première anode de la première diode à une première anode du premier interrupteur commandé ; et .* la deuxième puce multipôle (1204) comporte un deuxième substrat semi-conducteur (1212) de type N, délimité par une deuxième première face supérieure (1214) et une deuxième deuxième face inférieure (1216), mutuellement opposées, et X deuxièmes interrupteurs commandés (1224-b 12242) , intégrées verticalement de manière monolithique dans le deuxième substrat semi-conducteur (1212) suivant une direction verticale et réparties latéralement dans le même deuxième substrat de manière compacte suivant un plan d’extension perpendiculaire à la direction verticale d’intégration, et la deuxième puce multipôle (1204) comporte une électrode de polarité de bus d’alimentation (1232), partagée par les deuxièmes interrupteurs commandés (1224i, 12242) et formant les anodes des deuxièmes interrupteurs commandés, et chaque deuxième interrupteur commandé (1224i, 12242) comporte au niveau de la deuxième deuxième surface une borne de cathode formant une borne séparée de point milieu ; et .* la troisième puce multipôle comporte un troisième substrat semiconducteur (1252) de type N, délimité par une troisième première face supérieure (1254) et une troisième deuxième face inférieure (1256), mutuellement opposées, et X troisièmes diodes (1262-1, 12622), intégrées verticalement de manière monolithique dans le troisième substrat semiconducteur (1252) suivant une direction verticale et réparties latéralement dans le troisième substrat (1252) de manière compacte suivant un plan d’extension perpendiculaire à la direction verticale d’intégration, et la troisième puce multipôle (1206) comporte une troisième électrode de masse électrique(1266), partagée par les troisièmes diodes (1262i, 12622) et formant les anodes desdites troisièmes diodes (1262-1,12622).
  11. 12. Module de puissance multi-phase pour un convertisseur électronique de puissance, comportant une première puce multipôle (1302) et une deuxième puce multi-pôle (1304), le module de puissance multi-phase étant caractérisé en ce que .* la première puce multipôle (1302) comporte un premier substrat semi-conducteur (1312) de type N, délimité par une première première face supérieure (1314) et une première deuxième face inférieure (1316), mutuellement opposées, et la première puce multipôle (1302) comporte un nombre entier X, supérieur ou égal à deux, de premières cellules de commutation (13221f 13222), intégrées verticalement de manière monolithique dans le premier substrat semi-conducteur (1312) suivant une direction verticale et réparties latéralement dans le premier substrat (1312) de manière compacte suivant un plan d’extension perpendiculaire à la direction verticale d’intégration, et chaque première cellule de commutation (1322i, 13222) est une cellule double-compartimentée par un mur d’enceinte isolant non traversant (1324-I, 13242) et comporte une première structure de circuit de découpage, formée par une première diode, un premier interrupteur électronique commandé et une deuxième diode, la première diode et la paire formée par le premier interrupteur commandé et la deuxième diode montée en antiparailèle, étant intégrés respectivement dans un premier volume (1332i, 13322) du substrat semi-conducteur et un deuxième volume (1334-1, 13342) du substrat semi-conducteur, les premier et deuxième volumes (1334-1, 1336i ; 13342, 13362) de la cellule de commutation (1322-1, 13222) étant voisins, séparés et entourés par le premier mur d’enceinte isolant non traversant (1324i, 13242), et chaque première cellule de commutation (1322i, 13222) comporte une première borne de polarité électrique de bus (1242i, 13422) et une première borne de masse électrique (1344-1, 13442), séparées et disposées, au niveau de la première première face supérieure (1314), respectivement sur le premier volume et le deuxième voiume(13341t 1336i ; 13342, 13362), et chaque première cellule de commutation (1322-j, 13222) comporte une première borne de point milieu d’un seul tenant (1346i, 13462), disposée en dessous du premier volume et du deuxième volume et au niveau ou en dessous de la première première face inférieure (1316) du substrat (1312) pour raccorder une première anode de la première diode à une première anode du premier interrupteur commandé ; et chaque première cellule de commutation (13221t 13222) comporte une zone semi-conductrice de diffusion (1352-1, 13522) de type complémentaire au type du premier substrat semi-conducteur et fortement dopé, en contact et interposée verticalement entre la première borne de point milieu d’un seul tenant (1346i, 13462) et l’ensemble formé par des faces inférieures des premier et deuxième volumes du premier substrat semiconducteur (1312), la zone semi-conductrice de diffusion (1352i, 13522) de type complémentaire et fortement dopé formant partiellement la première diode en dessous du premier volume (1332!, 13322) et partiellement le premier interrupteur électronique commandé en dessous du deuxième volume (1334-i, 13342), et ia zone semi-conductrice de diffusion (13521s 13522) de type complémentaire et fortement dopée, située en dessous du deuxième volume (1334!, 13342), est ponctuée latéralement par une zone semi-conductrice intermédiaire incluse (1356i, 13562), ayant le même type de dopage et fortement dopé, de sorte que le deuxième volume de substrat (1334!, 13342) et la zone semi-conductrice intermédiaire incluse (1356!, 13562) forment la seconde diode, montée en antiparallèle avec l'interrupteur électronique commandé ; et .* la deuxième puce multipôle (1304) comporte un deuxième substrat semi-conducteur de type N, délimité par une deuxième première face supérieure et une deuxième deuxième face inférieure, mutuellement opposées, et X deuxièmes interrupteurs commandés, intégrées verticalement de manière monolithique dans le deuxième substrat semiconducteur suivant une direction verticale et réparties latéralement dans le même deuxième substrat de manière compacte suivant un plan d’extension perpendiculaire à la direction verticale d’intégration, et la deuxième puce multipôle (1304) comporte une deuxième électrode de polarité de bus d’alimentation, partagée par les deuxièmes interrupteurs commandés et formant les anodes des deuxièmes interrupteurs commandés, la deuxième électrode de polarité étant disposée sur et en contact avec la deuxième première face supérieure, et chaque deuxième interrupteur commandé comporte au niveau de la deuxième deuxième surface inférieure une borne de cathode formant une borne séparée de point milieu.
  12. 13. Module de puissance multi-phase pour un convertisseur électronique de puissance, comportant une première puce multipôle (1402) et une deuxième puce multipôle (1404), le module de puissance multi-phase étant caractérisé en ce que .* la première puce multipôle (1402) comporte un premier substrat semi-conducteur (1412) de type P, délimité par une première première face supérieure (1414) et une première deuxième face inférieure (1416), mutuellement opposées, et la première puce multipôle (1402) comporte un nombre entier X, supérieur ou égal à deux, de premières cellules de commutation (1422-1, 14222), intégrées verticalement de manière monolithique dans le premier substrat semi-conducteur suivant une direction verticale et réparties latéralement dans le premier substrat (1412) de manière compacte suivant un plan d’extension perpendiculaire à la direction verticale d’intégration, et chaque première cellule de commutation (1422-1, 14222) est une cellule double-compartimentée par un mur d’enceinte isolant non traversant (1424-1, 14242) et comporte une première structure de circuit de découpage, formée par une première diode, un premier interrupteur électronique commandé et une deuxième diode, la première diode et la paire formée par le premier interrupteur commandé et la deuxième diode montée en antiparallèle, étant intégrés respectivement dans un premier volume (14321, 14322) du substrat semi-conducteur et un deuxième volume (1434-1, 14342) du substrat semi-conducteur, les premier et deuxième volumes (1432i, 1434-1 ; 14322, 14342) de la cellule de commutation (1422-(, 14222) étant voisins, séparés et entourés par le premier mur d’enceinte isolant non traversant, et chaque première cellule de commutation (14221t 14222) comporte une première borne de masse (1442-1, 14422) et une première borne de polarité électrique de bus (1444-1, 14442), séparées et disposées au niveau de la première première face supérieure (1414), respectivement sur le premier volume (1432-1,14322) et le deuxième volume (1434i, 14342), et chaque première cellule de commutation (1422i, 14222) comporte une première borne de point milieu d’un seul tenant (1446-1, 14462), disposée en dessous du premier volume et du deuxième volume (1432-1, 1434! ; 14322, 14342) et au niveau ou en dessous et en retrait de la première première face inférieure (1414) du substrat pour raccorder une première cathode de la première diode à une première cathode du premier interrupteur commandé ; et chaque première cellule de commutation (1422], 14222) comporte une zone semi-conductrice de diffusion (14521t 14522) de type complémentaire au type du premier substrat semi-conducteur et fortement dopé N+, en contact et interposée verticalement entre la première borne de point milieu d’un seul tenant (1446i, 14462) et l’ensemble formé par des faces inférieures des premier et deuxième volumes du premier substrat semiconducteur (1412), la zone semi-conductrice de diffusion (1452], 14522) de type complémentaire et fortement dopé N+ formant partiellement la première diode en dessous du premier volume (1432], 14322) et partiellement le premier interrupteur électronique commandé en dessous du deuxième volume (1434], 14342), et la zone semi-conductrice de diffusion (1452i, 14522) de type complémentaire et fortement dopée N+, située en dessous du deuxième volume, est ponctuée latéralement par une zone semi-conductrice intermédiaire incluse (1456], 14562), sensiblement de même épaisseur que l’épaisseur de la zone semi-conductrice de diffusion de type complémentaire, ayant le même type de dopage et fortement dopé P+, de sorte que le deuxième volume de substrat (1434], 14342) et la zone semi-conductrice intermédiaire incluse (1456], 14562) forment la seconde diode, agencée en antiparallèle avec le premier interrupteur électronique commandé ; et .* la deuxième puce multipôle (1404) comporte un deuxième substrat semi-conducteur (1462) de type P et faiblement dopé, délimité par une deuxième première face supérieure (1464) et une deuxième deuxième face inférieure (1466), mutuellement opposées, et X deuxièmes interrupteurs commandés (1472], 14722), intégrées verticalement de manière monolithique dans le deuxième substrat semi-conducteur (1462) suivant une direction verticale et réparties latéralement dans le même deuxième substrat de manière compacte suivant un plan d’extension perpendiculaire à la direction verticale d’intégration, et la deuxième puce multipôle (1404) comporte une deuxième électrode de polarité de bus d’alimentation (1482), partagée par les deuxièmes interrupteurs commandés (1472], 14722) et formant les anodes des deuxièmes interrupteurs commandés, la deuxième électrode de polarité (1482) étant disposée sur et en contact avec la deuxième deuxième face inférieure (1466), et chaque deuxième interrupteur commandé (1472i, 14722) comporte au niveau de la deuxième première surface supérieure (1464) une borne de cathode formant une borne séparée de point milieu (1484-1, 14842).
  13. 14. Module de puissance multi-phase pour un convertisseur électronique de puissance, comportant une première puce multipôle (1502) et une deuxième puce multipôle (1504), le module de puissance multi-phase étant caractérisé en ce que .* la première puce multipôle (1502) comporte un premier substrat semi-conducteur de type N, délimité par une première première face supérieure et une première deuxième face inférieure, mutuellement opposées, et la première puce multipôle (1502) comporte un nombre entier X, supérieur ou égal à deux, de premières cellules de commutation, intégrées verticalement de manière monolithique dans le premier substrat semiconducteur suivant une direction verticale et réparties latéralement dans le même premier substrat de manière compacte suivant un plan d’extension perpendiculaire à la direction verticale d’intégration, et chaque première cellule de commutation est une cellule doublecompartimentée par un premier mur d’enceinte isolant non traversant et comporte une première structure de découpage formé par une première diode et premier interrupteur électronique commandé, intégrés respectivement dans un premier premier volume du substrat semiconducteur et un premier deuxième volume du substrat semi-conducteur, les premier premier et premier deuxième volumes de la cellule de commutation étant voisins, séparés et entourés par le premier mur d'enceinte isolant non traversant, et chaque première cellule de commutation comporte une première borne de polarité électrique de bus et une première borne de masse électrique, séparées et disposées, au niveau de la première première face supérieure, respectivement sur le premier premier volume et le premier deuxième volume, et chaque première cellule de commutation comporte une première borne de point milieu d’un seul tenant, disposée en dessous du premier volume et du deuxième volume et au niveau ou en dessous de la deuxième face inférieure du substrat pour raccorder une première anode de la première diode à une première anode du premier interrupteur commandé ; et .* la deuxième puce multipôle (1504) comporte un deuxième substrat semi-conducteur (1562) de type N, délimité par une deuxième première face supérieure (1564) et une deuxième deuxième face inférieure (1566), mutuellement opposées, et la deuxième puce multipôle (1504) comporte un même nombre entier X de deuxièmes cellules de commutation (1572-1, 15722), intégrées verticalement de manière monolithique dans le deuxième substrat semiconducteur (1562) suivant une direction verticale et réparties latéralement dans le même deuxième substrat de manière compacte suivant un plan d’extension perpendiculaire à la direction verticale d’intégration, et chaque deuxième cellule de commutation (1572i, 15722) est une cellule double-compartimentée par un deuxième mur d’enceinte isolant non traversant (1574-I, 15742) et comporte une deuxième structure de découpage formée par une deuxième diode et un deuxième interrupteur électronique commandé, intégrés respectivement dans un deuxième premier volume (1582-(, 15822) du deuxième substrat semi-conducteur et un deuxième deuxième volume (1584-1, 15842) du deuxième substrat semi-conducteur (1562), les deuxième premier et deuxième deuxième volumes de la deuxième cellule de commutation (1572-(, 15722) étant voisins, séparés et entourés par le deuxième mur d’enceinte isolant non traversant (1574!, 15742), et chaque deuxième cellule de commutation (1572-1, 15722) comporte une deuxième borne de masse électrique (1586!, 15862) et une deuxième borne de polarité électrique de bus (1588i, 15882), séparées et disposées, au niveau de la deuxième première face supérieure (1564), respectivement sur le deuxième premier volume (1582-1, 15822) et le deuxième deuxième volume (1584!, 15842), et chaque deuxième cellule de commutation (1572i, 15722) comporte une deuxième borne de point milieu (1590i, 15902) d’un seul tenant, disposée en dessous du deuxième premier volume et du deuxième deuxième volume et au niveau ou en dessous et en retrait de la deuxième face inférieure (1566) du substrat semi-conducteur (1562) pour raccorder une deuxième cathode de la deuxième diode à une deuxième cathode du deuxième interrupteur commandé.
  14. 15. Module de puissance multi-phase pour un convertisseur électronique de puissance, comportant une unique puce multipôle (1602), te module de puissance multi-phase étant caractérisé en ce que la puce multipôle (1602) comporte un substrat semi-conducteur de type N, délimité par une première face supérieure et une deuxième face inférieure, mutuellement opposées, et la puce multipôle (1602) comporte un nombre entier X, supérieur ou égal à deux, de cellules de commutation, intégrées verticalement de manière monolithique dans le substrat semi-conducteur suivant une direction verticale et réparties latéralement dans le même substrat de manière compacte suivant un plan d'extension perpendiculaire à la direction verticale d’intégration, et chaque cellule de commutation est une cellule doublecompartimentée par un mur d’enceinte isolant non traversant, et comporte une première structure de circuit de découpage et une deuxième structure de circuit de découpage, intégrées de manière partagée dans un premier volume du substrat semi-conducteur et un deuxième volume du substrat semi-conducteur, les premier et deuxième volumes de la cellule de commutation étant voisins, séparés et entourés par le mur d’enceinte isolant non traversant, et chaque cellule de commutation comporte une borne de polarité électrique d’un bus une borne de masse électrique, séparées et disposées respectivement sur le premier volume et le deuxième volume au niveau de la première face supérieure, et chaque cellule de commutation comporte une borne de point milieu d’un seul tenant divisée en deux sous-bornes séparées, disposée en dessous du premier volume et du deuxième volume et au niveau de la deuxième face inférieure du substrat semi-conducteur, et pour chaque cellule de commutation la première structure de circuit de découpage comporte une première diode et un premier interrupteur commandé, intégrés respectivement dans le premier volume du substrat semi-conducteur et le deuxième volume du substrat semi-conducteur, l’anode de la première diode
    5 et l’anode du premier interrupteur commandé étant connectées respectivement à la sous-borne de la borne de point milieu située en dessous du premier volume de substrat et à la sous-borne de la borne de point milieu située en dessous du deuxième volume de substrat, et la deuxième structure de circuit de découpage comporte une
    10 deuxième diode et un deuxième interrupteur commandé, intégrés respectivement dans le deuxième volume du substrat semi-conducteur et le premier volume du substrat semi-conducteur, la cathode de la deuxième diode et la cathode du deuxième interrupteur commandé formant respectivement la sous-borne de la borne de point milieu située en dessous
    15 du deuxième volume de substrat et la sous-borne de la borne de point milieu située en dessous du premier volume de substrat.
    1/29
    CD
    CD
    O
    Ό
    O o
    ci
    CM
    CO o
    o
    Ό
    O o
    <
    σ
    LL
    2/29
FR1663038A 2016-12-21 2016-12-21 Puce(s) multipole(s) de puissance integrant de maniere monolithique des cellules de decoupage asymetriques et module(s) de puissance multi-phase utilisant la ou plusieurs desdites puces multipole(s) Active FR3060849B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1663038A FR3060849B1 (fr) 2016-12-21 2016-12-21 Puce(s) multipole(s) de puissance integrant de maniere monolithique des cellules de decoupage asymetriques et module(s) de puissance multi-phase utilisant la ou plusieurs desdites puces multipole(s)
PCT/EP2017/083435 WO2018114881A1 (fr) 2016-12-21 2017-12-19 Puce(s) multipole(s) de puissance integrant de maniere monolithique des cellules de decoupage asymetriques et module(s) de puissance multi-phase utilisant la ou plusieurs desdites puces multipole(s)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1663038A FR3060849B1 (fr) 2016-12-21 2016-12-21 Puce(s) multipole(s) de puissance integrant de maniere monolithique des cellules de decoupage asymetriques et module(s) de puissance multi-phase utilisant la ou plusieurs desdites puces multipole(s)
FR1663038 2016-12-21

Publications (2)

Publication Number Publication Date
FR3060849A1 true FR3060849A1 (fr) 2018-06-22
FR3060849B1 FR3060849B1 (fr) 2021-04-30

Family

ID=58707657

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1663038A Active FR3060849B1 (fr) 2016-12-21 2016-12-21 Puce(s) multipole(s) de puissance integrant de maniere monolithique des cellules de decoupage asymetriques et module(s) de puissance multi-phase utilisant la ou plusieurs desdites puces multipole(s)

Country Status (2)

Country Link
FR (1) FR3060849B1 (fr)
WO (1) WO2018114881A1 (fr)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3795846A (en) * 1971-10-01 1974-03-05 Hitachi Ltd An integrated semi-conductor device having functional regions isolated by p-n junctions therebetween
EP1111684A1 (fr) * 1999-12-24 2001-06-27 STMicroelectronics SA Procédé de fabrication de composants de puissance verticaux
EP1617476A2 (fr) * 2004-07-16 2006-01-18 Power Electronics Design Centre Intégration verticale dans des circuits intégrés de puissance
EP2363889A1 (fr) * 2010-03-01 2011-09-07 STMicroelectronics (Tours) SAS Composant de puissance verticale haute tension
WO2013054033A1 (fr) * 2011-10-10 2013-04-18 Centre National De La Recherche Scientifique (Cnrs) Cellule monolithique de circuit integre et notamment cellule de commutation monolithique

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3795846A (en) * 1971-10-01 1974-03-05 Hitachi Ltd An integrated semi-conductor device having functional regions isolated by p-n junctions therebetween
EP1111684A1 (fr) * 1999-12-24 2001-06-27 STMicroelectronics SA Procédé de fabrication de composants de puissance verticaux
EP1617476A2 (fr) * 2004-07-16 2006-01-18 Power Electronics Design Centre Intégration verticale dans des circuits intégrés de puissance
EP2363889A1 (fr) * 2010-03-01 2011-09-07 STMicroelectronics (Tours) SAS Composant de puissance verticale haute tension
WO2013054033A1 (fr) * 2011-10-10 2013-04-18 Centre National De La Recherche Scientifique (Cnrs) Cellule monolithique de circuit integre et notamment cellule de commutation monolithique

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
EL KHADIRY A ET AL: "Monolithic multi-pole converter device for medium power applications", 2014 16TH EUROPEAN CONFERENCE ON POWER ELECTRONICS AND APPLICATIONS, IEEE, 26 August 2014 (2014-08-26), pages 1 - 7, XP032651369, DOI: 10.1109/EPE.2014.6911021 *
LALE ADEM ET AL: "A generic Reverse Conducting IGBT structure for monolithic switching cells integration", 2014 16TH EUROPEAN CONFERENCE ON POWER ELECTRONICS AND APPLICATIONS, IEEE, 26 August 2014 (2014-08-26), pages 1 - 10, XP032651168, DOI: 10.1109/EPE.2014.6910977 *
LALE ADEM ET AL: "Mixed monolithic-hybrid integration of multiphase power converter: Preliminary evaluation of the 3-chip integration concept", 2016 INTERNATIONAL CONFERENCE ON ELECTRICAL SYSTEMS FOR AIRCRAFT, RAILWAY, SHIP PROPULSION AND ROAD VEHICLES & INTERNATIONAL TRANSPORTATION ELECTRIFICATION CONFERENCE (ESARS-ITEC), IEEE, 2 November 2016 (2016-11-02), pages 1 - 7, XP033059475, DOI: 10.1109/ESARS-ITEC.2016.7841426 *

Also Published As

Publication number Publication date
WO2018114881A1 (fr) 2018-06-28
FR3060849B1 (fr) 2021-04-30

Similar Documents

Publication Publication Date Title
WO2011004081A1 (fr) Module electronique de puissance
EP1095407B1 (fr) Circuit integre de type soi a capacite de decouplage, et procede de realisation d&#39;un tel circuit
US10224474B2 (en) Wafer scale thermoelectric energy harvester having interleaved, opposing thermoelectric legs and manufacturing techniques therefor
FR2842352A1 (fr) Dispositif a semiconducteur de puissance
FR2959072A1 (fr) Systeme de gestion d&#39;une association serie d&#39;elements de generation ou de stockage d&#39;energie electrique base sur une pluralite de bras d&#39;onduleur de tension
FR3065319A1 (fr) Module electronique de puissance et convertisseur electrique de puissance l’incorporant
WO2013054033A1 (fr) Cellule monolithique de circuit integre et notamment cellule de commutation monolithique
US9698299B2 (en) Integrated circuit combination of a target integrated circuit and a plurality of thin film photovoltaic cells connected thereto using a conductive path
EP2577729A1 (fr) Puce electronique avec canaux aptes a recevoir l &#39; ecoulement d &#39; un fluide caloporteur, composants electroniques et bras de commutation incorporant cette puce
FR3028095A1 (fr) Dispositif electronique de puissance a cellule de commutation 3d verticale
EP3344024B1 (fr) Module de commutation triphasé
JP4502820B2 (ja) 半導体チップ及び半導体装置
TW201214679A (en) High density thyristor random access memory device and method
FR3061627B1 (fr) Architecture d&#39;un commutateur triphase
JP2002542607A (ja) Ｐｎ分離層をもつｉｇｂｔ
FR3060849A1 (fr) Puce(s) multipole(s) de puissance integrant de maniere monolithique des cellules de decoupage asymetriques et module(s) de puissance multi-phase utilisant la ou plusieurs desdites puces multipole(s)
FR3050571A1 (fr) Convertisseur electronique de puissance utilisant deux puces multi-poles de puissance a substrats complementaires n et p.
EP3242322B1 (fr) Dispositif electronique de puissance a structure d&#39;interconnexion electrique plane
EP1702366A1 (fr) Composant semiconducteur actif a surface reduite
FR3074962A1 (fr) Dispositif electronique capteur d&#39;images
EP3586360B1 (fr) Composant electronique muni d&#39;un transistor et de doigts interdigites pour former au moins une partie d&#39;un composant capacitif au sein du composant electronique
Rouger et al. True 3D packaging solution for stacked vertical power devices
US20120025342A1 (en) Integrated circuit combination of a target integrated circuit and a plurality of cells connected thereto using the top conductive layer
WO2004066350A2 (fr) Condensateur enterre associe a une cellule sram
FR2989218A1 (fr) Procede de realisation d&#39;un dispositif electronique par assemblage de blocs semi-conducteurs et dispositif correspondant

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20180622

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7