CN102593127B - 一种复合功率半导体器件 - Google Patents

Abstract

一种复合功率半导体器件，属于半导体器件技术领域。该器件将将LIGBT、LDMOS以及JFET集成在一起，其中LIGBT与LDMOS形成混合并联结构，LIGBT/LDMOS混合结构与JFET级联。LIGBT/LDMOS混合结构中，LIGBT和LDMOS共用栅极、LIGBT的n⁺阴极和LDMOS的n⁺源极共用、LIGBT的P⁺阳极和LDMOS的n⁺漏极交替相间分布；LIGBT/LDMOS混合结构的曲率部分为LDMOS结构；LDMOS和JFET共用n⁺漏极4，JFET的n⁺源极8做在N阱区6向所述LIGBT/LDMOS混合结构向外延伸的部分中。本发明兼具LIGBT的驱动能力强和LDMOS的速度快的特点，可提供较大的输出电流，其稳定性增强。Double-RESURF技术的采用、JFET的漏极和LDMOS的漏极共用使器件利用尽可能小的芯片面积是实现了高耐压和低导通电阻，基于此功率半导体器件的功率IC的制作成本大大降低。

Description

一种复合功率半导体器件

技术领域

本发明属于半导体器件技术领域，涉及功率场效应晶体管（High-Voltage Field EffectTransistor），尤其是横向扩散场效应晶体管LDMOS（Laterally Double-Diffusion MOSFET）、横向绝缘栅双极晶体管LIGBT（Laterally IGBT）和结型场效应晶体管JFET(Junction FieldEffect Transistor)三者合一的复合功率半导体器件。

背景技术

功率半导体器件是指有高耐压、大电流，可以进行功率处理的半导体器件，包括变频、变压、变流、功率放大、功率管理等，在以计算机、通讯、消费类产品和汽车电子为代表的4C市场有着极为重要的应用。其中，功率场效应晶体管是功率半导体器件的重要组成部分。功率场效应晶体管主要包括高压双扩散场效应晶体管DMOS（Double-DiffusionMetal-Oxide-Semiconductor Field Effect Transistor）、绝缘栅双极晶体管IGBT（Insulated-GateBipolar Transistor）、高压结型场效应晶体管JFET。功率场效应晶体管要求具有高的击穿电压、低的导通电阻、高的工作频率、较小的芯片面积以及好的器件隔离性能等。横向双扩散MOSFET和横向IGBT由于其电极位于表面易于集成而成为常见的功率器件。

横向扩散场效应晶体管LDMOS（Laterally Double-Diffusion MOSFET）的沟道由两次扩散长度之差决定，可以不依靠光刻掩模就可以产生很短的沟道。轻掺杂的漂移区在器件反向工作时可以全部耗尽承担很高的耐压，因此横向扩散场效应晶体管LDMOS经常被用于高压领域。但是由于漂移区掺杂浓度比较低，使得器件在开态的导通电阻比较大，限制了其进一步的应用。

IGBT的工作原理是基于器件内部绝缘栅场效应晶体管IGFET和双极晶体管的相互作用，结合了MOSFET和双极晶体管的突出特点。横向绝缘栅双极晶体管LIGBT（Laterally IGBT）与MOSFET一样具有大的输入阻抗和低的输入电阻，且两种载流子均参与导电，具有双极晶体管的低导通电阻和大电流能力。但是，由于漂移区的少子存储效应，使得器件关断时间较长，衬底泄漏电流较大。

JEFT器件是常开器件，在功率器件关断状态时可以低压逻辑电路提供电源。

在实际应用中，常由高压LDMOS或者高压LIGBT提供功率输出，并集成JFET器件，用于电路中做采样电流和采样电压。且在实际生产中，功率器件占用了相当大的芯片面积。

发明内容

本发明提供一种复合功率半导体器件，该复合功率半导体器件将LIGBT、LDMOS以及JFET集成在一起，LIGBT/LDMOS混合结构代替单一LIGBT或者LDMOS器件结构，结合两者的优点，兼具LIGBT的驱动能力强和LDMOS的速度快的特点。JFET与LDMOS共用漏极，JFET的源极做在延伸的LDMOS漂移区阱的另一端，LIGBT/LDMOS的漂移区提供了JFET的沟道，这样节省了芯片面积。漂移区表面有一与漂移区掺杂类型相反的top层，形成Double-RESURF结构，实现了高耐压和低导通电阻的目的。

本发明技术方案如下：

一种复合功率半导体器件，如图1～5所示，由LIGBT和LDMOS的混合结构与JFET级联而成。器件整体俯视图如图1所示，其中AA’剖面结构（如图2所示）表示LIGBT；BB’剖面结构（如图3所示）表示LDMOS；CC’剖面结构（如图4所示）表示JFET；DD’剖面结构（如图5所示）表示器件曲率部分。

所述LIGBT如图2所示，包括p型衬底1、N阱区6、P-body区12、P阱区13、n⁺阴极2、P⁺阳极5、栅极3、介质层14、多晶场板7、阴极金属15和阳极金属16；N阱区6位于p型衬底1表面，P阱区13和P⁺阳极5位于N阱区6内部，其中P⁺阳极5表面与阳极金属16接触；P-body区12位于p型衬底1表面，且横向与N阱区6相接触；n⁺阴极2位于P-body区12内部，且表面与阴极金属15接触；阴极金属15和阳极金属16之间，且位于P-body区12、N阱区6和P阱区13表面的区域填充介质层14；在横跨P-body区12和N阱区6表面上方的介质层14中具有栅极3；多晶场板7位于阳极金属16下方的介质层14中，且与阳极金属16相连。

所述LDMOS如图3所示，包括p型衬底1、n⁺源极2’、n⁺漏极10、栅极3、N阱区6、P-body区12、P阱区13、介质层14、源极金属15’、多晶场板7和漏极金属16’；N阱区6位于p型衬底1表面，P阱区13和n⁺漏极10位于N阱区6内部，其中n⁺漏极10表面与漏极金属16’接触；P-body区12位于p型衬底1表面，且横向与N阱区6相接触；n⁺源极2’位于P-body区12内部，且表面与源极金属15’接触；源极金属15’和漏极金属16’之间，且位于P-body区12、N阱区6和P阱区13表面的区域填充介质层14；在横跨P-body区12和N阱区6表面上方的介质层14中具有栅极3；多晶场板7位于漏极金属16’下方的介质层14中，且与漏极金属16’相连。

所述JFET如图1、4所示，包括p型衬底1、N阱区6、P阱区13、n⁺漏极10、n⁺源极2’、栅极9、介质层14、多晶场板7、漏极金属16’和源极金属15’；N阱区6位于衬底1表面，n⁺漏极10、n⁺源极2’和P阱区13位于N阱区6中，其中n⁺源极2’表面与源极金属15’接触，n⁺漏极10表面与漏极金属16’接触；源极金属15’和漏极金属16’之间，且位于N阱区6和P阱区13表面的区域填充介质层14，多晶场板7位于漏极金属16’下方的介质层14中，且与漏极金属16’相连；栅极9位于N阱区6两侧的p型衬底1表面。

所述LIGBT和LDMOS共用栅极3、LIGBT的n⁺阴极2和LDMOS的n⁺源极2’共用、LIGBT的P⁺阳极5和LDMOS的n⁺漏极10交替相间分布形成LIGBT/LDMOS混合结构；

LIGBT/LDMOS混合结构的曲率部分为LDMOS结构，如图5所示，包括p型衬底1、n⁺源极2’、n⁺漏极10、栅极3、N阱区6、P-body区12、P阱区13、介质层14、源极金属15’、多晶场板7和漏极金属16’；N阱区6位于p型衬底1表面，P阱区13和n⁺漏极10位于N阱区6内部，其中n⁺漏极10表面与漏极金属16’接触；P-body区12位于p型衬底1表面，且横向与N阱区6之间采用p型衬底相隔离；n⁺源极2’位于P-body区12内部，且表面与源极金属15’接触；源极金属15’和漏极金属16’之间，且位于P-body区12、N阱区6和P阱区13表面的区域填充介质层14；在横跨P-body区12和p型衬底1表面上方的介质层14中具有栅极3；多晶场板7位于漏极金属16’下方的介质层14中，且与漏极金属16’相连；

所述LDMOS和JFET共用n⁺漏极10，JFET的n⁺源极2’做在N阱区6向所述LIGBT/LDMOS混合结构向外延伸的部分中。

本发明的工作原理：

本发明提供的复合功率半导体器件，由LIGBT/LDMOS的混合结构与JFET级联形成。LIGBT/LDMOS混合结构使器件兼具LIGBT的驱动能力强和LDMOS的速度快以及衬底电流小等特点。JFET与LDMOS共用漏极，JFET的源极做在LIGBT/LDMOS混合结构的漂移区向外延伸的部分内，这样可以使得LIGBT/LDMOS的漏端电压或者电流连接到低压控制电路。下面以N型的LIGBT/LDMOS和JFET级联结构为例，说明本发明的工作原理。

LIGBT和LDMOS共用栅极3，LIGBT的阴极2和LDMOS的源极2’共用，LIGBT的阳极5和LDMOS的漏极10交替相间分布实现LIGBT和LDMOS的并联。

在器件正向工作时LIGBT的P⁺阳极5向N阱区6（漂移区）注入大量空穴，使漂移区产生电导调制效应，导通电阻大幅度降低，驱动能力提高；器件关断时，LDMOS的n⁺漏极10很快将非平衡电子抽走，使关断时间大大缩短，实现高速工作模式。

LIGBT的n⁺阴极2、JFET的n⁺源极2’、LDMOS的n⁺源极2’以及JFET的栅极9都接地，LDMOS和JFET共用n⁺漏极10，实现LIGBT/LDMOS与JFET的级联。JFET是常开器件，在LIGBT/LDMOS没有开启的时候，JFET对电路提供电流；随着LIGBT/LDMOS栅压和漏压的增加，器件都饱和，电路达到稳定状态。

LIGBT/LDMOS的漂移区表面具有一top层，其掺杂类型与漂移区相反，在N型的LIGBT/LDMOS和JFET级联结构中，top层掺杂类型为P型，即P阱区13。P阱区13、N阱区6和P型衬底1形成Double-RESURF结构。此结构使N阱区6的掺杂剂量加倍，从而导通电阻减半。因为top层加速了漂移区的耗尽，所以击穿电压不会因为掺杂剂量的提高而降低。在不增大芯片面积的前提下，保持高的器件击穿电压和低的导通电阻。

进一步的JFET的n⁺漏极和LDMOS的n⁺漏极短接以及LDMOS的漂移区为JFET提供电流通路，节约芯片面积。当功率器件LIGBT/LDMOS处于关态时，即使LIGBT/LDMOS漏极/阳极加几百伏电压，由于JFET导电沟道被夹使得JFET源极电压不会太高，JFET源极为低压逻辑电路提供电源。功率器件LIGBT/LDMOS处于开态时，JFET源极会感应LIGBT/LDMOS漏极电压，用于电路过流保护等。

为了降低接触电阻，在与PAD连接较近的部分采用了高浓度掺杂，形成欧姆接触。为了防止器件在曲率部分由于曲率效应造成的电力线集中导致击穿电压严重下降，保证器件的耐压，在器件曲率部分采用了特殊的终端结构，其剖面为DD’。DD’结构是特殊的LDMOS结构，N阱区6和P-body区12之间被大面积p型衬底1相隔，使得漏极加高电压时，原本承受耐压的曲率部分的高浓度P-body区12和N阱区6构成的PN结变为低浓度P型衬底1和N阱区6构成的PN结，增大PN结曲率半径，缓解电力线集中问题，使得曲率部分的电场峰值降低，器件耐压提高。

综上所述，本发明提供的复合功率半导体器件，由LIGBT和LDMOS的混合结构与JFET级联形成，兼具LIGBT的驱动能力强和LDMOS的速度快的特点，可提供较大的输出电流，其稳定性增强。Double-RESURF技术的采用、JFET的漏极和LDMOS的漏极共用使器件利用尽可能小的芯片面积是实现了高耐压和低导通电阻，基于此功率半导体器件的功率IC的制作成本大大降低。

附图说明

图1是本发明提供的复合功率半导体器件结构俯视图。

其中，AA’剖面结构代表LIGBT，BB’剖面结构代表LDMOS，CC’剖面结构代表JFET，DD’剖面结构表示LIGBT/LDMOS混合结构的曲率终端部分（具有LDMOS器件结构）。其中1是p型衬底，2是LIGBT的n⁺阴极，2’是LDMOS和JFET的n⁺源极，3是LIGBT和LDMOS的栅极，5是P⁺阳极，6是N阱区，7是LIGBT和LDMOS的多晶场板，9是JFET的p⁺栅极，10是LDMOS和JFET的n⁺漏极，11是漏极PAD。

图2是AA’剖面对应的LIGBT结构示意图。

其中，1是p型衬底，2是n⁺阴极，3是栅极，5是P⁺阳极，6是N阱区，7是多晶硅场板，12是P-body区，13是P阱区，14是介质层，15是阴极金属，16是阳极金属。

图3是BB’剖面对应的LDMOS结构示意图。

其中，1是p型衬底，2’是n⁺源极，3是栅极，6是N阱区，7是多晶场板，10是n⁺漏极，12是P-body区，13是P阱区，14是介质层，15’是源极金属，16’是漏极金属。

图4是CC’剖面对应的JFET结构示意图。

其中，1是p型衬底，10是n⁺漏极，6是N阱区，7是多晶场板，2’是n⁺源极，13是P阱区，14是介质层，16’是漏极金属，15’是源极金属。

图5是DD’剖面对应的具有LDMOS器件结构特征的LIGBT/LDMOS混合结构的曲率终端部分结构示意图。

其中，1是p型衬底，2是n⁺源极，3是栅极，6是N阱区，7是多晶场板，10是n⁺漏极，12是P-body区，13是P阱区，14是介质层，15’是源极金属，16’是漏极金属。

具体实施方式

本发明提供的复合功率半导体器件，兼具LIGBT的驱动能力强和LDMOS的速度快的特点，利用尽可能小的芯片面积实现了高耐压和低导通电阻。

一种复合功率半导体器件，如图1～5所示，由LIGBT和LDMOS的混合结构与JFET级联而成。器件整体俯视图如图1所示，其中AA’剖面结构（如图2所示）表示LIGBT；BB’剖面结构（如图3所示）表示LDMOS；CC’剖面结构（如图4所示）表示JFET；DD’剖面结构（如图5所示）表示器件曲率部分。

所述LIGBT如图2所示，包括p型衬底1、N阱区6、P-body区12、P阱区13、n⁺阴极2、P⁺阳极5、栅极3、介质层14、多晶场板7、阴极金属15和阳极金属16；N阱区6位于p型衬底1表面，P阱区13和P⁺阳极5位于N阱区6内部，其中P⁺阳极5表面与阳极金属16接触；P-body区12位于p型衬底1表面，且横向与N阱区6相接触；n⁺阴极2位于P-body区12内部，且表面与阴极金属15接触；阴极金属15和阳极金属16之间，且位于P-body区12、N阱区6和P阱区13表面的区域填充介质层14；在横跨P-body区12和N阱区6表面上方的介质层14中具有栅极3；多晶场板7位于阳极金属16下方的介质层14中，且与阳极金属16相连。

所述LDMOS如图3所示，包括p型衬底1、n⁺源极2’、n⁺漏极10、栅极3、N阱区6、P-body区12、P阱区13、介质层14、源极金属15’、多晶场板7和漏极金属16’；N阱区6位于p型衬底1表面，P阱区13和n⁺漏极10位于N阱区6内部，其中n⁺漏极10表面与漏极金属16’接触；P-body区12位于p型衬底1表面，且横向与N阱区6相接触；n⁺源极2位于P-body区12内部，且表面与源极金属15’接触；源极金属15’和漏极金属16’之间，且位于P-body区12、N阱区6和P阱区13表面的区域填充介质层14；在横跨P-body区12和N阱区6表面上方的介质层14中具有栅极3；多晶场板7位于漏极金属16’下方的介质层14中，且与漏极金属16’相连。

所述JFET如图1、4所示，包括p型衬底1、N阱区6、P阱区13、n⁺漏极10、n⁺源极2’、栅极9、介质层14、多晶场板7、漏极金属16’和源极金属15’；N阱区6位于衬底1表面，n⁺漏极10、n⁺源极2’和P阱区13位于N阱区6中，其中n⁺源极2’表面与源极金属15’接触，n⁺漏极10表面与漏极金属16’接触；源极金属15’和漏极金属16’之间，且位于N阱区6和P阱区13表面的区域填充介质层14，多晶场板7位于漏极金属16’下方的介质层14中，且与漏极金属16’相连；栅极9位于N阱区6两侧的p型衬底1表面。

所述LIGBT和LDMOS共用栅极3、LIGBT的n⁺阴极2和LDMOS的n⁺源极2’共用、LIGBT的P⁺阳极5和LDMOS的n⁺漏极10交替相间分布形成LIGBT/LDMOS混合结构；

LIGBT/LDMOS混合结构的曲率部分为LDMOS结构，如图5所示，包括p型衬底1、n⁺源极2’、n⁺漏极10、栅极3、N阱区6、P-body区12、P阱区13、介质层14、源极金属15’、多晶场板7和漏极金属16’；N阱区6位于p型衬底1表面，P阱区13和n⁺漏极10位于N阱区6内部，其中n⁺漏极10表面与漏极金属16’接触；P-body区12位于p型衬底1表面，且横向与N阱区6之间采用p型衬底相隔离；n⁺源极2’位于P-body区12内部，且表面与源极金属15’接触；源极金属15’和漏极金属16’之间，且位于P-body区12、N阱区6和P阱区13表面的区域填充介质层14；在横跨P-body区12和p型衬底1表面上方的介质层14中具有栅极3；多晶场板7位于漏极金属16’下方的介质层14中，且与漏极金属16’相连；

所述LDMOS和JFET共用n⁺漏极10，JFET的n⁺源极2’做在N阱区6向所述LIGBT/LDMOS混合结构向外延伸的部分中。

在实施过程中，可以根据具体情况，在基本结构不变的情况下，可以进行一定的变通设计，例如：改变器件的半导体类型，则得到p型的LIGBT/LDMOS混合结构和JFET级联形成的功率半导体器件结构。

Claims (1)

1.一种复合功率半导体器件，由LIGBT和LDMOS的混合结构与JFET级联而成；

所述LIGBT包括p型衬底（1）、N阱区（6）、P-body区（12）、P阱区（13）、n⁺阴极（2）、P⁺阳极（5）、栅极（3）、介质层（14）、多晶场板（7）、阴极金属（15）和阳极金属（16）；N阱区（6）位于p型衬底（1）表面，P阱区（13）和P⁺阳极（5）位于N阱区（6）内部，其中P⁺阳极（5）表面与阳极金属（16）接触；P-body区（12）位于p型衬底（1）表面，且横向与N阱区（6）相接触；n⁺阴极（2）位于P-body区（12）内部，且表面与阴极金属（15）接触；阴极金属（15）和阳极金属（16）之间，且位于P-body区（12）、N阱区（6）和P阱区（13）表面的区域填充介质层（14）；在横跨P-body区（12）和N阱区（6）表面上方的介质层（14）中具有栅极（3）；多晶场板（7）位于阳极金属（16）下方的介质层（14）中，且与阳极金属（16）相连；

所述LDMOS包括p型衬底（1）、n⁺源极（2’）、n⁺漏极（10）、栅极（3）、N阱区（6）、P-body区（12）、P阱区（13）、介质层（14）、源极金属（15’）、多晶场板（7）和漏极金属（16’）；N阱区（6）位于p型衬底（1）表面，P阱区（13）和n⁺漏极（10）位于N阱区（6）内部，其中n⁺漏极（10）表面与漏极金属（16’）接触；P-body区（12）位于p型衬底（1）表面，且横向与N阱区（6）相接触；n⁺源极（2）位于P-body区（12）内部，且表面与源极金属（15’）接触；源极金属（15’）和漏极金属（16’）之间，且位于P-body区（12）、N阱区（6）和P阱区（13）表面的区域填充介质层（14）；在横跨P-body区（12）和N阱区（6）表面上方的介质层（14）中具有栅极（3）；多晶场板（7）位于漏极金属（16’）下方的介质层（14）中，且与漏极金属（16’）相连；

所述JFET包括p型衬底（1）、N阱区（6）、P阱区（13）、n⁺漏极（10）、n⁺源极（2’）、栅极（9）、介质层（14）、多晶场板（7）、漏极金属（16’）和源极金属（15’）；N阱区（6）位于衬底（1）表面，n⁺漏极（10）、n⁺源极（2’）和P阱区（13）位于N阱区（6）中，其中n⁺源极（2’）表面与源极金属（17）接触，n⁺漏极（10）表面与漏极金属（16’）接触；源极金属（15’）和漏极金属（16’）之间，且位于N阱区（6）和P阱区（13）表面的区域填充介质层（14），多晶场板（7）位于漏极金属（16’）下方的介质层（14）中，且与漏极金属（16’）相连；栅极（9）位于N阱区（6）两侧的p型衬底（1）表面；

所述LIGBT和LDMOS共用栅极（3）、LIGBT的n⁺阴极（2）和LDMOS的n⁺源极（2’）共用、LIGBT的P⁺阳极（5）和LDMOS的n⁺漏极（10）交替相间分布形成LIGBT/LDMOS混合结构；

LIGBT/LDMOS混合结构的曲率部分为LDMOS结构包括p型衬底（1）、n⁺源极（2’）、n⁺漏极（10）、栅极（3）、N阱区（6）、P-body区（12）、P阱区（13）、介质层（14）、源极金属（15’）、多晶场板（7）和漏极金属（16’）；N阱区（6）位于p型衬底（1）表面，P阱区（13）和n⁺漏极（10）位于N阱区（6）内部，其中n⁺漏极（10）表面与漏极金属（16’）接触；P-body区（12）位于p型衬底（1）表面，且横向与N阱区（6）之间采用p型衬底相隔离；n⁺源极（2’）位于P-body区（12）内部，且表面与源极金属（15’）接触；源极金属（15’）和漏极金属（16’）之间，且位于P-body区（12）、N阱区（6）和P阱区（13）表面的区域填充介质层（14）；在横跨P-body区（12）和p型衬底（1）表面上方的介质层（14）中具有栅极（3）；多晶场板（7）位于漏极金属（16’）下方的介质层（14）中，且与漏极金属（16’）相连；

所述LDMOS和JFET共用n⁺漏极（10），JFET的n⁺源极（2’）做在N阱区（6）向所述LIGBT/LDMOS混合结构向外延伸的部分中。

Images