JP2005295629A - 電源装置 - Google Patents

Abstract

【課題】回路動作停止時のリーク電流を低減できる電源装置を提供する。
【解決手段】一端に電源電圧ＶDDが印加されるコイルＬと、コイルＬの他端と出力端子Ｔoutとの間にドレイン−ソースが接続された第１のＭＯＳトランジスタＱ２と、出力端子Ｔoutから出力される出力電圧Ｖoutを検出し、出力端子Ｔoutの電圧が所定の電圧となるようにコイルＬの他端の接続を制御する制御回路１１２とを有する電源回路において、第１のＭＯＳトランジスタＱ２の基板とコイルＬとの間に接続された第１の抵抗Ｒ11と、第１のＭＯＳトランジスタＱ２の基板と第２のＭＯＳトランジスタＱ12のゲートとの間に接続された第２の抵抗Ｒ12と、第２のＭＯＳトランジスタＱ12のゲートと第２の抵抗Ｒ12との接続点と基準電位ＧＮＤとの間に接続されたスイッチ手段Ｑ11とを有する。
【選択図】図１

Description

本発明は電源装置に係り、特に、一端に電源電圧が印加されるコイルと、コイルの他端と出力端子との間にドレイン−ソースが接続されたＭＯＳトランジスタと、出力端子から出力される出力電圧を検出し、出力端子の電圧が所定の電圧となるようにＭＯＳトランジスタを制御する制御回路部とを有する電源装置に関する。

図３は従来の電源装置の一例の回路構成図を示す。

従来の電源装置１は、コイルＬ、ＭＯＳトランジスタＱ１〜Ｑ４、抵抗Ｒ１、Ｒ２、コンデンサＣ１、インバータ２１、制御回路２２により、チョッパ方式の昇圧型スイッチングレギュレータを構成しており、電池などからなる直流電源１１の出力電圧を昇圧して出力端子Ｔoutより出力する（特許文献１参照）。

直流電源１１は、コイルＬの一端に供給される。コイルＬの他端は、ＮチャネルＭＯＳトランジスタＱ１を介して接地端子Ｔgndに接続されているとともに、ＰチャネルＭＯＳトランジスタＱ２を介して出力端子Ｔoutに接続されている。

出力端子Ｔoutと接地端子Ｔgndとの間には、抵抗Ｒ１、Ｒ２が直列に接続されるとともに、コンデンサＣが接続されている。抵抗Ｒ１と抵抗Ｒ２との接続点には、出力端子Ｔoutから出力される出力電圧Ｖoutを分割した電圧Ｖsが出現する。抵抗Ｒ１と抵抗Ｒ２との接続点に出現した電圧Ｖsは、制御回路２２に供給される。

制御回路２２は、電圧Ｖsに応じてＭＯＳトランジスタＱ１とＭＯＳトランジスタＱ２とを交互にオンさせる。このとき、出力端子Ｔoutから出力される出力電圧Ｖoutが一定となるように、その周期を制御している。

なお、ＭＯＳトランジスタＱ３、Ｑ４は、ＭＯＳトランジスタＱ２の基板電圧を切り換えるためのスイッチ手段であり、ＭＯＳトランジスタＱ２がオフ時に、出力端子Ｔout側にリーク電流が流れるの防止するための回路である。

図４はｐチャネルＭＯＳトランジスタの断面図を示す。

ｐチャネルＭＯＳトランジスタは、ｐ形基板３１にｎ形ウェル領域３２を設け、さらに、ウェル領域３２上に高濃度ｐ形領域３３、３４を設け、ソース及びドレインとし、高濃度ｐ形領域３３と高濃度ｐ形領域３４との間の領域上に絶縁層３５を挟んでゲート電極３６を形成した構成とされている。このとき、高濃度ｐ形領域３３、３４とウェル領域３２及び高濃度ｎ形領域３７とで寄生ダイオードＤ１、Ｄ２が形成される。

このとき、通常のＭＯＳトランジスタのようにＭＯＳトランジスタＱ２のバックゲートである高濃度ｎ形領域３７をソース又はドレインに接続して、基板電位を決定すると、ＭＯＳトランジスタＱ２がオフの時に寄生ダイオードを通してコイルＬ側から出力端子Ｔout側に電流が流れてしまう。

このため、ＭＯＳトランジスタＱ３、Ｑ４を設け、ＭＯＳトランジスタＱ２の基板電位を切り換えて、ＭＯＳトランジスタＱ２のオフ時にコイルＬ側から出力端子Ｔout側に電流が流れることを防止している。

端子Ｔcntには、外部からコントロール信号が供給される。コントロール信号は、出力端子Ｔoutから出力電圧Ｖoutを出力又は停止させるための信号である。端子Ｔcntに供給されたコントロール信号は、制御回路２２に供給されるとともに、ＭＯＳトランジスタＱ４のゲート、及び、インバータ２１を介してＭＯＳトランジスタＱ３のゲートに供給される。

ＭＯＳトランジスタＱ３は、ソース−ドレインがコイルＬの他端とＭＯＳトランジスタＱ１の基板との間に接続されている。また、ＭＯＳトランジスタＱ４は、ソース−ドレインが出力端子ＴoutとＭＯＳトランジスタＱ１のバックゲートである基板との間に接続されている。

ＭＯＳトランジスタＱ３は、コントロール信号がローレベルのときには、そのゲート電位はハイレベルとなるので、オフされる。また、コントロール信号がハイレベルのときには、そのゲート電位はローレベルとなるので、オンされる。

ＭＯＳトランジスタＱ４は、コントロール信号がローレベルのときには、そのゲート電位はローレベルとなるので、オンされる。また、コントロール信号がハイレベルのときには、そのゲート電位はハイレベルとなるので、オフされる。コントロール信号により、ＭＯＳトランジスタＱ３、Ｑ４を切り換えることにより、出力電圧Ｖoutの出力停止時に、ＭＯＳトランジスタＱ２の基板電位を切り換え、不要な電流が流れないようにしていた。

特開平８−２５１９１３号公報

しかるに、従来の電源装置１は、単に、ＭＯＳトランジスタＱ３、Ｑ４のスイッチングによって、基板電圧を切り換えているため、ＭＯＳトランジスタＱ２の基板電位などを自在に設定することはできなかった。

本発明は上記の点に鑑みてされたもので、回路動作停止時のリーク電流を低減でき、回路設計を容易に行える電源装置を提供することを目的とする。

本発明は、一端に電源電圧（ＶDD）が印加されるコイル（Ｌ）と、コイル（Ｌ）の他端と出力端子（Ｔout）との間にドレイン−ソースが接続された第１のＭＯＳトランジスタ（Ｑ２）と、出力端子（Ｔout）から出力される出力電圧（Ｖout）を検出し、出力端子（Ｔout）の電圧が所定の電圧となるようにコイル（Ｌ）の他端の接続を制御する制御回路（１１２）とを有する電源回路において、第１のＭＯＳトランジスタ（Ｑ２）の基板と出力端子（Ｔout）との間に接続された第２のＭＯＳトランジスタ（Ｑ12）と、第１のＭＯＳトランジスタ（Ｑ２）の基板とコイル（Ｌ）との間に接続された第１の抵抗（Ｒ11）と、第１のＭＯＳトランジスタ（Ｑ２）の基板と第２のＭＯＳトランジスタ（Ｑ12）のゲートとの間に接続された第２の抵抗（Ｒ12）と、第２のＭＯＳトランジスタ（Ｑ12）のゲートと第２の抵抗（Ｒ12）との接続点と基準電位（ＧＮＤ）との間に接続されたスイッチ手段（Ｑ11）とを有することを特徴とする。

また、本発明は、第２のＭＯＳトランジスタ（Ｑ12）は、出力端子（Ｔout）側から第１のＭＯＳトランジスタ（Ｑ２）の基板側に向かって順方向となるように寄生ダイオード（Ｄ13）が形成される構成とされたことを特徴とする。

さらに、第２のＭＯＳトランジスタ（Ｑ12）は、ＰチャネルＭＯＳトランジスタから構成され、基板が第１のＭＯＳトランジスタ（Ｑ２）の基板に接続されたことを特徴とする。

また、スイッチ手段（Ｑ11）は、出力端子（Ｔout）から電源（Ｖout）を出力するときにオンされ、出力端子（Ｔout）から電源の出力を停止する時にオフされることを特徴とする。

スイッチ手段（Ｑ11）は、ＭＯＳトランジスタから構成されたことを特徴とする。

なお、上記参照符号はあくまでも参考であり、これによって、特許請求の範囲が限定されるものではない。

本発明によれば、一端に入力端子が接続されたコイルと、コイルの他端と出力端子との間にドレイン−ソースが接続された第１のＭＯＳトランジスタと、出力端子から出力される出力電圧を検出し、出力端子の電圧が所定の電圧となるようにコイルの他端の接続を制御する制御回路部とを有する電源回路において、第１のＭＯＳトランジスタの基板と出力端子との間に接続された第２のＭＯＳトランジスタと、第１のＭＯＳトランジスタの基板とコイルとの間に接続された第１の抵抗と、第１のＭＯＳトランジスタの基板と第２のＭＯＳトランジスタのゲートとの間に接続された第２の抵抗と、第２のＭＯＳトランジスタのゲートと第２の抵抗との接続点と基準電位との間に接続されたスイッチ手段とを設けることにより、出力端子からの電源の出力を停止したときに第１のＭＯＳトランジスタ及び第２のＭＯＳトランジスタを確実にオフさせることができる。これによって、出力端子からの電源出力の停止時に出力端子から負荷にリーク電流が流れることを防止できる。

また、本発明によれば、第１の抵抗及び第２の抵抗により第１のＭＯＳトランジスタの基板電位及び第２のＭＯＳトランジスタのゲート電圧を調整できるため、設計を容易に行える。

〔構成〕
図１は本発明の一実施例の回路構成図を示す。同図中、図３と同一構成部分には同一符号を付し、その説明は省略する。

本実施例の電源装置１００は、チョッパ方式の昇圧型スイッチングレギュレータであり、コイルＬ、ＭＯＳトランジスタＱ１、Ｑ２、Ｑ11、Ｑ12、抵抗Ｒ１、Ｒ２、Ｒ11、Ｒ12、コンデンサＣ１、制御回路１１２、インバータ１１３から構成されている。なお、ダイオードＤ１、Ｄ２は、ＭＯＳトランジスタＱ２の基板とソース及びドレインとの間に形成される寄生ダイオードである。また、ダイオードＤ13はトランジスタＱ12の基板とドレインとの間に形成される寄生ダイオードである。

コイルＬは、一端に電池などから構成される直流電源１１の正電位が印加されている。コイルＬの他端は、ＮチャネルＭＯＳトランジスタＱ１のドレイン及びＰチャネルＭＯＳトランジスタＱ２のドレインに接続されている。ＭＯＳトランジスタＱ１のソースは、接地端子Ｔgndに接続されている。また、ＭＯＳトランジスタＱ２のソースは、出力端子Ｔoutに接続されている。なお、ここで、このコイルＬの他端とＭＯＳトランジスタＱ１、Ｑ２のドレイン端との接続点をＡとする。なお、ＭＯＳランジスタＱ２のソース及びドレインと基板との間には、図４に示すように寄生ダイオードＤ１、Ｄ２が寄生している。

ＭＯＳトランジスタＱ１のゲート及びＭＯＳトランジスタＱ２のゲートは、制御回路１１２に接続されている。ＭＯＳトランジスタＱ１及びＭＯＳトランジスタＱ２は、制御回路１１２からの駆動パルスにより交互にオンするようにスイッチングされる。このような動作によって、いわゆる、同期整流方式のレギュレータが構成されている。

ｎチャネルＭＯＳトランジスタＱ11は、ソース−ドレインが接地端子ＴgndとＭＯＳトランジスタＱ12のゲートとの間に接続されている。ＭＯＳトランジスタＱ11のゲートには、インバータ１１３を介してコントロール端子Ｔcntが接続されており、コントロール端子Ｔcntに供給されるコントロール信号を反転した反転コントロール信号が供給される。

さらに、ｐチャネルＭＯＳトランジスタＱ12は、ソース−ドレインがＭＯＳトランジスタＱ２の基板と出力端子Ｔoutとの間に接続されている。ＭＯＳトランジスタＱ12のゲートは、ＭＯＳトランジスタＱ11を介して接地端子Ｔgndに接続されるとともに、抵抗Ｒ12を介してＭＯＳトランジスタＱ２の基板に接続されている。

抵抗Ｒ11は、ＭＯＳトランジスタＱ２の基板と接続点Ａとの間に接続されている。また、抵抗Ｒ12は、ＭＯＳトランジスタＱ２の基板とＭＯＳトランジスタＱ11のゲートとの間に接続されている。

制御回路１１２には、抵抗Ｒ１と抵抗Ｒ２との接続点の電圧、すなわち、出力端子Ｔoutから出力される出力電圧Ｖoutに応じた電圧Ｖsが供給されている。制御回路１１２は、抵抗Ｒ１と抵抗Ｒ２との接続点の電圧Ｖsに応じたパルス幅のパルスを生成し、ＭＯＳトランジスタＱ１、Ｑ２のゲートに供給する。このとき、制御回路１１２は、ＭＯＳトランジスタＱ１、Ｑ２のゲートに供給するパルスのパルス幅を出力端子Ｔoutから出力される出力電圧Ｖoutが一定の電圧となるように制御している。

また、制御回路１１２には、コントロール端子Ｔcntがインバータ１１３を介して接続されている。コントロール端子Ｔcntには、外部からコントロール信号が供給される。コントロール信号は、出力端子Ｔoutからの出力電圧Ｖoutを出力させる動作と停止させる動作とを制御するための信号である。

コントロール端子Ｔcntに供給されたコントロール信号は、出力端子Ｔoutから出力電圧Ｖoutを出力させるときには、ローレベルとなり、出力端子Ｔoutからの出力電圧Ｖoutの出力を停止させるときには、ハイレベルとなる。コントロール端子Ｔcntに供給されたコントロール信号は、インバータ１１３に供給される。インバータ１１３は、コントロール端子Ｔcntからのコントロール信号を反転させる。反転コントロール信号は、制御回路１１２及びＭＯＳトランジスタＱ11のゲートに供給される。

制御回路１１２は、コントロール端子Ｔcntに供給されるコントロール信号がローレベルであり、インバータ１１３の出力信号がハイレベルのときには、抵抗Ｒ１と抵抗Ｒ２との接続点の電圧Ｖsに応じたパルス幅のパルス信号を生成し、ＭＯＳトランジスタＱ１、Ｑ２のゲートに供給することによって、ＭＯＳトランジスタＱ１とＭＯＳトランジスタＱ２とを交互にオンさせ、出力端子Ｔoutから出力電圧Ｖoutが出力されるように動作する。また、制御回路１１２は、コントロール端子Ｔcntに供給されるコントロール信号がハイレベルであり、インバータ１１３の出力信号がローレベルのときには、ＭＯＳトランジスタＱ１のゲート電位をローレベルとし、ＭＯＳトランジスタＱ２のゲート電位をハイレベルとすることにより、ＭＯＳトランジスタＱ１、Ｑ２を共にオフ状態とし、出力端子Ｔoutからの出力電圧Ｖoutの出力が停止されるように動作する。

このとき、ＭＯＳトランジスタＱ11のゲートには、反転コントロール信号が供給されているので、インバータ１１３の出力信号がハイレベルのときには、ゲート電位がハイレベルとなり、ＭＯＳトランジスタＱ11は、オン状態となる。ＭＯＳトランジスタＱ11がオンすることにより、ＭＯＳトランジスタＱ12のゲート電位がローレベルとなる。ＭＯＳトランジスタＱ12は、ゲート電位がローレベルとなると、オンする。

ＭＯＳトランジスタＱ11は、インバータ１１３の出力信号がローレベルのときには、ゲート電位がローレベルになるので、オフ状態となる。ＭＯＳトランジスタＱ11がオフすると、ＭＯＳトランジスタＱ12のゲート電位がハイレベルとなるので、ＭＯＳトランジスタＱ12はオフ状態となる。

〔動作〕
図２は本発明の一実施例の動作説明図を示す。図２（Ａ）は昇圧動作時、図２（Ｂ）は昇圧停止時の要部の等価回路図を示す。

(Ａ)昇圧動作時
昇圧動作時には、コントロール端子Ｔcntに供給されるコントロール信号がローレベルとされる。ローレベルのコントロール信号は、インバータ１１３により反転されてハイレベルとされ、制御回路１１２及びＭＯＳトランジスタＱ11のゲートに供給される。

制御回路１１２は、ＭＯＳトランジスタＱ１とＭＯＳトランジスタＱ２とを交互にオンさせる。また、ＭＯＳトランジスタＱ11は、ゲートがハイレベルとなるので、オン状態を維持する。ＭＯＳトランジスタＱ11がオンすると、ＭＯＳトランジスタＱ12のゲート電位がローレベルとなるので、ＭＯＳトランジスタＱ12はオンする。

このため、ＭＯＳトランジスタＱ２、Ｑ11、Ｑ12の周辺の回路は、図２（Ａ）に示すような等価回路で表すことができる。

（ａ）ＭＯＳトランジスタＱ１がオン状態、ＭＯＳトランジスタＱ２がオフ状態のときには、電源１１からの電流はコイルＬとＭＯＳトランジスタＱ１を介してグランド電位に流れ、コイルＬにエネルギー蓄積される。このとき、接続点Ａはグランド電位となり、ＭＯＳトランジスタＱ２の基板は、抵抗Ｒ12及びＭＯＳトランジスタＱ11を介して接地端子Ｔgndに接続されるので、グランド電位に維持される。

（ｂ）ＭＯＳトランジスタＱ１がオフ状態、ＭＯＳトランジスタＱ２がオン状態のときには、コイルＬに蓄積されたエネルギーは、ＭＯＳトランジスタＱ２を介して出力端子Ｔoutに出力される。

なお、このとき、接続点Ａの電位が上昇するので、ＭＯＳトランジスタＱ２の基板の電位は、接続点Ａの電位を抵抗Ｒ11と抵抗Ｒ12とで分割したものとなる。

（Ｂ）昇圧停止時
昇圧停止時には、コントロール端子Ｔcntに供給されるコントロール信号は、ハイレベルとされる。コントロール端子Ｔcntに供給されるコントロール信号がハイレベルとなると、インバータ１１３の出力はローレベルとなる。

インバータ１１３の出力がローレベルとなることにより、制御回路１１２はＭＯＳトランジスタＱ１、Ｑ２を共にオフ状態に維持する。また、インバータ１１３の出力がローレベルとなることにより、ＭＯＳトランジスタＱ11がオフする。ＭＯＳトランジスタＱ11がオフすると、トランジスタＱ12には、抵抗Ｒ11、Ｒ12を介してハイレベルとされるので、トランジスタＱ12はオン状態となる。このとき、ＭＯＳトランジスタＱ２の基板は、電源電圧ＶDDに維持される。

このため、ＭＯＳトランジスタＱ２、Ｑ11、Ｑ12の周辺の回路は、図２（Ｂ）に示すような等価回路で表すことができる。

このとき、ＭＯＳトランジスタＱ１、Ｑ２、Ｑ11、Ｑ12がすべてオフすることによって、図２（Ｂ）に示すように抵抗Ｒ11と寄生ダイオードＤ１、Ｄ２、Ｄ13が回路上に現れる。寄生ダイオードＤ２、Ｄ13は、共に出力端子ＴoutからトランジスタＱ２の基板との間に逆方向に接続されることになる。これによって、接続点Ａから出力端子Ｔout側に電流が流れることがなくなる。

本実施例によれば、出力端子からの電源の出力を停止したときに、ＭＯＳトランジスタＱ２及びＭＯＳトランジスタＱ11を確実のオフさせることができ、また、このとき、寄生ダイオードＤ２、Ｄ13も逆方向とすることができるため、電源１１から出力端子Ｔoutにリーク電流が流れることを防止することができる。

また、本実施例によれば、抵抗Ｒ11、Ｒ12によりＭＯＳトランジスタＱ２の基板電位及びＭＯＳトランジスタＱ12のゲート電圧を調整できるため、設計を容易に行える。

本発明の一実施例の回路構成図である。 本発明の一実施例の要部の等価回路図である。 従来の電源装置の一例の回路構成図である。 ＭＯＳトランジスタＱ２の断面図である。

符号の説明

１１ 直流電源
Ｌ コイル、Ｒ１、Ｒ２、Ｒ11、Ｒ12 抵抗、Ｃ１ コンデンサ
Ｑ１、Ｑ２、Ｑ11、Ｑ12 ＭＯＳトランジスタ、Ｄ１、Ｄ２、Ｄ13 寄生ダイオード
１００ 電源装置、１１２ 制御回路、１１３ インバータ

Claims (5)

1. 一端に入力端子が接続されたコイルと、該コイルの他端と出力端子との間にドレイン−ソースが接続された第１のＭＯＳトランジスタと、該出力端子から出力される出力電圧を検出し、該出力端子の電圧が所定の電圧となるように該コイルの他端の接続を制御する制御回路部とを有する電源回路において、
   前記第１のＭＯＳトランジスタの基板と前記出力端子との間に接続された第２のＭＯＳトランジスタと、
   前記第１のＭＯＳトランジスタの基板と前記コイルとの間に接続された第１の抵抗と、
   前記第１のＭＯＳトランジスタの基板と前記第２のＭＯＳトランジスタのゲートとの間に接続された第２の抵抗と、
   前記第２のＭＯＳトランジスタのゲートと前記第２の抵抗との接続点と基準電位との間に接続されたスイッチ手段とを有することを特徴とする電源装置。
2. 前記第２のＭＯＳトランジスタは、前記出力端子側から前記第１のＭＯＳトランジスタの基板側に向かって順方向となるように寄生ダイオードが形成される構成とされたことを特徴とする請求項１記載の電源装置。
3. 前記第２のＭＯＳトランジスタは、ＰチャネルＭＯＳトランジスタから構成され、基板が前記第１のＭＯＳトランジスタの基板に接続されたことを特徴とする請求項２記載の電源装置。
4. 前記スイッチ手段は、前記出力端子から電源を出力するときにオンされ、前記出力端子から電源の出力を停止する時にオフされることを特徴とする請求項１乃至３のいずれか一項記載の電源装置。
5. 前記スイッチ手段は、ＭＯＳトランジスタから構成されたことを特徴とする請求項１乃至４のいずれか一項記載の電源装置。

Images