JP2020031390A

JP2020031390A - スイッチ回路

Info

Publication number: JP2020031390A
Application number: JP2018157334A
Authority: JP
Inventors: 庸行林; Tsuneyuki Hayashi
Original assignee: Toshiba Corp; Toshiba Electronic Devices and Storage Corp
Current assignee: Toshiba Corp; Toshiba Electronic Devices and Storage Corp
Priority date: 2018-08-24
Filing date: 2018-08-24
Publication date: 2020-02-27
Anticipated expiration: 2038-08-24
Also published as: US20200067501A1; US11418182B2; JP7002423B2

Abstract

【課題】入力端子の状態によらず、逆流電流を防止する。【解決手段】スイッチ回路は、昇圧回路と、第１スイッチと、第２スイッチと、を備える。昇圧回路は、入力電圧を昇圧する。第１スイッチは、前記入力電圧が印加される入力部と、前記入力部に印加された電圧に基づいて出力電圧を出力する出力部と、駆動する電圧が印加される駆動部と、を備え、前記入力電圧が出力電圧よりも高い場合に、前記昇圧回路が出力する電圧が前記駆動部に印加され、前記入力電圧に基づいた前記出力電圧を出力する。第２スイッチは、駆動部に印加された電圧から前記入力電圧を引いた値が駆動しきい値を超えた場合に、前記第１スイッチの前記駆動部と、前記第１スイッチの前記入力部とを短絡する。【選択図】図１

Description

本発明の実施形態は、スイッチ回路に関する。

電子回路において、電源は、各素子に電位又は電流等を与えるために必須な要素である。一例として、電源回路は、外部負荷に対して電圧を印加するが、外部負荷の電位が電源の電位よりも高い場合には、外部負荷から電源へと電流が逆流することがあり、故障や不具合の原因となり得る。この電流の逆流は、例えば、電源が接地電位となり外部負荷が正の電位を有する場合、あるいは、電源の正負を逆に接続する場合等、比較的簡単に起こりうる。この逆流を防止するべく、電源にはスイッチ回路が設けられる。スイッチ回路は、例えば、２つのＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect-Transistor）をバックツーバックの状態で電源端子と出力端子との間に設けることにより実装される。

特開２０１６−１５８０８６号公報

本発明の実施形態は、入力電位がＧＮＤよりも低くなった場合にも逆流電流を防止可能なスイッチ回路を提供するものである。

一実施形態によれば、スイッチ回路は、昇圧回路と、第１スイッチと、第２スイッチと、を備える。昇圧回路は、入力電圧を昇圧する。第１スイッチは、前記入力電圧が印加される入力部と、前記入力部に印加された電圧に基づいて出力電圧を出力する出力部と、駆動する電圧が印加される駆動部と、を備え、前記入力電圧が出力電圧よりも高い場合に、前記昇圧回路が出力する電圧が前記駆動部に印加され、前記入力電圧に基づいた前記出力電圧を出力する。第２スイッチは、駆動部に印加された電圧から前記入力電圧を引いた値が駆動しきい値を超えた場合に、前記第１スイッチの前記駆動部と、前記第１スイッチの前記入力部とを短絡する。

一実施形態に係るスイッチ回路の一例を示す図。第１スイッチの一例を示す図。

図１は、本実施形態に係るスイッチ回路の一例を示す回路図である。スイッチ回路１は、入力端子ＶＩＮから電源電圧が印加されると、制御端子ＣＮＴに入力された制御信号に基づき、出力端子ＶＯＵＴに接続されている負荷２に電圧を印加する。このスイッチ回路１は、昇圧回路１０と、ドライバ１２と、比較器１４と、第１スイッチ１６と、第２スイッチ１８と、を備え、端子として、入力端子ＶＩＮ、出力端子ＶＯＵＴ、制御端子ＣＮＴ、接地端子ＶＧを備える。

入力端子ＶＩＮには、入力電圧Ｖｉｎが印加され、出力端子ＶＯＵＴから、出力電圧Ｖｏｕｔが出力される。制御端子ＣＮＴは、スイッチ回路１のオン／オフを制御する信号を入力する端子であり、例えば、出力電圧Ｖｏｕｔを出力する場合に、スイッチ回路１をオンにする信号が制御端子ＣＮＴから入力され、出力端子ＶＯＵＴから電圧を出力しない場合には、スイッチ回路１をオフにする信号が入力される。接地端子ＶＧは、スイッチ回路１の外部において接地面ＧＮＤと接続される端子である。

昇圧回路１０は、入力端子ＶＩＮと、ドライバ１２との間に接続され、入力端子ＶＩＮに印加される入力電圧Ｖｉｎを、ドライバ１２が出力する第１スイッチ１６を駆動するための駆動電圧まで昇圧する回路である。第１スイッチ１６を介して出力電圧Ｖｏｕｔを出力するために、その駆動には、しきい値電圧Ｖｔｈ１（駆動しきい値）を加算した電圧であるＶｏｕｔ＋Ｖｔｈ１の電圧を印加する必要があるので、この昇圧回路１０により、第１スイッチ１６を駆動するのに十分な電圧まで入力電圧Ｖｉｎを昇圧する。昇圧回路１０は、例えば、チャージポンプ等を備えて形成される。

ドライバ１２は、電源として昇圧回路１０（例えば、Ｖｄｄに対応）及び接地端子ＶＧ（例えば、Ｖｓｓに対応）と接続され、制御用の入力として制御端子ＣＮＴ及び比較器１４と接続され、その出力が第１スイッチ１６の駆動部へと接続される。制御端子ＣＮＴにスイッチ回路１をオンにする信号が入力され、かつ、入力電圧Ｖｉｎ≧出力電圧Ｖｏｕｔである場合には、第１スイッチ１６が駆動するように、昇圧回路１０により昇圧された入力電圧を印加する。このように、ドライバ１２は、その電圧源として昇圧回路１０と接続、及び、接地され、出力電圧として、昇圧電圧又は接地電圧を出力する。

スイッチ回路１をオフにする信号が制御端子ＣＮＴから入力された場合には、ドライバ１２は、第１スイッチ１６の駆動部の電圧をＧＮＤ電圧にすることにより、第１スイッチ１６をオフにして、電圧が出力されないようにする。一方で、入力電圧Ｖｉｎ＜出力電圧Ｖｏｕｔとなる場合には、第１スイッチ１６を介して出力端子ＶＯＵＴから入力端子ＶＩＮ側へと電流が流れるため、ドライバ１２は、第１スイッチ１６の駆動部の電圧をＧＮＤ電圧とし、第１スイッチ１６をオフにして電流が逆流するのを防止する。

比較器１４は、入力端子ＶＩＮと出力端子ＶＯＵＴとに接続され、その出力がドライバ１２へと接続される。比較器１４は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔを比較し、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの差電圧を取得し、その電圧に基づいた信号をドライバ１２へと出力する。ドライバ１２は、比較器１４の出力に基づいて、上記の処理をする。

第１スイッチ１６は、入力端子ＶＩＮと出力端子ＶＯＵＴとの間に接続され、その駆動部がドライバ１２に接続される。第１スイッチ１６は、ドライバ１２により印加された電圧に基づいて、入力電圧Ｖｉｎを出力端子ＶＯＵＴへと伝達させ、外部の負荷２に出力電圧Ｖｏｕｔとして電圧を出力する。便宜的に、入力端子ＶＩＮとの接続部を入力部と、出力端子ＶＯＵＴとの接続部を出力部と記載する。

第２スイッチ１８は、入力端子ＶＩＮとドライバ１２の出力との間に接続、すなわち、入力端子ＶＩＮと第１スイッチ１６の駆動部との間に接続され、その駆動部が接地される。第２スイッチ１８は、入力端子ＶＩＮの電位がＧＮＤよりも低くなり、その差がしきい値電圧Ｖｔｈ２（駆動しきい値）を超えた場合、すなわち、ＧＮＤ−Ｖｉｎ＞Ｖｔｈ２となる場合に、第１スイッチ１６の駆動部と入力部とを電気的に接続（短絡）させ、第１スイッチ１６の駆動部と入力部との電位を同電位にすることにより、第１スイッチ１６のオフ状態を維持させる。

図２は、第１スイッチ１６の実装の一例を示す図である。第１スイッチ１６は、２つのｎ型ＭＯＳＦＥＴであるトランジスタ１６０、１６２を備えて構成される。２つのトランジスタ１６０、１６２は、そのドレイン同士、及び、ゲート同士が接続されるように配置される。トランジスタ１６０のソースが入力部と接続され、トランジスタ１６２のソースが出力部と接続される。図に示すダイオードは、ＭＯＳＦＥＴに存在するボディダイオードを明示的に示したものであり、別途ダイオードが備えられている訳ではない。

スイッチ素子として機能させるためには、例えば、トランジスタ１６２のみを第１スイッチ１６とすることも考えられる。しかしながら、この場合、図に示すようにボディダイオードが存在しているため、出力端子側の電位が入力端子側の電位よりも高くなった場合に、トランジスタ１６２のみであると、ゲートに印加される電圧によらず、ボディダイオードを介して出力側から入力側へと電流が流れる。これを防止するため、トランジスタ１６２に対して、トランジスタ１６０をバックツーバックの状態で接続する。

このように、２つのトランジスタ１６０、１６２を接続することにより、ゲートに印加された電圧により第１スイッチ１６全体としてのしきい値電圧Ｖｔｈ１を超える電圧が印加された場合においては、通常のトランジスタと同様に入力側（ドレイン側）から出力側（ソース側）へと電流が流れるが、そうでは無い場合には、２つのボディダイオードの極性が逆向きであることから、第１スイッチ１６のいずれの方向にも電圧を通すことが無くなる。しきい値電圧Ｖｔｈ１は、例えば、トランジスタ１６０とトランジスタ１６２とが同一の特性を有するトランジスタである場合には、いずれかのトランジスタのしきい値電圧と等しくてもよい。

第２スイッチ１８についても図示しないが、第１スイッチ１６と同様に２つのトランジスタを備えて構成される。ただし、第２スイッチ１８のしきい値電圧Ｖｔｈ２は、第１スイッチ１６のしきい値電圧Ｖｔｈ１以下の大きさ、すなわち、Ｖｔｈ２≦Ｖｔｈ１であることが望ましい。

全体的なスイッチ回路１の動作について、以下、説明する。

制御信号Ｃｎｔにより、スイッチ回路１がオフとされる場合、ドライバ１２は、ＧＮＤ電圧を出力する。これにより、Ｖｇａｔｅは、ＧＮＤ電圧となり、第１スイッチ１６は、オフとなる。制御信号Ｃｎｔにより、スイッチ回路１がオンとされる場合、ドライバ１２は、昇圧回路１０により昇圧された昇圧電圧ＶｂをＶｇａｔｅとして出力し、第１スイッチ１６をオンにする。

入力電圧Ｖｉｎ≧出力電圧Ｖｏｕｔである場合、昇圧回路１０は、昇圧電圧ＶｇをＶｇ＞Ｖｏｕｔ＋Ｖｔｈ１となるように昇圧する。このようにすると、Ｖｇａｔｅ＞Ｖｏｕｔ＋Ｖｔｈ１となるので、第１スイッチ１６がオンとなり、第１スイッチ１６において入力端子ＶＩＮ側（入力部）から出力端子ＶＯＵＴ側（出力部）へと電流が流れ、外部の負荷２に対して、入力電圧Ｖｉｎに基づいた出力電圧Ｖｏｕｔが出力される。

この状態において、入力端子ＶＩＮに印加されている電圧が下がると、ＧＮＤ＜Ｖｉｎ＜Ｖｏｕｔとなることがある。このような場合、比較器１４は、Ｖｉｎ＜Ｖｏｕｔであることを示す差電圧をドライバ１２へと出力する。ドライバ１２は、Ｖｉｎ＜Ｖｏｕｔであると判断すると、昇圧回路１０により昇圧された電圧Ｖｂではなく、接地電圧ＧＮＤをＶｇａｔｅとして出力する。この結果、第１スイッチ１６のゲートが接地され、第１スイッチ１６は、オフとなる。さらに、第１スイッチ１６においては、２つのトランジスタ１６０、１６２のボディダイオードの極性が逆向きであることから、ボディダイオードを介して出力端子Ｖｏｕｔ側（出力部）から入力端子Ｖｉｎ側（入力部）へと電流が逆流することもない。

上記の流れにおいて、いずれの場合においても、第２スイッチ１８のゲートは、接地され、さらにＧＮＤ＜Ｖｉｎであるので、ドレイン、ソースの電位がゲートの電位より低くなることがなく、第２スイッチ１８は、オフの状態を維持する。このため、ＧＮＤ＜Ｖｉｎとなるような状態において、第２スイッチ１８において余分な電力が消費されることはないし、スイッチ回路１内の他の回路に影響を及ぼすこともない。また、ＶｇａｔｅからＶｉｎへのボディダイオードを介した電流も、上記の第１スイッチ１６と同様の理由により発生しない。

Ｖｉｎ＝ＧＮＤとなる電圧となった場合においても、スイッチ回路１を動作させる電源が存在しないため、スイッチ回路１の内部の回路は、オフ状態となり、第１スイッチ１６もオフ状態となる。かつ、その極性が逆となるように接地されているため、ボディダイオードを介した逆流電流の発生も防止される。

Ｖｉｎ＜ＧＮＤとなり、ＧＮＤ−Ｖｉｎ＞Ｖｔｈ２となると、第２スイッチ１８がオンとなり、ＶｇａｔｅとＶｉｎ間が短絡状態となるため、ＶｇａｔｅとＶｉｎが同等の電圧となるように制御される。Ｖｔｈ２＜Ｖｔｈ１である場合、この結果、第１スイッチ１６のゲートとソース（入力部側）との電位差がＶｔｈ１以上となることがないので、第１スイッチ１６は、オン状態とはならず、出力端子ＶＯＵＴ側から、入力端子ＶＩＮ側へと電流が逆流することはない。

Ｖｔｈ１≦Ｖｔｈ２である場合においても、過渡的に出力端子ＶＯＵＴから入力端子ＶＩＮ側へと電流が逆流することはあるとしても、ＧＮＤ−Ｖｉｎ＞Ｖｔｈ２となったタイミングから、逆流する電流が減少される。いずれにせよ、逆流する電流は少ない方が好ましいので、Ｖｔｈ１＞Ｖｔｈ２であることが、より望ましい。

以上のように、本実施形態によれば、従来の構成、例えば、第２スイッチが存在せず、第１スイッチのみが存在する構成では防ぐことが困難であった、入力端子ＶＩＮの電位が回路の最低電位ＧＮＤよりも低くなる場合に生じる内部バッテリー等の負荷に接続された出力端子ＶＯＵＴからの逆流電流を、第１スイッチ１６に逆流電流が流れる条件に基づいて、第２スイッチ１８により、第１スイッチ１６のゲートとソースとを同じ電位にすることにより、防止することが可能となる。このような逆流電流を防止することにより、例えば、バッテリーの無用な消費を抑制し、充放電回数を減らすことに繋がり、結果的にバッテリーの寿命を延ばすことに貢献できる。また、過度な充電を防ぐことにより、環境への配慮も為されることになる。

なお、上述した実施形態においては、オン抵抗が低く、スイッチオン時の発熱、及び、オン抵抗による出力電圧ドロップを抑えるためにｎ型のＭＯＳＦＥＴを第１スイッチ１６、第２スイッチ１８において用いたが、これには限られず、設計上等の要因により、ｐ型のＭＯＳＦＥＴを用いてもよい。この場合、ゲートに印加する電圧等の関係をｐ型のＭＯＳＦＥＴが動作、非動作するように調整する。また、さらに別の例としては、ＭＯＳＦＥＴに限られず、他のトランジスタ等、例えば、バイポーラトランジスタ等を用いてもよい。この場合、適宜、ゲートをベースと、ドレイン又はソースをエミッタ又はコレクタと読み替える。

また、制御端子ＣＮＴに入力された制御信号Ｃｎｔによりドライバ１２を駆動するものとしたが、これには限られず、昇圧回路１０も、制御信号Ｃｎｔによりスイッチ回路１がオンされる場合に駆動され、オフの場合には駆動しないように制御されてもよい。

第２スイッチ１８の駆動部は、接地されているものとしたがこれには限られず、所定の電圧が印加されているようにしてもよい。この所定の電圧は、第２スイッチ１８のしきい値電圧Ｖｔｈ２を超えないようにする。このようにすると、ＶｉｎがＧＮＤを下回った場合に、より早い段階でＶｉｎとＶｇａｔｅとを制御することが可能となる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１：スイッチ回路
１０：昇圧回路
１２：ドライバ
１４：比較器
１６：第１スイッチ
１８：第２スイッチ
２：負荷

Claims

入力電圧を昇圧する、昇圧回路と、
前記入力電圧が印加される入力部と、前記入力部に印加された電圧に基づいて出力電圧を出力する出力部と、駆動する電圧が印加される駆動部と、を備え、前記入力電圧が出力電圧よりも高い場合に、前記昇圧回路が出力する電圧が前記駆動部に印加され、前記入力電圧に基づいた前記出力電圧を出力する、第１スイッチと、
駆動部に印加された電圧から前記入力電圧を引いた値が駆動しきい値を超えた場合に、前記第１スイッチの前記駆動部と、前記第１スイッチの前記入力部とを短絡する、第２スイッチと、
を備えるスイッチ回路。
前記入力電圧よりも前記出力電圧が高い場合に、前記第１スイッチの前記駆動部に、前記昇圧回路が出力した電圧が印加されない、請求項１に記載のスイッチ回路。
前記第１スイッチ回路は、２つのｎ型のＭＯＳＦＥＴをバックツーバックの状態で相互のドレイン同士が接続され、かつ、相互のゲート同士が接続され、一方のソースが前記入力部であり、他方のソースが前記出力部であり、相互に接続されたゲートが前記駆動部である、請求項１又は請求項２に記載のスイッチ回路。
前記第２スイッチ回路は、２つのｎ型のＭＯＳＦＥＴをバックツーバックの状態で相互のドレイン同士が接続され、かつ、相互のゲート同士が接続され、一方のソースが前記第１スイッチの前記入力部と接続され、他方のソースが前記第１スイッチの前記駆動部と接続され、相互に接続されたゲートが前記駆動部である、請求項１乃至請求項３のいずれかに記載のスイッチ回路。
前記第２スイッチ回路は、相互のゲートが接地される、請求項４に記載のスイッチ回路。
前記第１スイッチの駆動しきい値は、前記第２スイッチの前記駆動しきい値よりも高い値である、請求項１乃至請求項５のいずれかに記載のスイッチ回路。
入力端子と接続される、昇圧回路と、
前記入力端子と、出力端子とに接続される、比較器と、
電圧源として前記昇圧回路と、接地点との間に接続され、制御信号が入力される制御端子と、前記比較器の出力と、に接続される、ドライバと、
前記入力端子と、前記出力端子と、の間に接続され、前記ドライバとその駆動部とが接続される、第１スイッチと、
駆動部が接地され、前記入力端子と、前記第１スイッチの前記駆動部と、の間に接続され、第２スイッチと、
を備える、スイッチ回路。