KR0131161B1 - 정 전류 발생 장치 - Google Patents

정 전류 발생 장치

Info

Publication number
KR0131161B1
KR0131161B1 KR1019940024674A KR19940024674A KR0131161B1 KR 0131161 B1 KR0131161 B1 KR 0131161B1 KR 1019940024674 A KR1019940024674 A KR 1019940024674A KR 19940024674 A KR19940024674 A KR 19940024674A KR 0131161 B1 KR0131161 B1 KR 0131161B1
Authority
KR
South Korea
Prior art keywords
power supply
output terminal
mis transistor
circuit
constant current
Prior art date
Application number
KR1019940024674A
Other languages
English (en)
Other versions
KR950010340A (ko
Inventor
히로다까 하라다
Original Assignee
가네꼬 히사시
니뽄 덴끼 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 니뽄 덴끼 가부시끼 가이샤 filed Critical 가네꼬 히사시
Publication of KR950010340A publication Critical patent/KR950010340A/ko
Application granted granted Critical
Publication of KR0131161B1 publication Critical patent/KR0131161B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

출력단자(OUT)에 정 전류를 발생시키기 위한 정 전류 회로(1)와 상기 정 전류 회로를 구동시키기 위한 구동 회로(2)를 구비한 정 전류 발생 장치에 제어 회로(3')가 제공되어, 상기 구동 회로를 상기 출력단자에서의 전위에 따라 작동시킨다.

Description

정 전류 발생 장치
제1도는 종래 기술의 정 전류 발생 장치를 나타낸 회로도.
제2도는 본 발명의 제1실시예에 따른 정 전류 발생 장치를 나타낸 회로도.
제3도는 본 발명의 제2실시예에 따른 정 전류 발생 장치를 나타낸 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 정 전류 회로 2 : 구동 회로
3 : 전원-온 리세트 회로 3' : 제어 회로
R1,R2 : 저항 INV : 인버터
Qp1∼Qp3, Qp1'∼Qp3' : P채널 증가형 MOS 트랜지스터
Qn1∼Qn3, Qn1'∼Qn3' : N채널 증가형 MOS 트랜지스터
본 발명은 안정적으로 동작하는 정 전류 발생 장치에 관한 것이다.
일반적으로, 정 전류 발생 장치는 반도체 집적 회로내에 합체된다. 종래 기술의 정 전류 발생 장치는 출력단자로 정 전류를 발생시키기 위한 정 전류 회로와 이 정 전류 회로를 구동하기 위한 구동 회로를 구비한다. 이 경우, 구동 회로는 전원 공급 전압이 0V에서 소정 전압으로 증가되었을 때 펄스 신호를 발생시키는 전원-온 리세트 회로(power-on reset circuit)에 의해 구동된다. 보다 상세한 사항은 이후에 설명될 것이다.
그러나, 상술한 종래 기술의 정 전류 발생 장치에 있어서는 상기 전원-온 리세트 회로가 전원-온 모드에서 단일 펄스 신호만을 발생시키기 때문에 만일 상기 단일 펄스 신호를 사용하는 구동 회로에 의한 정 전류 회로의 구동 동작이 실패할 경우, 상기 정 전류 회로는 전원이 다시 온(on)되지 않는 한 다시 동작하지 못할 것이다.
따라서 본 발명의 목적은 전원이 완전히 온으로 된 이후에도 안정적으로 동작가능한 정 전류 발생 장치를 제공하는데 있다.
본 발명에 따르면, 출력단자에 정 전류를 발생시키기 위한 정 전류 회로와 이 정 전류 회로를 구동하기 위한 구동 회로를 구비하는 정 전류 발생 회로에 제어 회로가 제공되어, 출력단자에서의 전위에 따라 상기 구동 회로를 턴온시킨다. 따라서, 전원이 완전히 온으로 된 이후에도 정 전류 회로가 동작하지 않으면, 정 전류 회로가 동작할 때까지 정 전류 회로의 구동 작업이 반복된다.
본 발명은 첨부된 도면을 참조하여 이하의 종래 기술과의 비교와 본 발명의 설명을 통해 보다 명확히 이해될 것이다.
본 발명의 양호한 실시예의 설명에 앞서, 제1도를 참조하여 종래 기술에 의한 정 전류 발생 장치를 설명한다.
제1도에서 도면부호 1은 P채널 증가형 MOS 트랜지스터(P-channel enhancement-type MOS(일반적으로 MIS) transistor)(Qp1,Qp2)와 N채널 증가형 MOS 트랜지스터(Qn1,Qn2) 및 저항(R1)으로 구성된 정 전류 회로를 나타낸다.
트랜지스터(Qp1,Qp2)의 소스는 Vcc로 표시된 전원 공급 단자에 연결되고, 게이트는 출력단자(OUT)에 연결된다. 그러므로, 트랜지스터(Qp1,Qp2)는 입력 전류(I2)와 출력 전류(I1)를 갖는 전류 반사 회로(current mirror circuit)를 형성한다. 이 전류 반사 회로에서 트랜지스터(Qp1)의 전류 공급 능력은 트랜지스터(Qp2)의 전류 공급 능력과 동일하다.
반면, 트랜지스터(Qn1,Qn2)의 소스는 접지(GND)로 표시된 전원 공급 단자에 연결되고, 게이트는 절점(N1)에 연결된다. 따라서, 저항(R1)을 갖는 트랜지스터(Qn2)와 트랜지스터(Qn1)는 입력 전류(I1)와 출력 전류(I2)를 갖는 전류 반사 회로를 형성한다. 이 전류 반사 회로에서는 트랜지스터(Qn2)의 전류 공급 능력이 트랜지스터(Qn1)의 전류 공급 능력보다 크다.
제1도에서 도면부호 2는 정 전류 회로(1)를 구동하기 위한 구동 회로를 나타낸다. 구동 회로(2)는 N채널 증가형 MOS 트랜지스터(Qn3)로 형성되며, 이 트랜지스터(Qn3)는 전원-온 리세트 회로(3)에 의해 제어된다. 전원-온 리세트 회로(3)는 전원이 온되어 전위(Vcc)가 증가되었을 때 단일 펄스 신호(S1)를 발생시킨다.
이하 제1도의 정 전류 발생 장치의 동작을 설명한다.
동일 전류 공급 능력을 지닌 트랜지스터(Qp1,Qp2)로 구성된 전류 반사 회로에 의해 전류 I1과 전류 I2는 같게 된다. 정 전류 회로(1)는 2가지 상태를 갖는데, 즉 무 전류 상태(non-current state)와 정 전류 상태를 갖는다.
먼저, I1=I2=0인 무 전류 상태에서 전원이 온되어 전위(Vcc)가 증가되면, 출력단자(OUT)에서의 전위가 다음 조건하에서 전위(Vcc)를 따른다.
VOUT=Vcc-｜Vpth｜
여기에서 VOUT은 출력단자(OUT)에서의 전위이고, Vpth는 Qp1등의 P채널 증가형 트랜지스터의 임계 전압이다. 이러한 상태에서 I1=I2=0이다.
다음으로, 전원-온 리세트 회로(3)가 단일 펄스 신호(S1)를 발생하면, 트랜지스터(Qn3)가 온된다. 그 결과 출력단자(OUT)에서의 전위, 즉 트랜지스터(Qp1,Qp2)의 게이트에서의 전위가 0V로 되고, 따라서, 트랜지스터(Qp1,Qp2)가 온으로 되어 전류(I1,I2)가 트랜지스터(Qp1,Qp2)를 통해 각각 흐르게 된다. 그러므로 절점(N1)에서의 전위, 즉 트랜지스터(Qn1,Qn2)의 게이트에서의 전위가 증가되어 트랜지스터(Qn1,Qn2)가 턴온된다. 이 상태에서 I1=I2이다.
마지막으로, 전원-온 리세트 회로(3)의 단일 펄스 신호(S1)가 0V로 복귀하면, 트랜지스터(Qn3)는 오프(off)된다. 이 결과 전류(I2)의 흐름이 트랜지스터(Qn3)를 거치는 경로에서 트랜지스터(Qn2)와 저항(R1)을 거치는 경로로 전환된다. 이 경우, 만일 트랜지스터(Qn1)의 전류 공급 능력에 대한 트랜지스터(Qn2)의 전류 공급 능력의 비율이 n(n1)이면, 전류(I2)는 n I1으로 증가된다. 이와 동시에, 전류(I1)는 트랜지스터(Qp1,Qp2)로 구성된 전류 반사 회로에 의해 I2로 증가된다. 그러나, 이와 같은 경우, 트랜지스터(Qn2)의 소스의 전위가 저항(R1) 전위의 강하에 의해 증가되기 때문에 트랜지스터(Qn2)의 전류 공급 능력이 감소되어 정 전류 회로(1)가 평형상태, 즉 정 전류 상태에 진입하게 된다. 이러한 경우 I1=I2=α가 되며, 여기서는 α는 전위(Vcc)와 무관한 일정값이다.
그러나, 제1도의 정 전류 발생 회로에 있어서, 만일 전원-온 리세트 회로(3)의 단일 펄스 신호(S1)에 의한 트랜지스터(Qn1,Qn2)의 턴온 동작이 실패하면, 트랜지스터(Qp1,Qp2)는 오프 상태로 복귀, 즉 정 전류 회로(1)가 무 전류 상태로 복귀한다. 따라서 정 전류 회로(1)는 더 이상 정 전류 상태에 있지 못하게 된다.
제2도는 본 발명에 따른 제1실시예를 나타낸다. 제2도에서는 제1도의 전원-온 리세트 회로(3)를 대체하여 제어 회로(3')가 제공된다. 제어 회로(3')는 P채널 증가형 MOS 트랜지스터(Qp3)와 저항(R2) 및 인버터(INV)를 구비한다. 제어 회로(3')에서 Vcc-VOUT｜Vpth｜일 때, 트랜지스터(Qp3)가 온되어 절점(N2)에서의 전위가 하이로 된다. 따라서 인버터(INV)의 출력(S2)은 로우로 되어 트랜지스터(Qn3)를 턴오프시킨다. 반면에, Vcc-VOUT ｜Vpth｜이면, 트랜지스터(Qp3)가 오프되어 절점(N2)의 전위가 로우로 된다. 따라서, 인버터(INV)의 출력(S2)은 하이로 되고 트랜지스터(Qn3)가 턴온된다.
제2도의 정 전류 발생 회로의 동작을 이하 설명한다.
먼저, 전원이 오프되기 이전인 무 전류 상태에서, I1=I2=0이고 Vcc=VOUT=0이다.
전원이 온된 직후 Vcc와 VOUT간의 차이는 ｜Vpth｜보다 작고, 따라서 트랜지스터(Qp3)가 오프된다. 그 결과 절점(N2)의 전위가 로우가 되고, 인버터(INV)의 출력(S2)이 하이가 되므로 트랜지스터(Qn3)가 온된다. 그러므로, 출력단자(OUT)에서의 전위(VOUT)가 0V로 되어, 트랜지스터(Qp1,Qp2)를 통해 흐르는 전류(I1,I2)가 각각 여기된다. 이와 동시에, 출력단자(OUT)에서의 전위(VOUT)가 0V로 트랜지스터(Qp3)를 턴온시키기 때문에 전류가 저항(R2)을 통해 흐르게 된다. 그 결과, 절점(N2)에서의 전위가 인버터(INV)의 임계 전압을 초과시, 인버터(INV)의 출력이 하이에서 로우로 전환되고, 이로써, 정 전류 회로(1)가 정 전류 상태에 놓이게 된다.
이때에도, 만일 정 전류 회로(1)가 정 전류 상태로의 진입에 실패한다면, 출력단자(OUT)에서의 전위(VOUT)가 증가되어 트랜지스터(Qp3)가 오프된다. 따라서, 상술한 전류 여기 동작이 정 전류 회로(1)의 정 전류 상태 진입시까지 반복된다.
제2도에서, 저항(R2)의 저항 값은 비교적 크며, 따라서 저항의 크기 영역을 감소시키기 위하여 저항(R2)이 소스와 게이트가 연결된 N채널 공핍형 MOS 트랜지스터(N-channel Depletion-type MOS transistor)로 구성될 수 있다.
제3도는 본 발명의 제2실시예를 나타낸다. 제3도에서 제2도의 P채널 트랜지스터(Qp1,Qp2,Qp3)는 N채널 MOS 트랜지스터(Qn1',Qn2',Qn3')로 각각 대체되었고, 제2도의 N채널 트랜지스터(Qn1,Qn2,Qn3)는 각각 P채널 MOS 트랜지스터(Qp1',Qp2',Qp3')로 대체되었다. 또한 Vcc로 표시된 전원 공급 단자와 접지(GND)가 서로 위치 바꿈하였다.
제3도의 정 전류 발생 장치의 동작은 제2도의 정 전류 발생 장치의 동작과 유사하며, 이하 설명된다.
먼저, 전원 온되기전 무 전류 상태에서 I1=I2=0이고 Vcc=VOUT=0이다.
전원이 온된 직후, Vcc와 VOUT간의 차이는 Vnth보다 작으며, 여기에서 Vnth는 N채널 트랜지스터의 임계 전압이다. 따라서 트랜지스터(Qp3')가 오프되고나서, 그 결과 절점(N2')에서의 전위가 하이로 되고 인버터(INV)의 출력(S3)이 로우로 되어, 트랜지스터(Qp3')가 턴온된다. 따라서, 출력단자(OUT)에서의 전위(VOUT)가 Vcc로 되어 트랜지스터(Qn1',Qn2')를 통해 각각 흐르는 전류(I1,I2)를 여기시킨다. 이와 동시에 출력단자(OUT)에서의 전위(VOUT)가 Vcc로서 트랜지스터(QP3')를 온시키므로, 전류가 저항(R2)을 통해 흐르게 된다. 그 결과 절점(N2')에서의 전위가 인버터(INV)의 임계 전압보다 낮아지면, 인버터(INV)의 출력(S3)이 로우에서 하이(Vcc)로 전환되고, 이로써 정 전류 회로(1)가 정 전류 상태에 놓이게 된다.
이때에도, 만일 정 전류 회로(1)가 정 전류 상태로의 진입에 실패한다면, 출력단자(OUT)에서의 전위(VOUT)가 감소하여 트랜지스터(Qn3')가 오프된다. 따라서, 상술한 전류 여기 동작이 정 전류 회로(1)의 정 전류 상태 진입시까지 반복된다.
또한 제3도에서 저항(R2)의 저항값은 상당히 크므로, 그 영역의 감소를 위하여 저항(R2)이 소스와 게이트가 연결된 P채널 공핍형 MOS 트랜지스터로 구성될 수 있다.
이상 상술한 바와 같이 본 발명에 따르면 여기 동작이 정 전류 회로의 정 전류 상태 진입시까지 반복되므로, 본 발명에 따른 정 전류 발생 장치는 안정적으로 동작될 수 있다.

Claims (9)

  1. 정 전류 발생 장치로서, 출력단자(OUT)에 정 전류를 발생시키기 위한 정 전류 회로(1)와; 상기 출력단자에 연결되고, 상기 정 전류 회로를 구동하기 위해 강제적으로 상기 출력단자에서의 전위를 특정값으로 만들기 위한 구동 회로(2); 및 상기 출력단자와 상기 구동 회로에 연결되고, 상기 출력단자에서의 전위에 따라 상기 구동 회로를 제어하기 위한 제어 회로(3')를 포함하는 것을 특징으로 하는 정 전류 발생 장치.
  2. 제1항에 있어서, 상기 정 전류 발생 장치는 제1 및 제2전원 공급 단자(Vcc,GND)를 더 포함하고; 상기 정 전류 회로는 각각 동일한 전류 공급 능력을 갖는 제1전기 전도 방식의 2개의 제1증가형 MIS 트랜지스터(Qp1,Qp2; Qn1',Qn2')를 구비하고 상기 제1전원 공급 단자(Vcc)에 연결되는 제1전류 반사 회로와, 상기 제1전류 반사 회로와 상기 제2전원 공급 단자(GND)에 연결되고, 상기 제1전기 전도 방식과 반대인 제2전기 전도 방식의 2개의 제2증가형 MIS 트랜지스터(Qn1,Qn2; Qp1',Qp2')를 구비한 제2전류 반사 회로를 포함하며; 상기 제2증가형 MIS 트랜지스터중 한 트랜지스터는 다른 트랜지스터보다 더 큰 전류 공급 능력을 가지고, 상기 제2전류 반사 회로는 상기 제2증가형 MIS 트랜지스터중 한 트랜지스터와 상기 제2전원 공급 단자와의 사이에 연결되는 제1저항(R1)을 더 포함하며; 상기 제1전류 반사 회로의 출력 절점(N1)은 상기 제2전류 반사 회로의 입력 절점에 연결되고, 상기 제2전류 반사 회로의 출력 절점은 상기 제1전류 반사 회로의 입력 절점과 상기 출력 단자에 연결되는 것을 특징으로 하는 정 전류 발생 장치.
  3. 제2항에 있어서, 상기 구동 회로는 상기 제1전류 반사 회로를 강제적으로 턴온시키는 것을 특징으로 하는 정 전류 발생 장치.
  4. 제2항에 있어서, 상기 제어 회로는 상기 제1전원 공급 단자에서의 전위와 상기 출력단자에서의 전위간의 차가 특정값 보다 작은지 또는 큰지에 대해 결정하기 위한 수단; 및 상기 제1전원 공급 단자에서의 전위와 상기 출력단자에서의 전위간의 차가 상기 특정 값보다 작을 때 상기 구동 회로를 동작시키기 위한 수단을 포함하는 것을 특징으로 하는 정 전류 발생 장치.
  5. 제4항에 있어서, 상기 구동 회로는 상기 출력단자와 상기 제2전원 공급 단자 사이에 연결되는 제2전기 전도 방식의 제3증가형 MIS 트랜지스터(Qn3,Qp3')를 포함하는 것을 특징으로 하는 정 전류 발생 장치.
  6. 제4항에 있어서, 상기 제어 회로는 상기 제1전원 공급 단자에 연결되는 제1전기 전도 방식의 제4증가형 MIS 트랜지스터(Qp3,Qn3')와; 상기 제4증가형 MIS 트랜지스터와 상기 제2전원 공급 단자에 연결되는 제2저항(R2); 및 상기 제4증가형 MIS 트랜지스터와 상기 제2저항간의 절점(N2)에 연결되는 인버터(INV)를 포함하며; 상기 제4증가형 MIS 트랜지스터는 상기 출력단자에서의 전위에 의해 제어되는 게이트를 가지며, 상기 인버터의 출력은 상기 구동 회로에 연결되는 것을 특징으로 하는 정 전류 발생 장치.
  7. 제5항에 있어서, 상기 제2저항은 소스가 게이트와 상기 제2전원 공급 단자에 연결되고, 드레인이 상기 제3MIS 트랜지스터에 연결되는 제2전기 전도 방식의 공핍형 MIS 트랜지스터를 포함하는 것을 특징으로 하는 정 전류 발생 장치.
  8. 정 전류를 출력단자(OUT)에 공급하기 위한 정 전류 공급 장치에 있어서, 제1전위(Vcc)를 수신하기 위한 제1전원 공급 단자와; 상기 제1전원 전위보다 낮은 제2전위(GND)를 수신하기 위한 제2전원 공급 단자와; 상기 제1전원 공급 단자와 제1절점(N1) 사이에 연결되고, 상기 출력단자에 게이트가 연결되는 P채널형 제1MIS트랜지스터(Qp1)와; 상기 제1전원 공급 단자와 상기 출력단자 사이에 연결되고, 게이트가 상기 출력단자에 연결되며, 상기 제1MIS 트랜지스터와 동일한 전류 공급 능력을 갖는 P채널형 제2MIS 트랜지스터(Qp2)와; 상기 제1절점과 상기 제2전원 공급 단자 사이에 연결되고, 게이트가 상기 제1절점에 연결되는 N채널형 제3MIS 트랜지스터(Qn1)와; 상기 제2전원 공급 단자에 연결된 제1저항(R1)과; 상기 출력단자와 상기 제1저항 사이에 연결되고, 게이트가 상기 제1절점에 연결되며, 상기 제3MIS 트랜지스터보다 더 큰 전류 공급 능력을 갖는 N채널형 제4MIS 트랜지스터(Qn2)와; 상기 출력단자와 상기 제2전원 공급 단자 사이에 연결되는 N채널형 제5MIS 트랜지스터(QP3)와; 상기 제1전원 공급 단자와 제2절점(N2) 사이에 연결되고, 상기 출력 단자에서의 전위에 의해 제어되는 게이트를 갖는 P채널 제6MIS 트랜지스터(Qp3)와; 상기 제2절점과 상기 제2전원 공급 단자 사이에 연결되는 제2저항(R2); 및 상기 제2절점과 상기 제5MIS 트랜지스터의 게이트 사이에 연결되는 인버터(INV)를 포함하는 것을 특징으로 하는 정 전류 공급장치.
  9. 정 전류를 출력단자(OUT)에 공급하기 위한 정 전류 공급 장치에 있어서, 제1전위(GND)를 수신하기 위한 제1전원 공급 단자와; 상기 제1전원 전위보다 높은 제2전위(Vcc)를 수신하기 위한 제2전원 공급 단자와; 상기 제1전원 공급 단자와 제1절점(N1') 사이에 연결되고, 게이트가 상기 출력단자에 연결되는 N채널형 제1IMS 트랜지스터(Qn1')와; 상기 제1전원 공급 단자와 상기 출력단자 사이에 연결되고, 게이트가 상기 출력단자에 연결되며, 상기 제1MIS 트랜지스터와 동일한 전류 공급 능력을 갖는 N채널형 제2MIS 트랜지스터(Qn2')와; 상기 제1절점과 상기 제2전원 공급 단자 사이에 연결되고, 게이트가 상기 제1절점에 연결되는 P채널형 제3MIS 트랜지스터(Qp1')와; 상기 제2전원 공급 단자에 연결되는 제1저항(R1)과; 상기 출력단자와 상기 제1저항 사이에 연결되고, 게이트가 상기 제1절점에 연결되며, 상기 제3MIS 트랜지스터보다 큰 전류 공급 능력을 갖는 P채널형 제4MIS 트랜지스터(Qp2')와; 상기 출력단자와 상기 제2전원 공급 단자 사이에 연결되는 P채널형 제5MIS 트랜지스터(Qp3')와; 상기 제1전원 공급 단자와 제2절점(N2') 사이에 연결되고, 게이트가 상기 출력단자에서의 전위에 의해 제어되는 N채널형 제6MIS 트랜지스터(Qn3')와; 상기 제2절점과 상기 제2전원 공급 단자 사이에 연결되는 제2저항(R2); 및 상기 제2절점과 상기 제5MIS 트랜지스터 사이에 연결되는 인버터(INV)를 포함하는 것을 특징으로 하는 정 전류 공급 장치.
KR1019940024674A 1993-09-30 1994-09-29 정 전류 발생 장치 KR0131161B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-243427 1993-09-30
JP5243427A JPH07106869A (ja) 1993-09-30 1993-09-30 定電流回路

Publications (2)

Publication Number Publication Date
KR950010340A KR950010340A (ko) 1995-04-28
KR0131161B1 true KR0131161B1 (ko) 1998-10-01

Family

ID=17103717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940024674A KR0131161B1 (ko) 1993-09-30 1994-09-29 정 전류 발생 장치

Country Status (3)

Country Link
US (1) US5696440A (ko)
JP (1) JPH07106869A (ko)
KR (1) KR0131161B1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2737319B1 (fr) * 1995-07-25 1997-08-29 Sgs Thomson Microelectronics Generateur de reference de tension et/ou de courant en circuit integre
FR2744263B3 (fr) * 1996-01-31 1998-03-27 Sgs Thomson Microelectronics Dispositif de reference de courant en circuit integre
JP3525655B2 (ja) * 1996-12-05 2004-05-10 ミツミ電機株式会社 定電圧回路
US5801523A (en) * 1997-02-11 1998-09-01 Motorola, Inc. Circuit and method of providing a constant current
US5847593A (en) * 1997-03-25 1998-12-08 Siemens Microelectronics, Inc Voltage discharge circuit for a photovoltaic power source
GB9809438D0 (en) 1998-05-01 1998-07-01 Sgs Thomson Microelectronics Current mirrors
EP1046092A1 (en) * 1998-09-18 2000-10-25 Koninklijke Philips Electronics N.V. Voltage and/or current reference circuit
JP3399433B2 (ja) * 2000-02-08 2003-04-21 松下電器産業株式会社 基準電圧発生回路
JP4767386B2 (ja) * 2000-02-28 2011-09-07 富士通セミコンダクター株式会社 内部電圧発生回路
JP4714353B2 (ja) * 2001-02-15 2011-06-29 セイコーインスツル株式会社 基準電圧回路
JP2003005850A (ja) * 2001-06-26 2003-01-08 Sanyo Electric Co Ltd 基準電位発生回路
US6737926B2 (en) * 2001-08-30 2004-05-18 Micron Technology, Inc. Method and apparatus for providing clock signals at different locations with minimal clock skew
FR2829844A1 (fr) * 2001-09-14 2003-03-21 Commissariat Energie Atomique Source de courant a demarrage automatique
US6617915B2 (en) * 2001-10-24 2003-09-09 Zarlink Semiconductor (U.S.) Inc. Low power wide swing current mirror
JP4070533B2 (ja) * 2002-07-26 2008-04-02 富士通株式会社 半導体集積回路装置
US6924693B1 (en) * 2002-08-12 2005-08-02 Xilinx, Inc. Current source self-biasing circuit and method
JP2008197994A (ja) * 2007-02-14 2008-08-28 Oki Electric Ind Co Ltd 起動回路
TW200903213A (en) * 2007-07-02 2009-01-16 Beyond Innovation Tech Co Ltd Bias supply, start-up circuit, and start-up method for bias circuit
JP2010258622A (ja) * 2009-04-22 2010-11-11 Renesas Electronics Corp 増幅回路
JP2011118532A (ja) * 2009-12-01 2011-06-16 Seiko Instruments Inc 定電流回路
US9306552B1 (en) * 2014-09-08 2016-04-05 Linear Technology Corporation High voltage maximum voltage selector circuit with no quiescent current
KR20160072703A (ko) * 2014-12-15 2016-06-23 에스케이하이닉스 주식회사 기준전압 생성회로
JP6998850B2 (ja) * 2018-09-21 2022-01-18 エイブリック株式会社 定電流回路
JP2021099733A (ja) * 2019-12-23 2021-07-01 株式会社東海理化電機製作所 定電流回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4853720A (ko) * 1971-11-02 1973-07-28
IT1210940B (it) * 1982-09-30 1989-09-29 Ates Componenti Elettron Circuito generatore di corrente costante, a bassa tensione di alimentazione, integrabile monoliticamente.
JPS59147778A (ja) * 1983-02-15 1984-08-24 Hitachi Ltd 溶接用ワイヤ送給装置
US4714901A (en) * 1985-10-15 1987-12-22 Gould Inc. Temperature compensated complementary metal-insulator-semiconductor oscillator
JPH01119114A (ja) * 1987-10-31 1989-05-11 Sony Corp ディレイ回路
JP2900521B2 (ja) * 1990-05-31 1999-06-02 日本電気株式会社 基準電圧発生回路
JP2715642B2 (ja) * 1990-08-22 1998-02-18 日本電気株式会社 半導体集積回路
US5334929A (en) * 1992-08-26 1994-08-02 Harris Corporation Circuit for providing a current proportional to absolute temperature

Also Published As

Publication number Publication date
JPH07106869A (ja) 1995-04-21
US5696440A (en) 1997-12-09
KR950010340A (ko) 1995-04-28

Similar Documents

Publication Publication Date Title
KR0131161B1 (ko) 정 전류 발생 장치
KR100210716B1 (ko) 반도체 집적 회로 장치
KR940012796A (ko) 링 오실레이터(Ring Oscillator) 및 정전압 발생회로
JPH07154962A (ja) 定電圧発生回路
KR970008162A (ko) 저소비전력의 내부전원회로
KR100237623B1 (ko) 기준 전압 회로의 전류 감지 스타트 업 회로
KR100644496B1 (ko) 기준전압 발생회로
KR960036031A (ko) 외부전원전압의 변동이나 환경온도의 변화에 대한 출력전압의 변동을 억제할 수 있는 기판전위발생회로
KR100323193B1 (ko) 파워온리세트회로
KR970060217A (ko) 출력회로, 누설전류를 감소시키기 위한 회로, 트랜지스터를 선택적으로 스위치하기 위한 방법 및 반도체메모리
US6586975B2 (en) Semiconductor device
EP0713167A1 (en) A voltage level converter
RU2137294C1 (ru) Моп-устройство включения высоких напряжений на полупроводниковой интегральной схеме
KR100242997B1 (ko) 저전력 소비 입력 버퍼
JP2003114727A (ja) 電源回路
US6512698B2 (en) Semiconductor device
JP3258050B2 (ja) 誘導性負荷用ｍｏｓｆｅｔを備えた回路装置
US5670908A (en) Circuit for controlling output voltage from charge pump
KR960019311A (ko) 양/음 고전압 발생 전원의 출력전위 리셋회로
EP0651311A2 (en) Self-exciting constant current circuit
JP2020031449A (ja) 負荷駆動回路
KR100223613B1 (ko) 반도체 메모리 장치의 발진회로
JPH07234735A (ja) 内部電源回路
KR19980056443A (ko) 다이나믹 바이어스 회로
JPH1174772A (ja) 電源電圧切換回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081126

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee