JP2003005850A - 基準電位発生回路 - Google Patents
基準電位発生回路Info
- Publication number
- JP2003005850A JP2003005850A JP2001192599A JP2001192599A JP2003005850A JP 2003005850 A JP2003005850 A JP 2003005850A JP 2001192599 A JP2001192599 A JP 2001192599A JP 2001192599 A JP2001192599 A JP 2001192599A JP 2003005850 A JP2003005850 A JP 2003005850A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- transistor
- reference potential
- power supply
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【課題】 電源電位が不意に低下したときでも所定の規
定電位を補償する。 【解決手段】 電源電位ＶDDが低下し、電源電位ＶDDと
ノードＡの電位ＶAとの電位差が、トランジスタ１２ａ
のしきい値ＶIPを下回ったとき、トランジスタ１２ａが
オフする。これにより、トランジスタ１３のゲート電位
が接地電位ＶGNDに引き下げられ、トランジスタ１３が
オンする。このため、トランジスタ１３を介して、ノー
ドＣに電流が供給される。これにより、ノードＣの電位
を立ち上げ、次段の回路に供給する基準電位ＶRの低下
を防止する。
定電位を補償する。 【解決手段】 電源電位ＶDDが低下し、電源電位ＶDDと
ノードＡの電位ＶAとの電位差が、トランジスタ１２ａ
のしきい値ＶIPを下回ったとき、トランジスタ１２ａが
オフする。これにより、トランジスタ１３のゲート電位
が接地電位ＶGNDに引き下げられ、トランジスタ１３が
オンする。このため、トランジスタ１３を介して、ノー
ドＣに電流が供給される。これにより、ノードＣの電位
を立ち上げ、次段の回路に供給する基準電位ＶRの低下
を防止する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】所定の基準電位を出力する基
準電位発生回路に関する。 【０００２】 【従来の技術】基準電位発生回路は、例えば、電源電位
と接地電位との間に複数の抵抗、或いは、トランジスタ
が直列接続されて構成され、複数の抵抗、或いは、複数
のトランジスタによって分圧される電位を基準電位とし
て取り出している。このような基準電位発生回路は、例
えば、電圧制御発振器（ＶＣＯ：voltage controled os
cillator)等の制御回路の前段に設けられ、制御回路の
入力側に設けられるトランジスタに対して、一定の基準
電位を供給し、制御回路の動作速度を一定に保持してい
る。 【０００３】図６は、従来の基準電位発生回路の構成を
示す回路図である。この基準電位発生回路は、その出力
端子が、例えば、次段の制御回路の入力側に設けられる
定電流源用のＮチャンネル型トランジスタのゲートに接
続される。その構成は、抵抗素子１及びトランジスタ２
からなり、抵抗素子１の抵抗値及びトランジスタ２の接
触抵抗値の合成抵抗値により、電源電圧ＶDDを分圧して
基準電位ＶRを生成する。抵抗素子１は、一方の端子が
電源電位ＶDDに接続され、他方の端子がノードＡに接続
される。トランジスタ２は、Ｎチャンネル型を有し、ゲ
ート及びドレインがノードＡに接続され、ソースが接地
点に接続される。これら抵抗素子１及びトランジスタ２
の間の出力、即ち、ノードＡの電位ＶAが基準電位ＶRと
して出力される。 【０００４】図７は、基準電位ＶRと電源電位ＶDDとの
関係を示すものである。電源電位ＶD Dが印可されると、
トランジスタ２がオンし、電源電位ＶDDから接地電位Ｖ
GNDへの経路に電流が流れて、トランジスタ２の接触抵
抗値と抵抗素子１の抵抗値とで電源電位ＶDDが分圧され
る。これにより、接地電位ＶGNDとの電位差ＶQがおよそ
一定となるように基準電位ＶRが決定される。この基準
電位ＶRは、抵抗素子１の抵抗値及びトランジスタ２の
しきい値により調整され、次段に接続されるＮチャンネ
ル型トランジスタのオン／オフ制御を行うと共に、Ｎチ
ャンネル型トランジスタがオンしているときのドレイン
−ソース間を流れる電流を一定値に制御する規定電圧Ｖ
Wとして使用される。 【０００５】 【発明が解決しようとする課題】上述した基準電位発生
回路において、電池の消耗、或いは、ノイズの影響等に
より、不意に電源電位ＶDDが低下する場合があると、電
源電位ＶDDに依存する基準電位ＶRは、電源電位ＶDDの
変動の影響を受けて低下する。例えば、図７に示すよう
に、電源電位ＶDDが所定の電位Ｖmよりも下回ると、基
準電位発生回路からの出力の電位を、次段の回路で必要
とする規定電位Ｖwに保つことができなくなる。このた
め、基準電位発生回路からの出力を受けて動作する各回
路において、誤動作を生じる恐れがある。 【０００６】そこで、本願発明は、電源電位ＶDDの電位
が変動したとしても、次段の回路で必要とする規定電位
を補償する基準電位発生回路の提供を目的とする。 【０００７】 【課題を解決するための手段】本願発明は、上述の課題
を解決するためになされたもので、その特徴とするとこ
ろは、所定の基準電位を出力する基準電位発生回路にお
いて、第１の電位と第２の電位の間に第１の抵抗素子及
び逆導電型の第１のトランジスタが直列接続されて構成
される第１の基準電位発生手段と、上記第１の基準電位
発生手段に接続され、上記第１の基準電位発生手段の出
力電位と上記第１の電位との電位差に応じて、上記第１
の電位と第２の電位の何れか一方を出力するインバータ
と、上記インバータの出力をゲートに受け、上記第１の
電位に接続される一導電型の第２のトランジスタと、上
記第２のトランジスタに接続される第２の抵抗素子と、
上記第１の電位と上記第２の電位の間に第３の抵抗素子
及び逆導電型の第３のトランジスタが直列接続されると
共に、上記第３の抵抗素子と上記第３のトランジスタと
の間に上記第２の抵抗素子が接続される第２の基準電位
発生手段と、を備え、上記第２の基準電位発生手段の出
力電位を上記所定の基準電位として出力することにあ
る。 【０００８】本願発明によれば、第１の電位が低下した
ときに第２のトランジスタがオン状態となり、第２のト
ランジスタを介して第２の電圧発生手段に電流が供給さ
れる。これにより、第２の電圧発生手段の出力電位が立
ち上げられて、基準電位が立ち上げられる。 【０００９】 【発明の実施の形態】図１は、本願発明の第１の実施形
態を示す回路図である。第１の実施形態の基準電位発生
回路は、第１の基準電位発生手段１１、インバータ１
２、トランジスタ１３、抵抗素子１４及び第２の基準電
位発生手段１５からなり、その出力電位が、例えば、電
圧制御発振器やセンスアンプ等の制御回路に用いられる
定電流源用のＮチャンネル型トランジスタのゲートに印
加されるように構成される。 【００１０】第１の基準電位発生手段１１は、抵抗素子
１１ａ及びトランジスタ１１ｂが直列に接続されて構成
され、図６に示す基準電位発生回路と同一の構成を成
す。この第１の基準電位発生手段１１は、電源電位ＶDD
の印可に応答して、トランジスタ１１ｂがオンし、抵抗
素子１１ａの抵抗値及びトランジスタ１１ｂのオン抵抗
値の比に応じて電源電位ＶDDを分圧し、第１の基準電位
Ｖ1R（ノードＡの電位Ｖ A）を生成する。インバータ１
２は、Ｐチャンネル型トランジスタ１２ａ及び抵抗素子
１２ｂが、電源電位ＶDDと接地電位ＶGNDとの間に直列
に接続されて構成され、抵抗素子１２ｂの抵抗値がトラ
ンジスタ１２ａのオン抵抗値よりも十分に大きく設定さ
れる。このインバータ１２は、第１の基準電位発生手段
１１より印加される第１の基準電位Ｖ1R（電位ＶA）と
電源電位ＶDDとの電位差に応答して動作し、電源電位Ｖ
DD、或いは、接地電位ＶGNDの何れか一方を出力する。
尚、トランジスタ１２ａのしきい値電圧Ｖ1Pは、電源電
位ＶDDが十分に立ち上がっているとき、トランジスタ１
２ａがオンするように設定される。 【００１１】トランジスタ１３は、Ｐチャンネル型であ
り、ゲートがインバータ１２の出力側に接続され、ソー
スが電源電位ＶDD、ドレインが抵抗素子１４にそれぞれ
接続される。このトランジスタ１３は、電源電位ＶDDか
ら抵抗素子１４への電流供給経路の断続の切り替えるス
イッチング素子として動作し、その切り替えはインバー
タ１２からの出力電位で制御される。抵抗素子１４は、
一方の端子がトランジスタ１３のドレインに接続される
と共に、他方の端子が第２の基準電位発生手段１５（ノ
ードＣ）に接続される。 【００１２】第２の基準電位発生手段１５は、電源電位
ＶDDと接地電位ＶGNDの間に、抵抗素子１５ａとＮチャ
ンネル型のトランジスタ１５ｂとが直列に接続されると
共に、ノードＣが抵抗素子１４の他方の端子に接続され
る。この第２の基準電位発生手段１５は、トランジスタ
１３がオフしているとき、電源電位ＶDDからノードＣへ
の電流供給経路が遮断されているため、抵抗素子１５ａ
の抵抗値及びＮチャンネル型トランジスタ１５ｂのオン
抵抗値の合成抵抗によって、基準電位Ｖ2Rを決定する。
一方、トランジスタ１３がオンしているときには、トラ
ンジスタ１３を介して流れる電流がノードＣに供給さ
れ、基準電位Ｖ2Rよりも高い第３の基準電位Ｖ'2Rを発
生する。 【００１３】上述の構成において、図２に従い、その動
作を説明する。図２は、各ノードの電位ＶA、ＶB、ＶC
を、電源電位ＶDDの変動に対応付けて示したものであ
る。ここで、トランジスタ１１ｂ、トランジスタ１２
ａ、トランジスタ１３及びトランジスタ１５ｂのしきい
値電圧をそれぞれＶN1、ＶP1、ＶP2、ＶN2とする。尚、
印可される電源電位ＶDDは、十分に立ち上がっているも
のとする。 【００１４】電源電位ＶDDが印加されると、第１の基準
電位発生手段１１において、トランジスタ１１ｂがオン
し、電源電位ＶDDから接地電位ＶGNDへの経路が導通し
て、ノードＡの電位ＶAが立ち上がる。ノードＡの電位
ＶAは、電源電位ＶDDが十分に立ち上がって安定してい
るため、第１の基準電位Ｖ1Rとして安定し、インバータ
１２に印加される。トランジスタ１２ａのしきい値Ｖ1P
は、第１の基準電位Ｖ1Rと電源電位ＶDDとの電位差より
も小さく設定されるので、トランジスタ１２ａがオン
し、ノードＢの電位ＶBが立ち上がって、トランジスタ
１３のゲートに電源電位ＶDDが印加される。このとき、
トランジスタ１３のソースには、電源電位Ｖ DDが印加さ
れているため、トランジスタ１３がオフ状態に維持され
て、トランジスタ１３側からのノードＣへの電流供給経
路は遮断される。 【００１５】このため、ノードＣの電位ＶCは、電源電
位ＶDDを抵抗素子１５ａ及びトランジスタ１５ｂで分圧
した安定電位に決定される。そして、安定電位、即ち、
第２の基準電位Ｖ2Rが基準電圧発生回路の出力電位とし
て出力される。この第２の基準電位Ｖ2Rは、接地電位Ｖ
GNDとの電位差がおよそ一定で安定する。 【００１６】ところで、電池の消耗、或いは、電源回路
にノイズが混入する等して、電源電位ＶDDが不意に低下
する場合がある。このとき、電源電位ＶDDと第１の基準
電位Ｖ1R（電位ＶA）との電位差がＰチャンネル型トラ
ンジスタ１２ａのしきい値電圧Ｖ1Pを下回るまでに、電
源電位ＶDDが低下すると（ＶDD＜ＶX）、これに応答し
て、Ｐチャンネル型トランジスタ１２ａがオフする。こ
れにより、ノードＢの電位ＶBは、接地電位ＶDD近くま
で引き下げられ、トランジスタ１３がオンする。このた
め、トランジスタ１３からノードＣへの経路が導通し
て、第２の基準電位発生手段１５に電流が供給され、第
２の基準電位Ｖ2Rが立ち上げられて、規定電位ＶWより
高い第３の基準電位Ｖ'2Rに保持される。そして、電源
電位ＶDDと接地電位ＶGNDとの電位差がトランジスタ１
３のしきい値電圧Ｖ2Pよりも小さくなる電位に下がるま
で、第３の基準電位Ｖ'2Rが保持される。従って、第２
の基準電位発生手段の出力を受ける次段の回路では、そ
の回路の入力側に設けられる、例えば、Ｎチャンネル型
トランジスタの導通状態が変化せず、誤動作が防止され
る。 【００１７】ここで、図３を用いて、従来の基準電位発
生回路と本願発明とを比較する。図３は、本願により生
成される基準電位をＶR、従来構成により生成される基
準電位をＶRとし、これらの電位と電源電位ＶDDとの関
係を示す。図３に示すように、従来構成の基準電位発生
回路において、次段の回路で所望される規定電位ＶW以
上の基準電位ＶRを出力できるのは、電源電位ＶDDが、
ＶDD＞ＶY（規定電位Ｖ Wと基準電位ＶRとの交点）とな
る程度にまで立ち上がっているときである。即ち、規定
電圧ＶW以上の基準電位ＶRを出力するために必要となる
電源電位ＶDDの最小電位Ｖmは、Ｖm=ＶYとなる。 【００１８】一方、本願発明において、規定電位ＶW以
上の基準電位ＶRを出力できるのは、電源電位ＶDDが、
ＶDD＞ＶY（規定電位ＶWと基準電位ＶRとの交点）とな
る程度まで立ち上がっているときである。即ち、規定電
位ＶW以上の基準電位ＶRを出力するために必要とする電
源電位ＶDDの最小値Ｖmは、電位ＶY（Ｖm）よりも低い
電位ＶYとなる。従って、従来の基準電位発生回路に比
べて、広い範囲で規定電位ＶWを補償することができ
る。 【００１９】次に、本願発明の第２の実施形態を説明す
る。図４は、本願発明の第２の実施形態の構成を示す回
路図であり、図５は、基準電位ＶRと電源電位ＶDDの関
係を示すものである。この第２の実施形態は、第１の実
施形態と同様に、電圧制御発振器等の制御回路の入力側
に設けられるＮチャンネル型トランジスタのゲートに接
続され、定電流を生成するための基準電位ＶRを出力す
るためのものである。 【００２０】この基準電位発生回路は、第１の基準電位
発生手段２１、インバータ２２、トランジスタ２３、抵
抗素子２４及び第２の基準電位発生手段２５で構成され
る。この第２の実施形態の構成は、第１の実施形態を構
成する各トランジスタのＮチャンネル及びＰチャンネル
を入れ替えたものである。 【００２１】この第２の実施形態においては、電源電位
ＶDDが印可されたとき、電源電位Ｖ DDとの電位差ＶQが
およそ一定となる基準電位ＶRを出力する。電源電位Ｖ
DDが不意に低下すると、これに応じてノードＡの電位Ｖ
Aが低下する。そして、トランジスタ２２ａがオフし
て、ノードＢの電位ＶBが立ち上げられ、トランジスタ
２３がオンする。これにより、基準電位ＶRが立ち下げ
られて、電源電位ＶDDとの電位差ＶQを広げる。このよ
うに、電源電位ＶDDがＶDD≒ＶY（規定電位ＶWと基準電
位ＶRとの交点）となる程度にまでに下がっても、規定
電位ＶWを補償することができる。 【００２２】 【発明の効果】本願発明の基準電位発生回路によれば、
電源電位ＶDDが低下したとき、電源電位ＶDDの低下を検
出し、出力する基準電位ＶRの低下を防止する。これに
より、基準電位発生回路の出力を受けて動作する次段の
回路の誤動作を防止することができる。
準電位発生回路に関する。 【０００２】 【従来の技術】基準電位発生回路は、例えば、電源電位
と接地電位との間に複数の抵抗、或いは、トランジスタ
が直列接続されて構成され、複数の抵抗、或いは、複数
のトランジスタによって分圧される電位を基準電位とし
て取り出している。このような基準電位発生回路は、例
えば、電圧制御発振器（ＶＣＯ：voltage controled os
cillator)等の制御回路の前段に設けられ、制御回路の
入力側に設けられるトランジスタに対して、一定の基準
電位を供給し、制御回路の動作速度を一定に保持してい
る。 【０００３】図６は、従来の基準電位発生回路の構成を
示す回路図である。この基準電位発生回路は、その出力
端子が、例えば、次段の制御回路の入力側に設けられる
定電流源用のＮチャンネル型トランジスタのゲートに接
続される。その構成は、抵抗素子１及びトランジスタ２
からなり、抵抗素子１の抵抗値及びトランジスタ２の接
触抵抗値の合成抵抗値により、電源電圧ＶDDを分圧して
基準電位ＶRを生成する。抵抗素子１は、一方の端子が
電源電位ＶDDに接続され、他方の端子がノードＡに接続
される。トランジスタ２は、Ｎチャンネル型を有し、ゲ
ート及びドレインがノードＡに接続され、ソースが接地
点に接続される。これら抵抗素子１及びトランジスタ２
の間の出力、即ち、ノードＡの電位ＶAが基準電位ＶRと
して出力される。 【０００４】図７は、基準電位ＶRと電源電位ＶDDとの
関係を示すものである。電源電位ＶD Dが印可されると、
トランジスタ２がオンし、電源電位ＶDDから接地電位Ｖ
GNDへの経路に電流が流れて、トランジスタ２の接触抵
抗値と抵抗素子１の抵抗値とで電源電位ＶDDが分圧され
る。これにより、接地電位ＶGNDとの電位差ＶQがおよそ
一定となるように基準電位ＶRが決定される。この基準
電位ＶRは、抵抗素子１の抵抗値及びトランジスタ２の
しきい値により調整され、次段に接続されるＮチャンネ
ル型トランジスタのオン／オフ制御を行うと共に、Ｎチ
ャンネル型トランジスタがオンしているときのドレイン
−ソース間を流れる電流を一定値に制御する規定電圧Ｖ
Wとして使用される。 【０００５】 【発明が解決しようとする課題】上述した基準電位発生
回路において、電池の消耗、或いは、ノイズの影響等に
より、不意に電源電位ＶDDが低下する場合があると、電
源電位ＶDDに依存する基準電位ＶRは、電源電位ＶDDの
変動の影響を受けて低下する。例えば、図７に示すよう
に、電源電位ＶDDが所定の電位Ｖmよりも下回ると、基
準電位発生回路からの出力の電位を、次段の回路で必要
とする規定電位Ｖwに保つことができなくなる。このた
め、基準電位発生回路からの出力を受けて動作する各回
路において、誤動作を生じる恐れがある。 【０００６】そこで、本願発明は、電源電位ＶDDの電位
が変動したとしても、次段の回路で必要とする規定電位
を補償する基準電位発生回路の提供を目的とする。 【０００７】 【課題を解決するための手段】本願発明は、上述の課題
を解決するためになされたもので、その特徴とするとこ
ろは、所定の基準電位を出力する基準電位発生回路にお
いて、第１の電位と第２の電位の間に第１の抵抗素子及
び逆導電型の第１のトランジスタが直列接続されて構成
される第１の基準電位発生手段と、上記第１の基準電位
発生手段に接続され、上記第１の基準電位発生手段の出
力電位と上記第１の電位との電位差に応じて、上記第１
の電位と第２の電位の何れか一方を出力するインバータ
と、上記インバータの出力をゲートに受け、上記第１の
電位に接続される一導電型の第２のトランジスタと、上
記第２のトランジスタに接続される第２の抵抗素子と、
上記第１の電位と上記第２の電位の間に第３の抵抗素子
及び逆導電型の第３のトランジスタが直列接続されると
共に、上記第３の抵抗素子と上記第３のトランジスタと
の間に上記第２の抵抗素子が接続される第２の基準電位
発生手段と、を備え、上記第２の基準電位発生手段の出
力電位を上記所定の基準電位として出力することにあ
る。 【０００８】本願発明によれば、第１の電位が低下した
ときに第２のトランジスタがオン状態となり、第２のト
ランジスタを介して第２の電圧発生手段に電流が供給さ
れる。これにより、第２の電圧発生手段の出力電位が立
ち上げられて、基準電位が立ち上げられる。 【０００９】 【発明の実施の形態】図１は、本願発明の第１の実施形
態を示す回路図である。第１の実施形態の基準電位発生
回路は、第１の基準電位発生手段１１、インバータ１
２、トランジスタ１３、抵抗素子１４及び第２の基準電
位発生手段１５からなり、その出力電位が、例えば、電
圧制御発振器やセンスアンプ等の制御回路に用いられる
定電流源用のＮチャンネル型トランジスタのゲートに印
加されるように構成される。 【００１０】第１の基準電位発生手段１１は、抵抗素子
１１ａ及びトランジスタ１１ｂが直列に接続されて構成
され、図６に示す基準電位発生回路と同一の構成を成
す。この第１の基準電位発生手段１１は、電源電位ＶDD
の印可に応答して、トランジスタ１１ｂがオンし、抵抗
素子１１ａの抵抗値及びトランジスタ１１ｂのオン抵抗
値の比に応じて電源電位ＶDDを分圧し、第１の基準電位
Ｖ1R（ノードＡの電位Ｖ A）を生成する。インバータ１
２は、Ｐチャンネル型トランジスタ１２ａ及び抵抗素子
１２ｂが、電源電位ＶDDと接地電位ＶGNDとの間に直列
に接続されて構成され、抵抗素子１２ｂの抵抗値がトラ
ンジスタ１２ａのオン抵抗値よりも十分に大きく設定さ
れる。このインバータ１２は、第１の基準電位発生手段
１１より印加される第１の基準電位Ｖ1R（電位ＶA）と
電源電位ＶDDとの電位差に応答して動作し、電源電位Ｖ
DD、或いは、接地電位ＶGNDの何れか一方を出力する。
尚、トランジスタ１２ａのしきい値電圧Ｖ1Pは、電源電
位ＶDDが十分に立ち上がっているとき、トランジスタ１
２ａがオンするように設定される。 【００１１】トランジスタ１３は、Ｐチャンネル型であ
り、ゲートがインバータ１２の出力側に接続され、ソー
スが電源電位ＶDD、ドレインが抵抗素子１４にそれぞれ
接続される。このトランジスタ１３は、電源電位ＶDDか
ら抵抗素子１４への電流供給経路の断続の切り替えるス
イッチング素子として動作し、その切り替えはインバー
タ１２からの出力電位で制御される。抵抗素子１４は、
一方の端子がトランジスタ１３のドレインに接続される
と共に、他方の端子が第２の基準電位発生手段１５（ノ
ードＣ）に接続される。 【００１２】第２の基準電位発生手段１５は、電源電位
ＶDDと接地電位ＶGNDの間に、抵抗素子１５ａとＮチャ
ンネル型のトランジスタ１５ｂとが直列に接続されると
共に、ノードＣが抵抗素子１４の他方の端子に接続され
る。この第２の基準電位発生手段１５は、トランジスタ
１３がオフしているとき、電源電位ＶDDからノードＣへ
の電流供給経路が遮断されているため、抵抗素子１５ａ
の抵抗値及びＮチャンネル型トランジスタ１５ｂのオン
抵抗値の合成抵抗によって、基準電位Ｖ2Rを決定する。
一方、トランジスタ１３がオンしているときには、トラ
ンジスタ１３を介して流れる電流がノードＣに供給さ
れ、基準電位Ｖ2Rよりも高い第３の基準電位Ｖ'2Rを発
生する。 【００１３】上述の構成において、図２に従い、その動
作を説明する。図２は、各ノードの電位ＶA、ＶB、ＶC
を、電源電位ＶDDの変動に対応付けて示したものであ
る。ここで、トランジスタ１１ｂ、トランジスタ１２
ａ、トランジスタ１３及びトランジスタ１５ｂのしきい
値電圧をそれぞれＶN1、ＶP1、ＶP2、ＶN2とする。尚、
印可される電源電位ＶDDは、十分に立ち上がっているも
のとする。 【００１４】電源電位ＶDDが印加されると、第１の基準
電位発生手段１１において、トランジスタ１１ｂがオン
し、電源電位ＶDDから接地電位ＶGNDへの経路が導通し
て、ノードＡの電位ＶAが立ち上がる。ノードＡの電位
ＶAは、電源電位ＶDDが十分に立ち上がって安定してい
るため、第１の基準電位Ｖ1Rとして安定し、インバータ
１２に印加される。トランジスタ１２ａのしきい値Ｖ1P
は、第１の基準電位Ｖ1Rと電源電位ＶDDとの電位差より
も小さく設定されるので、トランジスタ１２ａがオン
し、ノードＢの電位ＶBが立ち上がって、トランジスタ
１３のゲートに電源電位ＶDDが印加される。このとき、
トランジスタ１３のソースには、電源電位Ｖ DDが印加さ
れているため、トランジスタ１３がオフ状態に維持され
て、トランジスタ１３側からのノードＣへの電流供給経
路は遮断される。 【００１５】このため、ノードＣの電位ＶCは、電源電
位ＶDDを抵抗素子１５ａ及びトランジスタ１５ｂで分圧
した安定電位に決定される。そして、安定電位、即ち、
第２の基準電位Ｖ2Rが基準電圧発生回路の出力電位とし
て出力される。この第２の基準電位Ｖ2Rは、接地電位Ｖ
GNDとの電位差がおよそ一定で安定する。 【００１６】ところで、電池の消耗、或いは、電源回路
にノイズが混入する等して、電源電位ＶDDが不意に低下
する場合がある。このとき、電源電位ＶDDと第１の基準
電位Ｖ1R（電位ＶA）との電位差がＰチャンネル型トラ
ンジスタ１２ａのしきい値電圧Ｖ1Pを下回るまでに、電
源電位ＶDDが低下すると（ＶDD＜ＶX）、これに応答し
て、Ｐチャンネル型トランジスタ１２ａがオフする。こ
れにより、ノードＢの電位ＶBは、接地電位ＶDD近くま
で引き下げられ、トランジスタ１３がオンする。このた
め、トランジスタ１３からノードＣへの経路が導通し
て、第２の基準電位発生手段１５に電流が供給され、第
２の基準電位Ｖ2Rが立ち上げられて、規定電位ＶWより
高い第３の基準電位Ｖ'2Rに保持される。そして、電源
電位ＶDDと接地電位ＶGNDとの電位差がトランジスタ１
３のしきい値電圧Ｖ2Pよりも小さくなる電位に下がるま
で、第３の基準電位Ｖ'2Rが保持される。従って、第２
の基準電位発生手段の出力を受ける次段の回路では、そ
の回路の入力側に設けられる、例えば、Ｎチャンネル型
トランジスタの導通状態が変化せず、誤動作が防止され
る。 【００１７】ここで、図３を用いて、従来の基準電位発
生回路と本願発明とを比較する。図３は、本願により生
成される基準電位をＶR、従来構成により生成される基
準電位をＶRとし、これらの電位と電源電位ＶDDとの関
係を示す。図３に示すように、従来構成の基準電位発生
回路において、次段の回路で所望される規定電位ＶW以
上の基準電位ＶRを出力できるのは、電源電位ＶDDが、
ＶDD＞ＶY（規定電位Ｖ Wと基準電位ＶRとの交点）とな
る程度にまで立ち上がっているときである。即ち、規定
電圧ＶW以上の基準電位ＶRを出力するために必要となる
電源電位ＶDDの最小電位Ｖmは、Ｖm=ＶYとなる。 【００１８】一方、本願発明において、規定電位ＶW以
上の基準電位ＶRを出力できるのは、電源電位ＶDDが、
ＶDD＞ＶY（規定電位ＶWと基準電位ＶRとの交点）とな
る程度まで立ち上がっているときである。即ち、規定電
位ＶW以上の基準電位ＶRを出力するために必要とする電
源電位ＶDDの最小値Ｖmは、電位ＶY（Ｖm）よりも低い
電位ＶYとなる。従って、従来の基準電位発生回路に比
べて、広い範囲で規定電位ＶWを補償することができ
る。 【００１９】次に、本願発明の第２の実施形態を説明す
る。図４は、本願発明の第２の実施形態の構成を示す回
路図であり、図５は、基準電位ＶRと電源電位ＶDDの関
係を示すものである。この第２の実施形態は、第１の実
施形態と同様に、電圧制御発振器等の制御回路の入力側
に設けられるＮチャンネル型トランジスタのゲートに接
続され、定電流を生成するための基準電位ＶRを出力す
るためのものである。 【００２０】この基準電位発生回路は、第１の基準電位
発生手段２１、インバータ２２、トランジスタ２３、抵
抗素子２４及び第２の基準電位発生手段２５で構成され
る。この第２の実施形態の構成は、第１の実施形態を構
成する各トランジスタのＮチャンネル及びＰチャンネル
を入れ替えたものである。 【００２１】この第２の実施形態においては、電源電位
ＶDDが印可されたとき、電源電位Ｖ DDとの電位差ＶQが
およそ一定となる基準電位ＶRを出力する。電源電位Ｖ
DDが不意に低下すると、これに応じてノードＡの電位Ｖ
Aが低下する。そして、トランジスタ２２ａがオフし
て、ノードＢの電位ＶBが立ち上げられ、トランジスタ
２３がオンする。これにより、基準電位ＶRが立ち下げ
られて、電源電位ＶDDとの電位差ＶQを広げる。このよ
うに、電源電位ＶDDがＶDD≒ＶY（規定電位ＶWと基準電
位ＶRとの交点）となる程度にまでに下がっても、規定
電位ＶWを補償することができる。 【００２２】 【発明の効果】本願発明の基準電位発生回路によれば、
電源電位ＶDDが低下したとき、電源電位ＶDDの低下を検
出し、出力する基準電位ＶRの低下を防止する。これに
より、基準電位発生回路の出力を受けて動作する次段の
回路の誤動作を防止することができる。
【図面の簡単な説明】
【図１】本願発明の第１の実施形態の構成を示す回路図
である。 【図２】図１の各ノードの電位と電源電位との関係を示
す図である。 【図３】図１と従来の基準電位発生回路との比較を示す
図である。 【図４】本願発明の第２の実施形態の構成を示す回路図
である。 【図５】図４の基準電位と電源電位との関係を示す図で
ある。 【図６】従来の基準電位発生回路の構成を示す回路図で
ある。 【図７】図６の基準電位と電源電位との関係を示す図で
ある。 【符号の説明】 １、１４、２４：抵抗素子 ２、２３：Ｎチャンネル型トランジスタ １１、２１：第１の基準電位発生手段 １２、２２：インバータ １３：Ｐチャンネル型トランジスタ １５、２５：第２の基準電位発生手段
である。 【図２】図１の各ノードの電位と電源電位との関係を示
す図である。 【図３】図１と従来の基準電位発生回路との比較を示す
図である。 【図４】本願発明の第２の実施形態の構成を示す回路図
である。 【図５】図４の基準電位と電源電位との関係を示す図で
ある。 【図６】従来の基準電位発生回路の構成を示す回路図で
ある。 【図７】図６の基準電位と電源電位との関係を示す図で
ある。 【符号の説明】 １、１４、２４：抵抗素子 ２、２３：Ｎチャンネル型トランジスタ １１、２１：第１の基準電位発生手段 １２、２２：インバータ １３：Ｐチャンネル型トランジスタ １５、２５：第２の基準電位発生手段
Claims (1)
- 【特許請求の範囲】 【請求項１】 所定の基準電位を出力する基準電位発生
回路において、 第１の電位と第２の電位の間に第１の抵抗素子及び逆導
電型の第１のトランジスタが直列接続されて構成される
第１の基準電位発生手段と、 上記第１の基準電位発生手段に接続され、上記第１の基
準電位発生手段の出力電位と上記第１の電位との電位差
に応じて、上記第１の電位と第２の電位の何れか一方を
出力するインバータと、 上記インバータの出力をゲートに受け、上記第１の電位
に接続される一導電型の第２のトランジスタと、 上記第２のトランジスタに接続される第２の抵抗素子
と、 上記第１の電位と上記第２の電位の間に第３の抵抗素子
及び逆導電型の第３のトランジスタが直列接続されると
共に、上記第３の抵抗素子と上記第３のトランジスタと
の間に上記第２の抵抗素子が接続される第２の基準電位
発生手段と、を備え、 上記第２の基準電位発生手段の出力電位を上記所定の基
準電位として出力することを特徴とする基準電位発生回
路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001192599A JP2003005850A (ja) | 2001-06-26 | 2001-06-26 | 基準電位発生回路 |
| TW091105027A TW567674B (en) | 2001-06-26 | 2002-03-18 | Reference voltage generating circuit |
| US10/176,303 US6597237B2 (en) | 2001-06-26 | 2002-06-20 | Reference potential generator |
| KR10-2002-0035247A KR100462512B1 (ko) | 2001-06-26 | 2002-06-24 | 기준 전위 발생 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001192599A JP2003005850A (ja) | 2001-06-26 | 2001-06-26 | 基準電位発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003005850A true JP2003005850A (ja) | 2003-01-08 |
Family
ID=19031028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001192599A Pending JP2003005850A (ja) | 2001-06-26 | 2001-06-26 | 基準電位発生回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6597237B2 (ja) |
| JP (1) | JP2003005850A (ja) |
| KR (1) | KR100462512B1 (ja) |
| TW (1) | TW567674B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003005850A (ja) * | 2001-06-26 | 2003-01-08 | Sanyo Electric Co Ltd | 基準電位発生回路 |
| JP2006310512A (ja) * | 2005-04-28 | 2006-11-09 | Sanyo Electric Co Ltd | 化合物半導体スイッチ回路装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07106869A (ja) * | 1993-09-30 | 1995-04-21 | Nec Corp | 定電流回路 |
| IT1272933B (it) * | 1994-01-28 | 1997-07-01 | Fujitsu Ltd | Dispositivo a circuito integrato di semiconduttore |
| JPH0817190A (ja) * | 1994-06-30 | 1996-01-19 | Mitsubishi Electric Corp | ベリファイ電圧発生装置およびベリファイ電圧測定方法 |
| KR0142970B1 (ko) * | 1995-06-24 | 1998-08-17 | 김광호 | 반도체 메모리 장치의 기준전압 발생회로 |
| JPH11328954A (ja) * | 1998-05-12 | 1999-11-30 | Toshiba Microelectronics Corp | 基準電圧発生回路およびこれを用いた半導体記憶装置 |
| JP3166732B2 (ja) * | 1998-10-14 | 2001-05-14 | 日本電気株式会社 | 半導体記憶装置 |
| JP3045495B1 (ja) * | 1998-12-18 | 2000-05-29 | 住友ゴム工業株式会社 | 空気入りタイヤ |
| JP2003005850A (ja) * | 2001-06-26 | 2003-01-08 | Sanyo Electric Co Ltd | 基準電位発生回路 |
-
2001
- 2001-06-26 JP JP2001192599A patent/JP2003005850A/ja active Pending
-
2002
- 2002-03-18 TW TW091105027A patent/TW567674B/zh not_active IP Right Cessation
- 2002-06-20 US US10/176,303 patent/US6597237B2/en not_active Expired - Fee Related
- 2002-06-24 KR KR10-2002-0035247A patent/KR100462512B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030001313A (ko) | 2003-01-06 |
| US6597237B2 (en) | 2003-07-22 |
| US20020196073A1 (en) | 2002-12-26 |
| KR100462512B1 (ko) | 2004-12-17 |
| TW567674B (en) | 2003-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7339417B2 (en) | Current source circuit | |
| US6570367B2 (en) | Voltage generator with standby operating mode | |
| US6683445B2 (en) | Internal power voltage generator | |
| US20050218969A1 (en) | Power source voltage monitoring circuit for self-monitoring its power source voltage | |
| JPH06204820A (ja) | １対の入力信号を比較するための比較器回路およびそのための方法 | |
| JP2004312231A (ja) | 半導体集積回路装置 | |
| JPH01288010A (ja) | ドライバ回路 | |
| US6885237B2 (en) | Internal step-down power supply circuit | |
| JP2000242344A (ja) | 電圧変動補正回路 | |
| JP2003114727A (ja) | 電源回路 | |
| JP2003005850A (ja) | 基準電位発生回路 | |
| JP2007142698A (ja) | スタートアップ回路 | |
| JP2017041968A (ja) | 電力供給装置及びその制御方法 | |
| US8106689B2 (en) | Circuit for generating power-up signal of semiconductor memory apparatus | |
| JP2005510934A (ja) | 改良された制御回路を備える出力ドライバ | |
| JP4392894B2 (ja) | 半導体記憶装置 | |
| US7388355B2 (en) | Voltage regulator | |
| JPH05129922A (ja) | 半導体集積回路装置 | |
| US6175267B1 (en) | Current compensating bias generator and method therefor | |
| JP2003280749A (ja) | 電源回路 | |
| US6459329B1 (en) | Power supply auxiliary circuit | |
| US20230213955A1 (en) | Low voltage drop output regulator for preventing inrush current and method for controlling thereof | |
| JPH1115541A (ja) | 電源安定化回路および電源安定化回路を備えたｐｌｌ回路 | |
| JPH0737385A (ja) | 内部電源用降圧回路 | |
| JP2006209806A (ja) | 安定化電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |