JP2003280749A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JP2003280749A JP2003280749A JP2002078432A JP2002078432A JP2003280749A JP 2003280749 A JP2003280749 A JP 2003280749A JP 2002078432 A JP2002078432 A JP 2002078432A JP 2002078432 A JP2002078432 A JP 2002078432A JP 2003280749 A JP2003280749 A JP 2003280749A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- emitter
- constant voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【課題】 電源トランジスタ１１がディスクリート固有
の温度特性を持ち、ベース・エミッタ間電圧が変動して
しまい、一定レベルの電源電圧が供給できなかった。 【解決手段】温度が変化しても一定の電圧を発生する定
電圧素子５と、この定電圧素子５の出力電圧がベースに
印加され、エミッタから電源電圧を供給する電源トラン
ジスタ１１と、この電源トランジスタ１１のエミッタに
接続された負荷１３、１４，１５と、一方の入力端子２
２に前記電源トランジスタ１１のエミッタ電圧が印加さ
れ他方の入力端子２３に前記定電圧素子の出力電圧に応
じた電圧が印加され、その出力信号を前記電源トランジ
スタのベースに印加する差動増幅器２１とを備える。
の温度特性を持ち、ベース・エミッタ間電圧が変動して
しまい、一定レベルの電源電圧が供給できなかった。 【解決手段】温度が変化しても一定の電圧を発生する定
電圧素子５と、この定電圧素子５の出力電圧がベースに
印加され、エミッタから電源電圧を供給する電源トラン
ジスタ１１と、この電源トランジスタ１１のエミッタに
接続された負荷１３、１４，１５と、一方の入力端子２
２に前記電源トランジスタ１１のエミッタ電圧が印加さ
れ他方の入力端子２３に前記定電圧素子の出力電圧に応
じた電圧が印加され、その出力信号を前記電源トランジ
スタのベースに印加する差動増幅器２１とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路の内部に
電源電圧を供給する電源回路に関するもので、特に周囲
の温度変化に関わらず一定の電圧レベルを供給できる電
源回路に関する。
電源電圧を供給する電源回路に関するもので、特に周囲
の温度変化に関わらず一定の電圧レベルを供給できる電
源回路に関する。
【０００２】
【従来の技術】一般に集積回路内部のトランジスタや抵
抗などは周囲の温度変化により特性が変化し一定の電圧
を発生するのが難しい。そこで、ツエナーダイオードな
どのような温度変化の影響を受け難い素子を使用して一
定電圧を得るようにしている。また、集積回路の電源ラ
インに電流を供給する電源トランジスタには大きな電流
例えば１００ｍＡから２００ｍＡが流れる。そのような
大きな電流を流す電源トランジスタを集積回路に内蔵す
るのは難しいため、電源供給用の電源トランジスタは集
積回路外部に設けられる。
抗などは周囲の温度変化により特性が変化し一定の電圧
を発生するのが難しい。そこで、ツエナーダイオードな
どのような温度変化の影響を受け難い素子を使用して一
定電圧を得るようにしている。また、集積回路の電源ラ
インに電流を供給する電源トランジスタには大きな電流
例えば１００ｍＡから２００ｍＡが流れる。そのような
大きな電流を流す電源トランジスタを集積回路に内蔵す
るのは難しいため、電源供給用の電源トランジスタは集
積回路外部に設けられる。
【０００３】図２は従来例の電源回路を示す。集積回路
１の外部には電源電圧例えば１１Ｖが印加される端子２
があり、この端子２から電源電圧が抵抗３及び集積回路
１の端子４を介して集積回路１の内部に印加される。端
子４の電圧はツエナーダイオード５に加わり、温度変化
の影響を受けない一定の電圧がツエナーダイオード５の
両端間に発生する。このツエナーダイオード５の両端間
に発生する一定の電圧は、抵抗６及び抵抗７からなるブ
リーダ抵抗８に加わる。ブリーダ抵抗８は、前記一定の
電圧を抵抗６及び抵抗７の抵抗比に応じて分圧する。分
圧された電圧はバッファ回路９、集積回路１の端子１０
を介して再び集積回路１の外部に導出される。
１の外部には電源電圧例えば１１Ｖが印加される端子２
があり、この端子２から電源電圧が抵抗３及び集積回路
１の端子４を介して集積回路１の内部に印加される。端
子４の電圧はツエナーダイオード５に加わり、温度変化
の影響を受けない一定の電圧がツエナーダイオード５の
両端間に発生する。このツエナーダイオード５の両端間
に発生する一定の電圧は、抵抗６及び抵抗７からなるブ
リーダ抵抗８に加わる。ブリーダ抵抗８は、前記一定の
電圧を抵抗６及び抵抗７の抵抗比に応じて分圧する。分
圧された電圧はバッファ回路９、集積回路１の端子１０
を介して再び集積回路１の外部に導出される。
【０００４】集積回路１の外部にある電源トランジスタ
１１はディスクリート構成になっており、ベースに加わ
った電圧に応じてエミッタから一定電圧を発生する。電
源トランジスタ１１のエミッタ電圧は、集積回路１の電
源電圧として端子１２を介して再度集積回路１の内部に
戻される。
１１はディスクリート構成になっており、ベースに加わ
った電圧に応じてエミッタから一定電圧を発生する。電
源トランジスタ１１のエミッタ電圧は、集積回路１の電
源電圧として端子１２を介して再度集積回路１の内部に
戻される。
【０００５】端子１２は集積回路のいわゆる電源端子と
なり、この端子から集積回路内部の様々な回路ブロック
１３、１４、１５に電源電圧が供給される。従って、図
２の電源回路によれば、一定電圧を集積回路内部の回路
ブロックに供給できる。
なり、この端子から集積回路内部の様々な回路ブロック
１３、１４、１５に電源電圧が供給される。従って、図
２の電源回路によれば、一定電圧を集積回路内部の回路
ブロックに供給できる。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
電源回路では周囲の温度変化により一定の電圧レベルが
供給できない、という問題があった。
電源回路では周囲の温度変化により一定の電圧レベルが
供給できない、という問題があった。
【０００７】図２の構成であれば、端子１０に温度変化
の影響を受けない電圧を得ることが可能である。しか
し、電源トランジスタ１１はディスクリート固有の温度
特性を持ち、わずかながらもベース・エミッタ間電圧が
変動してしまう。すると、回路ブロック１３１４１５に
供給される電源電圧が変動する。
の影響を受けない電圧を得ることが可能である。しか
し、電源トランジスタ１１はディスクリート固有の温度
特性を持ち、わずかながらもベース・エミッタ間電圧が
変動してしまう。すると、回路ブロック１３１４１５に
供給される電源電圧が変動する。
【０００８】この影響を無くすには端子１０に温度変化
の影響を受ける電圧をわざと発生させ、その変化量を電
源トランジスタ１１の温度特性を打ち消すようなものに
することが考えられるが実際には難しい。
の影響を受ける電圧をわざと発生させ、その変化量を電
源トランジスタ１１の温度特性を打ち消すようなものに
することが考えられるが実際には難しい。
【０００９】このように温度変化による電源電圧変動を
なくすことは困難であった。
なくすことは困難であった。
【００１０】
【課題を解決するための手段】本発明は上述した従来技
術の課題に鑑みなされたものであり、温度が変化しても
一定の電圧を発生する定電圧素子と、この定電圧素子の
出力電圧がベースに印加され、エミッタから電源電圧を
供給する電源トランジスタと、この電源トランジスタの
エミッタに接続された負荷と、一方の入力端子に前記電
源トランジスタのエミッタ電圧が印加され他方の入力端
子に前記定電圧素子の出力電圧に応じた電圧が印加さ
れ、その出力信号を前記電源トランジスタのベースに印
加する差動増幅器とを備え、前記定電圧素子の出力電圧
に応じた電圧を前記電源トランジスタのエミッタに発生
させたことを特徴とする。
術の課題に鑑みなされたものであり、温度が変化しても
一定の電圧を発生する定電圧素子と、この定電圧素子の
出力電圧がベースに印加され、エミッタから電源電圧を
供給する電源トランジスタと、この電源トランジスタの
エミッタに接続された負荷と、一方の入力端子に前記電
源トランジスタのエミッタ電圧が印加され他方の入力端
子に前記定電圧素子の出力電圧に応じた電圧が印加さ
れ、その出力信号を前記電源トランジスタのベースに印
加する差動増幅器とを備え、前記定電圧素子の出力電圧
に応じた電圧を前記電源トランジスタのエミッタに発生
させたことを特徴とする。
【００１１】また本発明は、温度が変化しても一定の電
圧を発生する定電圧素子と、この定電圧素子の出力電圧
がベースに印加され、エミッタから電源電圧を供給する
電源トランジスタと、この電源トランジスタのエミッタ
に接続された負荷と、一方の入力端子に前記電源トラン
ジスタのエミッタ電圧が印加され他方の入力端子に前記
定電圧素子の出力電圧に応じた電圧が印加され、その出
力信号を前記電源トランジスタのベースに印加する差動
増幅器とを備え、前記定電圧素子、前記負荷及び前記差
動増幅器を集積回路内部に配置し、前記電源トランジス
タを集積回路外部に配置したことを特徴とする。
圧を発生する定電圧素子と、この定電圧素子の出力電圧
がベースに印加され、エミッタから電源電圧を供給する
電源トランジスタと、この電源トランジスタのエミッタ
に接続された負荷と、一方の入力端子に前記電源トラン
ジスタのエミッタ電圧が印加され他方の入力端子に前記
定電圧素子の出力電圧に応じた電圧が印加され、その出
力信号を前記電源トランジスタのベースに印加する差動
増幅器とを備え、前記定電圧素子、前記負荷及び前記差
動増幅器を集積回路内部に配置し、前記電源トランジス
タを集積回路外部に配置したことを特徴とする。
【００１２】更に、本発明によれば、温度が変化しても
一定の電圧を発生する定電圧素子と、この定電圧素子の
出力電圧がベースに印加され、エミッタから電源電圧を
供給する電源トランジスタと、この電源トランジスタの
エミッタに接続された負荷と、一方の入力端子に前記電
源トランジスタのエミッタ電圧が印加され他方の入力端
子に前記定電圧素子の出力電圧に応じた電圧が印加さ
れ、その出力信号を前記電源トランジスタのベースに印
加する差動増幅器と、前記定電圧素子と前記電源トラン
ジスタのベースとの間を導通もしくは遮断するスイッチ
とを備え、このスイッチの導通もしくは遮断により前記
電源トランジスタのエミッタに電源電圧を発生させたこ
とを特徴とする。
一定の電圧を発生する定電圧素子と、この定電圧素子の
出力電圧がベースに印加され、エミッタから電源電圧を
供給する電源トランジスタと、この電源トランジスタの
エミッタに接続された負荷と、一方の入力端子に前記電
源トランジスタのエミッタ電圧が印加され他方の入力端
子に前記定電圧素子の出力電圧に応じた電圧が印加さ
れ、その出力信号を前記電源トランジスタのベースに印
加する差動増幅器と、前記定電圧素子と前記電源トラン
ジスタのベースとの間を導通もしくは遮断するスイッチ
とを備え、このスイッチの導通もしくは遮断により前記
電源トランジスタのエミッタに電源電圧を発生させたこ
とを特徴とする。
【００１３】
【発明の実施の形態】次に、本発明の実施の形態に係る
電源回路ついて図１を参照しながら説明する。
電源回路ついて図１を参照しながら説明する。
【００１４】１６は抵抗１７及び抵抗１８からなるブリ
ーダ抵抗である。１９は端子２０からの制御信号により
開閉するスイッチである。２１は一方の入力端子２２に
電源トランジスタ１１のエミッタ電圧が印加され他方の
入力端子２３にブリーダ抵抗１６の電圧が印加され、そ
の出力信号をバッファ回路９に印加する差動増幅器であ
る。尚、図１において図２と同一の構成部分には同一の
符号を付し、その説明を省略する。
ーダ抵抗である。１９は端子２０からの制御信号により
開閉するスイッチである。２１は一方の入力端子２２に
電源トランジスタ１１のエミッタ電圧が印加され他方の
入力端子２３にブリーダ抵抗１６の電圧が印加され、そ
の出力信号をバッファ回路９に印加する差動増幅器であ
る。尚、図１において図２と同一の構成部分には同一の
符号を付し、その説明を省略する。
【００１５】次に図１の回路の動作を説明する。集積回
路１の外部には電源電圧例えば１１Ｖが印加される端子
２があり、この端子２から電源電圧が抵抗３及び集積回
路１の端子４を介して集積回路１の内部に印加される。
端子４の電圧はツエナーダイオード５に加わり、温度変
化の影響を受けない一定の電圧がツエナーダイオード５
の両端間に発生する。このツエナーダイオード５の両端
間に発生する一定の電圧は、抵抗６及び抵抗７からなる
ブリーダ抵抗８とブリーダ抵抗１６に加わる。
路１の外部には電源電圧例えば１１Ｖが印加される端子
２があり、この端子２から電源電圧が抵抗３及び集積回
路１の端子４を介して集積回路１の内部に印加される。
端子４の電圧はツエナーダイオード５に加わり、温度変
化の影響を受けない一定の電圧がツエナーダイオード５
の両端間に発生する。このツエナーダイオード５の両端
間に発生する一定の電圧は、抵抗６及び抵抗７からなる
ブリーダ抵抗８とブリーダ抵抗１６に加わる。
【００１６】ブリーダ抵抗８で分圧された電圧はバッフ
ァ回路９、集積回路１の端子１０を介して再び集積回路
１の外部に導出される。集積回路１の外部にある電源ト
ランジスタ１１はディスクリート構成になっており、ベ
ースに加わった電圧に応じてエミッタから一定電圧例え
ば５Ｖを発生する。電源トランジスタ１１のエミッタ電
圧は、集積回路１の電源電圧として端子１２を介して再
度集積回路１の内部に戻される。端子１２は集積回路の
いわゆる電源端子となり、この端子から集積回路内部の
様々な回路ブロック１３、１４、１５に電源電圧が供給
される。
ァ回路９、集積回路１の端子１０を介して再び集積回路
１の外部に導出される。集積回路１の外部にある電源ト
ランジスタ１１はディスクリート構成になっており、ベ
ースに加わった電圧に応じてエミッタから一定電圧例え
ば５Ｖを発生する。電源トランジスタ１１のエミッタ電
圧は、集積回路１の電源電圧として端子１２を介して再
度集積回路１の内部に戻される。端子１２は集積回路の
いわゆる電源端子となり、この端子から集積回路内部の
様々な回路ブロック１３、１４、１５に電源電圧が供給
される。
【００１７】同時に電源トランジスタ１１のエミッタ電
圧は、集積回路１内部の差動増幅器２１に加わる。尚、
回路ブロック１３、１４、１５は、電源トランジスタ１
１から見て負荷となる。
圧は、集積回路１内部の差動増幅器２１に加わる。尚、
回路ブロック１３、１４、１５は、電源トランジスタ１
１から見て負荷となる。
【００１８】差動増幅器２１の入力端子２２には電源ト
ランジスタ１１のエミッタ電圧が印加され、他方の入力
端子２３には抵抗１７及び抵抗１８の接続中点の電圧が
印加される。差動増幅器２１はこの２つの電圧が等しく
なるような出力電圧を発生する。この出力電圧は、バッ
ファ回路９に印加され、電源トランジスタ１１を介して
入力端子２２に帰還される。
ランジスタ１１のエミッタ電圧が印加され、他方の入力
端子２３には抵抗１７及び抵抗１８の接続中点の電圧が
印加される。差動増幅器２１はこの２つの電圧が等しく
なるような出力電圧を発生する。この出力電圧は、バッ
ファ回路９に印加され、電源トランジスタ１１を介して
入力端子２２に帰還される。
【００１９】このため、入力端子２２の電圧は、入力端
子２３の電圧に常に等しくなるようになる。入力端子２
３の電圧は、ツエナーダイオード５の両端間に発生する
温度変化の影響を受けない電圧を抵抗１７及び抵抗１８
で分圧したものである。抵抗１７及び抵抗１８の抵抗比
は温度が変わっても変わらない。
子２３の電圧に常に等しくなるようになる。入力端子２
３の電圧は、ツエナーダイオード５の両端間に発生する
温度変化の影響を受けない電圧を抵抗１７及び抵抗１８
で分圧したものである。抵抗１７及び抵抗１８の抵抗比
は温度が変わっても変わらない。
【００２０】そのため、入力端子２３の電圧は、温度変
化の影響を受けない。従って、電源トランジスタ１１の
エミッタ電圧も温度変化の影響を受けず、一定の電圧が
回路ブロック１３１４１５に供給される。
化の影響を受けない。従って、電源トランジスタ１１の
エミッタ電圧も温度変化の影響を受けず、一定の電圧が
回路ブロック１３１４１５に供給される。
【００２１】端子２０からの制御信号により開閉するス
イッチ１９は電源回路の動作を行わせたり、禁止させた
りする。スイッチ１９が閉じると、バッファ回路９の入
力が接地されてしまい、電源トランジスタ１１はオフし
てしまうので電源回路の動作が禁止できる。逆に、スイ
ッチ１９を開くと、差動増幅器２１による帰還動作が行
われ、電源回路が動作する。
イッチ１９は電源回路の動作を行わせたり、禁止させた
りする。スイッチ１９が閉じると、バッファ回路９の入
力が接地されてしまい、電源トランジスタ１１はオフし
てしまうので電源回路の動作が禁止できる。逆に、スイ
ッチ１９を開くと、差動増幅器２１による帰還動作が行
われ、電源回路が動作する。
【００２２】このように本発明の電源回路によれば、温
度変化の影響を受けない電圧を集積回路内部の回路ブロ
ックに供給できる。
度変化の影響を受けない電圧を集積回路内部の回路ブロ
ックに供給できる。
【００２３】
【発明の効果】本発明によれば、周囲の温度変化に関わ
らず一定の電圧レベルを供給できる集積回路用の電源回
路を提供することができる。
らず一定の電圧レベルを供給できる集積回路用の電源回
路を提供することができる。
【００２４】また、本発明によれば、の集積回路外部の
ディスクリートトランジスタの温度特性と、集積回路内
部の温度特性とが異なり温度ドリフトがある場合でも温
度により変動しない電源電圧が供給できるという効果が
ある。
ディスクリートトランジスタの温度特性と、集積回路内
部の温度特性とが異なり温度ドリフトがある場合でも温
度により変動しない電源電圧が供給できるという効果が
ある。
【図１】本発明の実施形態に係る電源回路のブロック図
である。
である。
【図２】従来例に係る電源回路のブロック図である。
１ 集積回路
５ ツエナーダイオード
８ ブリーダ抵抗
１１ 電源トランジスタ
１３ 回路ブロック
１６ ブリーダ抵抗
１９ スイッチ
２１ 差動増幅器
２２ 入力端子
２３ 入力端子
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5H420 BB02 BB12 CC02 DD02 EA11
EA21 EA23 EA39 EB15 EB37
FF03 FF25 GG06 LL07 NA12
NA14 NB02 NB24 NC03 NC26
NE23
Claims (6)
- 【請求項１】 温度が変化しても一定の電圧を発生する
定電圧素子と、この定電圧素子の出力電圧がベースに印
加され、エミッタから電源電圧を供給する電源トランジ
スタと、この電源トランジスタのエミッタに接続された
負荷と、 一方の入力端子に前記電源トランジスタのエミッタ電圧
が印加され他方の入力端子に前記定電圧素子の出力電圧
に応じた電圧が印加され、その出力信号を前記電源トラ
ンジスタのベースに印加する差動増幅器とを備え、 前記定電圧素子の出力電圧に応じた電圧を前記電源トラ
ンジスタのエミッタに発生させたことを特徴とする電源
回路。 - 【請求項２】 前記定電圧素子、前記負荷及び前記差動
増幅器を集積回路内部に配置し、前記電源トランジスタ
を集積回路外部に配置したことを特徴とする請求項１記
載の電源回路。 - 【請求項３】 前記定電圧素子と前記電源トランジスタ
のベースとの間を導通もしくは遮断するスイッチとを備
え、このスイッチの導通もしくは遮断により前記電源ト
ランジスタのエミッタに電源電圧を発生させたことを特
徴とする請求項１記載の電源回路。 - 【請求項４】温度が変化しても一定の電圧を発生する定
電圧素子と、この定電圧素子の出力電圧を分圧する第１
ブリーダ抵抗と、前記定電圧素子の出力電圧を分圧する
第２ブリーダ抵抗と、前記第１ブリーダ抵抗の出力電圧
がベースに印加され、エミッタから電源電圧を供給する
電源トランジスタと、この電源トランジスタのエミッタ
に接続された負荷と、一方の入力端子に前記電源トラン
ジスタのエミッタ電圧が印加され他方の入力端子に前記
第２ブリーダ抵抗の出力電圧が印加され、その出力信号
を前記電源トランジスタのベースに印加する差動増幅器
とを備え、 前記定電圧素子の出力電圧に応じた電圧を前記電源トラ
ンジスタのエミッタに発生させたことを特徴とする電源
回路。 - 【請求項５】 前記定電圧素子、前記第１ブリーダ抵
抗、前記第２ブリーダ抵抗、前記負荷及び前記差動増幅
器を集積回路内部に配置し、前記電源トランジスタを集
積回路外部に配置したことを特徴とする請求項４記載の
電源回路。 - 【請求項６】 前記定電圧素子と前記電源トランジスタ
のベースとの間を導通もしくは遮断するスイッチとを備
え、このスイッチの導通もしくは遮断により前記電源ト
ランジスタのエミッタに電源電圧を発生させたことを特
徴とする請求項４記載の電源回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002078432A JP2003280749A (ja) | 2002-03-20 | 2002-03-20 | 電源回路 |
| US10/390,284 US6894469B2 (en) | 2002-03-20 | 2003-03-17 | Power supply circuit |
| CNB03119995XA CN1228696C (zh) | 2002-03-20 | 2003-03-17 | 电源电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002078432A JP2003280749A (ja) | 2002-03-20 | 2002-03-20 | 電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003280749A true JP2003280749A (ja) | 2003-10-02 |
Family
ID=28035581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002078432A Pending JP2003280749A (ja) | 2002-03-20 | 2002-03-20 | 電源回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6894469B2 (ja) |
| JP (1) | JP2003280749A (ja) |
| CN (1) | CN1228696C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020098377A (ja) * | 2018-12-17 | 2020-06-25 | 新日本無線株式会社 | 電源回路 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7126316B1 (en) * | 2004-02-09 | 2006-10-24 | National Semiconductor Corporation | Difference amplifier for regulating voltage |
| TWI310169B (en) * | 2005-09-22 | 2009-05-21 | Chi Mei Optoelectronics Corp | Liquid crystal display and over-driving method thereof |
| US7385376B2 (en) * | 2005-12-20 | 2008-06-10 | Broadcom Corporation | Voltage regulator with high voltage protection |
| CN104777867B (zh) * | 2014-01-10 | 2017-11-21 | 海洋王（东莞）照明科技有限公司 | 一种驱动电路 |
| CN113541254B (zh) * | 2021-07-19 | 2023-04-07 | 珠海智融科技股份有限公司 | 一种具有防止热损坏功能的放电电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5625278A (en) * | 1993-06-02 | 1997-04-29 | Texas Instruments Incorporated | Ultra-low drop-out monolithic voltage regulator |
| EP0753807B1 (en) * | 1995-07-14 | 2003-01-15 | Hewlett-Packard Company, A Delaware Corporation | Power supply |
-
2002
- 2002-03-20 JP JP2002078432A patent/JP2003280749A/ja active Pending
-
2003
- 2003-03-17 US US10/390,284 patent/US6894469B2/en not_active Expired - Lifetime
- 2003-03-17 CN CNB03119995XA patent/CN1228696C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020098377A (ja) * | 2018-12-17 | 2020-06-25 | 新日本無線株式会社 | 電源回路 |
| JP7182452B2 (ja) | 2018-12-17 | 2022-12-02 | 日清紡マイクロデバイス株式会社 | 電源回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1445633A (zh) | 2003-10-01 |
| US6894469B2 (en) | 2005-05-17 |
| US20040012377A1 (en) | 2004-01-22 |
| CN1228696C (zh) | 2005-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7764123B2 (en) | Rail to rail buffer amplifier | |
| US7557558B2 (en) | Integrated circuit current reference | |
| JP3564228B2 (ja) | 電源バランス回路 | |
| JP3223844B2 (ja) | 基準電圧発生装置 | |
| US5642034A (en) | Regulated power supply circuit permitting an adjustment of output current when the output thereof is grounded | |
| JP2003280749A (ja) | 電源回路 | |
| JPH04315207A (ja) | 電源回路 | |
| KR101443178B1 (ko) | 전압제어회로 | |
| JP3461276B2 (ja) | 電流供給回路およびバイアス電圧回路 | |
| JP2002074967A (ja) | 降圧電源回路 | |
| KR100232242B1 (ko) | 스위칭 브릿지 증폭기 | |
| JP3907640B2 (ja) | 過電流防止回路 | |
| KR0173944B1 (ko) | 히스테리시스를 갖는 비교기 | |
| JP2021096554A (ja) | 定電流回路 | |
| US20050110561A1 (en) | Precision margining circuitry | |
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| KR100257567B1 (ko) | 스위치드 저항을 사용한 전류제어 방식의 계조처리 전계방출표시소자 구동회로 | |
| KR20020087190A (ko) | 히스테리시스 기능을 가진 과열방지 회로 | |
| JP2000056841A (ja) | 電圧リミッタ回路 | |
| JPH06252665A (ja) | バイアス回路及びこのバイアス回路を使用する差動増幅回路 | |
| JPH0245813A (ja) | 集積電源回路 | |
| JPH0989987A (ja) | Ｖｌｓｉテストシステム用ピンエレクトロニクス回路 | |
| JP2002135966A (ja) | 出力過電圧保護回路 | |
| JP2003005850A (ja) | 基準電位発生回路 | |
| US20040027192A1 (en) | Automatic voltage sense circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050304 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070410 |