JP4438230B2

JP4438230B2 - ヒステリシス回路

Info

Publication number: JP4438230B2
Application number: JP2001007674A
Authority: JP
Inventors: 昌宏北川; 淳一永田
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2001-01-16
Filing date: 2001-01-16
Publication date: 2010-03-24
Anticipated expiration: 2021-01-16
Also published as: JP2002217693A

Description

【０００１】
【発明の属する技術分野】
本発明は、入力電圧の分圧比が変化することによりヒステリシスが生成されるヒステリシス回路に関する。
【０００２】
【従来の技術】
図５は、特開２０００−１８３７０２号公報に開示されているヒステリシス回路の電気的構成を示している。このヒステリシス回路１は、トランジスタＱ１〜Ｑ４、抵抗Ｒ１〜Ｒ６および定電流回路２から構成されており、出力トランジスタＱ４を制御するトランジスタＱ３のコレクタ電圧がトランジスタＱ２のベースに正帰還された回路構成となっている。トランジスタＱ３のオンオフ動作に応じてトランジスタＱ２がオンオフ動作すると、抵抗Ｒ２、Ｒ３、Ｒ４からなる分圧回路の分圧比が変化する。その結果、入力電圧Ｖinの上昇時と下降時とにおいて、トランジスタＱ３がオンするベース・エミッタ間電圧ＶＦ（約０．７Ｖ）に相当する入力電圧Ｖinの値（しきい値）が変化し、ヒステリシスが生成される。ここで、定電流回路２は、トランジスタＱ３のオフ動作時においてトランジスタＱ２および出力トランジスタＱ４に対しベース電流を供給する。
【０００３】
【発明が解決しようとする課題】
しかし、上記ヒステリシス回路１をＩＣ化し、それを例えば車載機器の制御装置（ＥＣＵ）に適用しようとすると以下のような問題があった。
すなわち、車載用のＩＣはノイズに対し厳しい環境下での使用となるため、確実な動作を保証するために各信号ごとにその入力部分にヒステリシス回路１を付加することが多い。また、車載用のＩＣは非常に多くの信号を入出力する構成となっている。従って、車載用のＩＣは、本来のＥＣＵとしての各種機能ブロックに加え多数のヒステリシス回路１を搭載しなければならず、このヒステリシス回路１の占める面積だけＩＣのチップ面積を増大する必要が生じる。この点について、上記ヒステリシス回路１は、複数のトランジスタから構成される定電流回路２を備えた回路構成となっているため、チップ面積の増大が著しいという問題があった。
【０００４】
また、上記ヒステリシス回路１における定電流回路２は、トランジスタＱ３のオンオフ状態にかかわらず、絶えずトランジスタＱ３またはＱ２、Ｑ４に電流を供給する回路構成となっている。つまり、ヒステリシス回路１は、信号が入力されていない無信号入力時においても回路内に定電流（暗電流）が流れ続けるため、多数のヒステリシス回路１を搭載したＩＣでは全体の消費電流が非常に大きくなるという問題があった。
【０００５】
本発明は上記事情に鑑みてなされたもので、その目的は、回路を構成する素子数が少なく、しかも無信号入力時における回路電流（暗電流）を遮断することができるヒステリシス回路を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１に記載した手段によれば、入力電圧が０Ｖから徐々に上昇していくと、それに伴って分圧回路から出力される分圧電圧も上昇する。この分圧電圧は第１のトランジスタをオンさせるための制御電圧つまりオン制御電圧であるため、分圧電圧がしきい値を超えると第１のトランジスタがオフからオンに変化する。これと同時に、スイッチ回路も第１のトランジスタと同じようにオフからオンへと変化し、出力端子にはこのスイッチ回路を介して第２の電源線の電圧が出力される。さらに、帰還回路は、この出力電圧が分圧電圧に対し正帰還されるように分圧比設定信号を生成するので、この分圧比設定信号に従って前記分圧回路の分圧比が変化して分圧電圧が一層高くなる。
【０００７】
この状態から、入力電圧が徐々に低下していくと、それに伴って分圧回路から出力される分圧電圧も低下する。この場合、帰還回路により分圧電圧が高まるように分圧回路の分圧比が設定されているため、入力電圧の上昇時において第１のトランジスタがオフからオンに変化した時の入力電圧に比べ、入力電圧がより低下した時点で分圧電圧がしきい値を下回ることとなる。この差がヒステリシス幅となる。これにより、第１のトランジスタがオンからオフに変化し、スイッチ回路も第１のトランジスタと同じようにオンからオフへと変化する。この時、出力端子の電圧はインピーダンス回路により第１の電源線の電位に固定される。そして、帰還回路は、分圧回路による分圧電圧が一層低くなるように分圧比設定信号を変化させる。
【０００８】
本手段によれば、従来構成に必要とされた定電流回路を必要としないため、回路を構成する素子数が少なくなり、ＩＣ化した場合のチップ占有面積を極力小さくできる。また、上記作用説明から分かるように、入力電圧が低下した無信号入力時において、第１のトランジスタとスイッチ回路とがともにオフ状態となるため、これらに電流が流れることがなくなり、回路電流（暗電流）が遮断される。その結果、消費電流（消費電力）を低減でき、ＩＣ化した場合におけるＩＣの発熱量や当該ＩＣの駆動電源（例えばバッテリ）の電力消費量を低減することができる。
【０００９】
第１のトランジスタのオフ状態にあっては抵抗の電圧降下は０となり、オン状態にあっては抵抗に電圧降下が発生する。この抵抗の電圧降下は第２のトランジスタをオンさせるための制御電圧つまりオン制御電圧となるため、第１のトランジスタと第２のトランジスタとは同じオンオフ状態で動作することとなる。
【００１０】
分圧比設定信号に基づいて第３のトランジスタがオフした状態では、入力電圧は、入力端子と第１の電源線との間に直列接続された複数の分圧抵抗により定まる分圧比に従って分圧される。これに対し、分圧比設定信号に基づいて第３のトランジスタがオンした状態では、上記分圧抵抗のうち第３のトランジスタが並列接続された分圧抵抗が短絡された状態となるので、入力電圧は、その短絡された分圧抵抗を除いた残りの分圧抵抗により定まる分圧比に従って分圧される。
【００１１】
請求項２に記載した手段によれば、帰還回路である第４のトランジスタが出力端子の電圧を制御電圧としてオンオフ動作することにより、分圧比設定信号を生成する。
【００１２】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態について、ヒステリシス回路の電気的構成を示す図１を参照しながら説明する。
この図１に示すヒステリシス回路１１は、例えば図示しない車載機器の制御装置（ＥＣＵ）に用いられているＩＣ内に形成されている。こうした車載用ＩＣは厳しいノイズ環境下で使用されるため、確実な動作を保証するために各信号ごとにその入力部分にヒステリシス回路１１が付加されることが多い。また、車載用ＩＣは非常に多くの信号を入出力する構成となっているため、ＩＣ内には多数のヒステリシス回路１１が形成されている。
【００１３】
図１において、ＩＣの電源端子１２、１３にはそれぞれ図示しない車載バッテリの正側端子、負側端子が接続されるようになっており、これら電源端子１２、１３はＩＣ内部においてそれぞれ電源線１４、１５（第２、第１の電源線に相当）に接続されている。当該ＩＣに内蔵される各機能ブロック（図示せず）は、これら電源線１４、１５の間に接続され、その電源電圧ＶＢにより動作するようになっている。ＩＣ外部からの入力電圧Ｖinは入力端子１６を介してヒステリシス回路１１に与えられ、そのヒステリシス回路１１の出力電圧Ｖｃはノード１７（出力端子に相当）を介して上記機能ブロックに与えられるようになっている。なお、図１には１組の入力端子１６、ヒステリシス回路１１およびノード１７のみが示されているが、実際のＩＣには複数組が形成されている。
【００１４】
さて、ヒステリシス回路１１は、ＮＰＮ形のトランジスタＱ１１、Ｑ１２、Ｑ１３と、それとは異なる接合形式（つまりＰＮＰ形）のトランジスタＱ１４と、抵抗Ｒ１１〜Ｒ１８とから構成されている。ここで、トランジスタＱ１１、Ｑ１２、Ｑ１３、Ｑ１４は、それぞれ本発明における第４のトランジスタ、第３のトランジスタ、第１のトランジスタ、第２のトランジスタに相当するもので、これらは全てエミッタ接地の回路形態で用いられている。
【００１５】
入力端子１６と電源線１５との間には、入力電圧Ｖinを分圧しその分圧電圧Ｖａを出力する分圧回路１８が接続されている。この分圧回路１８において、入力端子１６と電源線１５との間には分圧抵抗に相当する抵抗Ｒ１２、Ｒ１３、Ｒ１４が直列接続されており、抵抗Ｒ１４の両端子間にはトランジスタＱ１２のコレクタ・エミッタ間が並列に接続されている。このトランジスタＱ１２のベースは、抵抗Ｒ１１を介して入力端子１６に接続され、そのベースに与えられる電圧は本発明でいう分圧比設定信号に相当する。
【００１６】
分圧回路１８の出力ノードである抵抗Ｒ１２とＲ１３との共通接続点は、トランジスタＱ１３のベースに接続されており、そのトランジスタＱ１３のコレクタは抵抗Ｒ１７とＲ１６とを介して電源線１４に接続されている。電源線１４とノード１７との間およびノード１７と電源線１５との間には、それぞれトランジスタＱ１４（スイッチ回路に相当）のエミッタ・コレクタ間および抵抗Ｒ１８（インピーダンス回路に相当）が接続されており、抵抗Ｒ１６とＲ１７との共通接続点はトランジスタＱ１４のベースに接続されている。さらに、ノード１７は抵抗Ｒ１５を介してトランジスタＱ１１（帰還回路に相当）のベースに接続され、そのトランジスタＱ１１のコレクタは上記分圧回路１８の入力ノードであるトランジスタＱ１２のベースに接続されている。
【００１７】
次に、ヒステリシス回路１１の動作を、入力電圧Ｖinの上昇時と下降時とに分けてそれぞれ説明する。なお、以下の説明においては、便宜上、抵抗Ｒ１２、Ｒ１３、Ｒ１４の抵抗値をそれぞれ符号と同じ記号により表している。
【００１８】
（Ａ）入力電圧Ｖinの上昇時
入力電圧Ｖinが０Ｖの時（無信号入力時）、トランジスタＱ１１〜Ｑ１４は全てオフ状態となり、出力電圧Ｖｃは抵抗Ｒ１８の作用によって電源線１５の電位である０Ｖに固定される。この時、電源線１４からヒステリシス回路１１を通して電源線１５に流れる電流（暗電流）は０となる。この状態から入力電圧Ｖinが上昇すると、その入力電圧Ｖinは抵抗Ｒ１１を介してトランジスタＱ１２のベースに印加され、上昇過程においてトランジスタＱ１２がオン可能なベース・エミッタ間電圧ＶＦ（約０．７Ｖ）に達すると、トランジスタＱ１２が入力端子１６からベース電流の供給を受けてオンする。この時、抵抗Ｒ１４の両端電圧はほぼ０Ｖとなる。これ以降、分圧回路１８は入力電圧Ｖinを以下の（１）式に従って分圧する。
Ｖａ＝Ｒ１３／（Ｒ１２＋Ｒ１３）×Ｖin …（１）
【００１９】
やがて、トランジスタＱ１３のオン制御電圧に相当する分圧電圧ＶａがＶＦに達すると、トランジスタＱ１３がオフ状態からオン状態に反転する。この反転時の入力電圧（以下、しきい値電圧Ｖthと称す）は（２）式のようになる。
Ｖth＝（１＋Ｒ１２／Ｒ１３）×ＶＦ …（２）
【００２０】
トランジスタＱ１３がオンすると、抵抗Ｒ１６に電圧降下が生じるため、その電圧降下をオン制御電圧とするトランジスタＱ１４も同じくオフ状態からオン状態に反転し、出力電圧Ｖｃは電源電圧ＶＢにほぼ等しくなる。そして、この出力電圧Ｖｃは、抵抗Ｒ１５を介してトランジスタＱ１１のベース電圧を上昇させるので、トランジスタＱ１１もオフ状態からオン状態に反転する。その結果、分圧比設定信号であるトランジスタＱ１２のベース電圧がほぼ０Ｖになり、トランジスタＱ１２はオン状態からオフ状態に反転する。この状態では、分圧回路１８は入力電圧Ｖinを以下の（３）式に従って分圧する。ただし、分圧電圧ＶａがＶＦを超えようとするとトランジスタＱ１３のベース電流が増加するので、分圧電圧ＶａはＶＦに保持される。
Ｖａ＝（Ｒ１３＋Ｒ１４）／（Ｒ１２＋Ｒ１３＋Ｒ１４）×Ｖin …（３）
【００２１】
（Ｂ）入力電圧Ｖinの下降時
上述したように、入力電圧Ｖinが一旦しきい値電圧Ｖthを超えると、トランジスタＱ１１、Ｑ１３、Ｑ１４がオン、トランジスタＱ１２がオフとなり、分圧回路１８の分圧比が（３）式に従うようになる。この状態から入力電圧Ｖinが下降し、やがて分圧電圧ＶａがＶＦよりも低下すると、トランジスタＱ１３がオン状態からオフ状態に反転する。この反転時の入力電圧（以下、しきい値電圧Ｖtlと称す）は（４）式のようになる。
Ｖtl＝（１＋Ｒ１２／（Ｒ１３＋Ｒ１４））×ＶＦ …（４）
【００２２】
トランジスタＱ１３がオフすると抵抗Ｒ１６の電圧降下が消失するため、トランジスタＱ１４もオン状態からオフ状態に反転し、出力電圧Ｖｃは０Ｖとなる。その結果、トランジスタＱ１１のベース電圧が０ＶとなるのでトランジスタＱ１１はオン状態からオフ状態に反転し、分圧比設定信号であるトランジスタＱ１２のベース電圧は入力電圧Ｖinに等しくなる。これにより、分圧回路１８は再び入力電圧Ｖinを（１）式に従って分圧するようになる。
【００２３】
以上述べた（Ａ）および（Ｂ）の説明から明らかになるように、（２）式で示されるしきい値電圧Ｖthと（４）式で示されるしきい値電圧Ｖtlとの差電圧ΔＶがヒステリシス幅となる。また、帰還回路であるトランジスタＱ１１は、出力電圧Ｖｃが上昇すると分圧電圧Ｖａを上昇させるように正帰還をかける作用を有している。
【００２４】
このヒステリシス回路１１によれば、以下の効果を得ることができる。
すなわち、トランジスタＱ１３は分圧回路１８からの分圧電圧Ｖａをオン制御電圧としてオンオフ動作し、トランジスタＱ１４はそのトランジスタＱ１３の出力電圧である抵抗Ｒ１６の両端電圧によりオンオフ動作する構成であるため、従来構成（図５参照）に必要とされた定電流回路が不要となる。その結果、ヒステリシス回路１１を構成する素子数を低減でき、チップ占有面積を極力小さくできる。
【００２５】
また、入力電圧Ｖinが低下した無信号入力時において、電源線１４、１５の間に介在するトランジスタＱ１３とＱ１４とがともにオフ状態となるので、電源線１４からヒステリシス回路１１を通して電源線１５に流れる電流が０となり、暗電流を遮断することができる。その結果、ＩＣの消費電流（消費電力）を低減でき、ＩＣ自体の発熱や当該ＩＣの電源端子１２、１３に接続された車載バッテリの電力消費を低減することができる。
【００２６】
（第２の実施形態）
次に、本発明の第２の実施形態について、ヒステリシス回路の電気的構成を示す図２を参照しながら説明する。
この図２に示すヒステリシス回路１９は、上述したヒステリシス回路１１に対し対称的な回路構成を備えている。すなわち、電源線１４、１５がそれぞれ第１、第２の電源線に相当し、電源端子１２の電位を基準電位として入力端子１６との間に入力電圧Ｖinが与えられるようになっている。ここで、ヒステリシス回路１９を構成するＰＮＰ形のトランジスタＱ１５、Ｑ１６、Ｑ１７、ＮＰＮ形のトランジスタＱ１８、抵抗Ｒ１９〜Ｒ２６は、それぞれヒステリシス回路１１を構成するトランジスタＱ１１、Ｑ１２、Ｑ１３、トランジスタＱ１４、抵抗Ｒ１１〜Ｒ１８に相当し、さらに分圧回路２０は上述した分圧回路１８に相当する。
【００２７】
このヒステリシス回路１９は、電圧に関してヒステリシス回路１１と対称的な動作を行う。すなわち、入力電圧Ｖinが電源電圧ＶＢの時（無信号入力時）、トランジスタＱ１５〜Ｑ１８が全てオフ状態となり、出力電圧Ｖｃは抵抗Ｒ２６の作用によって電源線１４の電位である電源電圧ＶＢに固定される。この状態から入力電圧Ｖinが低下すると、その低下過程においてトランジスタＱ１６がオンとなり、やがてトランジスタＱ１７がオフ状態からオン状態に反転する。この反転時の入力電圧（しきい値電圧Ｖth）は（５）式のようになる。
Ｖth＝ＶＢ−（１＋Ｒ２０／Ｒ２１）×ＶＦ …（５）
【００２８】
トランジスタＱ１７がオンすると抵抗Ｒ２４に電圧降下が生じるため、トランジスタＱ１８も同じくオフ状態からオン状態に反転し、出力電圧Ｖｃはほぼ０Ｖになる。これにより、トランジスタＱ１５はオフ状態からオン状態に反転し、トランジスタＱ１６はオン状態からオフ状態に反転する。
【００２９】
その後、入力電圧Ｖinが上昇し、やがて分圧電圧Ｖａが（ＶＢ−ＶＦ）よりも上昇すると、トランジスタＱ１７がオン状態からオフ状態に反転する。この反転時の入力電圧（しきい値電圧Ｖtl）は（６）式のようになる。
Ｖtl＝ＶＢ−（１＋Ｒ２０／（Ｒ２１＋Ｒ２２））×ＶＦ …（６）
【００３０】
トランジスタＱ１７がオフするとトランジスタＱ１８もオン状態からオフ状態に反転し、出力電圧Ｖｃは電源電圧ＶＢに等しくなる。その結果、トランジスタＱ１５がオン状態からオフ状態に反転し、分圧比設定信号であるトランジスタＱ１６のベース電圧は入力電圧Ｖinに等しくなる。以上の動作により、第１の実施形態と同様の効果を得ることができる。
【００３１】
（第３の実施形態）
次に、本発明のヒステリシス回路を内部電源回路に適用した第３の実施形態について、電気的構成を示す図３を参照しながら説明する。
この図３に示す内部電源回路２１は、入力端子１６に与えられる入力電圧Ｖinのレベルに応じて、ＩＣ内部で用いられる一定の電源電圧Ｖｄ（以下、内部電源電圧Ｖｄと称す）を生成する回路である。この内部電源回路２１は、上述したヒステリシス回路１１、定電流回路２２および定電圧回路２３が縦続に接続された構成となっている。ここで、定電流回路２２は、トランジスタＱ１９〜Ｑ２２および抵抗Ｒ２７〜Ｒ３０から構成された周知の自己バイアス方式による定電流回路である。また、定電圧回路２３は、トランジスタＱ２３、Ｑ２４、ダイオードＤ１およびツェナーダイオードＺＤ１から構成され、生成した内部電源電圧Ｖｄをノード２４を介してＩＣ内部の各機能ブロック（図示せず）に供給するようになっている。
【００３２】
さて、この内部電源回路２１の入力端子１６に与えられる入力電圧Ｖinが０Ｖの時には、第１の実施形態で説明した通りトランジスタＱ１４がオフとなり、ノード１７の電圧Ｖｃも０Ｖとなる。この場合、定電流回路２２および定電圧回路２３のトランジスタＱ１９〜Ｑ２４は全てオフとなり、内部電源回路２１がノード２４から電気的に切り離された状態となる。そして、電源線１４から内部電源回路２１を通して電源線１５に流れる電流が０となり、暗電流を遮断することができる。
【００３３】
一方、入力電圧Ｖinが０Ｖから上昇して（２）式で示されるしきい値電圧Ｖthに達すると、トランジスタＱ１４がオフ状態からオン状態に反転し、ノード１７の電圧Ｖｃが電源電圧ＶＢに等しくなる。これにより、定電流回路２２および定電圧回路２３のトランジスタＱ１９〜Ｑ２４が全てオンとなり、トランジスタＱ２１とＱ２３のエミッタ面積が同じ場合、定電圧回路２３のダイオードＤ１とツェナーダイオードＺＤ１との直列回路に一定電流Ｉ１（＝ＶＦ／Ｒ２８）が流れる。その結果、定電圧回路２３においてトランジスタＱ２４のベース電位が一定化され、内部電源電圧ＶｄはツェナーダイオードＺＤ１のツェナー電圧Ｖｚに等しくなる。ただし、トランジスタＱ２３のコレクタ・エミッタ間飽和電圧をＶsat とすると、電源電圧ＶＢが（Ｖｚ＋ＶＦ＋Ｖsat ）よりも低下した場合には、内部電源電圧Ｖｄは（ＶＢ−Ｖsat −ＶＦ）となる。
【００３４】
以上説明した内部電源回路２１によれば、ＩＣの入力端子１６と定電流回路２２の入力ノード１７との間にヒステリシス回路１１が設けられているので、入力電圧Ｖinにノイズが重畳する場合あるいは電源線１４、１５の電位が変動するような場合であっても、そのノイズ電圧あるいは変動電圧がヒステリシス幅ΔＶよりも小さい限り内部電源回路２１の不安定動作（例えば発振）を防止することができる。従って、ノイズが重畳し易く電源線１４、１５の電位が変動し易いＩＣ、例えば電流が多く流れる駆動用ＩＣに上記ヒステリシス回路１１を適用すると安定動作のためにより効果的となる。
【００３５】
（第４の実施形態）
図４は、本発明の第４の実施形態を示すヒステリシス回路の電気的構成図である。この図４に示すヒステリシス回路２５は、上述したヒステリシス回路１１に対し、ＮＰＮ形のトランジスタＱ１１、Ｑ１２、Ｑ１３に替えてＮチャネル型のＭＯＳトランジスタＱ２５、Ｑ２６、Ｑ２７を採用し、ＰＮＰ形のトランジスタＱ１４に替えてＰチャネル型のＭＯＳトランジスタＱ２８を採用した構成となっている。ここで、トランジスタＱ２５、Ｑ２６、Ｑ２７、Ｑ２８は、それぞれ本発明における第４のトランジスタ（帰還回路）、第３のトランジスタ、第１のトランジスタ、第２のトランジスタ（スイッチ回路）に相当する。また、トランジスタＱ２６と抵抗Ｒ１１〜Ｒ１４から分圧回路２６が構成されている。
【００３６】
本実施形態によれば、バイポーラトランジスタのベース・エミッタ間電圧ＶＦをＭＯＳトランジスタのしきい値電圧ＶＴで置き替えることにより、第１の実施形態で示した（１）式〜（４）式がそのまま成立し、第１の実施形態と同様の作用および効果を得ることができる。
【００３７】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
分圧回路を、例えば従来構成（図５参照）におけるトランジスタＱ２と抵抗Ｒ２〜Ｒ４とからなる回路と同様に構成しても良い。
インピーダンス回路は、トランジスタＱ１４（またはＱ１８、Ｑ２８）がオフの状態においてノード１７の電位を固定するように作用するものであれば、抵抗Ｒ１８、Ｒ２６に限られない。また、入力端子１６からトランジスタＱ１２にベース電流を供給するために、抵抗Ｒ１１に替えて他のインピーダンス回路を用いても良い。
第４の実施形態に示したヒステリシス回路２５についても、第２の実施形態に示したヒステリシス回路１９と同様の回路形態への変更が可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すヒステリシス回路の電気的構成図
【図２】本発明の第２の実施形態を示す図１相当図
【図３】本発明の第３の実施形態を示す内部電源回路の電気的構成図
【図４】本発明の第４の実施形態を示す図１相当図
【図５】従来技術を示す図１相当図
【符号の説明】
１１、１９、２５はヒステリシス回路、１４は電源線（第２の電源線／第１の電源線）、１５は電源線（第１の電源線／第２の電源線）、１６は入力端子、１７はノード（出力端子）、１８、２０、２６は分圧回路、Ｑ１１、Ｑ１５、Ｑ２５はトランジスタ（第４のトランジスタ、帰還回路）、Ｑ１２、Ｑ１６、Ｑ２６はトランジスタ（第３のトランジスタ）、Ｑ１３、Ｑ１７、Ｑ２７はトランジスタ（第１のトランジスタ）、Ｑ１４、Ｑ１８、Ｑ２８はトランジスタ（第２のトランジスタ、スイッチ回路）、Ｒ１２、Ｒ１３、Ｒ１４、Ｒ２０、Ｒ２１、Ｒ２２は抵抗（分圧抵抗）、Ｒ１８、Ｒ２６は抵抗（インピーダンス回路）である。

Claims

入力端子と第１の電源線との間に与えられる入力電圧を分圧比設定信号に応じた分圧比により分圧して出力する分圧回路と、
この分圧回路から出力される分圧電圧をオン制御電圧としてオンオフ動作する第１のトランジスタと、
第２の電源線と出力端子との間に接続され、前記第１のトランジスタの出力電圧に基づいて前記第１のトランジスタと同じオンオフ状態となるように動作するスイッチ回路と、
前記出力端子と前記第１の電源線との間に接続されたインピーダンス回路と、
前記出力端子の電圧が前記分圧電圧に対し正帰還されるように前記分圧比設定信号を生成する帰還回路とを備え、
前記第２の電源線と前記第１の電源線との間に抵抗と前記第１のトランジスタとが直列に接続され、
前記スイッチ回路は、前記第１のトランジスタとは異なる接合形式を有し、且つ前記抵抗の電圧降下をオン制御電圧としてオンオフ動作する第２のトランジスタから構成されており、
前記分圧回路は、前記入力端子と前記第１の電源線との間に直列接続された複数の分圧抵抗と、これら分圧抵抗の一部に並列に接続され前記分圧比設定信号に基づいてオンオフ動作する第３のトランジスタと、前記入力端子と前記第３のトランジスタのベースまたはゲートの間に接続された抵抗とを備えて構成されていることを特徴とするヒステリシス回路。
前記帰還回路は、前記出力端子の電圧を制御電圧としてオンオフ動作することにより前記分圧比設定信号を出力する第４のトランジスタから構成されていることを特徴とする請求項１記載のヒステリシス回路。