JP5955428B1

JP5955428B1 - シュミットトリガ回路および半導体装置、並びに車両用発電機の発電制御装置

Info

Publication number: JP5955428B1
Application number: JP2015040890A
Authority: JP
Inventors: 敬佑桂田; 明夫上村井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2015-03-03
Filing date: 2015-03-03
Publication date: 2016-07-20
Anticipated expiration: 2035-03-03
Also published as: JP2016163201A

Abstract

【課題】入力信号がＬｏｗの状態のときに、シュミットトリガ回路を構成する全てのトランジスタがオフの状態となり、電源と基準電位間に電流が流れる経路をなくし、待機電流を削減する。【解決手段】入力信号ＶｉｎがＬｏｗの状態から電圧が上昇していくときに、ＮＰＮバイポーラトランジスタ１０のエミッタ電圧を上昇させるために、抵抗Ｒ１に電流を流す回路と、出力信号ＶｏｕｔがＬｏｗの状態からＨｉｇｈの状態になったときに、ＮＰＮバイポーラトランジスタ１０のエミッタ電圧をヒステリシス特性が得られるよう調整する回路を備える。【選択図】図１

Description

この発明は、入力信号のしきい値電圧にヒステリシス特性を備えたシュミットトリガ回路および半導体装置、並びに車両用発電機の発電制御装置に関するものである。

シュミットトリガ回路は、入力信号のしきい値電圧にヒステリシス特性を備えた回路であり、入力信号にノイズなど不要な成分が混入した場合でも誤動作を防止し、安定した出力を得るために用いられる。

入力信号が接続されるトランジスタをオンさせる入力信号の状態をＨｉｇｈの状態といい、オフさせる状態をＬｏｗの状態という。入力信号がＬｏｗの状態からＨｉｇｈの状態に変化するときのしきい値電圧をＶＩＨ、入力信号がＨｉｇｈの状態からＬｏｗの状態に変化するときのしきい値電圧をＶＩＬという。

バイポーラトランジスタと抵抗を用いた従来のシュミットトリガ回路として、例えば図１０に示すように、エミッタを共通接続したＮＰＮバイポーラトランジスタ１およびＮＰＮバイポーラトランジスタ２と、抵抗ＲａからＲｅを用いた構成が知られている。

図１０に示す従来のシュミットトリガ回路の構成では、入力信号ＶｉｎがＬｏｗの状態であっても、Ｈｉｇｈの状態であっても、電源Ｐと基準電位Ｅとの間に電流が流れる経路が存在している。即ち、電流が流れる経路として、入力信号Ｖｉｎの状態によらず、抵抗Ｒａと抵抗Ｒｃと抵抗Ｒｄから成る、電源Ｐと基準電位Ｅとの間の第１の経路と、入力信号ＶｉｎがＬｏｗの状態では、ＮＰＮバイポーラトランジスタ２がオンしているため、抵抗ＲｂとＮＰＮバイポーラトランジスタ２と抵抗Ｒｅから成る第２の経路と、入力信号ＶｉｎがＨｉｇｈの状態では、ＮＰＮバイポーラトランジスタ１がオンしているため、抵抗ＲａとＮＰＮバイポーラトランジスタ１と抵抗Ｒｅから成る第３の経路が存在している。

上記のように、図１０に示すシュミットトリガ回路には入力信号Ｖｉｎの状態によらず電源Ｐから基準電位Ｅの間に電流が流れる経路が存在しているため、電源電圧が印加されると、シュミットトリガ回路が動作していない待機状態においても、電源Ｐと基準電位Ｅとの間に電流が流れる。この電流を待機電流という。

また、別の従来技術として、例えば特開昭６２−１７１２１６号公報、あるいは特開平０２−３０６７１３号公報に開示されているように、バイポーラトランジスタとＭＯＳトランジスタを使用したシュミットトリガ回路が知られている。

特開昭６２−１７１２１６号公報特開平０２−３０６７１３号公報

上記のように、図１０に示すような従来のバイポーラトランジスタと抵抗で構成されたシュミットトリガ回路は、シュミットトリガ回路が動作していない待機状態において待機電流が流れる。そのため、図１０のシュミットトリガ回路を含む半導体装置の待機電力量が増加してしまうという課題があった。待機電力量の増加は、バッテリで動作する機器で特に大きな問題となる。バッテリで動作する機器として、携帯電話や小型ゲーム機などの携帯機器や、エンジンが停止した状態で駐車中の車などが例に挙げられる。

従来のシュミットトリガ回路において、電源Ｐと基準電位Ｅとの間で電流が流れる経路にスイッチを挿入し、シュミットトリガ回路が動作していない待機状態ではスイッチをオフすることで、電流が流れる経路をなくすことが可能である。スイッチはイネーブル信号により制御され、シュミットトリガ回路が動作していない待機状態ではスイッチがオフの状態に、シュミットトリガ回路が動作している状態ではスイッチがオンの状態になるように制御する。

しかし、上記のようにスイッチを追加しイネーブル信号により制御する手法は、信号送信側の機器との配線数の増加や、送信側の機器を含めた制御シーケンスの複雑さが増加する課題がある。

また、特許文献１あるいは特許文献２に開示されたバイポーラトランジスタとＭＯＳトランジスタを使用したシュミットトリガ回路は、入力信号レベルがＬｏｗの状態において、電流が流れる経路はないが、ともに入力信号の受信回路をバイポーラ素子で構成し、ヒステリシス構成用回路にＭＯＳ素子を使用した混在の回路構成になっている。この場合、シュミットトリガ回路を実現するためにはバイポーラ素子とＭＯＳ素子を使用できるプロセスに限られることになる。このようなプロセスは、バイポーラ素子のみを用いたプロセスに対して高価になる課題がある。また、一般的にバイポーラ素子は高耐圧のため、バイポーラ素子のみを用いたシュミットトリガは使用範囲が広いという利点がある。

この発明は、上記の課題を解決するためになされたものであり、入力信号がＬｏｗの状態のときに、シュミットトリガ回路を構成する全てのトランジスタがオフの状態となり、電源と基準電位間に電流が流れる経路をなくすことで待機電流を削減可能なシュミットトリガ回路および半導体装置、並びに車両用発電機の発電制御装置を提供することを目的とするものである。

この発明によるシュミットトリガ回路は、入力信号がベースに入力される第１のＮＰＮバイポーラトランジスタと、上記第１のＮＰＮバイポーラトランジスタのエミッタと基準電位との間に接続される第１の抵抗と、上記第１のＮＰＮバイポーラトランジスタのコレクタと電源との間に接続される第２の抵抗と、上記入力信号が第３の抵抗を介してベースに入力され、エミッタが上記基準電位に接続される第２のＮＰＮバイポーラトランジスタと、上記第２のＮＰＮバイポーラトランジスタのコレクタと上記電源との間に接続される第４の抵抗と、上記第１のＮＰＮバイポーラトランジスタのコレクタが第５の抵抗を介してベースに接続され、エミッタが上記電源に接続されると共に、出力信号をコレクタから出力する第１のＰＮＰバイポーラトランジスタと、上記第１のＰＮＰバイポーラトランジスタのコレクタと基準電位との間に接続される第６の抵抗と、上記第２のＮＰＮバイポーラトランジスタのコレクタが第７の抵抗を介してベースに接続され、エミッタが上記電源に接続される第２のＰＮＰバイポーラトランジスタと、上記第２のＰＮＰバイポーラトランジスタのコレクタと上記第１の抵抗との間に接続される第８の抵抗と、上記第１のＰＮＰバイポーラトランジスタのコレクタが第９の抵抗を介してベースに接続されると共に、コレクタが上記第１のＮＰＮバイポーラトランジスタのエミッタに接続され、エミッタが上記基準電位に接続される第３のＮＰＮバイポーラトランジスタと、上記第３のＮＰＮバイポーラトランジスタのベースと上記基準電位との間に接続される第１０の抵抗と、を備えたものである。

この発明によれば、入力信号がＬｏｗの状態では、第１から第３のＮＰＮバイポーラトランジスタと第１と第２のＰＮＰバイポーラトランジスタはオフの状態であるため、電源と基準電位間に電流が流れる経路は存在しない。そのため、シュミットトリガ回路の待機状態において、入力信号をＬｏｗの状態とすることで、イネーブル信号による制御を追加することなく待機電流を削減することが可能となる。

この発明の実施の形態１によるシュミットトリガ回路を説明する図である。この発明の実施の形態２によるシュミットトリガ回路を説明する図である。この発明の実施の形態３によるシュミットトリガ回路を説明する図である。この発明の実施の形態４によるシュミットトリガ回路を説明する図である。この発明の実施の形態５によるシュミットトリガ回路を説明する図である。この発明の実施の形態６によるシュミットトリガ回路を説明する図である。この発明の実施の形態７によるシュミットトリガ回路を説明する図である。この発明の実施の形態８によるシュミットトリガ回路を説明する図である。この発明の実施の形態９による半導体装置、およびそれを用いた車両用発電機の発電制御装置を説明する図である。従来のシュミットトリガ回路を説明する図である。

以下、この発明によるシュミットトリガ回路および半導体装置、並びに車両用発電機の発電制御装置の好適な実施の形態について図面を参照して説明する。

実施の形態１．
図１は、この発明の実施の形態１によるシュミットトリガ回路を説明する図である。図１において、シュミットトリガ回路１００Ａは、入力信号がベースに接続される第１のＮＰＮバイポーラトランジスタ（以下、第１のＮＰＮトランジスタという。）１０と、第１のＮＰＮトランジスタ１０のエミッタと基準電位Ｅとの間に接続される第１の抵抗Ｒ１と、第１のＮＰＮトランジスタ１０のコレクタと電源Ｐとの間に接続される第２の抵抗Ｒ２と、入力信号が第３の抵抗Ｒ３を介してベースに接続され、エミッタが基準電位Ｅに接続される第２のＮＰＮバイポーラトランジスタ（以下、第２のＮＰＮトランジスタという。）１１と、この第２のＮＰＮトランジスタ１１のコレクタと電源Ｐとの間に接続される第４の抵抗Ｒ４を備えている。

更に、シュミットトリガ回路１００Ａは、第１のＮＰＮトランジスタ１０のコレクタが第５の抵抗Ｒ５を介してベースに接続され、エミッタが電源Ｐに接続された第１のＰＮＰバイポーラトランジスタ（以下、第１のＰＮＰトランジスタという。）１２と、この第１のＰＮＰトランジスタ１２のコレクタと基準電位Ｅとの間に接続された第６の抵抗Ｒ６と、第２のＮＰＮトランジスタ１１のコレクタが第７の抵抗Ｒ７を介してベースに接続され、エミッタが電源Ｐに接続された第２のＰＮＰバイポーラトランジスタ（以下、第２のＰＮＰトランジスタという。）１３を備え、更に、第２のＰＮＰトランジスタ１３のコレクタと第１の抵抗Ｒ１との間に接続された第８の抵抗Ｒ８と、第１のＰＮＰトランジスタ１２のコレクタが第９の抵抗Ｒ９を介してベースに接続され、コレクタが第１のＮＰＮトランジスタ１０のエミッタに接続された第３のＮＰＮバイポーラトランジスタ（以下、第３のＮＰＮトランジスタという。）１４と、この第３のＮＰＮトランジスタ１４のベースと基準電位Ｅとの間に接続された第１０の抵抗Ｒ１０と、第３のＮＰＮトランジスタ１４のエミッタと基準電位Ｅとの間に接続された第１１の抵抗Ｒ１１とを備えている。

実施の形態１によるシュミットトリガ回路１００Ａは上記のように構成されており、次にその動作について説明する。入力信号ＶｉｎがＬｏｗの状態では、第１のＮＰＮトランジスタ１０、第２のＮＰＮトランジスタ１１、第３のＮＰＮトランジスタ１４、および第１のＰＮＰトランジスタ１２、第２のＰＮＰトランジスタ１３は共にオフの状態となっている。

入力信号ＶｉｎがＬｏｗの状態からＨｉｇｈの状態へ電圧が高くなっていくと、まず第２のＮＰＮトランジスタ１１がオフ状態からオン状態となる。第２のＮＰＮトランジスタ１１がオン状態となると、第２のＰＮＰトランジスタ１３がオフ状態からオン状態となり、第８の抵抗Ｒ８を介して、第１の抵抗Ｒ１に電流が流れる。

第１の抵抗Ｒ１に流れる電流により、第１のＮＰＮトランジスタ１０のエミッタ電圧が上昇するため、第１のＮＰＮトランジスタ１０がオフ状態からオン状態となるしきい値電圧ＶＩＨは、エミッタ電圧の上昇分だけ高くなる。第１のＮＰＮトランジスタ１０がオン状態となり、第１のＰＮＰトランジスタ１２のベース電圧が低下すると、第１のＰＮＰトランジスタ１２がオフ状態からオン状態となり、出力信号ＶｏｕｔがＬｏｗの状態からＨｉｇｈの状態へと切り替わる。

出力信号ＶｏｕｔがＨｉｇｈの状態となると、第３のＮＰＮトランジスタ１４がオフ状態からオン状態となり、第２のＰＮＰトランジスタ１３と第８の抵抗Ｒ８を介して、第１１の抵抗Ｒ１１にも電流が流れ、第１のＮＰＮトランジスタ１０のエミッタ電圧が変化する。

入力信号ＶｉｎがＨｉｇｈの状態からＬｏｗの状態へ電圧が低下していくときは、第３のＮＰＮトランジスタ１４がオン状態のときの第１のＮＰＮトランジスタ１０のエミッタ電圧により、第１のＮＰＮトランジスタ１０がオン状態からオフ状態となるしきい値電圧ＶＩＬが決まる。第１の抵抗Ｒ１と第８の抵抗Ｒ８と第１１の抵抗Ｒ１１の抵抗値を適切に設定することでヒステリシス特性を得ることができる。

なお、第２のＰＮＰトランジスタ１３と第８の抵抗Ｒ８は、第２のＮＰＮトランジスタ１１がオン状態のときに、第１の抵抗Ｒ１と第１１の抵抗Ｒ１１に電流が流れる経路を構成するためのものである。同様の機能を有する回路であれば、上記に示す構成と同一でなくてもよい。

また、第５の抵抗Ｒ５と第７の抵抗Ｒ７と第９の抵抗Ｒ９は、それぞれ、第１のＰＮＰトランジスタ１２と第２のＰＮＰトランジスタ１３と第３のＮＰＮトランジスタ１４のベース電流を制限するための回路であり、第５の抵抗Ｒ５、第７の抵抗Ｒ７、第９の抵抗Ｒ９がない構成であってもよい。

更にまた、第１０の抵抗Ｒ１０は、第３のＮＰＮトランジスタ１４をオフ状態にするための回路であり、第３のＮＰＮトランジスタ１４をオフ状態にすることが可能であれば、第１０の抵抗Ｒ１０を用いた構成と同一でなくてもよい。

以上のように、実施の形態１によるシュミットトリガ回路１００Ａは、第２のＮＰＮトランジスタ１１と第４の抵抗Ｒ４、および第２のＰＮＰトランジスタ１３と第８の抵抗Ｒ８を備え、入力信号ＶｉｎがＬｏｗの状態から電圧が上昇したときに、第１のＮＰＮトランジスタ１０がオン状態となる前に第１の抵抗Ｒ１に電流を流し、第１のＮＰＮトランジスタ１０のエミッタ電圧を上昇させる。これにより、第１のＮＰＮトランジスタ１０がオフの状態からオンの状態となるしきい値電圧ＶＩＨを高くすることを目的とした回路を有する。

更に、出力信号ＶｏｕｔがＬｏｗの状態からＨｉｇｈの状態になったときに、第３のＮＰＮトランジスタ１４がオンの状態になり、第２のＰＮＰトランジスタ１３と第８の抵抗Ｒ８を介して電源Ｐから第１１の抵抗Ｒ１１に電流を流す経路を構成し、第１のＮＰＮトランジスタ１０のエミッタ電圧を第３のＮＰＮトランジスタ１４がオフの状態のときに比べて低下させる。これにより、第１のＮＰＮトランジスタ１０がオン状態からオフ状態となるしきい値電圧ＶＩＬをしきい値ＶＩＨより低くすることを目的とした回路を有する。

そして、第８の抵抗Ｒ８と第１の抵抗Ｒ１と第１１の抵抗Ｒ１１の抵抗値を適切に設定し、しきい値電圧ＶＩＨとＶＩＬに電位差が生じるようにすることで、ヒステリシス特性を有したシュミットトリガ回路とすることが可能となる。

実施の形態２．
次に、この発明の実施の形態２によるシュミットトリガ回路について説明する。図２は、実施の形態２によるシュミットトリガ回路を説明する図である。実施の形態２によるシュミットトリガ回路１０Ｂは、図２に示すように、実施の形態１によるシュミットトリガ回路１００Ａから、しきい値電圧ＶＩＬを調整するための回路である第１１の抵抗Ｒ１１を除去したことを特徴とするものである。なお、その他の構成については、実施の形態１と同様であり、同一符号を付すことにより説明を省略する。

しきい値電圧ＶＩＬの調整が必要ない場合には、実施の形態２によるシュミットトリガ回路１００Ｂのような構成を用いることで、素子数を減らしコストの低減が可能となる。

実施の形態３．
次に、この発明の実施の形態３によるシュミットトリガ回路について説明する。図３は、実施の形態３によるシュミットトリガ回路を説明する図である。実施の形態３によるシュミットトリガ回路１００Ｃは、図３に示すように、実施の形態１によるシュミットトリガ回路１００Ａの第１の抵抗Ｒ１をダイオードＤ１に置き換えたことを特徴とするものである。ダイオードＤ１は、アノードを第１のＮＰＮトランジスタ１０のエミッタに、カソードを基準電位Ｅに接続する。なお、その他の構成については、実施の形態１と同様であり、同一符号を付すことにより説明を省略する。

実施の形態１によるシュミットトリガ回路１００Ａにおいては、しきい値電圧ＶＩＨが第１の抵抗Ｒ１に流れる電流値に依存する。第１の抵抗Ｒ１に流れる電流は、第２のＰＮＰトランジスタ１３がオン状態のときのコレクタ・エミッタ間電圧を０Ｖにすると、第１の抵抗Ｒ１と第８の抵抗Ｒ８の抵抗値と電源電圧によって決まる。つまり、しきい値電圧ＶＩＨは、電源電圧に依存する。そのため、動作電源電圧範囲の広いアプリケーションでは、しきい値電圧ＶＩＨが大きく変動してしまい、安定したしきい値電圧が得られない問題がある。

そこで、実施の形態３のように、第１の抵抗Ｒ１をダイオードＤ１に置き換え、第１のＮＰＮトランジスタ１０のエミッタ電圧の上昇が最大でもダイオードＤ１の順方向電圧でクランプされるようにすることで、しきい値電圧ＶＩＨを電源電圧によらず一定電圧とすることが可能となる。なお、ダイオードＤ１を直列に複数個接続することで、しきい値電圧ＶＩＨを調整することが可能となる。また、ダイオードＤ１の代わりに、ＮＰＮバイポーラトランジスタを使用して、そのベースとコレクタを第１のＮＰＮトランジスタ１０のエミッタに接続し、エミッタを基準電位Ｅに接続する構成を用いてもよい。

実施の形態４．
次に、この発明の実施の形態４によるシュミットトリガ回路について説明する。図４は、実施の形態４によるシュミットトリガ回路を説明する図である。実施の形態４によるシュミットトリガ回路１００Ｄは、図４に示すように、実施の形態２によるシュミットトリガ回路１００Ｂの第１の抵抗Ｒ１をダイオードＤ１に置き換えたことを特徴とするものである。なお、その他の構成については、実施の形態２と同様であり、同一符号を付すことにより説明を省略する。

実施の形態４によるシュミットトリガ回路１００Ｄにおいても、実施の形態３のシュミットトリガ回路１００Ｃと同様に動作し、同様の効果を得ることが可能となる。

実施の形態５．
次に、この発明の実施の形態５によるシュミットトリガ回路について説明する。図５は、実施の形態５によるシュミットトリガ回路を説明する図である。実施の形態５によるシュミットトリガ回路１００Ｅは、図５に示すように、実施の形態１によるシュミットトリガ回路１００Ａの第１の抵抗Ｒ１をツェナーダイオードＺＤ１に置き換えたことを特徴とするものである。ツェナーダイオードＺＤ１は、アノードを基準電位Ｅに、カソードを第１のＮＰＮトランジスタ１０のエミッタに接続する。なお、その他の構成については、実施の形態１と同様であり、同一符号を付すことにより説明を省略する。

実施の形態５によるシュミットトリガ回路１００Ｅは、上記の構成により、ツェナーダイオードＺＤ１のツェナー電圧を利用し、第１のＮＰＮトランジスタ１０のエミッタ電圧の上昇が最大でもツェナー電圧でクランプされるようにするもので、しきい値電圧ＶＩＨを電源電圧によらず一定電圧とすることが可能となる。

実施の形態６．
次に、この発明の実施の形態６によるシュミットトリガ回路について説明する。図６は、実施の形態６によるシュミットトリガ回路を説明する図である。実施の形態６によるシュミットトリガ回路１００Ｆは、実施の形態２によるシュミットトリガ回路１００Ｂの第１の抵抗Ｒ１をツェナーダイオードＺＤ１に置き換えたことを特徴とするものである。なお、その他の構成については、実施の形態２と同様であり、同一符号を付すことにより説明を省略する。

実施の形態６によるシュミットトリガ回路１００Ｆにおいても、実施の形態５のシュミットトリガ回路１００Ｅと同様に動作し、同様の効果を得ることが可能となる。

実施の形態７．
次に、この発明の実施の形態７によるシュミットトリガ回路について説明する。図７は、実施の形態７によるシュミットトリガ回路を説明する図である。実施の形態７によるシュミットトリガ回路１００Ｇは、実施の形態１のシュミットトリガ回路１００Ａにおいて、入力信号がＨｉｇｈの状態でシュミットトリガ回路を構成する全てのトランジスタがオフの状態となるように、ＮＰＮバイポーラトランジスタをＰＮＰバイポーラトランジスタに、ＰＮＰバイポーラトランジスタをＮＰＮバイポーラトランジスタに置き換えたことを特徴とするものである。

図７において、シュミットトリガ回路１００Ｇは、入力信号がベースに接続される第１のＰＮＰトランジスタ２０と、第１のＰＮＰトランジスタ２０のエミッタと電源Ｐとの間に接続される第１の抵抗Ｒ１と、第１のＰＮＰトランジスタ２０のコレクタと基準電位Ｅとの間に接続される第２の抵抗Ｒ２と、入力信号が第３の抵抗Ｒ３を介してベースに接続され、エミッタが電源Ｐに接続される第２のＰＮＰトランジスタ２１と、この第２のＰＮＰトランジスタ２１のコレクタと基準電位Ｅとの間に接続される第４の抵抗Ｒ４を備えている。

シュミットトリガ回路１００Ｇは、第１のＰＮＰトランジスタ２０のコレクタが第５の抵抗Ｒ５を介してベースに接続され、エミッタが基準電位Ｅに接続された第１のＮＰＮトランジスタ２２と、この第１のＮＰＮトランジスタ２２のコレクタと電源Ｐとの間に接続された第６の抵抗Ｒ６と、第２のＰＮＰトランジスタ２１のコレクタが第７の抵抗Ｒ７を介してベースに接続され、エミッタが基準電位Ｅに接続された第２のＮＰＮトランジスタ２３を備え、更に、第２のＮＰＮトランジスタ２３のコレクタと第１の抵抗Ｒ１との間に接続された第８の抵抗Ｒ８と、第１のＮＰＮトランジスタ２２のコレクタが第９の抵抗Ｒ９を介してベースに接続され、コレクタが第１のＰＮＰトランジスタ２０のエミッタに接続された第３のＰＮＰトランジスタ２４と、この第３のＰＮＰトランジスタ２４のベースと電源Ｐとの間に接続された第１０の抵抗Ｒ１０と、第３のＰＮＰトランジスタ２４のエミッタと電源Ｐとの間に接続された第１１の抵抗Ｒ１１とを備えている。

実施の形態７によるシュミットトリガ回路１００Ｇは上記のように構成されており、待機状態において、入力信号がＨｉｇｈの状態で待機電流を削減することが可能となる。

なお、図２から図６に示す実施の形態２から６のシュミットトリガ回路においても、同様にＮＰＮバイポーラトランジスタとＰＮＰバイポーラトランジスタを置き換えることが可能である。

実施の形態８．
次に、この発明の実施の形態８によるシュミットトリガ回路について説明する。図８は、実施の形態８によるシュミットトリガ回路を説明する図である。実施の形態８によるシュミットトリガ回路１００Ｈは、実施の形態１によるシュミットトリガ回路１００Ａの第１のＰＮＰトランジスタ１２と第２のＰＮＰトランジスタ１３のベース電流を制限する抵抗である第５の抵抗Ｒ５と、第７の抵抗Ｒ７の接続を変更した回路である。

第５の抵抗Ｒ５は、第１のＮＰＮトランジスタ１０のコレクタと第２の抵抗Ｒ２との間に接続され、第１のＰＮＰトランジスタ１２のベースは、第２の抵抗Ｒ２と第５の抵抗Ｒ５に接続される。また、第７の抵抗Ｒ７は、第２のＮＰＮトランジスタ１１のコレクタと第４の抵抗Ｒ４との間に接続され、第２のＰＮＰトランジスタ１３のベースは、第４の抵抗Ｒ４と第７の抵抗Ｒ７に接続される。なお、その他の構成については、実施の形態１と同様であり、同一符号を付すことにより、説明を省略する。この実施の形態においても、しきい値電圧ＶＩＬの調整が必要ない場合には、実施の形態２によるシュミットトリガ回路１０Ｂと同様に、第１１の抵抗Ｒ１１を除くことにより、素子数を減らしコストの低減が可能となる。

実施の形態８によるシュミットトリガ回路１００Ｈでは、第１および第２のＮＰＮトランジスタ１０、１１がオンしたときの第１および第２のＰＮＰトランジスタ１２、１３のベース電圧の低下が、実施の形態１によるシュミットトリガ回路１００Ａと比較して小さくなるため、入力信号ＶｉｎがＨｉｇｈの状態からＬｏｗの状態に変化したときに、第１および第２のＰＮＰトランジスタ１２、１３がオフに切り替わるタイミングが速くなり、入力信号Ｖｉｎに対する出力信号Ｖｏｕｔの遅延時間が短くなる。特に電源電圧が高いアプリケーションにおいて効果的である。

実施の形態９．
次に、この発明の実施の形態９について説明する。図９は、実施の形態９を説明する図で、上記実施の形態１のシュミットトリガ回路１００Ａを用いた半導体装置を、車両用発電機（以下、発電機という。）の発電制御装置に応用した実施の形態を示すものである。

図９において、発電機の発電制御装置２００は、発電電圧を制御するための信号を出力する車両用電子制御回路３０と、発電機のフィールドコイル３１に対して界磁電流の制御を行う半導体装置３２と、車両用電子制御回路３０と半導体装置３２とを接続するワイヤハーネス３３と、バッテリ３４を備えている。また、半導体装置３２は、実施の形態１によるシュミットトリガ回路１００Ａと、発電機のフィールドコイル３１への電流を制御するトランジスタ３５と、トランジスタ３５のオフ時の遮断電流を還流させるダイオード３６を備えている。シュミットトリガ回路１００Ａは、半導体装置３２の車両用電子制御回路３０から出力される界磁電流制御信号を受信する部分に設けられている。なお、符号３７は発電機のステータコイル、符号３８は整流器を示している。

実施の形態９に示すように、半導体装置３２の車両用電子制御回路３０から出力される界磁電流制御信号を受信する部分にシュミットトリガ回路１００Ａを用いることにより、入力部に混入されるノイズなどの不要な成分を除去し、制御信号のパルス幅を正確に出力することで安定した発電電圧を得ることができる。なお、発電制御装置２００の構成は図９に示す構成と同一でなくてもよいし、また、シュミットトリガ回路１００Ａは実施の形態２から８の何れかのシュミットトリガ回路を用いてもよい。

上記においては、実施の形態１から９について説明したが、この発明はこれに限定されるものではなく、この発明の趣旨を逸脱しない範囲において、これらの構成を適宜組み合わせたり、その構成に一部変形を加えたり、構成を一部省略することが可能である。

１０第１のＮＰＮバイポーラトランジスタ、１１第２のＮＰＮバイポーラトランジスタ、１２第１のＰＮＰバイポーラトランジスタ、１３第２のＰＮＰバイポーラトランジスタ、１４第３のＮＰＮバイポーラトランジスタ、３０車両用電子制御回路、３１フィールドコイル、３２半導体装置、３３ワイヤハーネス、３４バッテリ、３５トランジスタ、３６ダイオード、３７ステータコイル、３８整流器、１００Ａ〜１００Ｈシュミットトリガ回路、２００発電制御装置、Ｒ１第１の抵抗、Ｒ２第２の抵抗、Ｒ３第３の抵抗、Ｒ４第４の抵抗、Ｒ５第５の抵抗、Ｒ６第６の抵抗、Ｒ７第７の抵抗、Ｒ８第８の抵抗、Ｒ９第９の抵抗、Ｒ１０第１０の抵抗、Ｒ１１第１１の抵抗、Ｄ１ダイオード、ＺＤ１ツェナーダイオード、Ｒａ〜Ｒｅ抵抗、Ｐ電源、Ｅ基準電位、Ｖｉｎ入力信号、Ｖｏｕｔ出力信号

Claims

入力信号がベースに入力される第１のＮＰＮバイポーラトランジスタと、
上記第１のＮＰＮバイポーラトランジスタのエミッタと基準電位との間に接続される第１の抵抗と、
上記第１のＮＰＮバイポーラトランジスタのコレクタと電源との間に接続される第２の抵抗と、
上記入力信号が第３の抵抗を介してベースに入力され、エミッタが上記基準電位に接続される第２のＮＰＮバイポーラトランジスタと、
上記第２のＮＰＮバイポーラトランジスタのコレクタと上記電源との間に接続される第４の抵抗と、
上記第１のＮＰＮバイポーラトランジスタのコレクタが第５の抵抗を介してベースに接続され、エミッタが上記電源に接続されると共に、出力信号をコレクタから出力する第１のＰＮＰバイポーラトランジスタと、
上記第１のＰＮＰバイポーラトランジスタのコレクタと上記基準電位との間に接続される第６の抵抗と、
上記第２のＮＰＮバイポーラトランジスタのコレクタが第７の抵抗を介してベースに接続され、エミッタが上記電源に接続される第２のＰＮＰバイポーラトランジスタと、
上記第２のＰＮＰバイポーラトランジスタのコレクタと上記第１の抵抗との間に接続される第８の抵抗と、
上記第１のＰＮＰバイポーラトランジスタのコレクタが第９の抵抗を介してベースに接続されると共に、コレクタが上記第１のＮＰＮバイポーラトランジスタのエミッタに接続され、エミッタが上記基準電位に接続される第３のＮＰＮバイポーラトランジスタと、
上記第３のＮＰＮバイポーラトランジスタのベースと上記基準電位との間に接続される第１０の抵抗と、を備えたことを特徴とするシュミットトリガ回路。
上記第３のＮＰＮバイポーラトランジスタのエミッタと上記基準電位との間に接続される第１１の抵抗を備えたことを特徴とする請求項１に記載のシュミットトリガ回路。
上記第１の抵抗の代わりに、ダイオードを備え、上記ダイオードのアノードを上記第１のＮＰＮトランジスタのエミッタに接続すると共に、カソードを上記基準電位に接続することを特徴とする請求項１または２に記載のシュミットトリガ回路。
上記第１の抵抗の代わりに、ツェナーダイオードを備え、上記ツェナーダイオードのアノードを上記基準電位に接続すると共に、カソードを上記第１のＮＰＮトランジスタのエミッタに接続することを特徴とする請求項１または２に記載のシュミットトリガ回路。
入力信号がベースに入力される第１のＰＮＰバイポーラトランジスタと、
上記第１のＰＮＰバイポーラトランジスタのエミッタと電源との間に接続される第１の抵抗と、
上記第１のＰＮＰバイポーラトランジスタのコレクタと基準電位との間に接続される第２の抵抗と、
上記入力信号が第３の抵抗を介してベースに接続され、エミッタが上記電源に接続される第２のＰＮＰバイポーラトランジスタと、
上記第２のＰＮＰバイポーラトランジスタのコレクタと上記基準電位との間に接続される第４の抵抗と、
上記第１のＰＮＰバイポーラトランジスタのコレクタが第５の抵抗を介してベースに接続され、エミッタが上記基準電位に接続されると共に、出力信号をコレクタから出力する第１のＮＰＮバイポーラトランジスタと、
上記第１のＮＰＮバイポーラトランジスタのコレクタと上記電源との間に接続される第６の抵抗と、
上記第２のＰＮＰバイポーラトランジスタのコレクタが第７の抵抗を介してベースに接続され、エミッタが上記基準電位に接続される第２のＮＰＮバイポーラトランジスタと、
上記第２のＮＰＮバイポーラトランジスタのコレクタと上記第１の抵抗との間に接続される第８の抵抗と、
上記第１のＮＰＮバイポーラトランジスタのコレクタが第９の抵抗を介してベースに接続され、コレクタが上記第１のＰＮＰバイポーラトランジスタのエミッタに接続される第３のＰＮＰバイポーラトランジスタと、
上記第３のＰＮＰバイポーラトランジスタのベースと上記電源との間に接続される第１０の抵抗と、
上記第３のＰＮＰバイポーラトランジスタのエミッタと上記電源との間に接続される第１１の抵抗と、を備えたことを特徴とするシュミットトリガ回路。
入力信号がベースに入力される第１のＮＰＮバイポーラトランジスタと、
上記第１のＮＰＮバイポーラトランジスタのエミッタと基準電位との間に接続される第１の抵抗と、
上記第１のＮＰＮバイポーラトランジスタのコレクタと電源との間に直列に接続される第２の抵抗および第３の抵抗と、
上記入力信号が第４の抵抗を介してベースに入力され、エミッタが上記基準電位に接続される第２のＮＰＮバイポーラトランジスタと、
上記第２のＮＰＮバイポーラトランジスタのコレクタと上記電源との間に直列に接続される第５の抵抗および第６の抵抗と、
上記第２の抵抗と上記第３の抵抗がベースに接続され、エミッタが上記電源に接続されると共に、出力信号をコレクタから出力する第１のＰＮＰバイポーラトランジスタと、
上記第１のＰＮＰバイポーラトランジスタのコレクタと上記基準電位との間に接続される第７の抵抗と、
上記第５の抵抗上記と第６の抵抗がベースに接続され、エミッタが上記電源に接続される第２のＰＮＰバイポーラトランジスタと、
上記第２のＰＮＰバイポーラトランジスタのコレクタと上記第１の抵抗との間に接続される第８の抵抗と、
上記第１のＰＮＰバイポーラトランジスタのコレクタが第９の抵抗を介してベースに接続されると共に、コレクタが上記第１のＮＰＮバイポーラトランジスタのエミッタに接続され、エミッタが上記基準電位に接続される第３のＮＰＮバイポーラトランジスタと、
上記第３のＮＰＮバイポーラトランジスタのベースと上記基準電位との間に接続される第１０の抵抗と、を備えたことを特徴とするシュミットトリガ回路。
上記第３のＮＰＮバイポーラトランジスタのエミッタと上記基準電位との間に接続される第１１の抵抗を備えたことを特徴とする請求項６に記載のシュミットトリガ回路。
請求項１から７の何れか一項に記載のシュミットトリガ回路と、上記シュミットトリガ回路により駆動され、負荷への電流を制御するトランジスタと、上記トランジスタのオフ時の遮断電流を還流させるダイオードとを備えたことを特徴とする半導体装置。
車両用発電機の発電電圧の制御信号を出力する車両用電子制御回路と、
上記車両用電子制御回路にワイヤハーネスを介して接続され、上記車両用発電機の界磁電流を制御する請求項８に記載の半導体装置と、を備え、
上記半導体装置は、上記車両用電子制御回路から送信される上記発電電圧の制御信号を受信する部分に、上記シュミットトリガ回路を有することを特徴とする車両用発電機の発電制御装置。