JP4033009B2 - 定電流制御回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、主トランジスタに流れる電流を一定値に制御する定電流制御回路に関する。
【０００２】
【従来の技術】
特許文献１に示された定電流回路は、エミッタフォロアの出力電流生成用トランジスタのエミッタ側に、ダイオードと正の温度係数を持つ抵抗との並列回路が接続された構成を備えている。特許文献２に示された電流源回路は、カレントミラー型定電流回路（第１の定電流源回路）と、そのカレントミラー回路を構成する各トランジスタと電源線との間に接続された第２、第３の定電流源回路部とを備え、それら第２、第３の定電流源回路部を構成するトランジスタと電源線との間にそれぞれ負の温度係数を持つ抵抗が接続された構成を備えている。
【０００３】
特許文献３に示された定電流回路は、基準電圧回路と該基準電圧回路に接続された温度特性を補正する温度特性補正用回路とからなる電圧発生回路と、温度特性が補正された電圧により内部の電流検出用抵抗に流れる電流を制御する定電流制御回路とを備え、電圧発生回路の温度特性と電流検出用抵抗の温度特性とが相殺されるように構成されている。
【０００４】
【特許文献１】
特開平５−３５３５２号公報
【０００５】
【特許文献２】
特開２０００−１２４７４３号公報
【０００６】
【特許文献３】
特開２００２−２３６５２１号公報
【０００７】
【発明が解決しようとする課題】
図６は、定電流制御回路の電気的構成を示している。この定電流制御回路１は、端子２から電流検出用の抵抗Ｒ１、ＭＯＳトランジスタＱ１および抵抗Ｒ２を通して端子３に至る主電流経路４に流れる主電流ＩＬを一定に制御するものである。主電流ＩＬに応じて表れる抵抗Ｒ１の両端電圧の変化は、トランジスタＱ２、Ｑ３および抵抗Ｒ１、Ｒ２、Ｒ３から構成されるカレントミラー回路５において、トランジスタＱ３のコレクタ電流を変化させる。
【０００８】
トランジスタＱ３のコレクタと端子３に繋がる電源線６との間にはトランジスタＱ４が接続されており、このトランジスタＱ４とトランジスタＱ５とはカレントミラー回路７を構成している。トランジスタＱ２と電源線６との間およびトランジスタＱ５と電源線８との間には、ベース・エミッタ間電圧を基準電圧とする自己バイアス形の定電流回路９、１０が接続されている。
【０００９】
この定電流制御回路１において、例えば主電流ＩＬが目標電流値よりも大きくなると、抵抗Ｒ１の両端電圧が所定電圧よりも増大し、トランジスタＱ３のベース・エミッタ間電圧およびコレクタ電流が増加し、トランジスタＱ１のゲート電位が低下して主電流ＩＬを抑制するフィードバック制御が機能する。しかし、この定電流制御回路１において、温度変化などにより定電流回路９の出力電流値が変動すると、その変動によりトランジスタＱ２、Ｑ３、Ｑ４、Ｑ５に流れる電流ひいてはトランジスタＱ１のゲート電位が変動し、主電流ＩＬが目標電流値からずれてしまう。
【００１０】
この場合、定電流回路９と１０が図示しないカレントミラー回路によって関係付けられていると、トランジスタＱ５に流れる電流と定電流回路１０の出力電流とは、温度変化によって同じような電流変動傾向を示すため、主電流ＩＬの変動は緩和されることになる。しかしながら、実際には抵抗Ｒ１ないしＲ３の抵抗値も変化するため、動作温度が−４０℃から１４５℃まで変化すると、主電流ＩＬは目標電流値１．５Ａに対し約２００ｍＡも変動してしまう（図２（ｂ）参照）。この場合、定電流回路９と１０をバンドギャップリファレンスを用いた回路構成とすれば変動は小さくなるが、回路構成が複雑化してしまう。
【００１１】
本発明は上記事情に鑑みてなされたもので、その目的は、ベース・エミッタ間電圧に基づいてバイアス用の定電流を生成する定電流回路を備えたものにおいて、温度変化による被制御電流の変動を低減できる定電流制御回路を提供することにある。
【００１２】
【課題を解決するための手段】
請求項１に記載した手段によれば、定電流制御される主電流（被制御電流）は、電流出力端子から電流検出用抵抗、主トランジスタを介して第１の電源線に至る主電流経路に流れる。この主電流は、電流検出用抵抗の端子間電圧として検出され、その電圧は第１のカレントミラー回路の第２のトランジスタのベース・エミッタ間に与えられる。第２のトランジスタに流れる電流は第２のカレントミラー回路に流れ込み、この第２のカレントミラー回路の出力電流と第２の定電流回路の出力電流とに基づいて主トランジスタのベース電位が決定される。
【００１３】
例えば、主電流が目標電流値よりも増加すると、電流検出用抵抗の端子間電圧すなわち第２のトランジスタのベース・エミッタ間電圧が増加し、第２のトランジスタのコレクタ電流ひいては第２のカレントミラー回路の出力電流が増加しようとする。その結果、主トランジスタのベース電位が低下し、主電流を減少させるように作用する。この負帰還制御により、主電流が一定値に制御される。
【００１４】
ところで、第１の定電流回路はトランジスタのベース・エミッタ間電圧を基準電圧として動作しているため、例えば温度が上昇するとベース・エミッタ間電圧の温度係数（−２ｍＶ／℃）に応じて出力電流が減少する。第１の定電流回路は、第１のトランジスタに基準のバイアス電流を供給するものであるため、上記出力電流の減少により第２のカレントミラー回路の出力電流が減少し、主トランジスタのベース電位ひいては主電流が目標電流値を超えて増加してしまう。
【００１５】
これに対し、第２のカレントミラー回路において、第２のトランジスタのコレクタ電流が流れる第３のトランジスタのソースと第１の電源線との間に正の温度係数を持つ第１の補償用抵抗を設けたので、上記第２のトランジスタのコレクタ電流の減少に伴う第３、第４のトランジスタのゲート・ソース間電圧の減少ひいては第２のカレントミラー回路の出力電流の減少が抑制される。その結果、温度が変化しても、主トランジスタのベース電位の変動を抑えることができ、主電流を目標電流値に等しく制御することができる。
【００１６】
請求項２に記載した手段によれば、第２の定電流回路は、第３の定電流回路と第５、第６のトランジスタからなる第３のカレントミラー回路とから構成されており、第６のトランジスタのソースと第２の電源線との間に第２の補償用抵抗が設けられている。これにより、例えば温度が上昇して第１の定電流回路の出力電流が減少しても、第２の補償用抵抗の両端電圧が増加して第５、第６のトランジスタのゲート・ソース間電圧が減少し、第２のカレントミラー回路の出力電流も減少傾向を示すようになる。その結果、温度が変化しても、主トランジスタのベース電位の変動を抑えることができ、主電流を目標電流値に等しく制御することができる。第１、第２の補償用抵抗は、何れか一方を用いてもあるいは両方を用いてもよい。
【００１７】
請求項３に記載した手段によれば、第１の定電流回路と第２の定電流回路または第１の定電流回路と第３の定電流回路は、カレントミラー回路を用いて関係付けられているので、温度変化に対する定電流回路の電流変動特性はほぼ等しくなる。その結果、温度変化に対する主電流の変動を一層低減することができる。
【００１８】
請求項４に記載した手段によれば、主トランジスタのエミッタと第１の電源線との間に帰還用抵抗が設けられている。この帰還用抵抗は、主電流に対し負帰還制御を行うので、主電流の定電流化および安定化に資する。また、過大な主電流が流れた場合に主トランジスタを保護する効果も得られる。
【００１９】
請求項５に記載した手段によれば、電流検出用抵抗と第１のトランジスタのエミッタとの間および電流出力端子と第２のトランジスタのエミッタとの間に、それぞれ第１および第２の抵抗を設けたので、当該抵抗値を適宜設定することにより、第１のカレントミラー回路を所望するバイアス状態で動作させることができる。
【００２０】
請求項６に記載した手段によれば、電流検出用抵抗および第１、第２の抵抗がアルミ配線抵抗により構成されているので、抵抗の面積ひいては半導体集積回路装置のチップ面積を低減することができコストを低減できる。
【００２１】
なお、本発明において、定電流回路は、バイポーラトランジスタのベース・エミッタ間電圧に基づいて定電流を生成する構成であるが、その他のトランジスタは、バイポーラトランジスタに限らずＦＥＴであってもよい。
【００２２】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態について図１ないし図３を参照しながら説明する。
図１は、定電流制御回路の電気的構成を示している。この定電流制御回路１１は、例えば自動車のエアバッグを駆動するために用いられるもので、半導体集積回路装置（ＩＣ）として構成されている。ＩＣの端子１１ａと１１ｂは、制御用電源端子であり、電源電圧Ｖcc（例えば２５Ｖ）が与えられるようになっている。また、ＩＣの端子１１ｃ（電流出力端子に相当）は、エアバッグの駆動に係る負荷１２と半導体スイッチング素子からなるハイサイドスイッチ回路１３とを介して、電源電圧Ｖｐ（例えば３５Ｖ）を供給する昇圧電源に接続されるようになっている。端子１１ｄは、端子１１ｃに対応したパワー系のグランド端子である。この定電流制御回路１１は、スイッチ回路１３が閉じられたときに負荷１２に対し一定電流（例えば１．５Ａ）を流すように制御する。
【００２３】
端子１１ａに繋がる電源線１４（第２の電源線に相当）と端子１１ｂ、１１ｄに繋がる電源線１５（第１の電源線に相当）との間には、ＮＰＮ形トランジスタＱ１１のベース・エミッタ間電圧を基準電圧として定電流Ｉａを生成する自己バイアス型の定電流回路１６が接続されている。この定電流回路１６を構成するトランジスタは、全てバイポーラトランジスタである。トランジスタＱ１１のベース・エミッタ間には、電流値を決めるための抵抗Ｒ１１が接続されており、トランジスタＱ１１のベースとコレクタにはそれぞれトランジスタＱ１２のエミッタとベースが接続されている。
【００２４】
これらトランジスタＱ１１、Ｑ１２の各コレクタと電源線１４との間には、カレントミラー回路を構成するトランジスタＱ１３、Ｑ１４が接続されており、そのトランジスタＱ１３のエミッタ・コレクタ間には、起動用の抵抗Ｒ１２が接続されている。さらに、電源線１４と１５との間には、トランジスタＱ１５とＱ１６とが直列に接続されている。このうちトランジスタＱ１５は、トランジスタＱ１４とともにカレントミラー回路を構成しており、トランジスタＱ１６は、トランジスタＱ１７とともにカレントミラー回路を構成している。
【００２５】
電源線１４に対しソース接地されたＭＯＳトランジスタＱ１８、Ｑ１９から構成されるカレントミラー回路１７は、上記定電流回路１６から出力される定電流Ｉａを入力してそのまま出力するもので、定電流回路１６とカレントミラー回路１７とによって本発明でいう第２の定電流回路が構成されている。
【００２６】
一方、端子１１ｃと１１ｄとの間には、抵抗Ｒ１３（電流検出用抵抗に相当）とＮチャネル型ＬＤＭＯＳトランジスタＱ２０（主トランジスタに相当）と抵抗Ｒ１４（帰還用抵抗に相当）とが直列に接続されており、主電流経路１８が形成されている。カレントミラー回路１９（第１のカレントミラー回路に相当）は、基準となる一定のバイアス電流（基準電流）を入力しており、その基準電流と抵抗Ｒ１３に流れる主電流ＩＬとに応じた電流を出力する回路である。本実施形態では、この基準電流は定電流回路１６から出力される定電流Ｉａに等しく、カレントミラー回路１９は、その出力電流が主電流ＩＬの変化に応じて変化する電流検出手段として機能する。
【００２７】
このカレントミラー回路１９は、ベース同士が接続されたＰＮＰ形トランジスタＱ２１、Ｑ２２（第１、第２のトランジスタに相当）、トランジスタＱ２１のエミッタと抵抗Ｒ１３との間に接続された抵抗Ｒ１５（第１の抵抗に相当）、およびトランジスタＱ２２のエミッタと端子１１ｃとの間に接続された抵抗Ｒ１６（第２の抵抗に相当）から構成されている。ここで、抵抗Ｒ１３、Ｒ１５、Ｒ１６はアルミ配線抵抗により構成されているため、チップ内での占有面積を小さくすることができる。
【００２８】
トランジスタＱ２１のベースとコレクタは接続されており、そのコレクタと電源線１５との間にはＭＯＳトランジスタＱ２３とＮＰＮ形トランジスタＱ２４とが直列に接続されている。このうちトランジスタＱ２４は、上記定電流Ｉａを流す定電流回路（第１の定電流回路に相当）であって、そのベースは上記トランジスタＱ１６、Ｑ１７のベースに接続されている。ＭＯＳトランジスタＱ２３は、トランジスタＱ２４のコレクタ電位を固定する機能を有しており、ＭＯＳトランジスタＱ２３のゲートにはバイアス電圧Ｖbiasが与えられている。
【００２９】
トランジスタＱ２２のコレクタと電源線１５との間には、ＭＯＳトランジスタＱ２５（第３のトランジスタに相当）のドレイン・ソース間と正の温度係数を持つ抵抗Ｒ１７（第１の補償用抵抗に相当）とが直列に接続されている。また、ＭＯＳトランジスタＱ２６（第４のトランジスタに相当）のゲートとソースは、それぞれＭＯＳトランジスタＱ２５のゲートと電源線１５に接続されている。これらＭＯＳトランジスタＱ２５、Ｑ２６と抵抗Ｒ１７とによりカレントミラー回路２０（第２のカレントミラー回路に相当）が構成されている。
【００３０】
ＭＯＳトランジスタＱ２６のドレインと上述したＭＯＳトランジスタＱ１９のドレインとの間には、ＭＯＳトランジスタＱ２７が接続されている。このＭＯＳトランジスタＱ２７は、ＭＯＳトランジスタＱ２３と同様にＭＯＳトランジスタＱ２６のドレイン電位を固定する機能を有しており、ＭＯＳトランジスタＱ２７のゲートには上記バイアス電圧Ｖbiasが与えられている。ＭＯＳトランジスタＱ１９とＱ２７のドレインは、ＭＯＳトランジスタＱ２０のゲートに接続されている。
【００３１】
次に、本実施形態の作用について図２および図３も参照しながら説明する。 まず、定電流制御回路１１の基本動作を説明する。スイッチ回路１３がオフした状態でＩＣに電源電圧Ｖccが与えられると、定電流回路１６は（トランジスタＱ１１のベース・エミッタ間電圧ＶBE／抵抗Ｒ１１の抵抗値）で定まる定電流Ｉａを出力し、その電流はＭＯＳトランジスタＱ１８、Ｑ１９に流れる。一方、スイッチ回路１３がオフしているため、ＭＯＳトランジスタＱ２５、Ｑ２６はオフ状態となり、ＭＯＳトランジスタＱ２０のゲート電位は電源電圧Ｖcc付近まで上昇している。
【００３２】
ここで、図示しないＥＣＵ(Electronic Control Unit) から駆動信号が入力されると、スイッチ回路１３がオンとなり、図示しない昇圧電源からスイッチ回路１３、負荷１２、ＩＣの端子１１ｃ、抵抗Ｒ１３、ＭＯＳトランジスタＱ２０、抵抗Ｒ１４、ＩＣの端子１１ｄを通して主電流ＩＬが流れる。主電流ＩＬが流れると抵抗Ｒ１３の両端に主電流ＩＬに応じた電圧が発生し、その電圧が、トランジスタＱ２２のベース・エミッタ間電圧、トランジスタＱ２２のコレクタ電流、ＭＯＳトランジスタＱ２５、Ｑ２６のドレイン電流の変化を通してＭＯＳトランジスタＱ２０のゲート電圧にフィードバックされる。
【００３３】
例えば、一定温度の下で主電流ＩＬが目標電流値（１．５Ａ）に制御されているときに外乱によって主電流ＩＬが減少すると、抵抗Ｒ１３の両端電圧が低下し、トランジスタＱ２２のコレクタ電流およびＭＯＳトランジスタＱ２５のドレイン電流が減少する。ＭＯＳトランジスタＱ２５とＱ２６はカレントミラー回路２０を構成しているため、ＭＯＳトランジスタＱ２６のゲート・ソース間電圧が減少する。その一方で、ＭＯＳトランジスタＱ２６と直列接続されているＭＯＳトランジスタＱ１９は、ＭＯＳトランジスタＱ１８とともにカレントミラー回路１７を構成しており定電流Ｉａを流そうとする。このため、ＭＯＳトランジスタＱ２０のゲート電圧は上昇する。すなわち、主電流ＩＬが目標電流値（１．５Ａ）からずれると、それを妨げるように負帰還がかかり、主電流ＩＬが一定の目標電流値に制御される。
【００３４】
続いて、ＩＣの温度変化に伴う動作を説明する。例えば、ＩＣの温度が上昇すると、トランジスタＱ１１のベース・エミッタ間電圧ＶBEが低下する（−２ｍＶ／℃）ため定電流Ｉａが減少し、トランジスタＱ２４ひいてはトランジスタＱ２１に流れる電流が減少する。トランジスタＱ２１に流れる電流が減少すると、抵抗Ｒ１５の両端電圧が減少して、主電流ＩＬが減少した場合と同じようにトランジスタＱ２２のコレクタ電流、ＭＯＳトランジスタＱ２５のドレイン電流が減少してしまう。抵抗Ｒ１７が存在しない従来構成の場合には、トランジスタＱ２２のコレクタ電流の減少によりＭＯＳトランジスタＱ２０のゲート電圧が上昇してしまい、主電流ＩＬが目標電流値に対し増加してしまう不都合があった。
【００３５】
これに対し、ＭＯＳトランジスタＱ２５のソースと電源線１５との間に正の温度係数を持つ抵抗Ｒ１７を設けた本実施形態の場合、温度上昇によってＭＯＳトランジスタＱ２５のドレイン電流が減少しても、抵抗Ｒ１７の抵抗値が増加することにより、ドレイン電流の減少によるＭＯＳトランジスタＱ２６のゲート・ソース間電圧の減少を防止する。この補償作用の結果、温度変化による主電流ＩＬの変動が抑制される。実際には、温度上昇によってカレントミラー回路１７の出力電流も減少するため、抵抗Ｒ１７の抵抗値およびその温度係数（＞０）は、これらを総合的に評価して定められることになる。
【００３６】
図２は、ＩＣを構成する各トランジスタのジャンクション温度を−４０℃、２７℃、１４５℃に変化させた場合の主電流ＩＬのシミュレーション波形を示している。図２（ａ）は、抵抗Ｒ１７を設けた本実施形態に係るものであり、図２（ｂ）は、抵抗Ｒ１７を設けていない従来構成（図６参照）に係るものである。また、抵抗Ｒ１７の抵抗値Ｒのばらつきによる影響を検討するため、図３には、抵抗値Ｒを所定値から＋１０％または−１０％変化させた場合の主電流ＩＬのシミュレーション波形を示している。
【００３７】
図２の（ａ）と（ｂ）を比較すると、従来構成の場合の主電流ＩＬは、ジャンクション温度−４０℃と１４５℃との場合とで２０６ｍＡの変動がある。これに対し、本実施形態の定電流制御回路１１の主電流ＩＬは、ジャンクション温度−４０℃と１４５℃との場合とで１１ｍＡ（図３参照）の変動に抑えられている。すなわち、抵抗Ｒ１７を追加したことにより、温度変化による主電流ＩＬの変動を約１／１８に低減することができる。
【００３８】
また、図３に示したように、抵抗Ｒ１７の製造ばらつきとして抵抗値Ｒに±１０％を許容した場合、主電流ＩＬは目標電流値に対し若干のばらつきが生じる。しかし、この場合であっても、各抵抗値Ｒにおける温度変化による主電流ＩＬの変動は、最大で１７ｍＡに止まっている。このことから、本手段は、実際のＩＣの製造にも適した補償手段であることが分かる。なお、レーザトリミングにより抵抗Ｒ１７の抵抗値Ｒを調整すれば、目標電流値のばらつきおよび温度変化による主電流ＩＬの変動幅を一層低減することができる。
【００３９】
以上説明したように、本実施形態では、定電流制御回路１１のカレントミラー回路２０において、トランジスタＱ２２のコレクタ電流が流れるＭＯＳトランジスタＱ２５のソースと電源線１５との間に正の温度係数を持つ補償用の抵抗Ｒ１７を設けた。これにより、温度が変化して定電流回路１６の出力電流ＩａひいてはトランジスタＱ２２のコレクタ電流が変動しても、ＭＯＳトランジスタＱ２５、Ｑ２６のゲート・ソース間電圧の変動を防止でき、ＭＯＳトランジスタＱ２０のゲート電位の変動すなわち主電流ＩＬの変動を抑えることができる。
【００４０】
また、ＭＯＳトランジスタＱ２０のゲート電位は、カレントミラー回路１７とカレントミラー回路２０の出力電流に応じて定まるが、これらカレントミラー回路１７、２０は、ともに定電流回路１６の出力電流Ｉａに基づいた電流を出力するように構成されている。このため、温度変化が生じた場合において、出力電流Ｉａの変化による影響が相殺されるように作用し、主電流ＩＬの変動を一層低減することができる。
【００４１】
さらに、ＭＯＳトランジスタＱ２０のソースと電源線１５との間に帰還用の抵抗Ｒ１４を設けた。この抵抗Ｒ１４は、主電流ＩＬに対し負帰還制御を行うので、主電流ＩＬの定電流化および安定化に資する。また、過大な主電流ＩＬが流れた場合にＭＯＳトランジスタＱ２０を保護する効果もある。
【００４２】
カレントミラー回路１９には、電流検出用の抵抗Ｒ１３に加えて、抵抗Ｒ１５、Ｒ１６を設けたので、その抵抗値を適宜設定することにより、カレントミラー回路１９を所望するバイアス状態で動作させることができる。また、その抵抗Ｒ１３、Ｒ１５、Ｒ１６がアルミ配線抵抗により構成されているので、チップ内での抵抗の占有面積すなわちＩＣのチップ面積を低減することができ、製造コストを低減できる。
【００４３】
（第２の実施形態）
次に、本発明の第２の実施形態について図４および図５を参照しながら説明する。なお、図４において図１と同一部分には同一符号を付して示し、以下異なる構成部分についてのみ説明する。
【００４４】
図４に示す定電流制御回路２１は、図１に示す定電流制御回路１１と比較して、抵抗Ｒ１７に替えて、電源線１４とＭＯＳトランジスタＱ１９のソースとの間に抵抗Ｒ１８（第２の補償用抵抗に相当）を設けた点が異なっている。この抵抗Ｒ１８は、正の温度係数を持っている。ここで、ＭＯＳトランジスタＱ２５とＱ２６とによりカレントミラー回路２２（第２のカレントミラー回路に相当）が構成され、ＭＯＳトランジスタＱ１８、Ｑ１９（第５、第６のトランジスタ）と抵抗Ｒ１８とによりカレントミラー回路２３（第３のカレントミラー回路に相当）が構成されている。なお、定電流回路１６は、第３の定電流回路に相当する。
【００４５】
この構成において、例えばＩＣの温度が上昇して定電流Ｉａが減少すると、第１の実施形態で説明したようにＭＯＳトランジスタＱ２５、Ｑ２６のドレイン電流が減少してしまう。しかし、その一方で抵抗Ｒ１８の抵抗値が増えるため、カレントミラー回路２３の出力電流も減少し、ＭＯＳトランジスタＱ２０のゲート電位の変動が抑えられる。
【００４６】
図５は、ＩＣを構成する各トランジスタのジャンクション温度を−４０℃、２７℃、１４５℃に変化させた場合の主電流ＩＬのシミュレーション波形を示している。本実施形態の定電流制御回路２１の主電流ＩＬは、ジャンクション温度−４０℃と１４５℃との場合とで１０ｍＡの変動に抑えられている。このように、本実施形態によっても、第１の実施形態と同様の作用、効果が得られる。
【００４７】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
定電流回路１６は、バイポーラトランジスタのベース・エミッタ間電圧ＶBEに基づいて定電流を生成する構成であるが、その他の部分のトランジスタは、バイポーラトランジスタのみにより構成し、ＦＥＴのみにより構成し、またはバイポーラトランジスタとＦＥＴを混在して構成してもよい。
第１、第２の実施形態で用いた抵抗Ｒ１７、Ｒ１８を共に設けた構成としてもよい。
【００４８】
トランジスタＱ２４と、カレントミラー回路１７を構成するＭＯＳトランジスタＱ１８、Ｑ１９とは、ともに定電流回路１６で生成された定電流Ｉａを流すように構成されているが、互いに異なる定電流回路で生成された定電流を流すように構成されていてもよい。
ＭＯＳトランジスタＱ２３とＱ２７は、必要に応じて設ければよい。
定電流制御回路１１、２１は、負荷１２として抵抗、ソレノイド、リレーコイルなどを接続した場合であっても定電流制御が可能である。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態を示す定電流制御回路の電気的構成図
【図２】 トランジスタのジャンクション温度を変えた場合の主電流ＩＬのシミュレーション波形図
【図３】 抵抗値Ｒを＋１０％または−１０％変化させた場合の主電流ＩＬのシミュレーション波形図
【図４】 本発明の第２の実施形態を示す図１相当図
【図５】 図２相当図
【図６】 従来技術を示す定電流制御回路の概略的な電気的構成図
【符号の説明】
１１、２１は定電流制御回路、１１ｃは電流出力端子、１４は電源線（第２の電源線）、１５は電源線（第１の電源線）、１６は定電流回路（第３の定電流回路）、１８は主電流経路、１９はカレントミラー回路（第１のカレントミラー回路）、２０、２２はカレントミラー回路（第２のカレントミラー回路）、２３はカレントミラー回路（第３のカレントミラー回路）、Ｑ２０はＭＯＳトランジスタ（主トランジスタ）、Ｑ２１はトランジスタ（第１のトランジスタ）、Ｑ２２はトランジスタ（第２のトランジスタ）、Ｑ２４はトランジスタ（第１の定電流回路）、Ｑ２５はＭＯＳトランジスタ（第３のトランジスタ）、Ｑ２６はＭＯＳトランジスタ（第４のトランジスタ）、Ｑ１８はＭＯＳトランジスタ（第５のトランジスタ）、Ｑ１９はＭＯＳトランジスタ（第６のトランジスタ）、Ｒ１３は抵抗（電流検出用抵抗）、Ｒ１４は抵抗（帰還用抵抗）、Ｒ１５は抵抗（第１の抵抗）、Ｒ１６は抵抗（第２の抵抗）、Ｒ１７は抵抗（第１の補償用抵抗）、Ｒ１８は抵抗（第２の補償用抵抗）である。

Claims (6)

1. 第１、第２のトランジスタおよびその第１のトランジスタのエミッタと電流出力端子との間に設けられた電流検出用抵抗からなり、前記第１のトランジスタのベースとコレクタおよび前記第２のトランジスタのベースが共通に接続された第１のカレントミラー回路と、
   前記電流出力端子から前記電流検出用抵抗を介して第１の電源線に至る主電流経路に設けられた主トランジスタと、
   前記第１のトランジスタのコレクタと前記第１の電源線との間に設けられ、トランジスタのベース・エミッタ間電圧に基づいて定電流を生成する第１の定電流回路と、
   第２の定電流回路と、
   前記第２のトランジスタのコレクタと前記第１の電源線との間に設けられた第３のトランジスタ、前記第２の定電流回路と前記第１の電源線との間に設けられた第４のトランジスタ、および前記第３のトランジスタのソースと前記第１の電源線との間に設けられた正の温度係数を持つ第１の補償用抵抗からなり、前記第４のトランジスタのドレインが前記主トランジスタのベースに接続され、前記第３のトランジスタのゲートとドレインおよび前記第４のトランジスタのゲートが共通に接続された第２のカレントミラー回路とを備えて構成されていることを特徴とする定電流制御回路。
2. 前記第２の定電流回路は、
   トランジスタのベース・エミッタ間電圧に基づいて定電流を生成する第３の定電流回路と、
   この第３の定電流回路と第２の電源線との間に設けられた第５のトランジスタおよび前記第４のトランジスタのドレインと前記第２の電源線との間に設けられた第６のトランジスタからなり、前記第５のトランジスタのゲートとドレインおよび前記第６のトランジスタのゲートが共通に接続された第３のカレントミラー回路とを備えて構成され、
   前記第６のトランジスタのソースと前記第２の電源線との間に、前記第１の補償用抵抗に替えてまたは前記第１の補償用抵抗とともに用いられる正の温度係数を持つ第２の補償用抵抗を設けたことを特徴とする請求項１記載の定電流制御回路。
3. 前記第１の定電流回路とその他の定電流回路とは、カレントミラー回路を用いて関係付けられていることを特徴とする請求項１または２記載の定電流制御回路。
4. 前記主トランジスタのエミッタと前記第１の電源線との間に帰還用抵抗が設けられていることを特徴とする請求項１ないし３の何れかに記載の定電流制御回路。
5. 前記電流検出用抵抗と前記第１のトランジスタのエミッタとの間および前記電流出力端子と前記第２のトランジスタのエミッタとの間に、それぞれ第１および第２の抵抗が設けられていることを特徴とする請求項１ないし４の何れかに記載の定電流制御回路。
6. 前記電流検出用抵抗および前記第１、第２の抵抗がアルミ配線抵抗により構成されていることを特徴とする請求項５記載の定電流制御回路。

Images