JP2006040184A - リーダ・ライタ、それを用いた通信方法及び通信システム - Google Patents

Abstract

【課題】
電波を効率よく利用してＩＣタグの電源電圧の生成時間を短縮することできるリーダ・ライタ、それを用いた通信方法及び通信システムを提供することができる。
【解決手段】
本発明にかかるリーダ・ライタは、デジタル信号を符号化し符号化信号を生成するデータ信号生成回路３２と、ＩＣタグ１における符号化信号受付期間には、符号化信号を変調した変調波をＩＣタグ１へ送信し、ＩＣタグ１における符号化信号に基づく処理の実行期間には、搬送波をＩＣタグ１へ送信する送信回路２３と、を備えるものである。
【選択図】 図３

Description

本発明は、リーダ・ライタ、それを用いた通信方法及び通信システムに関し、特に、書き込みコマンド等の制御コマンドをＩＣタグへ送信するリーダ・ライタ、それを用いた通信方法及び通信システムに関する。

近年、工場での物流管理、小売店での物品管理において、商品の固有情報を書き込んだＩＣを有するタグを貼り付けて、その情報を無線アンテナで読み取り、リアルタイムに商品の管理をするために、商品を自動認識する手段としてＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）に関する技術が注目されている。

このようなＲＦＩＤ用のＩＣタグ（以下、ＩＣタグという）は、リーダ・ライタと無線通信によってデータの送受信を行い、ＩＣタグに内蔵された不揮発性メモリに商品の固有情報等のデータを書き込んだり、この不揮発性メモリからデータを読み出したりする。ＩＣタグは、電池を搭載せずに無線の電波により電源電圧を生成する"パッシブ型"と、電池を搭載する"アクティブ型"に分類される。

例えば、非特許文献１には、従来のパッシブ型のＩＣタグに関する技術が開示されている。パッシブ型のＩＣタグは、ＩＣタグ内部の回路において、リーダ・ライタから送信される搬送波の一部を整流し、動作するための電源電圧を生成する。すなわち、ＩＣタグの電源電圧は、リーダ・ライタから受信する電波に応じた電圧となる。この生成された電源電圧が供給されることによって、ＩＣタグの半導体装置内部の制御回路や、データが書き込まれる不揮発性メモリ、リーダ・ライタとデータの送受信を行う通信回路等が動作する。

ＩＣタグでは、リーダ・ライタから送信されるコマンドに応じて、ＩＣタグ内のメモリに所定のデータの書き込みや読み出しが行われる。一般に、不揮発性メモリへデータを書き込む場合、不揮発性メモリからデータを読み出す場合よりも高い電圧が必要である。このため、ＩＣタグは、チャージポンプ回路等により電源電圧を昇圧し、書き込み電圧を得ている。したがって、書き込み電圧に昇圧するまでに時間がかかると、書き込み速度が遅くなってしまう。

すなわち、ＩＣタグは、内部回路が動作可能な電源電圧を生成するための電波が必要であり、特に、メモリ書き込み時には、より大きな電源電圧を生成するための電波が必要である。したがって、リーダ・ライタとＩＣタグとの間で送受信される電波を効率よく利用する必要がある。
ウド・カートハウス（Ｕｄｏ Ｋａｒｔｈａｕｓ）他著、「フリー・インテグレーテッド・パッシブ・ユーエイチエフ・アールエフアイディー・トランスポンダー・アイシー・ウィズ・１６．７マイクロワット・ミニマム・アールエフ・インプット・パワー（Ｆｕｌｌｙ Ｉｎｔｅｇｒａｔｅｄ Ｐａｓｓｉｖｅ ＵＨＦ ＲＦＩＤ Ｔｒａｎｓｐｏｎｄｅｒ ＩＣ Ｗｉｔｈ １６．７−μＷ Ｍｉｎｉｍｕｍ ＲＦ Ｉｎｐｕｔ Ｐｏｗｅｒ）」、アイイーイーイー・ジャーナル・オブ・ソリッド−ステート・サーキッツ（ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ）、ＶＯＬ．３８、ＮＯ．１０、２００３年１０月、ｐ．１６０２−１６０８

上述のように、リーダ・ライタとＩＣタグとの間で送受信される電波を効率よく利用する必要がある。リーダ・ライタから送信されるコマンド等を含む信号は、常にすべての要素を含む必要はなく、ＩＣタグが特定の動作を行っているときは特定の信号のみでよかった。しかしながら、従来のＩＣタグを用いた通信方法では、送受信される電波を効率よく利用してＩＣタグの電源電圧を生成することは考慮されていなかった。

本発明は、このような従来技術に鑑みてなされたものであって、本発明の目的は、リーダ・ライタとＩＣタグとの間で送受信される電波を効率よく利用してＩＣタグの電源電圧の生成時間を短縮することである。

本発明にかかる通信システムは、ＩＣタグと、前記ＩＣタグと無線通信を行うリーダ・ライタとを備える通信システムであって、前記リーダ・ライタは、少なくとも１ビットを有するデジタル信号を符号化し符号化信号を生成する符号化部と、前記ＩＣタグにおいて前記符号化信号が受付けられる受付期間には、前記符号化信号に基づいて搬送波を変調した変調波を前記ＩＣタグへ送信し、前記ＩＣタグにおいて前記符号化信号に基づく処理が実行される実行期間には、前記搬送波を前記ＩＣタグへ送信する送信部と、を有し、前記ＩＣタグは、前記リーダ・ライタから送信された前記変調波若しくは搬送波を受信する受信部と、前記受信した変調波若しくは搬送波に基づいて電源電圧を生成する電源電圧生成部と、を有するものである。これにより、リーダ・ライタとＩＣタグとの間で送受信される電波を効率よく利用してＩＣタグの電源電圧の生成時間を短縮するができる。

上述の通信システムにおいて、前記デジタル信号は、フレームパルス、コマンド又はデータであってもよい。これにより、電波をより効率よく利用することができる。

上述の通信システムにおいて、前記搬送波は、前記実行期間の間、一定の振幅の信号であってもよい。これより、電波をより効率よく利用することができる。

上述の通信システムにおいて、前記ＩＣタグは、前記変調波に基づいてクロック信号を生成するクロック生成回路を有するものであってもよい。これにより、電波をより効率よく利用することができる。

上述の通信システムにおいて、前記ＩＣタグは、前記クロック信号に基づいて動作するものであってもよい。これにより、電波をさらに効率よく利用することができる。

上述の通信システムにおいて、前記ＩＣタグは、記憶回路を備え、前記デジタル信号が、前記記憶回路への書き込み処理を行うための書き込みコマンドである場合には、前記ＩＣタグは、前記クロック信号に基づいて、前記書き込み処理を行うものであってもよい。これにより、書き込み処理における、電源電圧の生成時間を短縮することができる。

上述の通信システムにおいて、前記書き込み処理は、前記クロック信号に同期した書き込み制御信号に基づいて行われるものであってもよい。これにより、書き込み処理における、電源電圧の生成時間を効率よく短縮することができる。

本発明にかかる、通信方法は、ＩＣタグと、前記ＩＣタグと無線通信を行うリーダ・ライタとの間における通信方法であって、前記リーダ・ライタにおいて、少なくとも１ビットからなるデジタル信号を符号化し符号化信号を生成し、前記ＩＣタグにおいて前記符号化信号が受付けられる受付期間には、前記符号化信号に基づいて搬送波を変調した変調波を前記ＩＣタグへ送信し、前記ＩＣタグにおいて前記符号化信号に基づく処理が実行される実行期間には、前記搬送波を前記ＩＣタグへ送信し、前記ＩＣタグにおいて、前記リーダ・ライタから送信された前記変調波若しくは搬送波を受信し、前記受信した変調波若しくは搬送波に基づいて電源電圧を生成するものである。これにより、リーダ・ライタとＩＣタグとの間で送受信される電波を効率よく利用してＩＣタグの電源電圧の生成時間を短縮するができる。

上述の通信方法において、前記デジタル信号は、フレームパルス、コマンド又はデータであってもよい。これにより、電波をより効率よく利用することができる。

上述の通信方法において、前記搬送波は、前記実行期間の間、一定の振幅の信号であってもよい。これにより、電波をより効率よく利用することができる。

上述の通信方法において、前記ＩＣタグは、前記変調波に基づいてクロック信号を生成するものであってもよい。これにより、電波をより効率よく利用することができる。

上述の通信方法において、前記ＩＣタグは、前記クロック信号に基づいて動作するものであってもよい。これにより、電波をさらに効率よく利用することができる。

上述の通信方法において、前記ＩＣタグは、記憶回路を備え、前記デジタル信号が、前記記憶回路への書き込み処理を行うための書き込みコマンドである場合には、前記ＩＣタグは、前記クロック信号に基づいて、前記書き込み処理を行うものであってもよい。これにより、書き込み処理における、電源電圧の生成時間を短縮することができる。

上述の通信方法において、前記書き込み処理は、前記クロック信号に同期した書き込み制御信号に基づいて行われるものであってもよい。これにより、書き込み処理における、電源電圧の生成時間を効率よく短縮することができる。

本発明にかかるリーダ・ライタは、少なくとも１ビットからなるデジタル信号を符号化し符号化信号を生成する符号化部と、前記ＩＣタグにおいて前記符号化信号が受付けられる受付期間には、前記符号化信号に基づいて搬送波を変調した変調波を前記ＩＣタグへ送信し、前記ＩＣタグにおいて前記符号化信号に基づく処理が実行される実行期間には、前記搬送波を前記ＩＣタグへ送信する送信部と、を備えるものである。これにより、リーダ・ライタとＩＣタグとの間で送受信される電波を効率よく利用してＩＣタグの電源電圧の生成時間を短縮するができる。

上述のリーダ・ライタにおいて、前記デジタル信号は、フレームパルス、コマンド又はデータであってもよい。これにより、電波の利用効率をより向上することができる。

上述のリーダ・ライタにおいて、前記搬送波は、前記実行期間の間、一定の振幅の信号であってもよい。これにより、電波の利用効率をより向上することができる。

上述のリーダ・ライタにおいて、前記符号化部は、前記実行期間の間、前記符号化信号の生成を中断するものであってもよい。これにより、効果的に電波の利用効率を向上することができる。

上述のリーダ・ライタにおいて、クロックパルスを生成するクロック生成部をさらに備え、前記符号化部は、前記クロックパルスのタイミングに基づいて前記デジタル信号を符号化し前記符号化信号を生成するものであってもよい。これにより、クロックパルスに基づいた符号化信号を制御することで、電波の利用効率を向上することができる。

上述のリーダ・ライタは、前記実行期間に関するデータを記憶する記憶部をさらに備え、前記記憶されたデータに基づいて、前記実行期間が検出されるものであってもよい。これにより、より効果的に電波の利用効率を向上することができる。

上述のリーダ・ライタは、前記クロックパルスの数をカウントするカウンタ部をさらに備え、前記カウントされたクロックパルスの数に基づいて、前記実行期間が検出されるものであってもよい。これにより、精度よく電波の利用効率を向上することができる。

上述のリーダ・ライタにおいて、前記デジタル信号は、前記ＩＣタグに設けられた記憶回路に所定のデータを書き込むための書き込みコマンドであってもよい。これにより、電波を効率よく利用してＩＣタグの電源電圧の生成時間を短縮し、書き込み動作を高速に行うことができる。

本発明によれば、リーダ・ライタとＩＣタグとの間で送受信される電波を効率よく利用してＩＣタグの電源電圧の生成時間を短縮することできるリーダ・ライタ、それを用いた通信方法及び通信システムを提供することができる。

まず、図１を用いて、本発明の実施の形態にかかるＩＣタグシステムの構成について説明する。このＩＣタグシステムは、図に示されるように、ＩＣタグ１とリーダ・ライタ２とを備えている。ＩＣタグシステムは、ＩＣタグ１とリーダ・ライタ２とが無線による通信を行う通信システムである。

リーダ・ライタ２は、例えば、コンピュータ（不図示）と通信可能に接続されており、このコンピュータの指示に従って、リーダ・ライタ２は、ＩＣタグ１内の記憶回路の所定のデータを書き込んだり、このデータをＩＣタグ１から読み出したりする。

ＩＣタグ１にデータの書き込みや読み出しを行う場合、例えば、リーダ・ライタ２へＩＣタグ１を近づけると、リーダ・ライタ２は、ＩＣタグ１へ電波を送信し、ＩＣタグ１は、この電波を整流して電源電圧を生成する。そして、リーダ・ライタ２は、コンピュータから取得したコマンドをＩＣタグ１へ送信し、ＩＣタグ１は、このコマンドを受信してＩＣタグ１内の記憶回路へデータの書き込みや読み出しを行う。

次に図２を用いて、本実施形態にかかるリーダ・ライタ２からＩＣタグ１へ送信される信号について説明する。図２（ａ）は、リーダ・ライタ２からＩＣタグ１へ送信されるコマンド等のデータを符号化したデータ信号（符号化信号）の例を示している。図２（ｂ）は、図２（ａ）のデータ信号を変調し電波として送受信される変調信号の例を示している。

図２（ａ）に示されるように、送受信データのうちの１ビットのデータが複数ビットのフレーム（ビット列もしくは符号列）に符号化されてデータ信号を構成している。また、送受信データの１ビットのデータの有無も含めてフレームに符号化されている。図では、１フレームが３ビットのビット列からなり、例えば、３ビットのうちの１ビットはビット列の先頭を示し、データの内容やデータの有無が、３ビットのうちの２ビットに符号化されている。

このフレームの１ビット目の信号（第１の信号）は、ＩＣタグ１の論理回路が動作するための基準クロックとなる基準信号である。フレームの２ビット目の信号（第２の信号）は、このデータ信号が１ビットのデータを有しているかどうか、すなわちデータの有無を示す識別信号である。この第２の信号が「１」であれば、データを有するフレームである。第２の信号が「０」であれば、基準信号（フレームパルス）のみのデータを有していないフレームである。そして、フレームの３ビット目の信号（第３の信号）は、データの内容を示すデータ識別信号である。第３の信号が「１」であれば、そのフレームは「１」を意味し、第３の信号が「０」であれば、そのフレームは「０」を意味する。

例えば、このデータ信号を３ビットの「０」と「１」で表すと、データを有していないフレームパルスのみのフレームは「１００」、データの「０」を示すフレームは「１１０」、データの「１」を示すフレームは「１１１」となる。尚、このフレームと、データの内容やフレームパルスの組み合わせは、これに限らず、その他の組み合わせであってもよい。データの「０」をフレームの「１１１」、データの「１」をフレームの「１１０」としてもよいし、さらに、任意のビット長のフレームに割り当ててもよい。

図２（ｂ）に示されるように、データ信号のフレームの「１」（ハイレベル）と「０」（ロウレベル）に基づいて変調されて変調信号が生成され、この変調信号が送受信される。本実施形態では、例えば、ＩＣタグ１の回路構成をより単純にするために、ＡＳＫ（ａｍｐｌｉｔｕｄｅ ｓｈｉｆｔ ｋｅｙｉｎｇ）変調が用いられる。ＡＳＫ変調とは、送信するデータに基づいて搬送波の振幅を変化させて送信する変調方式である。図の例は、ＡＳＫ変調１００％のＯＯＫ（ｏｎ−ｏｆｆ−ｋｅｙｉｎｇ）の例であり、データ信号が「１」のときオフして搬送波の振幅をロウレベルとし、データ信号が「０」のときオンして搬送波の振幅をハイレベルとしている。

ＩＣタグ１では、変調信号から電源電圧を生成する場合、この搬送波を利用している。すなわち、ＩＣタグ１で生成される電源電圧の大きさは、搬送波の振幅の大きさに依存している。したがって、搬送波の振幅が変化しているとＩＣタグ１側で効率よく電源電圧を生成できない場合がある。本実施形態では、ＩＣタグ１側でデータ信号のフレームが不要な場合には、このフレームによる搬送波の振幅変化をなくし、ＩＣタグ１における電源電圧の生成の効率化を図っている。

次に、図３のブロック図を用いて、本実施形態にかかるリーダ・ライタの構成について説明する。このリーダ・ライタ２は、図に示されるように、アンテナ２１、受信回路２２、送信回路２３、クロック生成回路２４及び制御回路２５を備えている。

アンテナ２１は、ＩＣタグ１と電波を送受信するアンテナであり、ＩＣタグ１と送受信する電波の周波数等に応じた特性を有している。

送信回路２３は、送信部として、制御回路２５によって生成されるデータ信号を変調し、図２（ｂ）に示すような変調信号に変換する。この変調信号は、電波としてアンテナ２１を介しＩＣタグ１へ送信される。送信回路２３で行われる変調方式は、例えば、上記のようなＡＳＫ変調であるが、ＩＣタグ１で復調可能なその他の方式でもよい。

受信回路２２は、アンテナ２１によって受信された電波の信号を復調し、復調信号に変換する。受信された電波には、リーダ・ライタ２から送信した信号も含まれているため、送信回路２３が変調した変調信号を除去した後、復調が行われる。この復調信号は、制御回路２５へ出力される。受信回路２２で行われる復調方式は、ＩＣタグ１の変調方式に合わせた方式であり、例えば、ＡＳＫ変調やＰＳＫ（ｐｈａｓｅ ｓｈｉｆｔ ｋｅｙｉｎｇ）変調である。

クロック生成回路２４は、ＩＣタグ１へ電波によってフレームパルスを送信するためのクロック信号（クロックパルス）を生成する。クロック生成回路２４は、例えば、発振器であり、これにより所定の周期のクロック信号を生成する。このクロック信号は、制御回路２５へ出力される。また、クロック信号は、ＩＣタグ１の基準クロックを規定するとともに、リーダ・ライタ２からＩＣタグ１へデータを送信するタイミングや通信速度を規定している。

制御回路２５は、例えば、クロック生成回路２４によって生成されたクロック信号や送信するコマンドの符号化を行ったり、受信回路２２によって生成された復調信号の復号化を行う。また、本実施形態では、送信コマンドが書き込みコマンドの場合に、ＩＣタグ１において書き込みコマンドが実行される実行期間を検出し、送信回路２３へ出力するデータ信号の制御を行う。

次に、図４のブロック図を用いて、本実施形態にかかるリーダ・ライタに設けられる制御回路の構成について説明する。この制御回路２５は、図３に示したリーダ・ライタ２に設けられた制御回路である。制御回路２５は、図に示されるように、送信コマンド取得回路３１、データ信号生成回路３２、カウンタ回路３３、実行期間記憶回路３４及び受信データ解析回路３５を備えている。

送信コマンド取得回路３１は、ＩＣタグ１へ送信するための送信コマンドをコンピュータ等から取得する。この送信コマンドは、例えば、書き込みコマンドや読み出しコマンド等であり、書き込みコマンドであれば、書き込みデータ等も含まれる。尚、送信コマンドは、リーダ・ライタ２の内部において生成されてもよい。例えば、ＩＣタグ１から所定のデータを受信したときや、ＩＣタグ１へコマンド送信後の所定期間経過後に、送信コマンドを生成してもよい。

データ信号生成回路３２は、符号化部として、送信コマンド取得回路３１が取得した送信コマンドを符号化し、図２（ａ）に示すようなデータ信号に変換する。送信コマンドは、「０」と「１」からなる複数ビットのデータであり、このデータを１ビットずつ上述のフレームに変換し、データ信号として送信回路２３へ出力する。

送信コマンドのデータをフレームに変換せずにそのままデータ信号として送信回路２３で変調し、ＩＣタグ１へ送信することも可能であるが、本実施形態では、上述のようにクロック信号に基づくフレームパルスとともに送信コマンドをＩＣタグ１へ送信するため、クロック生成回路２４によって生成されたクロック信号のタイミングに合わせて符号化が行われる。

例えば、送信コマンドを送信しない場合は、クロック信号のみをデータ信号のフレームに変換する。すなわち、クロック信号の所定の周期に合わせて、フレームパルスのみのフレームが生成される。図２の例では、クロック信号に合わせて「１００」が生成される。

また、送信コマンドを送信する場合は、クロック信号の所定の周期に合わせて、送信コマンドのデータを１ビットづつデータ信号のフレームに変換する。すなわち、クロック信号から生成されるフレームパルスに続いて、送信コマンドのビットの内容を符号化する。図２の例では、クロック信号に合わせて、「１１０」や「１１１」が生成される。

さらに、データ信号生成回路３２は、送信コマンドが書き込みコマンドの場合、まず、上記のように送信コマンドをデータ信号に変換して出力し、その後、ＩＣタグ１における書き込みコマンドの実行期間は、フレームパルスを含むフレームの生成を中断し、送信回路２３が所定の振幅の変調信号を出力できるようなデータ信号を出力する。図２の例では、「０００」のデータ信号とすると、変調信号が一定のハイレベルの振幅となる。

カウンタ回路３３は、ＩＣタグ１における書き込みコマンド実行期間を検出するためにクロック信号のクロック数をカウントする。また、カウンタ回路３３によって、コマンドを送信する送信期間やＩＣタグ１におけるコマンド受付期間を検出し、そのタイミングでコマンド実行期間のカウントを開始してもよい。

実行期間記憶回路３４は、書き込みコマンドの実行期間をあらかじめ記憶している。記憶しているデータは、例えば、クロックの数であるが、時間等のその他の形式でもよい。

受信データ解析回路３５は、受信回路２２によって生成された復調信号を復号化し、受信データを生成する。この受信データは、必要に応じてコンピュータ等へ出力される。

次に、図５のブロック図を用いて、本実施形態にかかるＩＣタグの構成について説明する。このＩＣタグ１は、図に示されるように、半導体装置１０、アンテナ１７を備えており、半導体装置１０とアンテナ１７とは、アンテナ端子１８を介して接続されている。また、半導体装置１０は、電源電圧発生回路１１、受信回路１２、送信回路１３、クロック生成回路１４、制御回路１５及び記憶回路１６を備えている。

アンテナ１７は、リーダ・ライタ２と電波を送受信するアンテナであり、リーダ・ライタ２が送信する電波の周波数等に応じた特性を有している。電源電圧発生回路１１は、アンテナ１７によって受信された電波を整流し、電波の振幅に基づいた電源電圧を生成する。この電源電圧は、受信回路１２や送信回路１３、クロック生成回路１４、制御回路１５、記憶回路１６等に供給される。

受信回路１２は、アンテナ１７によって受信された電波を復調し、復調信号に変換する。この復調信号は、クロック生成回路１４や制御回路１５へ出力される。送信回路１３は、制御回路１５によって生成され送信するデータを含むデータ信号を変調し、変調信号に変換する。この変調信号は、電波としてアンテナ１７を介しリーダ・ライタ２へ送信される。

クロック生成回路１４は、受信回路１２によって生成された復調信号から、一定周期のフレームパルスを抽出し、フレームパルスに基づいたクロック信号を生成する。このクロック信号は、制御回路１５等に出力される。尚、クロック生成回路１４は、復調信号に限らず、アンテナ１７によって受信された電波から直接、フレームパルスを検出しクロック信号を生成してもよい。

制御回路１５は、受信回路１２によって生成された復調信号を復号化してコマンドの抽出や解析を行い、このコマンドに基づいて記憶回路１６の書き込みや読み出しを行う。例えば、受信したコマンドが書き込みコマンドの場合、制御回路１５は、記憶回路１６の書き込み動作を制御するためにライト制御信号をオン／オフしたり、記憶回路１６のチャージポンプの動作を制御するためにチャージポンプ制御信号をオン／オフしたりする。また、制御回路１５は、記憶回路１６から読み出したデータ等に基づいて、リーダ・ライタ２へ送信するためのデータ信号を生成し、このデータ信号を送信回路１３へ出力する。

記憶回路１６は、リーダ・ライタ２から受信したデータを記憶するメモリであり、例えば、不揮発性メモリである。記憶回路１６は、制御回路１５の制御に従って、データを記憶したり、記憶しているデータを出力したりする。記憶回路１６は、不揮発性メモリとして、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）やフラッシュメモリ、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ ＲＡＭ）、ＯＵＭ（Ｏｖｏｎｉｃ Ｕｎｉｆｉｅｄ Ｍｅｍｏｒｙ）等であってもよい。また、記憶回路１６は、チャージポンプ等の昇圧回路を備えており、データの書き込み時に、この昇圧回路によって、電源電圧を書き込みに必要な電圧まで昇圧する。

次に、図６のフローチャートを用いて、本実施形態にかかる通信方法について説明する。この通信方法は、リーダ・ライタ２からＩＣタグ１へコマンドが送信される場合の方法であり、リーダ・ライタ２の制御回路２５において実行される。

まず、送信コマンドを取得する（Ｓ５０１）。送信コマンド取得回路３１は、書き込みコマンドや読み出しコマンド等の送信コマンドをコンピュータ等から取得する。送信コマンド取得回路３１は、この送信コマンドをデータ信号生成回路３２に出力する。

次いで、送信コマンドが書き込みコマンドか否か判定する（Ｓ５０２）。データ信号生成回路３２は、Ｓ５０１において取得された送信コマンドが、書き込みコマンドかどうか判定する。

Ｓ５０２において、送信コマンドが書き込みコマンドであると判定された場合、コマンド実行期間を取得する（Ｓ５０３）。データ信号生成回路３２は、実行期間記憶回路３４から書き込みコマンドの実行期間のデータを取得する。尚、Ｓ５０３は、Ｓ５０５の前に実行されていればよく、Ｓ５０４の次に実行されてもよい。

次いで、コマンドを送信する（Ｓ５０４）。データ信号生成回路３２は、クロック生成回路２４によって生成されたクロック信号に基づいて、Ｓ５０１において取得された送信コマンドを符号化してフレームが生成されデータ信号を出力する。そして、データ信号生成回路３２は、データ信号を送信回路２３に出力し、送信回路２３によってデータ信号が変調されアンテナ２１を介してＩＣタグ１へ送信される。

次いで、コマンド実行期間は、フレームの生成を中断する（Ｓ５０５）。データ信号生成回路３２は、Ｓ５０４で送信コマンドからデータ信号を生成し出力すると、クロック信号をカウンタ回路３３によってカウントし、Ｓ５０３で取得したコマンド実行期間の経過を待つ。コマンド実行期間の間、データ信号生成回路３２は、クロック信号に基づいたフレームの生成を中断し、上記の「０００」のような所定の値のデータ信号を繰り返し出力する。そして、送信回路２３から一定の振幅の変調信号が生成されてアンテナ２１からＩＣタグ１へ送信される。また、コマンド実行期間経過後は、クロック信号に基づいてフレームパルスのみのフレームが生成され、送信回路２３からこのフレームを含むデータ信号に基づいた変調信号が送信される。

すなわち、本実施形態では、ＩＣタグ１においてコマンドが受付けられるコマンド受付期間にはリーダ・ライタ２から第１の変調信号を送信し、ＩＣタグ１においてコマンドが実行されるコマンド実行期間には第２の変調信号が送信される。第１の変調信号とは、図２に示したような、フレームパルスのみのフレームや、コマンド等のデータを有するフレームを変調した信号であり、ハイレベルとロウレベルの振幅を有する信号である。第２の変調信号とは、ハイレベルの一定の振幅の信号であり、例えば、搬送波の振幅が変化しない信号である。

また、Ｓ５０２において、送信コマンドが書き込みコマンドではないと判定された場合、コマンドを送信する（Ｓ５０６）。Ｓ５０４と同様にして、データ信号生成回路３２は、送信コマンドをデータ信号に変換し、送信回路２３によってＩＣタグ１へ送信される。この場合、Ｓ５０６の後は、データ信号生成回路３２から、フレームパルスのみのフレームが生成され、送信回路２３からこのフレームを含むデータ信号に基づいた変調信号が送信される。

次に、図７を用いて、本実施形態にかかる通信方法で用いられる波形について説明する。図７（ａ）はクロック信号の例を示しており、図７（ｂ）と（ｃ）はリーダ・ライタ２からＩＣタグ１へ送信される変調信号の例を示している。

まず、クロック生成回路２４からは、図７（ａ）に示すようなクロック信号が常時生成され出力されている。

リーダ・ライタ２からコマンドが送信される前は、データ信号生成回路３２によって図７（ａ）のクロック信号からフレームパルスのみのフレームが生成され、送信回路２３によって変調されて、図７（ｂ）に示すような、クロック信号に基づいた変調信号がリーダ・ライタ２からＩＣタグ１へ送信される。例えば、図２と同様に、クロック信号がハイレベルのときは、変調信号の振幅はロウレベル、クロック信号がロウレベルのときは、変調信号の振幅はハイレベルの信号となる。

リーダ・ライタ２からコマンドが送信されるコマンド送信期間、すなわち、ＩＣタグ１においてコマンドが受け付けられるコマンド受付期間は、データ信号生成回路３２によって、クロック信号のタイミングに合わせて、送信コマンドのデータからフレームが生成され、送信回路２３によって変調されて、図７（ｃ）に示すような、クロック信号と送信コマンドとに基づいた変調信号がリーダ・ライタ２からＩＣタグ１へ送信される。例えば、図２と同様に、送信コマンドのデータの１ビットの内容に応じて、変調信号の振幅がロウレベルやハイレベルの所定の組み合わせの信号となる。

ＩＣタグ１におけるコマンド実行期間は、データ信号生成回路３２によって、フレームが生成されない。すなわち、送信コマンドのデータやクロック信号に基づいて符号化が行われず、送信回路２３によって振幅変調されずに、図７（ｃ）に示すような、一定の振幅の変調信号がリーダ・ライタ２からＩＣタグ１へ送信される。この例では、コマンド実行期間の間、変調信号の振幅がハイレベルのままの信号となっている。

次に、図８のタイミングチャートを用いて、本実施形態にかかるＩＣタグの動作について説明する。図８は、ＩＣタグ１が図７（ｃ）に示した変調信号を電波として受信した場合の信号を示している。

ＩＣタグ１は、図７（ｃ）の変調信号を受信すると、電源電圧発生回路１１によって変調信号に基づいた電源電圧を生成し、コマンド実行期間には、フレームパルスの送信に起因する電力生成損がないため、より効率的に電源電圧の生成が行われる。電源電圧の生成とともに、受信回路１２によって、受信した変調信号が図８（ａ）に示すような復調信号に変換される。

クロック生成回路１４は、図８（ａ）の復調信号に含まれるフレームパルスに基づいて、図８（ｂ）に示すようなクロック信号を生成する。すなわち、コマンド受付前やコマンド受付期間は、フレームパルスに基づいてクロック信号が生成される。コマンド実行期間は、リーダ・ライタ２からフレームパルスを含む信号の送信が中断されるため、クロック信号は生成されない。コマンド実行期間が終了すると、リーダ・ライタ２からフレームパルスを含む信号が送信されるため、再びクロック信号が生成される。

ＩＣタグ１は、コマンドを実行するための内部信号を、フレームパルスに基づいて生成したクロック信号に同期して生成する。しかし、コマンド実行、例えば記憶回路に対する書き込み動作や消去動作には、所定の時間を要し、記憶回路における書き込み動作の開始から終了及び消去動作の開始から終了までの間は、制御回路は応答待ちの状態となるため、当該時間中には、内部信号の論理を変化させる必要はなくなる。したがって、コマンド実行中には、制御回路を動作させる必要がないため、制御回路を動作させるクロック信号を生成するためのフレームパルスを受信する必要がない。コマンド実行が終了した場合には、制御回路を含むチップ内部の回路を制御するために、再開されたフレームパルスに基づいて生成したクロック信号に同期して、内部信号の論理を変化させる必要性がある。したがって、コマンド実行終了後には、リーダ・ライタ２は、ＩＣタグ１内で内部信号に同期するクロックを生成するために、フレームパルスを送信する。

ここで、図８を用いて、ＩＣタグ１のコマンド実行期間中の動作について、受信したコマンドが書き込み命令であった場合を例にあげて説明する。まず、制御回路１５は、図８（ａ）の復調信号を複合化しコマンドの解析を行う。制御回路１５は、コマンドの受付が完了し、受信したコマンドが書き込みコマンドであれば、図８（ｃ）に示すようにライト制御信号をオンし、続いて、図８（ｄ）に示すようにチャージポンプ制御信号をオンする。そして、リーダ・ライタ２からフレームパルスを次に受信したタイミング（クロック信号の生成が再開されたタイミング）で、書き込み動作の完了、すなわちコマンド実行期間の終了を検出し、図８（ｄ）に示すようにチャージポンプ制御信号をオフし、続いて、図８（ｃ）に示すようにライト制御信号をオフする。

記憶回路１６は、ライト制御信号が、オンになると書き込み動作を開始し、オフになると書き込み動作を停止する。記憶回路１６は、同様に、チャージポンプ制御信号が、オンになるとチャージポンプによる電源電圧の昇圧を開始し、オフになると、チャージポンプによる電源電圧の昇圧を停止する。

このようにして、ＩＣタグのコマンド実行期間以外の期間（コマンドを全く送信しない期間やコマンド送信期間）は、クロック信号を含むフレームの生成や変調を行いＩＣタグへ送信することにより、ＩＣタグでは動作クロックとコマンドを効率よく受信することができる。ＩＣタグにおけるコマンド実行期間は、クロック信号を含めたフレームの生成や変調を行わず、一定の振幅の変調信号をリーダ・ライタからＩＣタグへ送信することにより、すなわち、フレームパルスを含まない変調信号を送信することにより、電波を効率よく利用し、ＩＣタグの電源電圧の生成時間を短縮することができる。特にＩＣタグで大きな電圧が必要となる書き込み動作時において、書き込み動作時間を短縮することができる。

また、ＩＣタグでは、コマンド実行期間の後に、リーダ・ライタからクロック信号（フレームパルス）を含む信号を受信することによって、コマンド実行期間の終了を検出することができ、このタイミングで、ライト制御信号やチャージポンプ制御信号等、コマンドを完了させるために必要な内部信号の生成を行うことができる。このため、これらの制御信号を生成するために所定の期間を検出する構成、例えば、コマンド実行期間中にフレームパルスをカウントするカウンタ回路等を設けたり、動作させたりする必要がない。したがって、ＩＣタグの回路構成を簡略化できるとともに、コマンド実行時の消費電力を低減することができる。

さらに、リーダ・ライタ側に所定の期間を検出するためにカウンタ回路を設けているが、このカウンタ回路は、コマンド実行期間に限らず、コマンド送信間隔等を制御するためにも使うことができるため、それを共有すれば、リーダ・ライタの回路構成を簡略化することも可能である。

尚、上述の例では、書き込みコマンドのコマンド実行期間において変調信号の制御を行ったが、書き込みコマンドに限らず、読み出しコマンド等のその他のコマンドに適用してもよい。また、実行期間記憶回路３４に複数のコマンドについての実行期間を格納しておき、送信時に該当するコマンドを検索してもよい。

上述の例では、リーダ・ライタから送信する変調信号の制御を、制御回路２５のデータ信号生成回路３２において行ったが、これに限らず、送信回路２３で行ってもよい。例えば、送信回路２３において、コマンド実行期間は、データ信号にかかわらず、振幅変調を行わず一定の振幅の変調信号を出力してもよい。

上述の例では、コマンド実行期間の間、変調信号の振幅を一定にして送受信を行ったが、これに限らず、コマンド実行期間の一部の期間において、変調信号の振幅が変化してもよい。例えば、コマンド実行期間を除く期間よりもコマンド実行期間の方が、変調信号の振幅の変化が少ないことが好ましく、また、コマンド実行期間を除く期間よりもコマンド実行期間の方が、変調信号の振幅の平均値が大きいことが好ましい。

本発明にかかるＩＣタグシステムの構成図である。 本発明にかかるＩＣタグシステムでリーダ・ライタからＩＣタグに送信される信号を示す図である。 本発明にかかるリーダ・ライタの構成を示すブロック図である。 本発明にかかるリーダ・ライタに設けられる制御回路の構成を示すブロック図である。 本発明にかかるＩＣタグの構成を示すブロック図である。 本発明にかかる通信方法を示すフローチャートである。 本発明にかかる通信方法で用いられる波形を示す図である。 本発明にかかるＩＣタグの動作を示すタイミングチャートである。

符号の説明

１ ＩＣタグ
２ リーダ・ライタ
１０ 半導体装置
１１ 電源電圧発生回路
１２ 受信回路
１３ 送信回路
１４ クロック生成回路
１５ 制御回路
１６ 記憶回路
１７ アンテナ
１８ アンテナ端子
２１ アンテナ
２２ 受信回路
２３ 送信回路
２４ クロック生成回路
２５ 制御回路
３１ 送信コマンド取得回路
３２ データ信号生成回路
３３ カウンタ回路
３４ 実行期間記憶回路
３５ 受信データ解析回路

Claims (22)

1. ＩＣタグと、前記ＩＣタグと無線通信を行うリーダ・ライタとを備える通信システムであって、
   前記リーダ・ライタは、
   少なくとも１ビットを有するデジタル信号を符号化し符号化信号を生成する符号化部と、
   前記ＩＣタグにおいて前記符号化信号が受付けられる受付期間には、前記符号化信号に基づいて搬送波を変調した変調波を前記ＩＣタグへ送信し、前記ＩＣタグにおいて前記符号化信号に基づく処理が実行される実行期間には、前記搬送波を前記ＩＣタグへ送信する送信部と、を有し、
   前記ＩＣタグは、
   前記リーダ・ライタから送信された前記変調波若しくは搬送波を受信する受信部と、
   前記受信した変調波若しくは搬送波に基づいて電源電圧を生成する電源電圧生成部と、を有する、
   通信システム。
2. 前記デジタル信号は、フレームパルス、コマンド又はデータであることを特徴とする、
   請求項１に記載の通信システム。
3. 前記搬送波は、前記実行期間の間、一定の振幅の信号であることを特徴とする、
   請求項１又は２に記載の通信システム。
4. 前記ＩＣタグは、前記変調波に基づいてクロック信号を生成するクロック生成回路を有することを特徴とする、
   請求項１乃至３のいずれか一つに記載の通信システム。
5. 前記ＩＣタグは、前記クロック信号に基づいて動作することを特徴とする、
   請求項４に記載の通信システム。
6. 前記ＩＣタグは、記憶回路を備え、
   前記デジタル信号が、前記記憶回路への書き込み処理を行うための書き込みコマンドである場合には、
   前記ＩＣタグは、前記クロック信号に基づいて、前記書き込み処理を行うことを特徴とする、
   請求項４又は５に記載の通信システム。
7. 前記書き込み処理は、前記クロック信号に同期した書き込み制御信号に基づいて行われることを特徴とする、
   請求項６に記載の通信システム。
8. ＩＣタグと、前記ＩＣタグと無線通信を行うリーダ・ライタとの間における通信方法であって、
   前記リーダ・ライタにおいて、
   少なくとも１ビットからなるデジタル信号を符号化し符号化信号を生成し、
   前記ＩＣタグにおいて前記符号化信号が受付けられる受付期間には、前記符号化信号に基づいて搬送波を変調した変調波を前記ＩＣタグへ送信し、前記ＩＣタグにおいて前記符号化信号に基づく処理が実行される実行期間には、前記搬送波を前記ＩＣタグへ送信し、
   前記ＩＣタグにおいて、
   前記リーダ・ライタから送信された前記変調波若しくは搬送波を受信し、
   前記受信した変調波若しくは搬送波に基づいて電源電圧を生成する、
   通信方法。
9. 前記デジタル信号は、フレームパルス、コマンド又はデータであることを特徴とする、
   請求項８に記載の通信方法。
10. 前記搬送波は、前記実行期間の間、一定の振幅の信号であることを特徴とする、
    請求項８又は９に記載の通信方法。
11. 前記ＩＣタグは、前記変調波に基づいてクロック信号を生成することを特徴とする、
    請求項８乃至１０のいずれか一つに記載の通信方法。
12. 前記ＩＣタグは、前記クロック信号に基づいて動作することを特徴とする、
    請求項１１に記載の通信方法。
13. 前記ＩＣタグは、記憶回路を備え、
    前記デジタル信号が、前記記憶回路への書き込み処理を行うための書き込みコマンドである場合には、
    前記ＩＣタグは、前記クロック信号に基づいて、前記書き込み処理を行うことを特徴とする、
    請求項１１又は１２に記載の通信方法。
14. 前記書き込み処理は、前記クロック信号に同期した書き込み制御信号に基づいて行われることを特徴とする、
    請求項１３に記載の通信方法。
15. 少なくとも１ビットからなるデジタル信号を符号化し符号化信号を生成する符号化部と、
    前記ＩＣタグにおいて前記符号化信号が受付けられる受付期間には、前記符号化信号に基づいて搬送波を変調した変調波を前記ＩＣタグへ送信し、前記ＩＣタグにおいて前記符号化信号に基づく処理が実行される実行期間には、前記搬送波を前記ＩＣタグへ送信する送信部と、
    を備えるリーダ・ライタ。
16. 前記デジタル信号は、フレームパルス、コマンド又はデータであることを特徴とする、
    請求項１５に記載のリーダ・ライタ。
17. 前記搬送波は、前記実行期間の間、一定の振幅の信号であることを特徴とする、
    請求項１５又は１６に記載のリーダ・ライタ。
18. 前記符号化部は、前記実行期間の間、前記符号化信号の生成を中断することを特徴とする、
    請求項１５乃至１７のいずれか一つに記載のリーダ・ライタ。
19. クロックパルスを生成するクロック生成部をさらに備え、
    前記符号化部は、前記クロックパルスのタイミングに基づいて前記デジタル信号を符号化し前記符号化信号を生成することを特徴とする、
    請求項１５乃至１８のいずれか一つに記載のリーダ・ライタ。
20. 前記実行期間に関するデータを記憶する記憶部をさらに備え、
    前記記憶されたデータに基づいて、前記実行期間が検出されることを特徴とする、
    請求項１５乃至１９のいずれか一つに記載のリーダ・ライタ。
21. 前記クロックパルスの数をカウントするカウンタ部をさらに備え、
    前記カウントされたクロックパルスの数に基づいて、前記実行期間が検出されることを特徴とする、
    請求項１９又は２０に記載のリーダ・ライタ。
22. 前記デジタル信号は、前記ＩＣタグに設けられた記憶回路に所定のデータを書き込むための書き込みコマンドであることを特徴とする、
    請求項１５乃至２１のいずれか一つに記載のリーダ・ライタ。
    

Images