JPH05346978A - データキャリア及び識別システム - Google Patents

Abstract

(57)【要約】 【目的】 ＥＥＰＲＯＭをメモリとして用いたデータキ
ャリアにおいて、書込み時の発振回路の動作時間を正確
に制御できるようにすること。 【構成】 ライトコマンドが得られたときに一定時間ク
ロック信号を発振制御回路２１内のカウンタによって計
数する。そしてそのカウンタの動作時間だけ発振回路１
３を動作させ、チャージポンプ回路１４によって昇圧し
てメモリセル１６にデータを書込むようにしている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は物流システム，電子乗車
券システム等の識別システム及びデータキャリアに関
し、特にデータキャリアへのデータ書込みに特徴を有す
るデータキャリア及び識別システムに関するものであ
る。

【０００２】

【従来の技術】物流システム等での物品，製品の識別等
を機械化するためには、種々の物品等を識別して管理す
るシステムが必要となる。そこで特開平１−163991号の
ように識別対象物にメモリを有するデータキャリアを設
け、外部からデータ伝送によってデータキャリアに必要
な情報を書込んでおき、必要に応じてその情報を読出す
ようにした識別システムが提案されている。このような
データキャリアはパレット等に取り付けて用いられ、パ
レットの搬送経路の側方に配置された書込／読出制御ユ
ニットからデータキャリアに必要なデータを書込み又は
読出すように構成される。このようなデータキャリアの
メモリとして、ＥＥＰＲＯＭ（電気的にデータを消去可
能なＰＲＯＭ）を使用したものがある。

【０００３】図１１はメモリ部にＥＥＰＲＯＭを含む従
来のデータキャリアの構成を示すブロック図である。本
図において、送受信部１は搬送ライン等に固定されたリ
ードライトヘッドより出力される信号を受信及び送信す
るものであり、送受信用のコイル２とコンデンサ３によ
り構成される。コイル２及びコンデンサ３は搬送周波数
に共振する同調回路を形成しており、例えばＡＳＫ変調
された信号を受信するものである。送受信部１の出力は
電源供給部４に与えられる。電源供給部４は、搬送周波
数を整流する整流回路５とコンデンサ６及び定電圧回路
７を有しており、定電圧回路７により例えば３〜５Ｖの
定電圧Ｖddが出力される。又送受信部１の出力は復調回
路８及びキャリア検出部９に与えられる。復調回路８
は、送受信部１のコイル２の両端に直列接続される検波
用のダイオード８ａ，８ｂと、振幅変調されたパルス信
号からデータ信号と制御信号（コマンド）及びクロック
信号を復調するＡＳＫ検波回路８ｃにより構成される。
更に、キャリア検出部９はダイオード９ａと接地抵抗９
ｂにより構成される。キャリア検出部９は搬送波のキャ
リアをＩＦロジック回路１１に与えるものである。

【０００４】又データキャリアは、データを格納するメ
モリ部１０が設けられている。メモリ部１０は単一電源
で動作する素子であり、同一チップ内にデータの入出力
を制御するＩＦロジック回路１１，タイマ１２，発振回
路１３，チャージポンプ回路１４，高電圧スイッチング
回路１５及びＥＥＰＲＯＭのメモリセル１６及びメモリ
アクセス回路１７が含まれる。ＥＥＰＲＯＭは一般にメ
モリの読出しに例えば３〜５Ｖの直流電圧が必要であ
り、又メモリの消去と書込みに例えば１５〜２０Ｖの直
流電圧が必要な不揮発性メモリである。このため通常の
ＥＥＰＲＯＭは、３〜５Ｖの電源電圧Ｖddのみを用い
て、内部の発振回路１３及びチャージポンプ回路１４に
よって電圧変換を行い、１５〜２０Ｖの電圧Ｖppに昇圧
している。チャージポンプ回路１４は発振回路から得ら
れる発振信号に基づいて高電圧を発生する昇圧回路であ
る。

【０００５】次に、高電圧スイッチング回路１５はメモ
リセル１６へデータの消去再記録に際し高圧の電圧Ｖpp
を供給する。又メモリ部１０のメモリアクセス回路１７
はメモリセル１６の各アドレスにデータの記録及び読出
しを制御する。一方、復調回路８及びキャリア検出部９
の出力はＩＦロジック回路１１に与えられる。ＩＦロジ
ック回路１１はキャリア検出部９の出力信号により発振
回路１３を動作させたり、復調回路８からの制御信号に
よりメモリアクセス回路１７を動作させるものである。
ＩＦロジック回路１１には又残響制御回路１８が接続さ
れる。残響制御回路１８は、送受信部１で受信したＡＳ
Ｋ変調された信号に対して、コイル２及びコンデンサ３
の共振回路の残留振動をキャリアのオフ時に制御する回
路である。即ち、データキャリアよりデータを伝送する
際、このデータ信号によりＡＳＫの残留振動を停止さ
せ、その出力を送受信部１を介してリードライトヘッド
に送信するものである。

【０００６】一方、このデータキャリアに対向する位置
にデータ伝送を行うリードライトヘッドが設けられてい
る。リードライトヘッドは送受信部，変調及び復調回路
を有するもので、書込／読出制御ユニットにより各種の
データがデータキャリアに伝送される。

【０００７】

【発明が解決しようとする課題】このようにＥＥＰＲＯ
Ｍをメモリとするデータキャリアは、データをメモリセ
ル１６に記録するために一定時間発振回路１３を動作さ
せるタイマが必要となる。このタイマ１２はＩＣ内のコ
ンデンサ及び抵抗による時定数回路によって形成され
る。しかるにＩＣ内に形成した抵抗の抵抗値はばらつき
や温度による影響が大きく、例えば設定値に対して 0.5
〜２倍の範囲内でばらつくこととなる。そのため発振回
路１３を動作させる動作時間は不完全な書込みを防止す
るために最も短い時間でも十分に書込みが可能となるよ
うに高電圧の発生時間を確保していた。

【０００８】しかしながらチャージポンプ回路１４を動
作させている間は、動作していないときに比べて数十倍
の消費電流が必要となり、電源供給部４より供給される
電圧Ｖddが徐々に低下してしまう。そしてリセット電圧
に達すればデータキャリアがリセットしてしまい、通信
が不能となるので結果的に通信距離が変動することとな
る。このようにメモリ部１０内のタイマ時間のばらつき
によって通信距離が変動してしまうという問題点があっ
た。

【０００９】本発明はこのような従来の問題点に鑑みて
なされたものであって、請求項１〜３の発明は、データ
キャリア内の昇圧回路を動作させる時間を正確に制御で
きるようにすることを技術的課題とする。

【００１０】

【課題を解決するための手段】本願の請求項１の発明
は、書込／読出制御ユニットとの間で信号を送信及び受
信する送受信部と、送受信部の出力を検波して信号を復
調すると共にクロック信号を再生する復調回路と、送受
信部が受信する搬送波を整流して直流電圧を出力する電
源供給部と、ライトコマンドの受信後に復調回路より検
出されたクロック信号を計数するカウンタを含み一定時
間の発振制御信号を出力する発振制御回路、カウンタの
動作時間に基づいて制御され一定周波数の信号を発振す
る発振回路、発振回路の出力に基づいて高電圧を供給す
る昇圧回路、ＥＥＰＲＯＭによるメモリセル、及び受信
したコマンドに基づいてメモリセルをアクセスするメモ
リアクセス回路を有するメモリ部と、を具備することを
特徴とするものである。

【００１１】本願の請求項３の発明は、データを保持す
るメモリを有し、識別対象物に取付けられるデータキャ
リアと、データキャリアにデータを伝送し送出されたデ
ータを受信するデータ伝送手段を有する書込／読出制御
ユニットと、を具備する識別システムであって、書込／
読出制御ユニットは、データの書込時にデータ及びアド
レスを含むライトコマンドを送出するライトコマンド送
出手段と、ライトコマンド送出後に発振開始コマンドを
送出し、所定時間後に発振停止コマンドを送出する発振
制御手段と、を具備するものであり、データキャリア
は、書込／読出制御ユニットとの間で信号を送信及び受
信する送受信部と、送受信部の出力を検波して信号を復
調すると共にクロック信号を再生する復調回路と、送受
信部が受信する搬送波を整流して直流電圧を出力する電
源供給部と、リードコマンド，ライトコマンド及び発振
制御コマンドをデコードすると共に発振制御コマンドの
受信時に発振を制御するコマンドデコード回路、コマン
ドデコード回路によりデコードされた発振制御信号に基
づいて発振を開始及び停止し一定周波数の信号を発振す
る発振回路、発振回路の出力に基づいて高電圧を供給す
る昇圧回路、ＥＥＰＲＯＭによるメモリセル、及び受信
したコマンドに基づいてメモリセルをアクセスするメモ
リアクセス回路を有するメモリ部と、を具備することを
特徴とするものである。

【００１２】

【作用】このような特徴を有する本願の請求項１又は２
の発明によれば、データキャリアの送受信部が搬送波を
受信すると、電源供給部はこの信号を整流してメモリ部
に与える。又受信時に復調回路によってクロック信号が
復調される。そしてライトコマンドが受信されれば発振
制御回路によって一定時間復調回路から検出されたクロ
ック信号を計数し、その動作時間だけメモリ部内の発振
回路を起動している。そしてこの発振出力に基づいて高
電圧を発生させ、この電圧を用いてメモリ部内のＥＥＰ
ＲＯＭのメモリセルにデータを書込むようにしている。

【００１３】又本願の請求項３の発明によれば、書込／
読出制御ユニット側ではデータキャリアへのデータの書
込み時にライトコマンドに続けて発振開始コマンドを送
出し、一定時間後に発振停止コマンドを送出する。デー
タキャリア側ではライトコマンド受信後に発振開始信号
が得られれば、コマンドデコード回路によって発振開始
コマンドをデコードし、メモリ部内の発振回路を発振さ
せる。そして発振停止コマンドが得られればこの発振を
停止させる。この間発振回路によって高電圧を昇圧回路
により昇圧し、ＥＥＰＲＯＭによるメモリセルにデータ
を書込むようにしている。

【００１４】

【実施例】図１は本発明の第１実施例におけるデータキ
ャリアの構成を示すブロック図である。尚従来例を示す
図１１と同一部分は同一符号を付して詳細な説明を省略
する。データキャリアは、送受信用のコイル２，コンデ
ンサ３を含む送受信部１と、電源供給部４とダイオード
８ａ，８ｂとＡＳＫ検波回路８ｃを含む復調回路８と、
ダイオード９ａと接地抵抗９ｂを含むキャリア検出部９
と、残響制御回路１８を有することは従来例と同一であ
る。さて本実施例ではメモリ部２０は従来例と同様にＩ
Ｆロジック回路１１，発振回路１３〜メモリアクセス回
路１７までの各ブロックに加えて、タイマ１２に代えて
発振制御回路２１を設けている。又電源供給部４の電圧
Ｖdd、及びチャージポンプ回路Ｖddの電圧を検出する第
１，第２の電圧検知回路２２，２３が設けられる。発振
制御回路２１はＩＦロジック回路１１からのコマンド検
知信号等の出力及び電圧検知回路の出力に基づいて一定
時間発振回路１３を動作させるものである。発振制御回
路２１には復調回路８からの復調後のクロック信号ＣＬ
ＫＡが与えられる。

【００１５】図２は本発明の主要部である発振制御回路
２１と電圧検知回路２２，２３及びその周辺回路の構成
を示すブロック図である。本図において発振制御回路２
１は、ＩＦロジック回路１１より得られるライトコマン
ド，コマンド受信完了信号，及びコマンド受信完了後の
ＣＲＣエラーがないことが示されるＣＲＣエラー無信号
によって動作するアンド回路３１、及びその論理積出力
によってセットされるＲＳフリップフロップ３２を有し
ている。ＲＳフリップフロップ３２のＱ出力はカウンタ
イネーブル信号としてカウンタ３３に与えられ、又ＲＳ
フリップフロップ３４のセット入力端に与えられる。カ
ウンタ３３は復調回路８より得られるクロック信号ＣＬ
ＫＡを計数し一定時間発振回路１３を動作させるための
カウンタであって、そのアップカウント出力はオア回路
３５を介してフリップフロップ３４のリセット端子に与
えられる。データキャリアからのレスポンスの送信終了
信号がオア回路３６に与えられる。又電源供給部４の出
力電圧Ｖddを検出する電圧検知回路２２，チャージポン
プ回路１４の出力電圧Ｖppを検出する電圧検出回路２３
の出力が夫々インバータ３７，３８を介してオア回路３
６に与えられる。オア回路３６の論理和出力は、カウン
タ３３のクリア信号端及びＲＳフリップフロップ３２の
リセット端子とオア回路３５に与えられる。オア回路３
５はフリップフロップ３４をリセットするものである。
フリップフロップ３４はそのＱ出力がアンド回路３９に
与えられ、又発振回路１３の発振制御信号として出力さ
れる。又チャージポンプ回路１４の出力電圧Ｖppを検出
する電圧検知回路２３の出力もアンド回路３９に与えら
れる。

【００１６】さてアンド回路３９の論理積出力は図３に
示すように、モニタ信号としてＩＦロジック回路１１の
マルチプレクサ４１（ＭＰＸ）に与えられる。ＩＦロジ
ック回路１１にはデータキャリアのステータス情報を保
持するステータスレジスタ４２，送信データのＣＲＣチ
ェックコードを保持するＣＲＣレジスタ４３を有してお
り、夫々の出力はＰ／Ｓ変換器４４，４５に与えられ
る。Ｐ／Ｓ変換器４４，４５はその出力をシリアル信号
に変換してマルチプレクサ４１に与えるものである。又
メモリアクセス回路１７より得られるメモリ読出データ
がＰ／Ｓ変換器４６を介してマルチプレクサ４１に与え
られる。マルチプレクサ４１はＩＦロジック１１の他の
ブロックからの切換信号によってこれらのデータを切換
えて送信データＴＸＤとして残響制御回路１８に与えて
いる。

【００１７】次に本実施例のデータキャリアの動作につ
いて説明する。図４（ａ）はリードライトヘッドからの
ライトコマンド、（ｂ）はこれに対するデータキャリア
のレスポンスを示しており、図４（ｃ）〜（ｊ）はデー
タキャリアの図２に示すｃ〜ｊの各部の波形を示すタイ
ムチャートである。図４，５において、図４は電源供給
部４の出力電圧Ｖddがリセット電圧以下に下がらない場
合のタイムチャートである。本図においてデータキャリ
ア（ＤＣ）が例えば搬送ラインに設けたリードライトヘ
ッド（ＲＷＨ）に近接すると、データキャリアの送受信
部１が搬送波を受信し、キャリア検出部９がキャリア信
号を出力する。このキャリア信号から図４（ａ）に示す
ようなライトコマンドを受信すると、ＩＦロジック回路
１１ではこの信号を復調しＣＲＣのチェックが行われ
る。図４（ａ），（ｃ）に示すようにライトコマンドを
受信し、その受信が完了した後ＣＲＣエラーがなけれ
ば、アンド回路３１によって論理積条件が成立し、ＲＳ
フリップフロップ３２がセットされカウンタ３３がイネ
ーブル状態となる。従ってカウンタ３３はリードライト
ヘッドから連続して送出されるクロック信号ＣＬＫＡを
計数する。このとき同時に図４（ｅ）に示すようにフリ
ップフロップ３４がセットされ、そのＱ出力によって発
振回路１３が動作する。従って発振を開始し、図４
（ｊ）に示すようにチャージポンプ回路１４の出力によ
って高電圧が発生する。

【００１８】さてチャージポンプ回路１４の出力電圧Ｖ
ppが閾値を越えれば図４（ｇ），（ｈ）に示すように電
圧検知回路２３の出力がＨレベルとなり、アンド回路３
９を介してモニタ信号がＩＦロジック回路１１のマルチ
プレクサ４１に加えられる。このライトコマンド受信後
はデータキャリアからレスポンスとして、図４（ｂ）に
示すようにステータス（ＳＴ）及びモニタ信号が送信さ
れる。モニタ信号は電圧検知回路２３の出力Ｈ又はＬを
夫々「１」，「０」としてそのまま送出するものであ
り、マルチプレクサ４１を介して送信データＴＸＤとし
て残響制御回路１８に出力される。こうしてデータキャ
リアから図４（ｂ）に示すようにモニタとして連続して
「１」を送出する。

【００１９】そしてカウンタがカウントアップすれば図
４（ｄ）に示すようにカウントアップ出力が得られ、こ
れによってフリップフロップ３４がリセットされ同時に
モニタ信号も「０」レベルとなる。そうすれば発振回路
１３の発振が停止しチャージポンプ回路１４が不動作と
なるため、図４（ｊ）に示すように電圧Ｖppは徐々に低
下する。従って電圧検知回路２３の出力も図４（ｇ）に
示すようにＬレベルに反転する。従ってモニタ出力は
「０」となってこのレベルがそのまま図４（ｂ）に示す
ように送出される。そしてデータキャリアよりＣＲＣレ
ジスタ４３のＣＲＣチェックコードがＰ／Ｓ変換器４
５，マルチプレクサ４１を介して送出される。そしてレ
スポンスが終了すれば終了信号がオア回路３６に加わ
る。従ってカウンタ３３がリセットされ、同時にフリッ
プフロップ３２，３４もリセットされ、元の状態に復帰
することとなる。図４では電源供給部４の出力がリセッ
ト電圧に達することなく正常にデータが書込まれた状態
を示している。

【００２０】一方書込みの途中で電圧検知回路２３によ
ってＶppが閾値以下となるのが検出された場合には、図
５（ｊ），（ｇ）に示すようにカウンタ３３がリセット
され、同時にフリップフロップ３２，３４もリセットさ
れる。そしてフリップフロップ３４の出力がアンド回路
３９及びマルチプレクサ４１を介してモニタとして
「０」レベルが図５（ｂ）に示すように送出される。そ
の後ＣＲＣレジスタ４３のＣＲＣチェックコードがＰ／
Ｓ変換器４５，マルチプレクサ４１を介して送出され、
レスポンスが終了する。このように本実施例では発振回
路１３の動作時間をカウンタ３３がカウントアップする
までの時間としている。従って従来例のようにＣＲを用
いた時定数回路でないため、正確に発振回路１３の動作
時間を規定することができ、時定数のばらつきによる伝
送距離のばらつきを防止することができる。

【００２１】次に本願の識別システムの発明についての
第２実施例を説明する。図６は本願の第２実施例による
識別システムの構造を示すブロック図である。本図にお
いて識別システムは搬送ライン上を識別の対象となる部
品が搬送されるパレット５１に直接取付けられるデータ
キャリア５２と、データキャリア５２にデータを書込み
及び読出すデータ伝送手段であるリードライトヘッド５
３、及びリードライトヘッド５３に接続されてその動作
を制御するＩＤコントローラ５４が設けられる。ＩＤコ
ントローラ５４は上位のコンピュータ５５に接続されて
いる。リードライトヘッド５３及びＩＤコントローラ５
４は書込／読出制御ユニットを構成している。

【００２２】さてリードライトヘッド５３及びＩＤコン
トローラ５４は夫々第７図にブロック図を示すように、
データキャリア５２へのデータの書込み及び読取りを制
御するマイクロプロセッサ（ＣＰＵ）６１とそのシステ
ムプログラム及びデータを保持するメモリ６２が設けら
れる。ＩＤコントローラ５４内のマイクロプロセッサ６
１は図示のようにライトコマンドを送出するライトコマ
ンド送出手段６１ａを有しており、又ライトコマンド送
出後に一定時間発振を制御する発振制御手段６１ｂを有
している。

【００２３】さてリードライトヘッド５３は所定周波数
のキャリアを断続する変調回路６３、及びＡＳＫ変調し
てデータキャリア５２に高周波の信号を伝送する送信部
６４を有している。又受信部６５はデータキャリア５２
から得られるキャリアと同一のキャリア周波数の減衰振
動を受信するものであり、受信信号は復調回路６６に与
えられる。復調回路６６は減衰の有無によってデータキ
ャリア５２から伝送される信号を復調するものであり、
その出力はＩＤコントローラ５４に与えられる。

【００２４】図８は本実施例によるデータキャリア５２
の構成を示すブロック図であり、第１実施例と同一部分
は同一符号を付して詳細な説明を省略する。本実施例で
は送受信部１，電源供給部４，復調回路８，キャリア検
出部９，残響制御回路１８の構成は第１実施例と同様で
ある。又メモリ制御部７０内に前述した第１実施例と同
様に、ＩＦロジック回路１１，発振回路１３〜メモリア
クセス回路１７までの各ブロックを有することは第１実
施例と同様である。本実施例ではＩＦロジック回路１１
にはコマンドデコード回路７１が接続される。コマンド
デコード回路７１はＩＤコントローラ５４側から送出さ
れるコマンドをデコードし、これに基づいて発振回路１
３の発振開始，停止を制御すると共に、ライトコマン
ド，リードコマンドであれば所定のアドレスに対応して
メモリをアクセスし、必要なデータをメモリに書込み又
は読出すものである。

【００２５】次に本実施例の動作について説明する。図
９は本実施例のＩＤコントローラ５４のフローチャー
ト、図１０は伝送されるコマンドとその応答、及び発振
回路の動作を示すタイムチャートである。これらの図に
おいて書込／読出制御ユニットのＩＤコントローラ５４
が動作を開始すると、データキャリアの近接を待受け、
近接すれば例えばライトコマンド又はリードコマンドを
送出する。図１０（ａ）は書込／読出制御ユニット側か
ら送出されるコマンドを示している。こうしてライトコ
マンドを送出すると、ステップ８１においてライトコマ
ンドが送出されたかどうかをチェックする。ライトコマ
ンドの送出であればコマンド送出後にステップ８２に進
んでデータキャリア５２からのレスポンスが受信された
かどうかをチェックする。そして図１０（ｂ）に示すレ
スポンスの受信を待受け、レスポンスがあればステップ
８３に進んで発振開始コマンドを送出する。本実施例で
はデータキャリア５２側に設けたコマンドデコード回路
７１は発振開始コマンド，発振停止コマンドを他のコマ
ンドと同様にデコードし、発振の開始及び停止コマンド
によって発振回路１３を制御する。発振開始コマンドが
与えられればデータキャリアは図１０（ｃ）に示すよう
に発振を開始する。一方ＩＤコントローラ５４ではタイ
マを起動する（ステップ８４）。そしてステップ８５，
８６に進んでデータキャリア５２からのレスポンス及び
タイムアップするかどうかをチェックする。こうしてタ
イムアップするまで発振を継続させておくことによって
発振回路１３，チャージポンプ回路１４を必要な時間だ
け連続して動作させることができる。この間に高電圧ス
イッチング回路１５よりメモリセルに必要な電圧を与え
てライトコマンド内のデータを所定のアドレスに書込む
ものとする。

【００２６】さてＩＤコントローラ５４に設定したタイ
マがタイムアップすれば、ステップ８７に進んで発振停
止コマンドを送出する。そしてレスポンスの受信を待受
けて処理を終える。ここでステップ８０は書込／読出制
御ユニット側からデータキャリアにライトコマンドを送
出するライトコマンド送出手段６１ａを構成しており、
ステップ８１〜８８はライトコマンド送出後に発振を開
始する発振開始コマンド、このコマンド送出後の所定時
間後に発振を停止させる発振停止コマンドを送出する発
振制御手段６１ｂを構成している。

【００２７】こうすれば書込／読出制御ユニット側でデ
ータキャリア５２の発振回路１３の動作時間を規定する
ことができる。それ故、温度やＣＲの時定数のばらつき
の影響を受けることがなくなり、又伝送速度を変えても
対応することができる。又第１実施例と比較すればデー
タキャリアの構造が簡略化されるため、チップ面積を削
減することが可能となる。

【００２８】

【発明の効果】以上詳細に発明したように本発明によれ
ば、ＥＥＰＲＯＭをメモリとするデータキャリアを用い
た識別システムにおいて、データを書込むときの高電圧
を発生させるチャージポンプ回路の動作時間を正確に規
定することができる。そのためＣＲの時定数のばらつき
や温度等の影響が全くなくなる。従ってチャージポンプ
回路が動作することによる電圧降下による伝送距離のば
らつきをなくすことができる。更に本願の請求項３の発
明では、書込／読出制御ユニット側で昇圧回路の動作時
間を正確に制御することができ、データキャリアの構造
を簡略化することができる。

【図面の簡単な説明】

【図１】本発明の第１実施例によるデータキャリアの構
成を示すブロック図である。

【図２】本発明の第１実施例による発振制御回路と電圧
検知回路の構成を示すブロック図である。

【図３】本発明の第１実施例のＩＦロジック部の一部の
構成を示すブロック図である。

【図４】本発明の第１実施例によるデータキャリアの動
作を示すタイムチャート（その１）である。

【図５】本発明の第１実施例によるデータキャリアの動
作を示すタイムチャート（その２）である。

【図６】本発明の第２実施例による識別システムの全体
構成を示すブロック図である。

【図７】第２実施例によるＩＤコントローラとリードラ
イトヘッドの構成を示すブロック図である。

【図８】本発明の第２実施例によるデータキャリアの構
成を示すブロック図である。

【図９】本発明の第２実施例によるＩＤコントローラの
動作を示すフローチャートである。

【図１０】本発明の第２実施例によるＩＤコントローラ
及びデータキャリアの動作を示すタイムチャートであ
る。

【図１１】従来のデータキャリアの一例を示すブロック
図である。

【符号の説明】

１ 送受信部 ４ 電源供給部 ８ 復調回路 ９ キャリア検出部 １１ ＩＦロジック回路 １３ 発振回路 １４ チャージポンプ回路 １５ 高電圧スイッチング回路 １６ メモリセル １７ メモリアクセス回路 １８ 残響制御回路 ２０，７０ メモリ部 ２１ 発振制御回路 ２２，２３ 電圧検知回路 ５２ データキャリア ５３ リードライトヘッド ５４ ＩＤコントローラ ７１ コマンドデコード回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 書込／読出制御ユニットとの間で信号を
   送信及び受信する送受信部と、前記送受信部の出力を検
   波して信号を復調すると共にクロック信号を再生する復
   調回路と、前記送受信部が受信する搬送波を整流して直
   流電圧を出力する電源供給部と、ライトコマンドの受信
   後に前記復調回路より検出されたクロック信号を計数す
   るカウンタを含み一定時間の発振制御信号を出力する発
   振制御回路、前記カウンタの動作時間に基づいて制御さ
   れ一定周波数の信号を発振する発振回路、前記発振回路
   の出力に基づいて高電圧を供給する昇圧回路、ＥＥＰＲ
   ＯＭによるメモリセル、及び受信したコマンドに基づい
   て前記メモリセルをアクセスするメモリアクセス回路を
   有するメモリ部と、を具備することを特徴とするデータ
   キャリア。
2. 【請求項２】 前記データキャリアのメモリ部は、前記
   電源供給部の出力電圧のレベルを検出する第１の電圧検
   知回路と、前記メモリ部の昇圧回路の出力電圧を検出す
   る第２の電圧検知回路と、を具備し、前記発振制御回路
   は、前記第１，第２の電圧検知回路の電圧低下検知出力
   が与えられ、前記カウンタをリセットするオア回路を含
   むものであることを特徴とする請求項１記載のデータキ
   ャリア。
3. 【請求項３】 データを保持するメモリを有し、識別対
   象物に取付けられるデータキャリアと、前記データキャ
   リアにデータを伝送し送出されたデータを受信するデー
   タ伝送手段を有する書込／読出制御ユニットと、を具備
   する識別システムであって、前記書込／読出制御ユニッ
   トは、データの書込時にデータ及びアドレスを含むライ
   トコマンドを送出するライトコマンド送出手段と、ライ
   トコマンド送出後に発振開始コマンドを送出し、所定時
   間後に発振停止コマンドを送出する発振制御手段と、を
   具備するものであり、前記データキャリアは、書込／読
   出制御ユニットとの間で信号を送信及び受信する送受信
   部と、前記送受信部の出力を検波して信号を復調すると
   共にクロック信号を再生する復調回路と、前記送受信部
   が受信する搬送波を整流して直流電圧を出力する電源供
   給部と、リードコマンド，ライトコマンド及び発振制御
   コマンドをデコードすると共に前記発振制御コマンドの
   受信時に発振を制御するコマンドデコード回路、前記コ
   マンドデコード回路によりデコードされた発振制御信号
   に基づいて発振を開始及び停止し一定周波数の信号を発
   振する発振回路、前記発振回路の出力に基づいて高電圧
   を供給する昇圧回路、ＥＥＰＲＯＭによるメモリセル、
   及び受信したコマンドに基づいて前記メモリセルをアク
   セスするメモリアクセス回路を有するメモリ部と、を具
   備するものであることを特徴とする識別システム。