JP2006041817A - 無線タグ通信システムの質問器 - Google Patents

Abstract

【課題】中央演算処理装置の制御負担を低減し、円滑かつ信頼性の高い無線通信制御を実現する。
【解決手段】質問器１００は、無線タグ回路素子ＴpのＩＣ回路部５２の無線タグ情報にアクセスするための搬送波を発生させる水晶振動子２１、ＰＬＬ２２、ＶＣＯ２３と、互いに協働して、無線タグ情報にアクセスするための、機能上複数種類に類別されたコマンドパルス波形を生成するBASICパルス生成部１０１、RPLYパルス生成部１０２Ａ、EXEパルス生成部１０２Ｂ、PRGパルス生成部１０２Ｃ、PINGパルス生成部１０２Ｄと、これらパルス生成部により生成されたコマンドパルス波形を用いて上記発生された搬送波を変調する送信乗算回路２４と、この送信乗算回路２４からの変調出力を、非接触で無線タグ回路素子Ｔpに送信し、無線タグ情報へアクセスを行うアンテナ１とを有する。
【選択図】 図６

Description

本発明は、外部と情報の無線通信が可能な無線タグに対し情報の読み取り又は書き込みを行う無線タグ通信システムの質問器に関する。

応答器としての小型の無線タグに対し、質問器としてのリーダ／ライタより非接触で問い合わせの送信及び返答の受信を行うことで、無線タグの情報の読み取り／書き込みを行うＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）システムが知られている。

例えばラベル状の無線タグに備えられた無線タグ回路素子は、所定の無線タグ情報を記憶するＩＣ回路部とこのＩＣ回路部に接続されて情報の送受信を行うアンテナとを備えており、無線タグが汚れている場合や見えない位置にある場合であっても、リーダ／ライタ側よりＩＣ回路部に対してアクセス（情報の読み取り／書き込み）が可能であり、商品管理や検査工程、さらには物や人の動きの探索・探知等の様々な分野において実用が期待されている。

この無線タグ回路素子とリーダ／ライタとの間の無線通信に関しては、用途や規格に応じて種々の通信プロトコルが提唱されている。例えば特許文献１には、通信プロトコルの一例としてのアンチコリジョン方式を採用し、マイクロコンピュータの中央演算処理装置からの指令信号に応じて変調回路がアンチコリジョン方式のコマンド波形を生成し出力するようになっている。

特許３２３９２９４号公報（段落番号００２２〜００２３、図２）

上記従来技術では、質問器において、マイクロコンピュータの中央演算処理装置からの指令信号すなわちソフトウェアによってコマンド波形の生成を実現する構成であるため、通常その他にも種々の制御を行っている中央演算処理装置の制御負担が大きい。この結果、円滑かつ信頼性の高い無線通信制御を行うことが困難となる。

また、無線タグを応答器とした無線通信の場合、小型の無線タグには比較的簡素な回路しか搭載できないことから、有効な情報通信を確実に行うために質問器側から正確な波形の信号を送信する必要がある。しかしながら上記従来技術では、上記のように負担の大きい中央演算処理装置の指令でコマンド波形を生成することから、正確な信号を正しいタイミングで送信することが困難である。この結果、これによっても円滑かつ信頼性の高い無線通信制御を行うことが困難となる。

本発明の目的は、中央演算処理装置の制御負担を低減し、円滑かつ信頼性の高い無線通信制御を実現することができる無線タグ通信システムの質問器を提供することにある。

上記目的を達成するために、第１の発明は、無線タグ回路素子のＩＣ回路部の無線タグ情報にアクセスするための搬送波を発生させる搬送波発生手段と、互いに協働して、前記無線タグ情報にアクセスするための、機能上複数種類に類別されたプロトコルコマンド波形を生成する第１論理回路及び第２論理回路と、これら第１及び第２論理回路により生成された前記プロトコルコマンド波形を用いて前記搬送波発生手段により発生された搬送波を変調する搬送波変調手段と、この搬送波変調手段の出力を、非接触で前記無線タグ回路素子に送信し、前記無線タグ情報へアクセスを行う情報送信手段とを有することを特徴とする。

搬送波発生手段から発生された搬送波は、プロトコルコマンド波形を用いて搬送波変調手段で変調された後、情報送信手段から無線タグ回路素子へと送信される。ここで、本願第１発明においては、搬送波を変調する際に搬送波変調手段で用いるプロトコルコマンド波形を、その機能上において複数種類に類別し、第１論理回路及び第２論理回路の協働によって生成するようにする。このように、ハードウェア回路でコマンド波形を生成することにより、通常その他にも種々の制御を行っている質問器の中央演算処理装置（ＣＰＵ）の制御負担を低減し、円滑かつ信頼性の高い無線通信制御を実現することができる。また、中央演算処理装置（ＣＰＵ）のソフトウェアによってコマンド波形を生成する場合に比べ、正確な信号を正しいタイミングで無線タグ回路素子に送信することができ、その意味でも制御上の信頼性向上が可能である。

第２の発明は、上記第１発明において、前記第１論理回路は、前記複数種類の前記プロトコルコマンド波形に共通な波形要素を生成することを特徴とする。

複数種類のプロトコルコマンド波形に共通な波形要素は、第１論理回路で一括して生成を行うことにより、すべてのプロトコルコマンドについて、各コマンドごとに専用のハードウェア回路を１つずつ用意する場合に比べ、回路構成を簡素化かつ小型化し、製造コスト低減を図ることができる。さらに、各コマンドごとに専用のハードウェア回路を１つずつ用意する場合、複数の通信プロトコルに適用しようとすると、すべてのプロトコルのすべてのコマンドに膨大な数のハードウェア回路が必要となる。本願第２発明においては、上記のように共通波形要素の生成を行うハードウェア回路を第１論理回路として分離集約する分、上記の弊害を低減し、比較的簡素な回路で複数の通信プロトコルにも対応可能である。

第３の発明は、上記第２発明において、前記第１論理回路は複数設けられ、それぞれの第１論理回路は、当該第１論理回路に対応する少なくとも２種類の前記プロトコルコマンド波形に共通な波形要素をそれぞれ生成可能であり、生成するプロトコルコマンド波形の種類に応じて、前記複数の第１論理回路のうち対応するものが選択されて使用されることを特徴とする。

本願第３発明においては、複数種類のプロトコルコマンド波形すべてに共通な１つの第１論理回路を用いるのでなくても、少なくとも２種類のプロトコルコマンド波形について共通な第１論理回路を複数個用いて、複数種類のプロトコルコマンド波形を生成するようにする。この場合でも、各コマンドごとに専用のハードウェア回路を１つずつ用意する場合に比べれば、回路構成を簡素化かつ小型化し、製造コスト低減を図ることができる。

第４の発明は、上記第２発明において、前記第１論理回路は、互いに協働して、前記複数種類の前記プロトコルコマンド波形に共通な波形要素を生成する第１部分回路及び第２部分回路とから構成されていることを特徴とする。

互いに協働する第１部分回路及び第２部分回路からなる第１論理回路により、複数種類のプロトコルコマンド波形に共通な波形要素を生成し、比較的簡素な回路で複数の通信プロトコルにも対応可能である。

第５の発明は、上記第４発明において、前記第１部分回路は、前記複数種類の前記プロトコルコマンド波形に共通な波形要素のうち、複数の質問器それぞれに固有な波形要素を生成し、前記第２部分回路は、前記複数種類の前記プロトコルコマンド波形に共通な波形要素のうち、複数の質問器に共通な波形要素を生成することを特徴とする。

第１論理回路のうち、複数の質問器に共通な波形要素は、各質問器ごとに固有の第１部分回路と分け、第２部分回路として一括して生産を行うことで、さらに製造コスト低減を図ることができる。

第６の発明は、上記第１乃至第５発明のいずれかにおいて、前記第２論理回路は複数備えられており、前記複数種類の前記プロトコルコマンド波形それぞれに固有な波形要素をそれぞれ生成することを特徴とする。

第２論理回路が、各種類のプロトコルコマンド波形に固有な波形要素を生成しつつ第１論理回路と協働してプロトコルコマンド波形を生成し、搬送波変調手段はこのプロトコルコマンド波形を用いて搬送波を変調し、情報送信手段から無線タグ回路素子へと送信することができる。

第７の発明は、上記第６発明において、前記プロトコルコマンド波形の種類に応じて、前記複数の第２論理回路のうちいずれの論理回路からの波形要素を用いるかを選択する選択手段を備えることを特徴とする。

選択手段で選択された第２論理回路からの波形要素が組み込まれてプロトコルコマンド波形が生成され、搬送波変調手段はこのプロトコルコマンド波形を用いて搬送波を変調することができる。

第８の発明は、上記第１乃至第７発明のいずれか１つにおいて、前記第１及び第２論理回路は、前記複数種類のプロトコルコマンド波形として、前記ＩＣ回路部の前記無線タグ情報を不確定な条件下で探索しつつ取得するための第１コマンド波形、前記ＩＣ回路部の前記無線タグ情報を変更するための第２コマンド波形、前記無線タグ回路素子からの返答を要求する第３コマンド波形、前記無線タグ回路素子からの返答を要求しない第４コマンド波形の４種類を生成することを特徴とする。

本願第８発明においては、搬送波を変調する際に搬送波変調手段で用いるプロトコルコマンド波形を、その機能上、無線タグ情報を不確定な条件下で探索しつつ取得するための第１コマンド波形（いわゆる探索コマンド）、無線タグ情報を変更するための第２コマンド波形（いわゆる書き込みコマンドや消去コマンド）、無線タグ回路素子からの返答を要求する第３コマンド波形（いわゆる情報取得コマンド）、無線タグ回路素子からの返答を要求しないそれ以外の第４コマンド波形の４種類に類別する。そして、これら４種類を、第１論理回路及び第２論理回路の協働によって生成することにより、質問器の中央演算処理装置（ＣＰＵ）の制御負担を低減し、円滑かつ信頼性の高い無線通信制御を実現することができる。

第９の発明は、上記第２乃至第８発明のいずれか１つにおいて、前記第１論理回路は、機能上互いに同一種類である複数の前記プロトコルコマンド波形のそれぞれに応じて、互いに異なる波形部分を生成する個別波形生成手段を備えることを特徴とする。

個別波形生成手段によって、機能上同一種となるプロトコルコマンド波形のうち互いに異なる波形部分をそれぞれ独自に生成し、最終的に同一機能である別々のプロトコルコマンド波形を形作ることができる。

第１０の発明は、上記第１乃至第９発明のいずれか１つにおいて、前記情報送信手段からの送信後、それに応じて前記無線タグ回路素子より非接触で受信された返答信号を読み込む情報受信手段と、この情報受信手段で読み込んだ前記返答信号を復調し、対応する無線タグ情報を取得する復調手段と、この復調手段で復調した信号レベルを検出する信号レベル検出回路と、この信号レベル検出回路で検出した信号レベルの大小に応じて前記返答信号の受信状況を判定する第１受信判定手段とを有することを特徴とする。

本願第１０発明においては、情報送信手段からの送信後、無線タグ回路素子からの返答信号が情報受信手段で読み込まれ、その読み込んだ返答信号が復調手段で復調され、復調後の信号レベルに応じて第１受信判定手段で返答信号の受信状況が判定される。これにより、この判定結果を中央演算処理装置（ＣＰＵ）に入力するようにすれば、中央演算処理装置は１つ１つの返答信号を取得しなくても上記判定結果の信号のみを識別するだけで当該返答信号が正しく受信されたかどうかを認識することができる。したがって、上記情報受信手段での受信時に中央演算処理装置が直接上記返答信号の読み込み状況を詳細に監視し認識する場合に比べ、中央演算処理装置の制御負担を低減し、円滑かつ信頼性の高い無線通信制御を実現することができる。

第１１の発明は、上記第１乃至第９発明のいずれか１つにおいて、前記情報送信手段からの送信後、それに応じて前記無線タグ回路素子より非接触で受信された返答信号を読み込む情報受信手段と、この情報受信手段で読み込んだ前記返答信号を復調し、対応する無線タグ情報を取得する復調手段と、この復調手段で取得した前記無線タグ情報をビットごとに区分して収納可能に構成された複数のレジスタ回路と、この複数のレジスタ回路におけるそれぞれの収納状況に応じて前記返答信号の受信状況を判定する第２受信判定手段とを有することを特徴とする。

本願第１１発明においては、情報送信手段からの送信後、無線タグ回路素子からの返答信号が情報受信手段で読み込まれ、その読み込んだ返答信号が復調手段で復調され、取得された無線タグ情報がビットごとに区分されてレジスタ回路に収納される。そして、このときの収納状況に応じて第２受信判定手段で返答信号の受信状況が判定される。これにより、この判定結果を中央演算処理装置（ＣＰＵ）に入力するようにすれば、１つ１つの返答信号を取得しなくても上記判定結果の信号のみを識別するだけで中央演算処理装置は当該返答信号が正しく受信されたかどうかを認識することができる。したがって、上記情報受信手段での受信時に中央演算処理装置が直接上記返答信号の読み込み状況を詳細に監視し認識する場合に比べ、中央演算処理装置の制御負担を低減し、円滑かつ信頼性の高い無線通信制御を実現することができる。

上記目的を達成するために、第１２の発明は、無線タグ回路素子のＩＣ回路部へアクセスするためのアクセス情報の送信後、それに応じて前記無線タグ回路素子より非接触で受信された返答信号を読み込む情報受信手段と、この情報受信手段で読み込んだ前記返答信号を復調し、対応する無線タグ情報を取得する復調手段と、この復調手段で復調した信号レベルを検出する信号レベル検出回路と、この信号レベル検出回路で検出した信号レベルの大小に応じて前記返答信号の受信状況を判定する第１受信判定手段とを有することを特徴とする。

本願第１２発明においては、アクセス情報の送信後無線タグ回路素子からの返答信号が情報受信手段で読み込まれ、その読み込んだ返答信号が復調手段で復調され、復調後の信号レベルに応じて第１受信判定手段で返答信号の受信状況が判定される。これにより、この判定結果を中央演算処理装置（ＣＰＵ）に入力するようにすれば、中央演算処理装置は１つ１つの返答信号を取得しなくても上記判定結果の信号のみを識別するだけで当該返答信号が正しく受信されたかどうかを認識することができる。したがって、上記情報受信手段での受信時に中央演算処理装置が直接上記返答信号の読み込み状況を１つ１つ詳細に監視し認識する場合に比べ、中央演算処理装置の制御負担を低減し、円滑かつ信頼性の高い無線通信制御を実現することができる。

上記目的を達成するために、第１３の発明は、無線タグ回路素子のＩＣ回路部へアクセスするためのアクセス情報の送信後、それに応じて前記無線タグ回路素子より非接触で受信された返答信号を読み込む情報受信手段と、この情報受信手段で読み込んだ前記返答信号を復調し、対応する無線タグ情報を取得する復調手段と、この復調手段で取得した前記無線タグ情報をビットごとに区分して収納可能に構成された複数のレジスタ回路と、この複数のレジスタ回路におけるそれぞれの収納状況に応じて前記返答信号の受信状況を判定する第２受信判定手段とを有することを特徴とする。

本願第１３発明においては、アクセス情報の送信後無線タグ回路素子からの返答信号が情報受信手段で読み込まれ、その読み込んだ返答信号が復調手段で復調され、取得された無線タグ情報がビットごとに区分されてレジスタ回路に収納される。そして、このときの収納状況に応じて第２受信判定手段で返答信号の受信状況が判定される。これにより、その判定結果を中央演算処理装置（ＣＰＵ）に入力するようにすれば、中央演算処理装置はこの信号を識別するだけで、当該返答信号が正しく受信されたかどうかを認識することができる。したがって、上記情報受信手段での受信時に中央演算処理装置が直接上記返答信号の読み込み状況を詳細に監視し認識する場合に比べ、中央演算処理装置の制御負担を低減し、円滑かつ信頼性の高い無線通信制御を実現することができる。

第１４の発明は、上記第１２又は第１３発明において、前記第１又は第２受信判定手段は、前記受信状況の判定の結果として、無線タグ情報が正しく受信されたことを表す第１信号、無線タグ情報が正しく受信されていないことを表す第２信号、及び無線タグ情報が正しく受信されたか受信されないかが不明であることを表す第３信号のうち、いずれか１つを出力することを特徴とする。

本願第１４発明においては、第１受信判定手段又は第２受信判定手段が、受信状況に応じ、無線タグ情報が正しく収納されたか収納されていないかに対応する第１信号や第２信号が各レジスタ回路から出力され、不明である場合には第３信号が出力される。これにより、これらの出力信号を中央演算処理装置（ＣＰＵ）に入力すれば、中央演算処理装置は返答信号が上記３つのうちどのような状況であるかを詳細に認識することができる。

本発明によれば、ハードウェア回路でコマンド波形を生成することにより、通常その他にも種々の制御を行っている質問器の中央演算処理装置の制御負担を低減し、円滑かつ信頼性の高い無線通信制御を実現することができる。また、中央演算処理装置のソフトウェアによってコマンド波形を生成する場合に比べ、正確な信号を正しいタイミングで無線タグ回路素子に送信することができ、その意味でも制御上の信頼性向上が可能である。

以下、本発明の一実施の形態を図面を参照しつつ説明する。

図１は、本実施形態の適用対象である無線タグ通信システムの全体概略を表すシステム構成図である。

図１において、この無線タグ通信システムＳは、本実施形態による質問器１００と、これに対応する応答器としての複数の無線タグＴとから構成される。

各無線タグＴは、アンテナ５１とＩＣ回路部５２とを備えた無線タグ回路素子Ｔpを有している。

質問器１００は、無線タグ回路素子Ｔpの上記アンテナ５１との間で無線通信により信号の授受を行うアンテナ１と、上記アンテナ１を介し上記無線タグ回路素子ＴpのＩＣ回路部５２へアクセスする（読み取り又は書き込みを行う）ための高周波回路２と、無線タグ回路素子Ｔpから読み出された信号を処理するとともに各種制御を行う制御回路４とを有する。

図２は、上記高周波回路２の詳細機能の一例を表す機能ブロック図である。この図２において、高周波回路２は、アンテナ１を介し無線タグ回路素子Ｔpに対して信号を送信する送信部１１と、アンテナ１により受信された無線タグ回路素子Ｔpからの反射波を入力する受信部１２と、送受分離器１３とから構成される。

送信部１１は、無線タグ回路素子ＴpのＩＣ回路部５２の無線タグ情報にアクセスする（読み取り又は書き込みを行う）ための搬送波を発生させる水晶振動子２１、ＰＬＬ（Phase Locked Loop）２２、及びＶＣＯ（Voltage Controlled Oscillator）２３と、上記制御回路４から供給される信号に基づいて上記発生させられた搬送波を変調（この例では制御回路４からの「ＴＸ＿ＡＳＫ」信号に基づく振幅変調）する送信乗算回路２４（但し振幅変調の場合は増幅率可変アンプ等を用いてもよい）と、その送信乗算回路２４により変調された変調波を、制御回路４からの「ＴＸ＿ＰＷＲ」信号によって増幅率を決定し増幅する可変送信アンプ２５とを備えている。そして、上記発生される搬送波は、好適にはＵＨＦ帯の周波数を用いており、上記送信アンプ２５の出力は、送受分離器１３を介してアンテナ１に伝達されて無線タグ回路素子ＴpのＩＣ回路部５２に供給される。

受信部１２は、アンテナ１により受信された無線タグ回路素子Ｔpからの反射波と上記発生させられた搬送波とを掛け合わせる復調手段としての受信第１乗算回路３１と、その受信第１乗算回路３１の出力から必要な帯域の信号のみを取り出すための第１バンドパスフィルタ３２と、この第１バンドパスフィルタ３２の出力を増幅して第１リミッタ３３に供給する受信第１アンプ３４と、上記アンテナ１により受信された無線タグ回路素子Ｔpからの反射波と上記発生された後に位相が９０°遅延された搬送波とを掛け合わせる復調手段としての受信第２乗算回路３５と、その受信第２乗算回路３５の出力から必要な帯域の信号のみを取り出すための第２バンドパスフィルタ３６と、この第２バンドパスフィルタ３６の出力を入力するとともに増幅して第２リミッタ３７に供給する受信第２アンプ３８とを備えている。そして、上記第１リミッタ３３から出力される信号「ＲＸＳ−Ｉ」及び第２リミッタ３７から出力される信号「ＲＸＳ−Ｑ」は、上記制御回路４に入力されて復号化処理される。

また、受信第１アンプ３４及び受信第２アンプ３８の出力は、信号レベル検出回路としてのＲＳＳＩ（Received Signal Strength Indicator）回路３９にも入力され、それらの信号の強度を示す検出信号「ＲＳＳＩ」が制御回路４に入力されるようになっている。このようにして、本実施形態の例では、Ｉ−Ｑ直交復調によって無線タグ回路素子Ｔpからの反射波の復調が行われる。

また、ＲＳＳＩ回路３９で検出した信号レベルはレベル判定部４０に入力され、このレベル判定部４４０はその入力した信号レベルの大小に応じて（例えば所定のしきい値より大きいか小さいかにより）、無線タグ回路素子Ｔpからの反射波（返答信号）が正しく受信されたかどうか等の受信状況を判定し、対応する判定結果を制御回路４（詳細には後述のＣＰＵ４Ａ）に入力する。このときの判定結果の一例としては、返答信号の無線タグ情報が正しく受信されたことを表す第１信号、無線タグ情報が正しく受信されていないことを表す第２信号、及び無線タグ情報が正しく受信されたか受信されないかが不明であることを表す第３信号のうち、いずれか１つを制御回路４に出力する。制御回路４のＣＰＵ４Ａはこの判定結果に応じ、返答信号が正しく受信されたと判定された場合（上記第１信号が入力されたとき）のみ、高周波回路１２からの返答信号を取得し、これに応じて種々の制御を行う。

図３は、上記無線タグＴに備えられた無線タグ回路素子Ｔpの機能的構成を表す機能ブロック図である。この図３において、無線タグ回路素子Ｔpは、質問器１００側のアンテナ１とＵＨＦ帯等の高周波を用いて非接触で信号の送受信を行う上記アンテナ５１と、このアンテナ５１に接続された上記ＩＣ回路部５２とを有している。

ＩＣ回路部５２は、アンテナ５１により受信された搬送波を整流する整流部５３と、この整流部５３により整流された搬送波のエネルギを蓄積し駆動電源とするための電源部５４と、上記アンテナ５１により受信された搬送波からクロック信号を抽出して制御部５５に供給するクロック抽出部５６と、所定の情報信号を記憶し得る情報記憶手段として機能するメモリ部５７と、上記アンテナ５１に接続された変復調部５８と、上記整流部５３、クロック抽出部５６、及び変復調部５８等を介して上記無線タグ回路素子Ｔpの作動を制御するための上記制御部５５とを備えている。

変復調部５８は、アンテナ５１により受信された上記質問器１００のアンテナ１からの通信信号の復調を行うと共に、上記制御部５５からの応答信号に基づき、アンテナ５１より受信された搬送波を変調反射する。

制御部５５は、上記変復調部５８により復調された受信信号を解釈し、上記メモリ部５７において記憶された情報信号に基づいて返信信号を生成し、上記変復調部５８により返信する制御等の基本的な制御を実行する。

質問器１００の高周波回路２の送信部１１で前述のようにして生成した信号（無線タグ回路素子ＴpのＩＣ回路部５２の無線タグ情報へアクセスするためのアクセス情報に相当）がアンテナ１を介して送信されると、これに応じて無線タグ回路素子Ｔpのアンテナ５１から返答信号が送信（返信）され、質問器１００のアンテナ１を介し高周波回路２の受信部１２で受信処理され、これに基づいて情報の読み取り／書き込みが行われる。

以上の基本構成において、本実施形態の最も大きな特徴は、搬送波変調手段としての送信乗算回路２４に対して制御回路４から出力するプロトコルコマンド波形（ＴＸ−ＡＳＫ信号）を生成する複数の論理回路を制御回路４内に設けるとともに、それら論理回路を、機能上複数種類に類別されるプロトコルコマンド波形に共通な波形要素を生成する第１論理回路と複数種類のプロトコルコマンド波形それぞれに固有な波形要素を生成する第２論理回路とに分けていることである。

図４（ａ）〜（ｄ）は、上記のように論理回路を分けて設けるために設定した上記プロトコルコマンドの機能上類別を表す図である。

本実施形態では、プロトコルコマンドとして、無線タグ回路素子Ｔpの識別情報（タグID）を指定せず無条件にその記憶された情報を読み出すための「無条件タグ情報取得命令（「Scroll All ID」信号等）、識別情報（タグID）を指定してその記憶された情報を読み出すための条件付きタグ情報取得命令（「Scroll ID」信号等）、通信範囲にある無線タグ回路素子Ｔpに応答を促しその一群の応答を階層的に区分けしながら収納するための探索命令（「Ping」信号等）、無線タグ回路素子Ｔpの機能を休眠化させる休眠化命令（「Sleep」信号又は「Quiet」信号等）、一旦休眠化した無線タグ回路素子Ｔpの機能を再活性化する活性化命令（「Talk」信号等）、無線タグ回路素子Ｔpの機能を無効化し喪失させる無効化命令（「Kill」信号等）、無線タグ回路素子Ｔpのメモリ部１５７に所望のデータを書き込むタグ情報書込命令（「Program」信号等）、無線タグ回路素子Ｔpのメモリ部５７に記憶された情報を初期化する初期化命令（「Erase」信号等）、メモリ部１５７の内容を確認する記憶確認命令（「Verify」信号等）、メモリ部１５７に記憶された情報の上書きを禁止する上書き禁止命令（「Lock」信号等）を対象としている。

これらのプロトコルコマンドを、本実施形態では、（Ａ）無線タグ回路素子Ｔpからの返答があるコマンド（無条件タグ情報取得命令、条件付きタグ情報取得命令、記憶確認命令）；（Ｂ）無線タグ回路素子Ｔpからの返答がないコマンド（休眠化命令、活性化命令、無効化命令、上書き禁止命令）；（Ｃ）無線タグ回路素子Ｔpのタグ識別情報（ＩＤ）を変更するコマンド（タグ情報書込命令、初期化命令）；（Ｄ）探索命令；の４種類に類別する。

図４（ａ）〜（ｄ）は、上記（Ａ）〜（Ｄ）の４種類のコマンドの波形（高周波回路１１の送信乗算回路２４に対して制御回路４から出力するパルス信号）の一例を表す図であり、図４（ａ）、図４（ｂ）、図４（ｃ）、図４（ｄ）が、それぞれ上記（Ａ），（Ｂ），（Ｃ），（Ｄ）のコマンド類別に対応している。これら図４（ａ）〜（ｄ）において、上述したように、各コマンドは、全コマンド類別に共通の波形要素Ｗ１と、各コマンド類別に固有な波形要素Ｗ２ａ，Ｗ２ｂ，Ｗ２ｃ，Ｗ２ｄとから構成されている。

共通の波形要素Ｗ１は、信号の先頭に空隙として設ける「gap」パルス、その次に続く最大値部分として設ける「preamble」パルス、その次に続くクロック信号との同期のための「clksync」パルス、その後のフレームの開始を示す「sof」パルス（sofはstart of frameの略）、これに続くコマンド部分である「cmd」パルス、その後のフレームの終了を示す「eof」パルス（sofはend of frameの略）から構成されている。

固有な波形要素Ｗ２ａ，Ｗ２ｂ，Ｗ２ｃ，Ｗ２ｄのうち、（ａ）無線タグ回路素子Ｔpからの返答があるコマンドに対応する波形要素Ｗ２ａは、無線タグ回路素子Ｔpの処理の時間だけ待機する「setup_window」パルス、その後の無線タグ回路素子Ｔpからの返答を促す「sync」パルス、さらに次の無線タグ回路素子Ｔpからの返答データのための「reply_window」パルスから構成されている。また、（ｂ）無線タグ回路素子Ｔpからの返答がないコマンドに対応する波形要素Ｗ２ｂは、コマンドを実行処理するための「cmd_exe」パルス、これに続く搬送波のみの「cry_on」パルスから構成されている。また、（ｃ）無線タグ回路素子Ｔpのタグ識別情報を変更するコマンドに対応する波形要素Ｗ２ｃは、プログラムデータを示す「program」パルス、その後のプログラム処理時間のための「prg_term」パルス、これに続く「prg_shutdown」パルス、その後の「cry_off」パルス、そして「cry_on」パルスから構成されている。さらに、（ｄ）探索命令に対応する波形要素Ｗ２ｄは、「setup_window」パルス、これに続く個々の無線タグ回路素子Ｔpが応答するための「ping」パルスから構成されている。

なお、上記したすべてのパルスは、「ping」パルスを除き、図５（ａ）に示す”０”パルス要素（この例ではパルス要素周期Ｔoのうち(１／８)Ｔoの低レベル信号と(７／８)Ｔoの高レベル信号とからなる）と、図５（ｂ）に示す”１”パルス要素（この例ではパルス要素周期Ｔoのうち(３／８)Ｔoの低レベル信号と(５／８)Ｔoの高レベル信号とからなる）との組み合わせによって構成され、これによって「０」「１」からなる２×ｎ乗ビットの信号を実現している。「ping」パルスは、図５（ｃ）に示す”ping”パルス要素（この例ではパルス要素周期Ｔoに対し(３／８)Ｔoの低レベル信号と(６１／８)Ｔoの高レベル信号とからなる）の組み合わせによって構成されている。

図６は、上記制御回路４のハード構成を表すブロック図である。図６において、制御回路４は、いわゆるマイクロコンピュータであり、中央演算処理装置であるＣＰＵ４Ａを備えている。ＣＰＵは、別途設けたＲＡＭ（図示せず）の一時記憶機能を利用しつつＲＯＭ（図示せず）に予め記憶されたプログラムに従って信号処理を行うようになっている。

制御回路４はまた、上記ＣＰＵ４Ａのほか、本発明の最も大きな特徴である、上記全コマンド類別に共通の波形要素Ｗ１に対応したBASICパルス生成部１０１と、各コマンド類別に固有な波形要素Ｗ２ａに対応したRPLYパルス生成部１０２Ａと、波形要素Ｗ２ｂに対応したEXEパルス生成部１０２Ｂと、波形要素Ｗ２ｃに対応したPRGパルス生成部１０２Ｃと、波形要素Ｗ２ｄに対応したPINGパルス生成部１０２Ｄと、RPLYパルス生成部１０２Ａから出力されたRPLYパルス波形信号、EXEパルス生成部１０２Ｂから出力されたEXEパルス波形信号、PRGパルス生成部１０２Ｃから出力されたPRGパルス波形信号、及びPINGパルス生成部１０２Ｄから出力されたPINGパルス波形信号のいずれか１つを選択して出力する選択回路１０３と、BASICパルス生成部１０１から出力されたBASICパルス波形信号と上記選択回路１０３から出力された波形信号との論理和をコマンドパルス波形として上記高周波回路送信部１１の送信乗算回路２４へ変調信号として出力するＯＲ回路１０４と、RPLYパルス生成部１０２Ａから出力されたRPLYパルス生成終了信号、EXEパルス生成部１０２Ｂから出力されたEXEパルス生成終了信号、PRGパルス生成部１０２Ｃから出力されたPRGパルス生成終了信号、及びPINGパルス生成部１０２Ｄから出力されたPINGパルス生成終了信号のいずれか１つを選択しコマンド終了信号としてＣＰＵ４Ａに出力する選択回路１０５と、ＣＰＵ４Ａからの指令信号に基づき、上記各パルス生成部１０１，１０２Ａ〜Ｄ、選択回路１０３、ＯＲ回路１０４、選択回路１０５へのクロック信号ＣＬＫを生成し出力するCLOCK生成部１０６と、アンテナ１を介し上記高周波回路２の受信部１２（先の図２参照）で受信し復調された無線タグ回路素子Ｔpからの返答信号をシリアル／パラレル変換してＣＰＵ４Ａへ出力するシリアル／パラレル変換部１０７とを備えている。

RPLYパルス生成部１０２Ａからは、高周波回路受信部１２に、無線タグ回路素子Ｔpからの受信信号の復調タイミングをとるための信号が出力される。

シリアル／パラレル変換部１０７は、複数のレジスタ回路によって構成されており、上記復調後の返答信号（無線タグ情報）をシリアル／パラレル変換した後、ビットごとに区分して収納可能し、ＣＰＵ４Ａに対し、順次出力可能となっている。

図７は、図６に示した上記BASICパルス生成部１０１の詳細構成を表すブロック図である。図７において、BASICパルス生成部１０１は前述したように共通の波形要素Ｗ１（＝BASICパルス波形信号）を生成するものであり、上記ＣＰＵ４Ａからのコマンドスタート信号に基づき「gap」パルス（GAPパルス波形信号）を生成するGAPパルス生成部１０１ａと、このGAPパルス生成部１０１ａから出力されたGAPパルス生成終了信号に基づき「preamble」パルス（PRMBLパルス波形信号）を生成するPRMBLパルス生成部１０１ｂと、このPRMBLパルス生成部１０１ｂから出力されたPRMBLパルス生成終了信号に基づき、「clksync」パルス（CLKSYNCパルス波形信号）を生成するCLKSYNCパルス生成部１０１ｃと、このCLKSYNCパルス生成部１０１ｃから出力されたCLKSYNCパルス生成終了信号に基づき、「sof」パルス（SOFパルス波形信号）を生成するSOFパルス生成部１０１ｄと、このSOFパルス生成部１０１ｄから出力されたSOFパルス生成終了信号及びＣＰＵ４Ａからのコマンド設定信号に基づき、「cmd」パルス（CMDパルス波形信号）を生成するCMDパルス生成部１０１ｅと、このCMDパルス生成部１０１ｅから出力されたCMDパルス生成終了信号に基づき、「eof」パルス（EOFパルス波形信号）を生成する（かつBASICパルス生成終了信号としてのEOFパルス生成終了信号をRPLYパルス生成部１０２Ａへ出力する）EOFパルス生成部１０１ｆと、GAPパルス生成部１０１ａで生成したGAPパルス波形信号、PRMBLパルス生成部１０１ｂで生成したPRMBLパルス波形信号、CLKSYNCパルス生成部１０１ｃで生成したCLKSYNCパルス波形信号、SOFパルス生成部１０１ｄで生成したSOFパルス波形信号、CMDパルス生成部１０１ｅで生成したCMDパルス波形信号、及びEOFパルス生成部１０１ｆで生成したEOFパルス波形信号の論理和をBASICパルス波形として上記ＯＲ回路１０４へ出力するＯＲ回路１０１ｇとを備えている。

図８は、図７に示した上記CMDパルス生成部１０１ｅの詳細構成を表すブロック図である。図８において、CMDパルス生成部１０１ｅは、この例では８bitに対応した８個のコマンドレジスタ１０１ｅＡ1，１０１ｅＡ2，１０１ｅＡ3，１０１ｅＡ4，１０１ｅＡ5，１０１ｅＡ6，１０１ｅＡ7，１０１ｅＡ8と、これらコマンドレジスタ１０１ｅＡ1〜１０１ｅＡ8のうちコマンドレジスタ１０１ｅＡ8を除く７つのコマンドレジスタ１０１ｅＡ1〜１０１ｅＡ7に対応してそれぞれ設けられ、ＣＰＵ４Ａからのコマンド設定データ（１bit〜７bit）が入力される７個の切換器（セレクタ）１０１ｅＢ1，１０１ｅＢ2，１０１ｅＢ3，１０１ｅＢ4，１０１ｅＢ5，１０１ｅＢ6，１０１ｅＢ7と、コマンドレジスタ１０１ｅＡ８からのデータに基づきパルス信号を生成して最終的に上記コマンドパルス（CMDパルス波形）として上記ＯＲ回路１０１ｇへ出力するパルス生成部１０１ｅＣと、ＣＰＵ４Ａから上記コマンド設定データとは別に出力されたコマンド書込信号が入力され、これに基づき選択（指示）信号を生成して上記切換器１０１ｅＢ1，１０１ｅＢ2，１０１ｅＢ3，１０１ｅＢ4，１０１ｅＢ5，１０１ｅＢ6，１０１ｅＢ7へ出力するとともに、上記EOFパルス生成部１０１ｆに上記CMDパルス生成終了信号を出力する選択信号生成部１０１ｅＤと、ＣＰＵ４Ａからの上記コマンド書込信号と上記SOFパルス生成部１０１ｄからの上記SOFパルス生成終了信号とが入力され、これに基づきレジスタ保持（指示）信号を生成して上記コマンドレジスタ１０１ｅＡ1，１０１ｅＡ2，１０１ｅＡ3，１０１ｅＡ4，１０１ｅＡ5，１０１ｅＡ6，１０１ｅＡ7，１０１ｅＡ8へ出力するレジスタ制御信号生成部１０１ｅＥとを備える。

上記のようなCMDパルス生成部１０１ｅの構成において、ＣＰＵ４Ａからコマンド書込信号が選択信号生成部１０１ｅＤへ入力されると、選択信号生成部１０１ｅＤから切換器１０１ｅＢ1〜１０１ｅＢ7へ選択信号が出力され、各切換器１０１ｅＢ1〜１０１ｅＢ7は、ＣＰＵ４Ａから入力されるコマンド設定データ（１bit〜７bit）を対応するコマンドレジスタ１０１ｅＡ1〜１０１ｅＡ7に入力するように切り替えられる。このとき、上記ＣＰＵ４Ａからのコマンド書込信号はレジスタ制御信号生成部１０１ｅＥにも入力され、レジスタ制御信号生成部１０１ｅＥからレジスタ制御信号がコマンドレジスタ１０１ｅＡ1〜１０１ｅＡ8へ出力される。この結果、各コマンドレジスタ１０１ｅＡ1〜１０１ｅＡ7が、上記のようにして切換器１０１ｅＢ1〜１０１ｅＢ7を介し（コマンドレジスタ１０１ｅＡ８についてはＣＰＵより直接）コマンド設定データを入力し、格納保持する。この状態が完了したら、各切換器１０１ｅＢ1，１０１ｅＢ2，１０１ｅＢ3，１０１ｅＢ4，１０１ｅＢ5，１０１ｅＢ6，１０１ｅＢ7をシリアルに接続するように切り替えられる（復位する）。

以上のような状態で上記SOFパルス生成部１０１ｄから上記SOFパルス生成終了信号がレジスタ制御信号生成部１０１ｅＥに入力されると、レジスタ制御信号生成部１０１ｅＥからレジスタ制御信号がコマンドレジスタ１０１ｅＡ1〜１０１ｅＡ8へ出力される。この結果、各コマンドレジスタ１０１ｅＡ1〜１０１ｅＡ7が上記のようにして保持したコマンド設定データが更新される。このとき前述のように各切換器１０１ｅＢ1，１０１ｅＢ2，１０１ｅＢ3，１０１ｅＢ4，１０１ｅＢ5，１０１ｅＢ6，１０１ｅＢ7がシリアルに接続されていることから、コマンドレジスタ１０１ｅＡ8のコマンドデータ（８bit）→コマンドレジスタ１０１ｅＡ7のコマンドデータ（７bit）→コマンドレジスタ１０１ｅＡ6のコマンドデータ（６bit）→コマンドレジスタ１０１ｅＡ5のコマンドデータ（５bit）→コマンドレジスタ１０１ｅＡ4のコマンドデータ（４bit）→コマンドレジスタ１０１ｅＡ3のコマンドデータ（３bit）→コマンドレジスタ１０１ｅＡ2のコマンドデータ（２bit）→コマンドレジスタ１０１ｅＡ1のコマンドデータ（１bit）の順で次々とコマンドデータがシリアルにシフトされ、最終的にパルス生成部１０１ｅＣにシリアルデータとして入力され、これに基づきパルス波形が生成される。

図９は、図７に示した上記ＯＲ回路１０１ｇの詳細構成を表すブロック図である。図９において、ＯＲ回路１０１ｇは、前述したＣＬＯＣＫ生成部１０１からのクロック信号ＣＬＫを共通に入力するとともに、GAPパルス生成部１０１ａで生成したGAPパルス波形信号、PRMBLパルス生成部１０１ｂで生成したPRMBLパルス波形信号、CLKSYNCパルス生成部１０１ｃで生成したCLKSYNCパルス波形信号、SOFパルス生成部１０１ｄで生成したSOFパルス波形信号、CMDパルス生成部１０１ｅで生成したCMDパルス波形信号、及びEOFパルス生成部１０１ｆで生成したEOFパルス波形信号をそれぞれ入力する、クロック部１０１ｇａ，クロック部１０１ｇｂ，クロック部１０１ｇｃ，クロック部１０１ｇｄ，クロック部１０１ｇｅ，クロック部１０１ｇｆと、これらクロック部１０１ｇａ〜１０１ｇｆからの出力（Ｑ出力）の論理和を出力する和算器１０１ｇｇと、上記ＣＬＯＣＫ生成部１０１からのクロック信号ＣＬＫと和算器１０１ｇｇからの出力を入力するとともに、和算器１０１ｇｇからの出力をクロック信号ＣＬＫと同期させてBASICパルス波形信号として上記ＯＲ回路１０４に出力するクロック部１０１ｇｈとを備えている。

上記構成において、上述のようにGAPパルス波形信号、PRMBLパルス波形信号、CLKSYNCパルス波形信号、SOFパルス波形信号、CMDパルス波形信号、EOFパルス波形信号が、対応するクロック部１０１ｇａ〜１０１ｇｆのＤ入力（データ入力）に接続され、クロック信号ＣＬＫに同期させてＱ出力から出力されており、さらにそれら各出力が和算器１０１ｇｇで合算される。この結果、先の図４（ａ）〜（ｄ）に示したように、「gap」パルス、その次に続く最大値部分として設ける「preamble」パルス、その次に続くクロック信号との同期のための「clksync」パルス、その後の「sof」パルス、これに続くコマンド部分である「cmd」パルス、その後の「eof」パルスからなる共通の波形要素Ｗ１が合成されるようになっている。

図１０は、図６に示した上記RPLYパルス生成部１０２Ａの詳細構成を表すブロック図である。図１０において、RPLYパルス生成部１０２Ａは前述したように固有な波形要素Ｗ２ａ（RPLYパルス波形信号）を生成するものであり、上記BASICパルス生成部１０１からのBASICパルス生成終了信号に基づき「setup_window」パルス（setup_windowパルス波形信号）を生成するsetup_windowパルス生成部１０２Ａａと、このsetup_windowパルス生成部１０２Ａａから出力されたsetup_windowパルス生成終了信号に基づき「sync」パルス（SYNCパルス波形信号）を生成するSYNCパルス生成部１０２Ａｂと、このSYNCパルス生成部１０２Ａｂから出力されたSYNCパルス生成終了信号に基づき、「reply_window」パルス（reply_windowパルス波形信号）を生成する（かつRPLYパルス生成終了信号としてのreply_windowパルス生成終了信号を選択回路１０５へ出力する）reply_windowパルス生成部１０２Ａｃと、setup_windowパルス生成部１０２Ａａで生成したsetup_windowパルス波形信号、SYNCパルス生成部１０２Ａｂで生成したSYNCパルス波形信号、reply_windowパルス生成部１０１ｃで生成したreply_windowパルス波形信号の論理和をRPLYパルス波形として上記選択回路１０３へ出力するＯＲ回路１０２Ａｄとを備えている。

図１１は、図６に示した上記EXEパルス生成部１０２Ｂの詳細構成を表すブロック図である。図１１において、EXEパルス生成部１０２Ｂは前述したように固有な波形要素Ｗ２ｂ（EXEパルス波形信号）を生成するものであり、上記BASICパルス生成部１０１からのBASICパルス生成終了信号に基づき「cmd_exe」パルス（cmd_exeパルス波形信号）を生成するcmd_exeパルス生成部１０２Ｂａと、このcmd_exeパルス生成部１０２Ｂａから出力されたcmd_exeパルス生成終了信号に基づき「cry_on」パルス（cry_onパルス波形信号）を生成する（かつEXEパルス生成終了信号としてのcry_onパルス生成終了信号を選択回路１０５へ出力する）cry_onパルス生成部１０２Ｂｂと、cmd_exeパルス生成部１０２Ｂａで生成したcmd_exeパルス波形信号及びcry_onパルス生成部１０２Ｂｂで生成したcry_onパルス波形信号の論理和をEXEパルス波形として上記選択回路１０３へ出力するＯＲ回路１０２Ｂｃとを備えている。

図１２は、図６に示した上記PRGパルス生成部１０２Ｃの詳細構成を表すブロック図である。図１２において、PRGパルス生成部１０２Ｃは前述したように固有な波形要素Ｗ２ｃ（PRGパルス波形信号）を生成するものであり、上記BASICパルス生成部１０１からのBASICパルス生成終了信号に基づき「program」パルス（programパルス波形信号）を生成するprogramパルス生成部１０２Ｃａと、このprogramパルス生成部１０２Ｃａから出力されたprogramパルス生成終了信号に基づき「prg_term」パルス（prg_termパルス波形信号）を生成するprg_termパルス生成部１０２Ｃｂと、このprg_termパルス生成部１０２Ｃｂから出力されたprg_termパルス生成終了信号に基づき、「prg_shutdown」パルス（prg_shutdownパルス波形信号）を生成するprg_shutdownパルス生成部１０２Ｃｃと、このprg_shutdownパルス生成部１０２Ｃｃから出力されたprg_shutdownパルス生成終了信号に基づき「cry_off」パルス（cry_offパルス波形信号）を生成するcry_offパルス生成部１０２Ｃｄと、このcry_offパルス生成部１０２Ｃｄから出力されたcry_offパルス生成終了信号に基づき、「cry_on」パルス（cry_onパルス波形信号）を生成する（かつPRGパルス生成終了信号としてのcry_onパルス生成終了信号を選択回路１０５へ出力する）cry_onパルス生成部１０２Ｃｅと、programパルス生成部１０２Ｃａで生成したprogramパルス波形信号、prg_termパルス生成部１０２Ｃｂで生成したprg_termパルス波形信号、prg_shutdownパルス生成部１０２Ｃｃで生成したprg_shutdownパルス波形信号、cry_offパルス生成部１０２Ｃｄで生成したcry_offパルス波形信号、cry_onパルス生成部１０２Ｃｅで生成したcry_onパルス波形信号の論理和をPRGパルス波形として上記選択回路１０３へ出力するＯＲ回路１０２Ｃｆとを備えている。

図１３は、図６に示した上記PINGパルス生成部１０２Ｄの詳細構成を表すブロック図である。図１３において、PINGパルス生成部１０２Ｄは前述したように固有な波形要素Ｗ２ｄ（PINGパルス波形信号）を生成するものであり、上記BASICパルス生成部１０１からのBASICパルス生成終了信号に基づき「setup_window」パルス（setup_windowパルス波形信号）を生成するsetup_windowパルス生成部１０２Ｄａと、このsetup_windowパルス生成部１０２Ｄａから出力されたsetup_windowパルス生成終了信号に基づき「ping」パルス（pingパルス波形信号）を生成する（かつPINGパルス生成終了信号としてのpingパルス生成終了信号を選択回路１０５へ出力する）pingパルス生成部１０２Ｄｂと、setup_windowパルス生成部１０２Ｄａで生成したsetup_windowパルス波形信号及びpingパルス生成部１０２Ｄｂで生成したpingパルス波形信号の論理和をPINGパルス波形として上記選択回路１０３へ出力するＯＲ回路１０２Ｄｃとを備えている。

図１４は、図６に示した上記ＯＲ回路１０４の詳細構成を表すブロック図である。図１４において、ＯＲ回路１０４は、前述したＣＬＯＣＫ生成部１０１からのクロック信号ＣＬＫを共通に入力するとともに、上記BASICパルス生成部１０１で生成したBASICパルス波形信号及び上記選択回路１０３で選択されたパルス波形（RPLYパルス波形、EXEパルス波形、PRGパルス波形、PINGパルス波形のいずれか）をそれぞれ入力する、クロック部１０４ａ，クロック部１０４ｂと、これらクロック部１０４ａ，１０４ｂからの出力（Ｑ出力）の論理和を出力する和算器１０４ｃと、上記ＣＬＯＣＫ生成部１０１からのクロック信号ＣＬＫと和算器１０４ｃからの出力を入力するとともに、和算器１０４ｃからの出力をクロック信号ＣＬＫと同期させてコマンドパルス波形（変調信号）として上記高周波回路送信部１１の送信乗算回路２４に出力するクロック部１０４ｄとを備えている。

上記構成において、上述のようにBASICパルス波形信号と、選択回路１０３からのパルス波形（RPLYパルス波形、EXEパルス波形、PRGパルス波形、PINGパルス波形のいずれか）が対応するクロック部１０４ａ，１０４ｂのＤ入力（データ入力）に接続され、クロック信号ＣＬＫに同期させてＱ出力から出力されており、さらにそれら各出力が和算器１０４ｃで合算される。この結果、先の図４（ａ）〜（ｄ）に示したように、全コマンド類別に共通の波形要素Ｗ１と、各コマンド類別に固有な波形要素Ｗ２ａ，Ｗ２ｂ，Ｗ２ｃ，Ｗ２ｄとが滑らかな波形として合成されるようになっている。

図１５は、このＯＲ回路１０４による波形の合成の一例を表す図であり、図１５（ａ）は、クロック部１０４ａから出力されたBASICパルス波形信号（波形要素Ｗ１）の一例を表しており、図１５（ｂ）は、波形要素Ｗ２ａとして選択回路１０３で選択されクロック部１０４ｂから出力されたRPLパルス波形信号の一例を表している。図１５（Ｃ）はこのときのクロック部１０４ｄからの出力波形を表しており、図示のように図１５（ａ）の波形要素Ｗ１と図１５（ｂ）の波形要素Ｗ２ａとが滑らかに合成される。

以上において、高周波回路２の送信部１１に備えられた水晶振動子２１、ＰＬＬ２２、ＶＣＯ２３が、各請求項記載の、無線タグ回路素子のＩＣ回路部の無線タグ情報にアクセスするための搬送波を発生させる搬送波発生手段を構成し、制御回路４に備えられたBASICパルス生成部１０１が、複数種類の前記プロトコルコマンド波形に共通な波形要素を生成する第１論理回路を構成する。そのうち、CMDパルス生成部１０１ｅで生成するCMDパルス波形が機能上互いに同一種類である複数のプロトコルコマンド波形に相当し、CMDパルス生成部１０１が、複数のプロトコルコマンド波形のそれぞれに応じて、互いに異なる波形部分を生成する個別波形生成手段を構成する。

また、RPLYパルス生成部１０２Ａ、EXEパルス生成部１０２Ｂ、PRGパルス生成部１０２Ｃ、PINGパルス生成部１０２Ｄが、複数種類のプロトコルコマンド波形それぞれに固有な波形要素をそれぞれ生成する第２論理回路を構成し、選択回路１０３が、プロトコルコマンド波形の種類に応じて、複数の第２論理回路のうちいずれの論理回路からの波形要素を用いるかを選択する選択手段を構成する。

また高周波回路２の送信部１１の乗算回路２４が、第１及び第２論理回路により生成されたプロトコルコマンド波形を用いて搬送波発生手段により発生された搬送波を変調する搬送波変調手段を構成し、可変送信アンプ２５、送受分離器１３、及びアンテナ１が、搬送波変調手段の出力を、非接触で無線タグ回路素子に送信し、無線タグ情報へアクセスを行う情報送信手段を構成する。

また、アンテナ１、送受分離器１３は、情報送信手段からの送信後、それに応じて無線タグ回路素子より非接触で受信された返答信号を読み込む情報受信手段をも構成し、高周波回路２の受信部１２に備えられた受信第１乗算回路３１及び受信第２乗算回路３５は、情報受信手段で読み込んだ返答信号を復調し、対応する無線タグ情報を取得する復調手段を構成する。またＲＳＳＩ回路３９は、復調手段で復調した信号レベルを検出する信号レベル検出回路を構成し、レベル判定部４０が、信号レベル検出回路で検出した信号レベルの大小に応じて返答信号の受信状況を判定する第１受信判定手段を構成する。

また、図４（ｄ）に示した波形が、前記ＩＣ回路部の前記無線タグ情報を不確定な条件下で探索しつつ取得するための第１コマンド波形に相当し、図４（ｃ）に示した波形が、前記ＩＣ回路部の前記無線タグ情報を変更するための第２コマンド波形に相当し、図４（ａ）に示した波形が、前記無線タグ回路素子からの返答を要求する第３コマンド波形に相当し、図４（ｂ）に示した波形が、無線タグ回路素子からの返答を要求しない第４コマンド波形に相当する。

以上のように構成した本実施形態の質問器１００においては、水晶振動子２１、ＰＬＬ２２、及びＶＣＯ２３から発生された搬送波は、制御回路４から出力されたコマンドパルス波形（ＴＸ＿ＡＳＫ信号）を用いて送信乗算回路２４で変調された後、アンテナ１から無線タグ回路素子Ｔpへと送信される。ここで、本実施形態の質問器１００においては、搬送波を変調する際に送信乗算回路２４で用いるコマンドパルス波形を機能上において上記（Ａ）無線タグ回路素子Ｔpからの返答があるコマンド；（Ｂ）無線タグ回路素子Ｔpからの返答がないコマンド；（Ｃ）無線タグ回路素子Ｔpのタグ識別情報（ＩＤ）を変更するコマンド；（Ｄ）探索命令の４種類に類別し、これらをBASICパルス生成部１０１、RPLYパルス生成部１０２Ａ、EXEパルス生成部１０２Ｂ、PRGパルス生成部１０２Ｃ、及びPINGパルス生成部１０２Ｄの協働によって生成する。このように、ハードウェア回路でコマンドパルス波形を生成することにより、通常その他にも種々の制御を行っている質問器１００の制御回路４のＣＰＵ４Ａの制御負担を低減し、円滑かつ信頼性の高い無線通信制御を実現することができる。また、例えばＣＰＵ４Ａにおいてソフトウェアによってコマンド波形パルスを生成する場合に比べ、正確な信号を正しいタイミングで無線タグ回路素子Ｔpに送信することができ、その意味でも制御上の信頼性向上が可能である。

またこのとき、上記４種類のコマンドパルス波形に共通な波形要素Ｗ１はBASICパルス生成部１０１で一括して生成を行うことにより、すべてのコマンドパルス波形について各コマンドごとに専用のハードウェア回路を１つずつ用意する場合に比べ、回路構成を簡素化かつ小型化し、製造コスト低減を図ることができる。

さらに、各コマンドパルスごとに専用のハードウェア回路を１つずつ用意する場合、複数の通信プロトコルに適用しようとすると、すべてのプロトコルのすべてのコマンドに膨大な数のハードウェア回路が必要となる。本実施形態の質問器１００においては、上記のように共通波形要素Ｗ１の生成を行うハードウェア回路をBASICパルス生成部１０１として分離集約する分、上記の弊害を低減し、比較的簡素な回路で複数の通信プロトコルにも対応可能である。

さらに、本実施形態の質問器１００においては、アンテナ１からの送信信号（アクセス情報）の送信後、無線タグ回路素子Ｔpからの返答信号がアンテナ１及び送受分離器１３を介し受信部１２で読み込まれる。そして、その読み込んだ返答信号が受信第１乗算回路３１及び受信第２乗算回路３３で復調された後、ＲＳＳＩ回路３９で検出したその復調後の信号レベルに応じてレベル判定部４０で返答信号の受信状況が判定される。この判定結果（上記の例では第１〜第３信号のいずれか）はＣＰＵ４Ａに入力され、ＣＰＵ４Ａは各無線タグ回路素子Ｔpからの１つ１つの返答信号を取得しなくても上記レベル判定部４０の判定結果の信号のみを識別するだけで各返答信号が正しく受信されたかどうかを認識できる。したがって、上記返答信号受信時に例えばＣＰＵ４Ａが直接上記返答信号の読み込み状況を詳細に監視し認識する場合に比べれば、ＣＰＵ４Ａの制御負担を低減できる。この結果、これによっても円滑かつ信頼性の高い無線通信制御を実現することができる。

また、上記実施形態においては、図６等に示したように、各回路を同期させているクロック信号ＣＬＫはＣＰＵ４Ａの制御信号に基づき動作するクロック生成部１０１により生成される。したがって、ＣＰＵ４Ａの制御でクロック信号の周波数を変化させることにより、回路全体の動作（処理速度）を増減変化させることができる効果もある。

なお、上記実施形態では、図２に示したように、高周波回路受信部１２のレベル判定部４０によるＲＳＳＩ回路３９での信号レベルに基づき、タグ返答信号の受信状況を判定しこの判定結果をＣＰＵ４Ａに出力するようにしたが、これに限られず、他の手法で受信状況を判定してもよい。

図１６は、このような変形例による制御回路４′のハード構成を表すブロック図であり、上記実施形態の図６に相当する図である。図６と同等の部分には同一の符号を付し、適宜説明を省略する。

図１６に示す制御回路４′では、シリアル／パラレル変換部１０７の上記複数のレジスタ回路それぞれの収納状況に応じてタグ返答信号の受信状況を判定する収納状況判定部（第２受信判定手段）１０８を設けている。収納状況判定部１０８はその収納状況に応じて（例えばあるレジスタ回路にデータが入っているかいないか、入っているなら１つであるか若しくは多数が識別不能に衝突しているか等）、無線タグ回路素子Ｔpからの反射波（返答信号）が正しく受信されたかどうか等の受信状況を判定し、対応する判定結果（例えば前述の第１信号、第２信号、及び第３信号等）をＣＰＵ４Ａに入力する。ＣＰＵ４Ａはこの判定結果に応じ、返答信号が正しく受信されたと判定された場合（上記第１信号が入力されたとき）のみ、高周波回路１２からの返答信号を取得し、これに応じて種々の制御を行う。

本変形例においては、受信部１２で読み込まれた返答信号が受信第１乗算回路３１及び受信第２乗算回路３３で復調された後、シリアル／パラレル変換部１０７の複数のレジスタ回路での収納状況に応じて収納状況判定部１０８で返答信号の受信状況が判定される。この判定結果（第１〜第３信号のいずれか）がＣＰＵ４Ａに入力され、ＣＰＵ４Ａは各無線タグ回路素子Ｔpからの１つ１つの返答信号を取得しなくても上記収納状況判定部１０８の判定結果の信号のみを識別するだけで各返答信号が正しく受信されたかどうかを認識できる。したがって、上記返答信号受信時に例えばＣＰＵ４Ａが直接上記返答信号の読み込み状況を詳細に監視し認識する場合に比べれば、ＣＰＵ４Ａの制御負担を低減できる。この結果、これによっても円滑かつ信頼性の高い無線通信制御を実現することができる。

また、上記実施形態では、上記第１論理回路として、全コマンド類別に共通の波形要素Ｗ１に対応した１つのBASICパルス生成部１０１を設けたが、これに限られない。

例えば、全コマンド類別に共通ではないが、そのうちのいくつか（第１群）のコマンド類別に共通な波形要素（波形要素Ｗ１に相当する部分）を生成する第１コマンド群用BASICパルス生成部、上記第１群とは異なる別の複数のコマンド（第２群）に共通な波形要素（波形要素Ｗ１に相当する部分）を生成する第２コマンド群用BASICパルス生成部等（さらに、第３群用、第４群用、…と続いても良い）を設け、生成しようとするコマンドに応じて、その各群用BASICパルス生成部を適宜切り替えて用いるようにしても良い。

また例えば、上記の全コマンド類別に共通な波形要素Ｗ１を複数の部分回路で分担して生成し、それらを適宜合成して最終的に波形要素Ｗ１を生成するようにしても良い。

図１７（ａ）〜（ｄ）は、この場合の波形要素の分担の一例を表す図であって上記図４（ａ）〜（ｄ）にそれぞれ対応する図であり、プロトコルコマンドの全コマンド類別に共通な波形要素Ｗ１が、コマンド本体Ｗ１Ａと、質問器１００の識別情報（ＩＤ、各質問器の個体ごとに異なる）Ｗ１Ｂとから構成されている場合を表している。この場合、ある１つの質問器１００の中では識別情報Ｗ１Ｂはすべて同一であるからコマンド本体Ｗ１Ａ及び識別情報Ｗ１Ｂにより全コマンド類別に共通な波形要素Ｗ１が形成されるが、コマンド本体Ｗ１Ａは同一種類の質問器１００であれば別の個体であっても同一であるのに対し、識別情報Ｗ１Ｂについては同一種類の質問器１００であっても各個体ごとに異なることとなる。この場合、コマンド本体Ｗ１Ａを生成する部分回路（第２部分回路）と、識別情報Ｗ１Ｂを生成する部分回路（第１部分回路）との２つの部分回路で協働して共通の波形要素Ｗを生成する。これにより、識別情報をプロトコルコマンドに含めるような場合にも対応できるとともに、上記第２部分回路については同一種類のすべての質問器１００について共通化を図れ、製造コストを低減することができる。

なお、以上で用いた「Scroll All ID」、「Scroll ID」、「Erase」、「Verify」、「Program」、「Ping」、「Sleep」等の信号及びコマンドは、ＥＰＣ ｇｌｏｂａｌが策定したＡｕｔｏ−ＩＤＣｌａｓｓＩ仕様に準拠しているものとする。ＥＰＣ ｇｌｏｂａｌは、流通コードの国際機関である国際ＥＡＮ協会と、米国の流通コード機関であるＵｎｉｆｏｒｍｅｄ Ｃｏｄｅ Ｃｏｕｎｃｉｌ（ＵＣＣ）が共同で設立した非営利法人である。なお、他の規格に準拠した信号でも、同様の機能を果たすものであればよい。

本発明の一実施形態の適用対象である無線タグ通信システムの全体概略を表すシステム構成図である。 図１に示した高周波回路の詳細機能の一例を表す機能ブロック図である。 図１に示した無線タグに備えられた無線タグ回路素子の機能的構成を表す機能ブロック図である。 論理回路を分けて設けるために設定したプロトコルコマンドの機能上類別を表す図である。 “０”パルス要素、“１”パルス要素、“ping”パルス要素の構成を表す図である。 図１に示した制御回路のハード構成を表すブロック図である。 図６に示したBASICパルス生成部の詳細構成を表すブロック図である。 図７に示したCMDパルス生成部の詳細構成を表すブロック図である。 図７に示したＯＲ回路の詳細構成を表すブロック図である。 図６に示したRPLYパルス生成部の詳細構成を表すブロック図である。 図６に示したEXEパルス生成部の詳細構成を表すブロック図である。 図６に示したPRGパルス生成部の詳細構成を表すブロック図である。 図６に示したPINGパルス生成部の詳細構成を表すブロック図である。 図６に示したＯＲ回路の詳細構成を表すブロック図である。 図１４に示したＯＲ回路における合成前のBASICパルス波形信号の一例を表す図、合成前のRPLパルス波形信号の一例を表す図、合成後の最終出力波形を表す図である。 複数のレジスタ回路それぞれの収納状況に応じてタグ返答信号の受信状況を判定する変形例による制御回路のハード構成を表すブロック図である。 全コマンド類別に共通な波形要素Ｗ１を複数の部分回路で分担して生成する変形例において、プロトコルコマンドの機能上類別を表した図である。

符号の説明

１ アンテナ（情報送信手段、情報受信手段）
１３ 送受分離器（情報送信手段、情報受信手段）
２１ 水晶振動子（搬送波発生手段）
２２ ＰＬＬ（搬送波発生手段）
２３ ＶＣＯ（搬送波発生手段）
２４ 送信乗算回路（搬送波変調手段）
２５ 可変送信アンプ（情報送信手段）
３１ 受信第１乗算回路（復調手段）
３５ 受信第２乗算回路（復調手段）
３９ ＲＳＳＩ回路（信号レベル検出回路）
４０ レベル判定部（第１受信判定手段）
５２ ＩＣ回路部
１０１ BASICパルス生成部（第１論理回路）
１０１ｅ CMDパルス生成部（個別波形生成手段）
１０２Ａ RPLYパルス生成部（第２論理回路）
１０２Ｂ EXEパルス生成部（第２論理回路）
１０２Ｃ PRGパルス生成部（第２論理回路）
１０２Ｄ PINGパルス生成部（第２論理回路）
１０３ 選択回路（選択手段）
１０８ 収納状況判定部（第２受信判定手段）
Ｓ 無線タグ通信システム
Ｔ 無線タグ
Ｔp 無線タグ回路素子

Claims (14)

1. 無線タグ回路素子のＩＣ回路部の無線タグ情報にアクセスするための搬送波を発生させる搬送波発生手段と、
   互いに協働して、前記無線タグ情報にアクセスするための、機能上複数種類に類別されたプロトコルコマンド波形を生成する第１論理回路及び第２論理回路と、
   これら第１及び第２論理回路により生成された前記プロトコルコマンド波形を用いて前記搬送波発生手段により発生された搬送波を変調する搬送波変調手段と、
   この搬送波変調手段の出力を、非接触で前記無線タグ回路素子に送信し、前記無線タグ情報へアクセスを行う情報送信手段とを有することを特徴とする無線タグ通信システムの質問器。
2. 請求項１記載の無線タグ通信システムの質問器において、
   前記第１論理回路は、前記複数種類の前記プロトコルコマンド波形に共通な波形要素を生成することを特徴とする無線タグ通信システムの質問器。
3. 請求項２記載の無線タグ通信システムの質問器において、
   前記第１論理回路は複数設けられ、
   それぞれの第１論理回路は、当該第１論理回路に対応する少なくとも２種類の前記プロトコルコマンド波形に共通な波形要素をそれぞれ生成可能であり、
   生成するプロトコルコマンド波形の種類に応じて、前記複数の第１論理回路のうち対応するものが選択されて使用されることを特徴とする無線タグ通信システムの質問器。
4. 請求項２記載の無線タグ通信システムの質問器において、
   前記第１論理回路は、互いに協働して、前記複数種類の前記プロトコルコマンド波形に共通な波形要素を生成する第１部分回路及び第２部分回路とから構成されていることを特徴とする無線タグ通信システムの質問器。
5. 請求項４記載の無線タグ通信システムの質問器において、
   前記第１部分回路は、前記複数種類の前記プロトコルコマンド波形に共通な波形要素のうち、複数の質問器それぞれに固有な波形要素を生成し、
   前記第２部分回路は、前記複数種類の前記プロトコルコマンド波形に共通な波形要素のうち、複数の質問器に共通な波形要素を生成することを特徴とする無線タグ通信システムの質問器。
6. 請求項１乃至５のいずれか１項記載の無線タグ通信システムの質問器において、
   前記第２論理回路は複数備えられており、前記複数種類の前記プロトコルコマンド波形それぞれに固有な波形要素をそれぞれ生成することを特徴とする無線タグ通信システムの質問器。
7. 請求項６記載の無線タグ通信システムの質問器において、
   前記プロトコルコマンド波形の種類に応じて、前記複数の第２論理回路のうちいずれの論理回路からの波形要素を用いるかを選択する選択手段を備えることを特徴とする無線タグ通信システムの質問器。
8. 請求項１乃至７のいずれか１項記載の無線タグ通信システムの質問器において、
   前記第１及び第２論理回路は、前記複数種類のプロトコルコマンド波形として、前記ＩＣ回路部の前記無線タグ情報を不確定な条件下で探索しつつ取得するための第１コマンド波形、前記ＩＣ回路部の前記無線タグ情報を変更するための第２コマンド波形、前記無線タグ回路素子からの返答を要求する第３コマンド波形、前記無線タグ回路素子からの返答を要求しない第４コマンド波形の４種類を生成することを特徴とする無線タグ通信システムの質問器。
9. 請求項２乃至８のいずれか１項記載の無線タグ通信システムの質問器において、
   前記第１論理回路は、機能上互いに同一種類である複数の前記プロトコルコマンド波形のそれぞれに応じて、互いに異なる波形部分を生成する個別波形生成手段を備えることを特徴とする無線タグ通信システムの質問器。
10. 請求項１乃至９のいずれか１項記載の無線タグ通信システムの質問器において、
    前記情報送信手段からの送信後、それに応じて前記無線タグ回路素子より非接触で受信された返答信号を読み込む情報受信手段と、
    この情報受信手段で読み込んだ前記返答信号を復調し、対応する無線タグ情報を取得する復調手段と、
    この復調手段で復調した信号レベルを検出する信号レベル検出回路と、
    この信号レベル検出回路で検出した信号レベルの大小に応じて前記返答信号の受信状況を判定する第１受信判定手段とを有することを特徴とする無線タグ通信システムの質問器。
11. 請求項１乃至９のいずれか１項記載の無線タグ通信システムの質問器において、
    前記情報送信手段からの送信後、それに応じて前記無線タグ回路素子より非接触で受信された返答信号を読み込む情報受信手段と、
    この情報受信手段で読み込んだ前記返答信号を復調し、対応する無線タグ情報を取得する復調手段と、
    この復調手段で取得した前記無線タグ情報をビットごとに区分して収納可能に構成された複数のレジスタ回路と、
    この複数のレジスタ回路におけるそれぞれの収納状況に応じて前記返答信号の受信状況を判定する第２受信判定手段とを有することを特徴とする無線タグ通信システムの質問器。
12. 無線タグ回路素子のＩＣ回路部へアクセスするためのアクセス情報の送信後、それに応じて前記無線タグ回路素子より非接触で受信された返答信号を読み込む情報受信手段と、
    この情報受信手段で読み込んだ前記返答信号を復調し、対応する無線タグ情報を取得する復調手段と、
    この復調手段で復調した信号レベルを検出する信号レベル検出回路と、
    この信号レベル検出回路で検出した信号レベルの大小に応じて前記返答信号の受信状況を判定する第１受信判定手段とを有することを特徴とする無線タグ通信システムの質問器。
13. 無線タグ回路素子のＩＣ回路部へアクセスするためのアクセス情報の送信後、それに応じて前記無線タグ回路素子より非接触で受信された返答信号を読み込む情報受信手段と、
    この情報受信手段で読み込んだ前記返答信号を復調し、対応する無線タグ情報を取得する復調手段と、
    この復調手段で取得した前記無線タグ情報をビットごとに区分して収納可能に構成された複数のレジスタ回路と、
    この複数のレジスタ回路におけるそれぞれの収納状況に応じて前記返答信号の受信状況を判定する第２受信判定手段とを有することを特徴とする無線タグ通信システムの質問器。
14. 請求項１２又は１３記載の無線タグ通信システムの質問器において、
    前記第１又は第２受信判定手段は、前記受信状況の判定の結果として、無線タグ情報が正しく受信されたことを表す第１信号、無線タグ情報が正しく受信されていないことを表す第２信号、及び無線タグ情報が正しく受信されたか受信されないかが不明であることを表す第３信号のうち、いずれか１つを出力することを特徴とする無線タグ通信システムの質問器。

Images