近年においては、例えば、鉄道の改札などに、非接触通信を行うリモートIC(Integrated Circuit)カードシステムが導入されている。
図1は、従来のリモートICカードシステムの一例の構成を示している。
図1において、リモートICカードシステムは、リーダライタ1とICカード2とから構成されており、リーダライタ1は、非接触通信により、ICカード2に対して、データのリード(read)またはライト(write)を行う。
即ち、リーダライタ1において、オシレータ11は、例えば、13.56MHzなどの所定の周波数のキャリア(搬送波)を生成(発生)し、分周器12、変調器14、およびデータ復号器17に供給する。
分周器12は、オシレータ11からのキャリアを、1/Nの周波数に分周し(Nは、整数)、そのキャリアの1/Nの周波数のクロック(以下、適宜、1/Nクロックという)を、データ変調器13に供給する。
データ変調器13には、分周器12からの1/Nクロックの他、ICカード2に送信して書き込むべきデータが供給される。データ変調器13は、分周器12からの1/Nクロックに同期して、そこに供給されるデータを、例えば、BPSK(Binary Phase Shift Keying)変調し(マンチェスタコーディングし)、その結果得られるデータを、変調器14に供給する。
ここで、データ変調器13は、上述のように、分周器12からの1/Nクロックに同期して変調を行うので、オシレータ11が出力するキャリアの周波数をfcで表すこととすると、データ変調器13が出力するデータのデータレートは、fc/Nである。
変調器14は、オシレータ11からのキャリアを、データ変調器13から供給されるデータにしたがって、例えば、ASK(Amplitude Shift Keying)変調し、その結果得られる変調信号を、アンテナ15に供給する。
アンテナ15は、変調器14からの変調信号に対応する電磁波(RF(Radio Frequency)信号)を出力する。また、アンテナ15は、ICカード2によって、いわゆる負荷変調された変調信号を受信し、復調器16に供給する。
復調器16は、アンテナ16からの変調信号を、例えば、ASK復調し、その結果得られるデータを、データ復号器17に供給する。
データ復号器17は、オシレータ11からのキャリアの周波数fcのクロックに同期して処理を行うことにより、復調器16からのデータを、例えば、BPSK復調し(マンチェスタコードのデコードを行い)、その結果得られるデータを出力する。
一方、ICカード2において、アンテナ21は、リーダライタ1からのRF信号を受信し、RF検出器22および復調器24に供給する。また、アンテナ21は、変調器28によって、リーダライタ1側からみた負荷を変動させ、これにより、リーダライタ1のアンテナ15からのRF信号を負荷変調することで、データを、リーダライタ1に送信する。
RF検出器22は、リーダライタ1とICカード2とが近接した状態となることで、アンテナ21が、十分なレベルのRF信号を受信すると、そのRF信号を検出し、そのRF信号から、オシレータ11が出力するキャリアの周波数fcと同一周波数のクロック(以下、適宜、RFクロックという)を生成する。このFR検出器22が生成するRFクロックは、分周器23、データ復号器25、およびデータ処理部26に供給される。
なお、RF検出器22は、その他、RF信号を検出すると、そのRF信号を整流することで、直流電圧を得て、ICカード2を構成する必要なブロックに、電源として供給する。
分周器23は、RF検出回路22からのRFクロックを、1/Nの周波数に分周し、その結果得られる1/Nクロックを、データ変調器27に供給する。
ここで、RFクロックは、オシレータ11が出力するキャリアと同一の周波数fcを有するので、分周器23がRFクロックを1/Nの周波数に分周することにより、リーダライタ2の分周器12で得られるのと同一の1/Nクロックが得られる。
復調器24は、アンテナ21で受信されたリーダライタ1からのRF信号(変調信号)を、復調器16と同様に、例えばASK復調し、その結果得られるデータを、データ復号器25に供給する。
データ復号器25は、RF検出器22からのRFクロックに同期して処理を行うことにより、復調器24からのデータを、データ復調器17と同様に、例えばBPSK復調し、その結果得られるデータを、データ処理部26に供給する。
データ処理部26は、例えば、EEPROM(Electrically Erasable Programmable Read Only Memory)やRAM(Random Access Memory)などで構成されるメモリ26Aを内蔵しており、RF検出部22からのRFクロックに同期して、データ復号器25から供給されるデータに対して必要な処理を施し、メモリ26Aに記憶させる。また、データ処理部26は、メモリ26Aに記憶されたデータを読み出し、データ変調器27に供給する。
データ変調器27は、分周器23からの1/Nクロックに同期して、データ処理部26からのデータを処理することにより、データ変調器13と同様に、例えばBPSK変調し、その結果得られるデータを、変調器28に供給する。
ここで、データ変調器27は、上述のように、分周器23からの1/Nクロックに同期して変調を行うので、データ変調器27が出力するデータのデータレートは、データ変調器13が出力するデータのデータレートと同様に、fc/Nである。
変調器28は、アンテナ21の負荷を、データ変調器27から供給されるデータにしたがって変動させ、これにより、リーダライタ1のアンテナ15から出力されるRF信号(キャリア)を負荷変調する、例えばASK変調を行うことで、メモリ26Aに記憶されたデータを、リーダライタ2に送信する。
以上のように構成されるリモートICカードシステムにおいては、リーダライタ1とICカード2とが近接した状態になると、リーダライタ1とICカード2との間で、非接触通信が行われ、これにより、データのやりとりが行われる。
即ち、リーダライタ1がICカード2にデータを書き込む場合(リーダライタ1からICカード2にデータを送信する場合)には、そのデータが、データ変調器13に供給される。
データ変調器13は、分周器12からの1/Nクロックに同期して、そこに供給されるデータをBPSK変調し、その結果得られる、データレートがfc/Nのデータを、変調器14に供給する。
変調器14は、オシレータ11から供給されるキャリアを、データ変調器13から供給されるデータにしたがってASK変調し、その結果得られるRF信号(変調信号)を、アンテナ15から電磁波で出力する。
アンテナ15からのRF信号は、アンテナ21で受信され、RF検出器22および復調器24に供給される。
RF検出器22は、アンテナ21からのRF信号から、RFクロックを生成し、分周器23、データ復号器25、およびデータ処理部26に供給する。
復調器24は、アンテナ21で受信されたリーダライタ1からのRF信号をASK復調し、その結果得られるデータを、データ復号器25に供給する。
データ復号器25は、RF検出器22からのRFクロックに同期して処理を行うことにより、復調器24からのデータをBPSK復調し、その結果得られるデータを、データ処理部26に供給する。
ここで、復調器24からデータ復号器25に供給されるデータのデータレートは、データ変調器13が変調器14に供給するデータのデータレートfc/Nに等しい。そして、データ復号器25は、周波数fcのRFクロックに同期して、その周波数fcの1/Nのデータレートであるfc/NのデータをBPSK復調するので、精度良く、データの抽出(データのBPSK復調の際のデータの抽出(サンプリング))を行うことができる。
データ処理部26では、データ復号器25から供給されるデータが、例えば、メモリ26Aに書き込まれる。
一方、リーダライタ1がICカード2からデータを読み出す場合(ICカード2からリーダライタ1にデータを送信する場合)には、リーダライタ1において、オシレータ11が出力するキャリアが、変調器14で変調されずに、アンテナ15から、RF信号として出力される。
ICカード2では、リーダライタ1からのRF信号が、アンテナ21で受信され、RF検出器22および復調器24に供給される。
RF検出器22は、アンテナ21からのRF信号からRFクロックを生成し、分周器23、データ復号器25、およびデータ処理部26に供給する。
分周器23は、RF検出回路22からのRFクロックを、1/Nの周波数に分周し、その結果得られる1/Nクロックを、データ変調器27に供給する。
また、データ処理部26では、メモリ26Aから、リーダライタ1に送信すべきデータが読み出され、データ変調器27に供給される。
データ変調器27は、分周器23からの1/Nクロックに同期して、データ処理部26からのデータをBPSK変調し、その結果得られるデータを、変調器28に供給する。
ここで、データ変調器27は、上述のように、1/Nクロックに同期して、データを変調するので、データ変調器27から変調器28に供給されるデータのデータレートは、fc/Nである。
変調器28は、リーダライタ1側からみたアンテナ21の負荷を、データ変調器27から供給されるデータにしたがって変動させ、これにより、リーダライタ1のアンテナ15から出力されるRF信号(キャリア)を負荷変調する、例えばASK変調を行う。
リーダライタ1では、復調器16が、ICカード2の変調器28による負荷変調が行われたRF信号(変調信号)を受信し、ASK復調を行って、その結果得られるデータを、データ復号器17に供給する。
データ復号器17では、オシレータ11からのキャリアの周波数fcのクロックに同期して、復調器16からのデータをBPSK復調し、その結果得られるデータを出力する。
ここで、復調器16からデータ復号器17に供給されるデータのデータレートは、データ変調器27が変調器28に供給するデータのデータレートfc/Nに等しい。そして、データ復号器17は、キャリアの周波数fcのクロックに同期して、その周波数fcの1/Nのデータレートであるfc/NのデータをBPSK復調するので、精度良く、データの抽出(データのBPSK復調の際のデータの抽出)を行うことができる。
以上のように、図1のリモートICカードシステムでは、リーダライタ1およびICカード2の各ブロックが、キャリアの周波数fcのクロックに同期して処理を行うので、データの抽出(復調)を、精度良く行うことができる。
なお、ICカード2において、例えば、アンテナ21、復調器24、データ復号器25、データ変調器27、および変調器28は、リーダライタ1との非接触通信を行うための通信インタフェース(以下、適宜、非接触通信インタフェースという)を構成している。
ところで、例えば、特許文献1では、上述のようなICカード2の機能を備えた携帯電話機が提案されている。
ICカード2の機能を備えた携帯電話機は、ICカードとして機能する他、携帯電話機としても機能するため、独立して電源とオシレータを有している。
即ち、図1のICカード2は、リーダライタ1からのRF信号から電源とクロックを得ることにより、いわばリーダライタ1に従属(追従)する形で動作する。
一方、特許文献1に記載の、ICカード2の機能を備えた携帯電話機は、携帯電話機、さらには、最近では、各種のアプリケーション(例えば、電子メールの送受信や、webページの閲覧、ゲームなど)を実行するコンピュータとして、いわば自立して動作する必要があるため、独自の電源と、クロックを出力するオシレータとを内蔵している。
そして、特許文献1に記載の携帯電話機は、リーダライタ1からの十分なレベルのRF信号が検出することができる場合には、そのRF信号から得られる(生成される)クロックに同期して動作し、十分なレベルのRF信号が検出することができない場合には、内蔵するオシレータが出力するクロックに同期して動作する。
次に、本発明の実施の形態について説明する前段階の準備として、独立したクロックに同期して動作するICカードについて説明する。
図3は、独立したクロックに同期して動作するICカードであるICカード51を用いたリモートICカードシステムの構成例を示している。なお、図中、図1または図2における場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
図3において、ICカード51は、RF検出器22に代えて、オシレータ61が設けられているとともに、図2のホストコンピュータ42と、電源Vccとが新たに設けられている他は、図1のICカード2と同様に構成されている。
但し、ICカード51においては、データ処理部26は、電源Vccからの電力の供給を受けて動作するようになっている。さらに、データ処理部26は、K個のインタフェースI/F#1乃至I/F#Kを有しており(Kは1以上の整数)、そのうちの1つであるインタフェースI/F#1には、ホストコンピュータ42が接続されている。従って、データ処理部26とホストコンピュータ42とは、インタフェースI/F#1を介した通信によって、データのやりとりを行うことができるようになっている。
なお、図3において、電源Vccは、データ処理部26の他、オシレータ61などの必要なブロックにも電力を供給する。また、オシレータ61は、リーダライタ1から送信されてくるRF信号を用いずに(RF信号とは独立に(関係なく))、周波数がfcのクロックを生成し、図1のRF検出器22と同様に、分周器23、データ復号器25、およびデータ処理部26に供給する。
ここで、図3において、アンテナ21、分周器23、復調器24、データ復号器25、データ処理部26、データ変調器27、変調器28、およびオシレータ61が、図2のICカード部41、即ち、図1のICカード2に相当する。そこで、アンテナ21、分周器23、復調器24、データ復号器25、データ処理部26、データ変調器27、変調器28、およびオシレータ61を、ICカード部60と呼ぶこととする。
また、ICカード部60におけるアンテナ21、復調器24、データ復号器25、データ変調器27、および変調器28は、前述したように、リーダライタ1との非接触通信を行うための非接触通信インタフェースである。さらに、ICカード部60におけるデータ処理部26と、ホストコンピュータ42とが通信を行うためのインタフェースI/F#1は、前述したコンピュータ通信インタフェースである。
従って、ICカード部60は、少なくとも、非接触通信インタフェースと、コンピュータ通信インタフェースとを有している。
ICカード部60において、オシレータ61は、リーダライタ1のRF信号(キャリア)と同一の周波数fcのクロックを生成し、分周器23、データ復号器25、およびデータ処理部26に供給する。そして、分周器23は、オシレータ61からのクロックを1/Nに分周し、データ変調器27に供給する。
従って、図3のICカード部60(におけるデータ復号器25、データ処理部26、およびデータ変調器27)は、常に、オシレータ61が出力するクロックに同期して動作する。
このように、ICカード51においては、非接触通信インタフェースとコンピュータ通信インタフェースとを有するICカード部60が、常に、オシレータ61が出力するクロックに同期して動作するので、先に、リーダライタ1とICカード部60との間で通信が開始された場合と、先に、ホストコンピュータ42とICカード部60との間で通信が開始された場合とで、前述の図2で説明したような差異は生じない。
即ち、先に、リーダライタ1とICカード部60との間で通信が開始された場合、ICカード部60は、オシレータ61が出力するクロックに同期して動作し、リーダライタ1との間で、データをやりとりする。
そして、その後、ホストコンピュータ42とICカード部60との間で通信が開始されると、ICカード部60は、オシレータ61が出力するクロックに同期して動作し続けたまま、ホストコンピュータ42との間でデータをやりとりする。
一方、先に、ホストコンピュータ42とICカード部60との間で通信が開始された場合も、ICカード部60は、オシレータ61が出力するクロックに同期して動作し、ホストコンピュータ42との間で、データをやりとりする。
そして、その後、リーダライタ1とICカード部60との間で通信が開始されると、ICカード部60は、オシレータ61が出力するクロックに同期して動作し続けたまま、リーダライタ1との間でデータをやりとりする。
しかしながら、図3のICカード51においては、オシレータ61が生成するクロックが、リーダライタ1のRF信号(キャリア)と近接した周波数fcのクロックでない場合には、リーダライタ1とICカード部60との間の通信と、ホストコンピュータ42とICカード部60との間の通信との先後にかかわらず、リーダライタ1がICカード部60から受信するデータが、リーダライタ1が同期しているクロックに同期していないことや、ICカード部60がリーダライタ1から受信するデータが、ICカード部60が同期しているクロック(いまの場合、オシレータ61が出力するクロック)に同期していないことが生じうる。
そして、その結果、リーダライタ1やICカード部60では、BPSK復調の際のデータの抽出が困難となり、ICカード51について、従来のICカード2との互換性の問題が生じる。
また、ICカード51(のICカード部60)のオシレータ61として、リーダライタ1(のオシレータ)が出力するキャリアと同一の周波数fcのクロックを出力する精度の高いオシレータを用いることにより、リーダライタ1とICカード部60との間でやりとりされるデータが、リーダライタ1またはICカード部60が同期しているクロックに同期しないようになることを防止することが可能である。
しかしながら、精度の高いオシレータは高価であり、そのようなオシレータを、オシレータ61として用いると、ICカード51が高コスト化することになる。
そこで、図4は、本発明を適用したリモートICカードシステムの一実施の形態の構成例を示している。なお、図中、図1乃至3における場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
図4において、ICカード71は、図2のホストコンピュータ42、図3の電源Vcc、オシレータ81、およびレート変換部82が新たに設けられている他は、図1のICカード2と同様に構成されている。
但し、ICカード71においては、データ処理部26は、図3における場合と同様に、電源Vccからの電力の供給を受けて動作するようになっている。
さらに、データ処理部26は、図3における場合と同様に、K個のインタフェースI/F#1乃至I/F#Kを有しており、そのうちの1つであるインタフェースI/F#1に、ホストコンピュータ42が接続されている。従って、データ処理部26とホストコンピュータ42とは、インタフェースI/F#1を介した通信によって、データのやりとりを行うことができるようになっている。
また、データ処理部26は、RF検出器22が出力するRFクロックではなく、オシレータ81が出力するクロックに同期して動作するようになっている。
図4において、オシレータ81は、RF検出部22がリーダライタ1からのRF信号から生成する周波数fcのRFクロックとは関係なく、独立したクロック(第2のクロック)(以下、適宜、オシレータクロックという)を生成し、データ処理部26に供給する。従って、図4では、データ処理部26は、オシレータ81からのオシレータクロックに同期して動作する。
ここで、オシレータ81が生成するオシレータクロックは、データ処理部26が、ホストコンピュータ42との間で、データのやりとりを行うためのクロックであるため、その周波数は、例えば、RF検出部22がリーダライタ1からのRF信号から生成するRFクロックの周波数fcと同一である必要はない。
即ち、オシレータ81は、RFクロックの周波数fcを考慮せずに、所望の周波数のクロックを出力するものを選択することができる。従って、オシレータ81としては、例えば、高精度であるが、高価な水晶発振子などを用いたオシレータではなく、例えば、精度は落ちるが、安価なセラミック発振子などを用いたオシレータを採用することができる。そして、この場合、ICカード71を安価に構成することができる。
レート変換部82には、データ復号器25が出力するデータが供給されるようになっている。レート変換器82は、RF検出器22からのRFクロックから生成される、後述するPLL(Phase Lock Loop)クロックに同期して、データ復号器25からのデータ(リーダライタ1から送信されてきたデータ)を一時記憶し、さらに、その記憶したデータを読み出して、データ処理部26に供給する。
また、レート変換部82には、データ処理部26から、リーダライタ1に送信するデータが供給されるとともに、分周器23から、RF検出器22からのRFクロックを分周することによって得られる1/Nクロックが供給されるようになっている。レート変換部82は、データ処理部26からのデータを一時記憶し、さらに、その記憶したデータを、分周器23からの1/Nクロックに同期して読み出し、データ変調器27に供給する。
ここで、図4において、アンテナ21、RF検出器22、分周器23、復調器24、データ復号器25、データ処理部26、データ変調器27、変調器28、オシレータ81、およびレート変換部82が、図2のICカード部41、即ち、図1のICカード2に相当する。そこで、アンテナ21、RF検出器22、分周器23、復調器24、データ復号器25、データ処理部26、データ変調器27、変調器28、オシレータ81、およびレート変換部82を、ICカード部80と呼ぶこととする。
また、ICカード部80におけるアンテナ21、復調器24、データ復号器25、データ変調器27、および変調器28は、前述したように、リーダライタ1との非接触通信を行うための非接触通信インタフェースである。さらに、ICカード部80におけるデータ処理部26と、ホストコンピュータ42とが通信を行うためのインタフェースI/F#1は、前述したコンピュータ通信インタフェースである。
従って、ICカード部80は、少なくとも、非接触通信インタフェースと、コンピュータ通信インタフェースとを有している。
ICカード部80において、非接触通信インタフェースであるアンテナ21、復調器24、データ復号器25、データ変調器27、および変調器28、さらには、RF検出器22および分周器23は、図1のICカード2における場合と同様の処理を行う。
即ち、リーダライタ1がICカード2にデータを書き込む場合(リーダライタ1からICカード2にデータを送信する場合)には、リーダライタ1において、そのデータに対応するRF信号が送信される。
リーダライタ1からのRF信号は、アンテナ21で受信され、RF検出器22および復調器24に供給される。
RF検出器22は、アンテナ21からのRF信号から、RFクロック(第1のクロック)を生成し、分周器23およびデータ復号器25に供給する。
また、復調器24は、アンテナ21で受信されたリーダライタ1からのRF信号をASK復調し、その結果得られるデータを、データ復号器25に供給する。
データ復号器25は、RF検出器22からのRFクロックに同期して処理を行うことにより、復調器24からのデータをBPSK復調し、即ち、RF検出器22からのRFクロックに同期して、復調器24からのデータをBPSK復調し、その結果得られるデータを出力する。
ここで、復調器24からデータ復号器25に供給されるデータのデータレートは、図1で説明したように、リーダライタ1のRF信号(キャリア)の周波数fcの1/Nであるfc/Nである。そして、データ復号器25は、リーダライタ1のRF信号から生成された周波数fcのRFクロックに同期して、その周波数fcの1/Nのデータレートであるfc/NのデータをBPSK復調するので、精度良く、データの抽出(データのBPSK復調の際のデータの抽出(サンプリング))を行うことができる。
データ復号器25が出力するデータは、レート変換部82を介して、データ処理部26に供給される。
データ処理部26は、オシレータ81からのオシレータクロックに同期して処理を行う。即ち、データ処理部26は、オシレータ81からのオシレータクロックに同期して、レート変換部82を介して供給されるデータに対して必要な処理を施し、メモリ26Aに書き込む。
なお、データ処理部26は、以上のようにしてメモリ26に書き込んだデータを必要に応じて読み出し、インタフェースI/F#1を介して、ホストコンピュータ42に供給(送信)する。
次に、リーダライタ1がICカード2からデータを読み出す場合(ICカード2からリーダライタ1にデータを送信する場合)には、リーダライタ1において、RF信号(キャリア)が出力される。
ICカード2では、リーダライタ1からのRF信号が、アンテナ21で受信され、RF検出器22および復調器24に供給される。
RF検出器22は、アンテナ21からのRF信号からRFクロックを生成し、分周器23およびデータ復号器25に供給する。
分周器23は、RF検出回路22からのRFクロックを、1/Nの周波数に分周し、その結果得られる1/Nクロックを、データ変調器27およびレート変換部82に供給する。
一方、データ処理部26は、オシレータ81からのオシレータクロックに同期して処理を行う。即ち、データ処理部26は、オシレータ81からのオシレータクロックに同期して、メモリ26Aから、リーダライタ1に送信するデータを読み出し、レート変換部82を介して、データ変調器27に供給する。
データ変調器27は、分周器23からの1/Nクロックに同期して、レート変換部82を介して供給されたデータをBPSK変調し、その結果得られるデータを、変調器28に供給する。
ここで、データ変調器27は、上述のように、1/Nクロックに同期して、データを変調するので、データ変調器27から変調器28に供給されるデータのデータレートは、fc/Nである。
変調器28は、リーダライタ1側からみたアンテナ21の負荷を、データ変調器27から供給されるデータにしたがって変動させ、これにより、リーダライタ1のアンテナ15から出力されるRF信号(キャリア)を負荷変調する、例えばASK変調を行う。
リーダライタ1では、変調器28による負荷変調が行われたRF信号(変調信号)が受信され、図1で説明したように、ASK復調され、さらに、BPSK復調される。
従って、図1における場合と同様に、リーダライタ1では、RF信号(キャリア)の周波数fcのクロックに同期して、その周波数fcの1/Nのデータレートであるfc/NのデータがBPSK復調されるので、精度良く、データの抽出(データのBPSK復調の際のデータの抽出)を行うことができる。
以上のように、ICカード部80において、レート変換部82の左側部分の、特に、データ復号器25とデータ変調器27とが、必ず、リーダライタ1のRF信号に同期して処理を行うため、データの抽出(復調)を、精度良く行うことができる。
一方、ICカード部80において、レート変換部82の右側のデータ処理部26は、オシレータ81が出力する、独立したオシレータクロックに同期して処理を行う。さらに、データ処理部26は、電源Vccから電力の供給を受けているので、リーダライタ1のRF信号による電力の供給の有無にかかわらず、即ち、リーダライタ1とICカード部80(のレート変換部82の左側の部分)とが近接通信を行っているかどうかにかかわらず、オシレータクロックに同期して処理を行うことができる。
即ち、図4において、データ処理部26は、リーダライタ1とICカード部80とが近接通信を行っているかどうかにかかわらず、例えば、ホストコンピュータ42との間でデータをやりとりし、また、その内蔵するメモリ26Aに対するデータの読み書き等を行うことができる。
従って、ICカード部80では、データ復号器25とデータ変調器27とが、必ず、リーダライタ1のRF信号に同期して処理を行うとともに、データ処理部26が、リーダライタ1とICカード部80とが近接通信を行っているかどうかにかかわらず、オシレータクロックに同期して処理を行う。
このため、リーダライタ1とホストコンピュータ42とが、ICカード部80のデータ処理部26の機能の共用を行っても、即ち、例えば、ICカード部80のデータ処理部26が内蔵するメモリ26Aを共用して、データのやりとりを行っても、リーダライタ1とICカード部80との間でやりとりされるデータが、リーダライタ1またはICカード部80が同期しているクロックに同期しないために、リーダライタ1またはICカード部80において、BPSK復調の際のデータの抽出を行うことが困難となることを防止して、データの抽出(復調)を、精度良く行うことができる。
以上のように、ICカード部80では、データ復号器25とデータ変調器27とが、必ず、リーダライタ1のRF信号に同期して処理を行うとともに、データ処理部26が、リーダライタ1とICカード部80とが近接通信を行っているかどうかにかかわらず、オシレータクロックに同期して処理を行う。
従って、レート変換部82の左側では、リーダライタ1のRF信号に同期したデータが扱われ、右側では、オシレータ81が出力するオシレータクロックに同期したデータが扱われる。このため、レート変換部82では、リーダライタ1のRF信号に同期したデータと、オシレータクロックに同期したデータとの間の相互変換(データレートの相互変換)が行われる。
なお、リーダライタ1のRF信号(キャリア)の周波数と、オシレータ81が出力するオシレータクロックの周波数とが、偶然、完全に一致している場合(あるいは、整数倍の関係になっている場合)は、レート変換部82は、なくてもかまわない。
図5は、リーダライタ1のRF信号に同期したデータと、オシレータクロックに同期したデータとの間の相互変換(データレートの相互変換)を行う図4のレート変換部82の構成例を示している。
なお、図5では、説明の都合上、図4のデータ復号部25の構成例と、データ処理部26およびホストコンピュータ42も図示してある。
データ復号部25は、復号部91とクロックジェネレータ92とで構成されている。
復号部91には、復調器24(図4)が出力する、データレートがfc/Nのデータが供給される。復号部91は、クロックジェネレータ92が生成するクロックに同期して、復調器24からの、データレートがfc/NのデータをBPSK復調し、レート変換部82に供給する。
クロックジェネレータ92には、復調器24からの、データレートがfc/Nのデータ(の復号部91でのBPSK復調前の信号)が供給されるとともに、RF検出器22からの、周波数がfcのRFクロックが供給される。クロックジェネレータ92は、図示せぬディジタルPLL(Phase Lock Loop)回路を内蔵しており、復調器24からの、データレートがfc/Nのデータと、RF検出器22からの、周波数がfcのRFクロックとを、PLL回路の入力として、そのPLL回路において、復調器24からのデータと、RF検出器22からのRFクロックとに同期したクロックを生成する。クロックジェネレータ92のPLL回路において生成されたクロック(以下、適宜、PLLクロックという)は、復号部91に供給され、復号部91は、このPLLクロックに同期して、BPSK復調を行う。
また、クロックジェネレータ92のPLL回路において生成されたPLLクロックは、レート変換部82、その他の必要なブロックにも供給される。
レート変換部82は、シフトレジスタ101、コントローラ102、アライメント信号生成部103、シフトレジスタ104、およびアライメント信号生成部105で構成されている。
シフトレジスタ101には、データ復号部25のクロックジェネレータ92からPLLクロックが供給されるとともに、同じくデータ復号部25の復号部91から、データレートがfc/Nのデータが供給される。シフトレジスタ101は、例えば、8ビット(1バイト)のシフトレジスタで、復号部91からの、データレートがfc/Nのデータを、クロックジェネレータ92からのPLLクロックに同期して記憶する。
また、シフトレジスタ101は、クロックジェネレータ92からのPLLクロックに同期して、1バイトのデータを記憶すると、その旨を表すリセット信号を、アライメント信号生成部103に供給する。
コントローラ102には、データ復号部25のクロックジェネレータ92から、PLLクロックが供給される。コントローラ102は、クロックジェネレータ92からのPLLクロックに同期して、シフトレジスタ101のステータスの制御(status control)や、シフトレジスタ101に記憶されたデータのCRC(Cyclic Redundancy Checking)チェックなどの処理を行い、その処理結果を、データ処理部26や、さらには、データ処理部26を介して、ホストコンピュータ42などに供給する。
アライメント信号生成部103には、シフトレジスタ101からのリセット信号の他、データ復号部25のクロックジェネレータ92から、PLLクロックが供給される。アライメント信号生成部103は、クロックジェネレータ92からのPLLクロックに同期して、シフトレジスタ101からのリセット信号を監視し、シフトレジスタ101からリセット信号が供給されると、シフトレジスタ101にアライメント(alignment)がとれたデータ、即ち、1バイトのデータが記憶されたことを表すアライメント信号を、データ処理部26や、さらには、データ処理部26を介して、ホストコンピュータ42などに供給する。
シフトレジスタ104には、データ処理部26(のメモリ26A)から、1バイト単位のデータが供給されるとともに、分周器23(図4)から1/Nクロックが供給される。シフトレジスタ104は、例えば、1バイトのシフトレジスタで、データ処理部26から供給される1バイトのデータを記憶する。
また、シフトレジスタ104は、分周器23(図4)からの1/Nクロックに同期して、記憶したデータを読み出し、データ変調器27に供給する。これにより、シフトレジスタ104からデータ変調器27には、データレートがfc/Nのデータが供給される。
さらに、シフトレジスタ104は、分周器23からの1/Nクロックに同期して、1バイトのデータを読み出すと、その旨を表すリセット信号を、アライメント信号生成部105に供給する。
アライメント信号生成部105には、シフトレジスタ104からのリセット信号の他、分周器23から、1/Nクロックが供給される。アライメント信号生成部105は、分周器23からの1/Nクロックに同期して、シフトレジスタ104からのリセット信号を監視し、シフトレジスタ104からリセット信号が供給されると、シフトレジスタ104からアライメントがとれたデータ、即ち、1バイトのデータが読み出されたことを表すアライメント信号を、データ処理部26や、さらには、データ処理部26を介して、ホストコンピュータ42などに供給する。
次に、図6のフローチャートを参照して、リーダライタ1(図4)から送信されてきたデータが、メモリ26Aに書き込まれる場合の、図5のレート変換部82の動作について説明する。
リーダライタ1から送信されてきたデータは、復号部91で処理され、レート変換部82のシフトレジスタ101に供給される。
シフトレジスタ101では、ステップS1において、復号部91からのデータが、クロックジェネレータ92からのPLLクロックに同期して書き込まれる。そして、シフトレジスタ101に、1バイトのデータが書き込まれると、ステップS1からS2に進み、シフトレジスタ101は、リセット信号を、アライメント信号生成部103に供給する。
アライメント信号生成部103は、シフトレジスタ101からリセット信号が供給されると、ステップS3において、アライメント信号を、データ処理部26に供給する。
データ処理部26は、アライメント信号生成部103からアライメント信号が供給されると、ステップS4において、シフトレジスタ101から、そこに記憶された1バイトのデータを読み出し、メモリ26Aに転送して書き込む。
即ち、データ処理部26は、オシレータ81(図4)からのオシレータクロックに同期して、シフトレジスタ101から1バイトのデータを読み出し、メモリ26Aに転送して記憶させる。
そして、以下、ステップS1乃至S4の処理が繰り返される。
以上のように、リーダライタ1(図4)から送信され、復号部91から出力されるデータは、RFクロックから生成されたPLLクロックに同期してレジスタ101に書き込まれ、オシレータ81が生成するオシレータクロックに同期してレジスタ101から読み出され、メモリ26Aに記憶される。
一方、オシレータクロックに同期して動作するデータ処理部26では、ホストコンピュータ42との間で、非同期で通信を行うことができ、その通信によって、メモリ26Aに記憶されたデータを、ホストコンピュータ42に送信することができる。
従って、リーダライタ1(図4)から送信されてきたデータを、メモリ26Aに書き込み、さらに、メモリ26Aに書き込まれたデータを読み出して、ホストコンピュータ42に送信(供給)することができる。
次に、図7のフローチャートを参照して、メモリ26Aに記憶されたデータが読み出され、リーダライタ1(図4)に送信される場合の、図5のレート変換部82の動作について説明する。
データ処理部26では、ステップS11において、オシレータ81(図4)からのオシレータクロックに同期して、リーダライタ1に送信すべき1バイトのデータが、メモリ26Aにから読み出され、シフトレジスタ104に転送されて書き込まれる。即ち、シフトレジスタ104には、メモリ26Aから読み出された1バイトのデータが、オシレータクロックに同期して書き込まれる。
そして、シフトレジスタ104では、ステップS12において、そこに書き込まれた1バイトのデータが、分周器23(図4)においてRFクロックから生成された1/Nクロックに同期して読み出され、その読み出しによって得られる、データレートがfc/Nの1バイトのデータが、データ変調器27に供給される。このデータは、データ変調器27で処理された後、上述したようにして、リーダライタ1(図4)に送信される。
シフトレジスタ104において、1バイトのデータが読み出されると、ステップS12からS13に進み、シフトレジスタ104は、リセット信号を、アライメント信号生成部105に供給する。
アライメント信号生成部105は、シフトレジスタ104からリセット信号が供給されると、ステップS14において、アライメント信号を、データ処理部26に供給する。
データ処理部26は、アライメント信号生成部105からアライメント信号が供給されると、ステップS11に戻り、オシレータ81(図4)からのオシレータクロックに同期して、リーダライタ1に次に送信すべき1バイトのデータを、メモリ26Aから読み出す。
そして、メモリ26Aから読み出されたデータは、シフトレジスタ104に転送されて書き込まれ、以下、同様の処理が繰り返される。
以上のように、リーダライタ1(図4)に送信するデータは、オシレータ81が生成するオシレータクロックに同期して、RAM26Aからレジスタ104に転送されて書き込まれ、RFクロックから生成された1/Nクロックに同期して、レジスタ104から読み出され、リーダライタ1に送信される。
一方、オシレータクロックに同期して動作するデータ処理部26では、ホストコンピュータ42との間で、非同期で通信を行うことができ、その通信によって、ホストコンピュータ42からデータを受信し、メモリ26Aに書き込むことができる。
従って、ホストコンピュータ42から送信されてきたデータを、メモリ26Aに書き込み、さらに、メモリ26Aに書き込まれたデータを読み出し、リーダライタ1に送信することができる。
以上のように、ICカード71(図4)においては、リーダライタ1から送信されてくるRF信号からRFクロックが生成されるとともに、データ処理部26が動作するための独立したオシレータクロックが生成され、RFクロックに同期して、リーダライタ1から送信されてくるデータがBPSK復調されるとともに、そのBPSK復調の結果得られるデータが、RFクロック(から生成されたPLLクロック)に同期して、シフトレジスタ101に書き込まれ、さらに、オシレータクロックに同期して、シフトレジスタ101から読み出される。
また、リーダライタ1に送信されるデータが、オシレータクロックに同期して、シフトレジスタ104に書き込まれ、さらに、RFクロック(から生成された1/N クロック)に同期して、シフトレジスタ104から読み出され、BPSK変調されて、リーダライタ1に送信される。
従って、ICカード71では、リーダライタ1からのRF信号から生成されたRFクロックに同期して、BPSK復調を行うとともに、RFクロックを分周することにより得られた1/Nクロックに同期して、BPSK変調を行うことができるので、リーダライタ1とICカード71において、精度良く、データの抽出(データのBPSK復調の際のデータの抽出(サンプリング))を行うことができる。さらに、リーダライタ1との通信に関係のないオシレータクロックを生成するオシレータ81としては、例えば、セラミック発振子などの精度は落ちるが、安価なものを用いることができる。
その結果、リーダライタ1との非接触通信を行うための非接触通信インタフェースと、ホストコンピュータ42との通信を行うためのコンピュータ通信インタフェースとを有するICカード部80において、リーダライタ1およびホストコンピュータ42のいずれとも、正常なデータ通信を行うICカード71を、低コストで提供することができる。
以上、本発明を、ICカードに適用した場合について説明したが、本発明は、その他、例えば、リーダライタや、ICカードの機能を備える携帯電話機その他のPDA(Personal Digital Assistant)などに適用可能である。さらに、本発明は、他の装置から有線または無線で送信されてくる信号からクロックを生成し、そのクロックに同期して、他の装置から送信されてくる信号を処理する任意の装置に適用可能である。
なお、本実施の形態では、データ処理部26が有するN個のインタフェースI/F#1乃至I/F#Nのうちの1つのインタフェースI/F#1にだけ、ホストコンピュータ42を接続するようにしたが、インタフェースI/F#1乃至I/F#Nのうちの任意の1以上に、ホストコンピュータ42その他を接続することが可能である。
1 リーダライタ, 21 アンテナ, 22 RF検出器, 23 分周器, 24 復調器, 25 データ復号器, 26 データ処理部, 26A メモリ, 27 データ変調器, 28 変調器, 42 ホストコンピュータ, 71 ICカード, 80 ICカード部, 81 オシレータ, 82 レート変換部, 91 復号部, 92 クロックジェネレータ, 101 シフトレジスタ, 102 コントローラ, 103 アライメント信号生成部, 104 シフトレジスタ, 105 アライメント信号生成部